JP2019212649A - 半導体装置用基板とその製造方法、および半導体装置 - Google Patents
半導体装置用基板とその製造方法、および半導体装置 Download PDFInfo
- Publication number
- JP2019212649A JP2019212649A JP2018104222A JP2018104222A JP2019212649A JP 2019212649 A JP2019212649 A JP 2019212649A JP 2018104222 A JP2018104222 A JP 2018104222A JP 2018104222 A JP2018104222 A JP 2018104222A JP 2019212649 A JP2019212649 A JP 2019212649A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- substrate
- recess
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
以下、本発明の第1実施形態に係る半導体装置用基板及び半導体装置について、図1ないし図6に基づいて説明する。本実施形態に係る半導体装置用基板1は、図2に示すように、導電性を有する材質からなる母型基板10と、この母型基板10上に形成された電極部11bとなる金属部11とを備える構成である。係る基板を用いて半導体装置70が製造される。
10 母型基板
11 金属部
11a 半導体素子搭載部
11b 電極部
11c 張出部
11d 突出部
11e 窪み部
12 第一レジスト層
14 半導体素子
15 ワイヤ
16 第二レジスト層
19 封止材
20 凹部
21 金属膜
22 金属層
23 表面金属層
70 半導体装置
Claims (11)
- 母型基板(10)上に少なくとも電極部(11b)となる金属部(11)が形成されており、前記金属部(11)の母型基板面側には部分的に突出する突出部(11d)が設けられ、前記金属部(11)の母型基板面側において、少なくとも前記突出部(11d)の表面に金属膜(21)が形成されていることを特徴とする半導体装置用基板。
- 前記金属膜(21)は、前記突出部(11d)の表面のみに形成されていることを特徴とする請求項1に記載の半導体装置用基板。
- 前記金属部(11)の母型基板面側とは反対側の面には窪み部(11e)が設けられていることを特徴とする請求項1または2に記載の半導体装置用基板。
- 前記突出部(11d)と前記窪み部(11e)が前記金属部(11)の厚み方向において重なる位置に設けられていることを特徴とする請求項3に記載の半導体装置用基板。
- 母型基板(10)上に少なくとも電極部(11b)となる金属部(11)が形成されており、前記金属部(11)の母型基板面側には部分的に突出する突出部(11d)が設けられ、前記金属部(11)の母型基板面側において、少なくとも前記突出部(11d)の表面に金属膜(21)が形成されている半導体装置用基板の製造方法であって、
前記母型基板(10)上に、第一レジスト層(12)を形成する工程と、
前記母型基板(10)の前記第一レジスト層(12)で覆われていない露出領域に、凹部(20)を形成する工程と、
少なくとも前記凹部(20)表面に、金属膜(21)を形成する工程と、
前記第一レジスト層(12)を除去する工程と、
前記母型基板(10)上に、第二レジスト層(16)を形成する工程と、
前記母型基板(10)の前記第二レジスト層(16)で覆われていない露出領域に、前記金属層(22)を形成する工程とを有することを特徴とする半導体装置用基板の製造方法。 - 前記金属膜(21)を形成する工程において、前記金属膜(21)は前記凹部(20)表面のみに形成することを特徴とする請求項5に記載の半導体装置用基板の製造方法。
- 前記金属層(22)を形成する工程において、前記凹部(20)内に、前記金属層(22)をめっき成長させることで、前記金属層(22)の表面に窪み部(11e)が形成されることを特徴とする請求項5または6に記載の半導体装置用基板の製造方法。
- 半導体素子(14)と、前記半導体素子(14)と電気的に接続する電極部(11b)となる金属部(11)とを有し、前記金属部(11)上への前記半導体素子(14)の搭載、前記半導体素子(14)と前記金属部(11)との電気的接続、封止材(19)による封止がなされる半導体装置であって、
前記封止材(19)の底部から露出する前記金属部(11)の裏面には、部分的に突出する突出部(11d)が設けられており、
少なくとも前記突出部(11d)の表面に前記金属膜(21)が形成されていることを特徴とする半導体装置。 - 前記金属膜(21)は、前記突出部(11d)の表面のみに形成されていることを特徴とする請求項8に記載の半導体装置。
- 前記金属部(11)の表面には窪み部(11e)が設けられていることを特徴とする請求項8または9に記載の半導体装置。
- 前記突出部(11d)と前記窪み部(11e)が前記金属部(11)の厚み方向において重なる位置に設けられていることを特徴とする請求項10に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018104222A JP2019212649A (ja) | 2018-05-31 | 2018-05-31 | 半導体装置用基板とその製造方法、および半導体装置 |
JP2022143499A JP2022168143A (ja) | 2018-05-31 | 2022-09-09 | 半導体装置用基板、および半導体装置 |
JP2023151911A JP2023164634A (ja) | 2018-05-31 | 2023-09-20 | 半導体装置用基板とその製造方法、および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018104222A JP2019212649A (ja) | 2018-05-31 | 2018-05-31 | 半導体装置用基板とその製造方法、および半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022143499A Division JP2022168143A (ja) | 2018-05-31 | 2022-09-09 | 半導体装置用基板、および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019212649A true JP2019212649A (ja) | 2019-12-12 |
Family
ID=68845973
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018104222A Pending JP2019212649A (ja) | 2018-05-31 | 2018-05-31 | 半導体装置用基板とその製造方法、および半導体装置 |
JP2022143499A Pending JP2022168143A (ja) | 2018-05-31 | 2022-09-09 | 半導体装置用基板、および半導体装置 |
JP2023151911A Pending JP2023164634A (ja) | 2018-05-31 | 2023-09-20 | 半導体装置用基板とその製造方法、および半導体装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022143499A Pending JP2022168143A (ja) | 2018-05-31 | 2022-09-09 | 半導体装置用基板、および半導体装置 |
JP2023151911A Pending JP2023164634A (ja) | 2018-05-31 | 2023-09-20 | 半導体装置用基板とその製造方法、および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP2019212649A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7454781B2 (ja) | 2020-01-28 | 2024-03-25 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021919A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001244385A (ja) * | 1999-12-24 | 2001-09-07 | Dainippon Printing Co Ltd | 半導体搭載用部材およびその製造方法 |
JP2006093575A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置およびその製造方法 |
JP2015170809A (ja) * | 2014-03-10 | 2015-09-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017098315A (ja) * | 2015-11-19 | 2017-06-01 | 日立マクセル株式会社 | 半導体装置用基板とその製造方法、および半導体装置 |
-
2018
- 2018-05-31 JP JP2018104222A patent/JP2019212649A/ja active Pending
-
2022
- 2022-09-09 JP JP2022143499A patent/JP2022168143A/ja active Pending
-
2023
- 2023-09-20 JP JP2023151911A patent/JP2023164634A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021919A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001244385A (ja) * | 1999-12-24 | 2001-09-07 | Dainippon Printing Co Ltd | 半導体搭載用部材およびその製造方法 |
JP2006093575A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置およびその製造方法 |
JP2015170809A (ja) * | 2014-03-10 | 2015-09-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017098315A (ja) * | 2015-11-19 | 2017-06-01 | 日立マクセル株式会社 | 半導体装置用基板とその製造方法、および半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7454781B2 (ja) | 2020-01-28 | 2024-03-25 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022168143A (ja) | 2022-11-04 |
JP2023164634A (ja) | 2023-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5407474B2 (ja) | 半導体素子基板の製造方法 | |
JP6838104B2 (ja) | 半導体装置用基板および半導体装置 | |
TWI403234B (zh) | 安裝基板及使用該基板之薄型發光裝置的製造方法 | |
JP2023164634A (ja) | 半導体装置用基板とその製造方法、および半導体装置 | |
JP2015185619A (ja) | 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法 | |
JP6806436B2 (ja) | 半導体装置用基板とその製造方法、および半導体装置 | |
JP7339231B2 (ja) | 半導体装置用基板、半導体装置 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP6846484B2 (ja) | 半導体装置用基板及びその製造方法、半導体装置 | |
JP6626639B2 (ja) | 半導体装置用基板の製造方法 | |
JP2022189979A (ja) | 半導体装置用基板、半導体装置 | |
JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP7412376B2 (ja) | 半導体装置用基板 | |
JP6579667B2 (ja) | 半導体装置用基板の製造方法、及び半導体装置の製造方法 | |
JP6913993B2 (ja) | 半導体装置用基板、半導体装置の製造方法 | |
JP6579666B2 (ja) | 半導体装置用基板、当該基板の製造方法、及び半導体装置 | |
JP6889531B2 (ja) | 半導体装置用基板およびその製造方法、半導体装置の製造方法 | |
JP7256303B2 (ja) | 半導体装置用基板および半導体装置 | |
JP5636184B2 (ja) | 半導体装置、半導体装置用基板及びこれらの製造方法 | |
JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2024061820A (ja) | 半導体装置用基板及び半導体装置 | |
JP2019161238A (ja) | 半導体装置用基板およびその製造方法、半導体装置 | |
JP2020205451A (ja) | 半導体装置用基板、半導体装置の製造方法 | |
JP2020174203A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220909 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220920 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220922 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20221111 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20221115 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230309 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230404 |