JP2015170809A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015170809A JP2015170809A JP2014046583A JP2014046583A JP2015170809A JP 2015170809 A JP2015170809 A JP 2015170809A JP 2014046583 A JP2014046583 A JP 2014046583A JP 2014046583 A JP2014046583 A JP 2014046583A JP 2015170809 A JP2015170809 A JP 2015170809A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- semiconductor chip
- electrode
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】 主面10およびこの主面10に設けられた複数の電極パッド11を有する半導体チップと1、半導体チップ1の少なくとも一部を覆い、かつ実装面20を有する封止樹脂2と、複数の電極パッド11に導通し、かつ実装面20から露出する複数の外部電極34と、を備える半導体装置A1であって、各々が電極パッド11に接合された内部電極33および外部電極34を有し、かつめっきによって形成された複数の導電部材3を有する。
【選択図】 図2
Description
5μm〜10μm程度である。第二層22は、第一層21上における実装面20とは反対側に積層されている。第二層22は、絶縁性の樹脂からなる。より具体的には、本実施形態の第二層22は、エポキシ樹脂からなる。第二層22の厚さは、たとえば0.07mm〜0.3mm程度である。
5μm〜10μm程度である。第二層22は、第一層21上における実装面20とは反対側に積層されている。第二層22は、絶縁性の樹脂からなる。より具体的には、本実施形態の第二層22は、エポキシ樹脂からなる。第二層22の厚さは、たとえば0.05mm〜0.3mm程度である。
5μm〜10μm程度である。第二層22は、第一層21上における実装面20とは反対側に積層されている。第二層22は、絶縁性の樹脂からなる。より具体的には、本実施形態の第二層22は、エポキシ樹脂からなる。第二層22の厚さは、たとえば0.07mm〜0.3mm程度である。
1 半導体チップ
10 主面
11 電極パッド
111 Ni層
112 Pd層
113 Au層
12 露出面
18 はんだ
2 封止樹脂
200 封止樹脂
20 実装面
21 第一層
210 第一層
22 第二層
220 第二層
23 貫通孔
3 導電部材
31 補助層
310 補助層
32 主層
33 内部電極
34 外部電極
35 外部めっき層
351 Ni層
352 Pd層
353 Au層
36 配線部
37 環状部
3A 追加の導電部材
31A 補助層
32A 主層
33A 内部電極
36A 配線部
4 支持基板
40 支持面
41 基材
411 Si層
412 酸化層
42 接合層
Claims (33)
- 主面およびこの主面に設けられた複数の電極パッドを有する半導体チップと、
前記半導体チップの少なくとも一部を覆い、かつ実装面を有する封止樹脂と、
前記複数の電極パッドに導通し、かつ前記実装面から露出する複数の外部電極と、を備える半導体装置であって、
各々が前記電極パッドに接合された内部電極および前記外部電極を有し、かつめっきによって形成された複数の導電部材を有することを特徴とする、半導体装置。 - 前記封止樹脂は、前記実装面を有する第一層とこの第一層に積層された第二層を有する、請求項1に記載の半導体装置。
- 前記第一層は、前記半導体チップから離間している、請求項2に記載の半導体装置。
- 前記第二層は、前記半導体チップと前記第一層との間に介在する部分を有する、請求項3に記載の半導体装置。
- 前記第二層は、前記半導体チップの少なくとも一部を覆っている、請求項3または4に記載の半導体装置。
- 前記第一層は、複数の貫通孔を有しており、
前記複数の導電部材のうち前記複数の貫通孔を通じて前記実装面から露出した部分が前記外部電極とされている、請求項2ないし5のいずれかに記載の半導体装置。 - 前記外部電極の平面視における外縁は、前記貫通孔と一致している、請求項6に記載の半導体装置。
- 前記導電部材は、前記封止樹脂の前記第一層と前記第二層との間に介在し、かつ前記内部電極と前記外部電極とに繋がる配線部を有する、請求項6または7に記載の半導体装置。
- 前記導電部材は、前記貫通孔を囲む環状部を有する、請求項6ないし8のいずれかに記載の半導体装置。
- 前記内部電極は、前記半導体チップの前記電極パッドと前記封止樹脂の前記第一層とに挟まれている、請求項6ないし9のいずれかに記載の半導体装置。
- 前記導電部材は、前記実装面側に位置する補助層と、この補助層に積層された主層と、を有する、請求項6ないし10のいずれかに記載の半導体装置。
- 前記主層は、前記補助層よりも厚い、請求項11に記載の半導体装置。
- 前記補助層は、無電解めっきによって形成されている、請求項12に記載の半導体装置。
- 前記主層は、電解めっきによって形成されている、請求項12または13に記載の半導体装置。
- 前記補助層は、Cuからなる、請求項13に記載の半導体装置。
- 前記主層は、Cuからなる、請求項14に記載の半導体装置。
- 前記補助層は、前記第二層の前記貫通孔の内面を覆っている、請求項11ないし16のいずれかに記載の半導体装置。
- 前記補助層は、前記第二層の前記貫通孔を取り囲む領域において、前記第二層に接している、請求項17に記載の半導体装置。
- 前記補助層は、前記第一層に接しない、請求項11ないし18のいずれかに記載の半導体装置。
- 前記外部電極の表層は、外部めっき層によって構成されている、請求項1ないし19のいずれかに記載の半導体装置。
- 前記外部めっき層は、Ni層、Pd層およびAu層が内側からこの順で積層されている、請求項20に記載の半導体装置。
- 前記外部めっき層は、Snからなる、請求項20に記載の半導体装置。
- 前記複数の外部電極は、前記封止樹脂の前記実装面の外縁に対して平面視において内方に位置している、請求項1ないし22のいずれかに記載の半導体装置。
- 前記複数の導電部材は、前記封止樹脂の前記実装面の外縁に対して平面視において内方に位置している、請求項23に記載の半導体装置。
- 前記複数の外部電極は、平面視において前記半導体チップに対して外方に退避した位置に設けられている、請求項23または24に記載の半導体装置。
- 前記半導体チップのすべてが、前記封止樹脂によって覆われている、請求項1ないし25のいずれかに記載の半導体装置。
- 前記半導体チップのうち前記主面とは反対側を向く面が、前記封止樹脂から露出している、請求項1ないし25のいずれかに記載の半導体装置。
- 前記電極パッドは、Ni層、Pd層およびAu層が内側からこの順で積層されている、請求項1ないし27のいずれかに記載の半導体装置。
- 2つの前記半導体チップと、
一方の前記半導体チップの前記電極パッドと他方の前記半導体チップの前記電極パッドとに導通し、かつ前記実装面に露出しないとともに、めっきによって形成された追加の導電部材と、を備える、請求項1ないし28のいずれかに記載の半導体装置。 - 支持基板の支持面に、複数の貫通孔を有する絶縁材料からなる第一層を形成する工程と、
前記支持面のうち前記複数の貫通孔から露出する部分、前記複数の貫通孔の内側面および前記第一層の表面の一部を各々が覆う複数の導電体を形成する工程と、
前記複数の導電体のうち前記第一層上に位置する部分に半導体チップの複数の電極パッドを接合する工程と、
前記半導体チップの少なくとも一部を覆う絶縁材料からなる第二層を形成する工程と、
前記支持基板を剥離する工程と、
を備えることを特徴とする、半導体装置の製造方法。 - 前記支持基板は、基材、およびこの基材の片面を覆いかつ前記支持面を有するとともに所定温度において接合力が低下する接合層を有する、請求項30に記載の半導体装置の製造方法。
- 前記基材は、表面に熱酸化処理を施したSiからなる、請求項31に記載の半導体装置の製造方法。
- 前記支持基板を剥離する工程の後に、前記複数の導電体のうち前記第一層から露出する部分に外部めっき層を形成する工程を備える、請求項30ないし32のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014046583A JP6336298B2 (ja) | 2014-03-10 | 2014-03-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014046583A JP6336298B2 (ja) | 2014-03-10 | 2014-03-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015170809A true JP2015170809A (ja) | 2015-09-28 |
JP6336298B2 JP6336298B2 (ja) | 2018-06-06 |
Family
ID=54203251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014046583A Active JP6336298B2 (ja) | 2014-03-10 | 2014-03-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6336298B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055024A (ja) * | 2015-09-11 | 2017-03-16 | Shマテリアル株式会社 | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 |
JP2019161149A (ja) * | 2018-03-16 | 2019-09-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019212649A (ja) * | 2018-05-31 | 2019-12-12 | マクセルホールディングス株式会社 | 半導体装置用基板とその製造方法、および半導体装置 |
JP7382175B2 (ja) | 2019-08-26 | 2023-11-16 | ローム株式会社 | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005216989A (ja) * | 2004-01-28 | 2005-08-11 | Hitachi Maxell Ltd | マルチチップモジュールの製造方法 |
JP2006261245A (ja) * | 2005-03-15 | 2006-09-28 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2007115774A (ja) * | 2005-10-18 | 2007-05-10 | Nec Electronics Corp | 半導体装置の製造方法 |
US20080182360A1 (en) * | 2007-01-26 | 2008-07-31 | Chi Chih Lin | Fabrication method of semiconductor package |
JP2009500820A (ja) * | 2005-06-29 | 2009-01-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アセンブリを製造する方法及びアセンブリ |
JP2010245107A (ja) * | 2009-04-01 | 2010-10-28 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2012060159A (ja) * | 2011-12-05 | 2012-03-22 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
-
2014
- 2014-03-10 JP JP2014046583A patent/JP6336298B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005216989A (ja) * | 2004-01-28 | 2005-08-11 | Hitachi Maxell Ltd | マルチチップモジュールの製造方法 |
JP2006261245A (ja) * | 2005-03-15 | 2006-09-28 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2009500820A (ja) * | 2005-06-29 | 2009-01-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アセンブリを製造する方法及びアセンブリ |
JP2007115774A (ja) * | 2005-10-18 | 2007-05-10 | Nec Electronics Corp | 半導体装置の製造方法 |
US20080182360A1 (en) * | 2007-01-26 | 2008-07-31 | Chi Chih Lin | Fabrication method of semiconductor package |
JP2010245107A (ja) * | 2009-04-01 | 2010-10-28 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2012060159A (ja) * | 2011-12-05 | 2012-03-22 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055024A (ja) * | 2015-09-11 | 2017-03-16 | Shマテリアル株式会社 | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 |
JP2019161149A (ja) * | 2018-03-16 | 2019-09-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP7051508B2 (ja) | 2018-03-16 | 2022-04-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2022091907A (ja) * | 2018-03-16 | 2022-06-21 | ローム株式会社 | 半導体装置 |
JP2019212649A (ja) * | 2018-05-31 | 2019-12-12 | マクセルホールディングス株式会社 | 半導体装置用基板とその製造方法、および半導体装置 |
JP7382175B2 (ja) | 2019-08-26 | 2023-11-16 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6336298B2 (ja) | 2018-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4353853B2 (ja) | 回路装置の製造方法および板状体 | |
JP2021121032A (ja) | 半導体装置 | |
KR20020020169A (ko) | 반도체 장치 및 그 제조 방법 | |
JP4379413B2 (ja) | 電子部品、電子部品の製造方法、回路基板及び電子機器 | |
JP7179526B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3897704B2 (ja) | リードフレーム | |
JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
JP6336298B2 (ja) | 半導体装置 | |
JP2005129900A (ja) | 回路装置およびその製造方法 | |
JP2009064897A (ja) | 半導体装置及びその製造方法 | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
JP2005286057A (ja) | 回路装置およびその製造方法 | |
JP6741419B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP2004207276A (ja) | 回路装置およびその製造方法 | |
JP4592413B2 (ja) | 回路装置 | |
JP4283240B2 (ja) | 半導体装置の製造方法 | |
JP2006156574A (ja) | 回路装置およびその製造方法 | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2021061364A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007096083A (ja) | 混成集積回路装置 | |
JP4168494B2 (ja) | 半導体装置の製造方法 | |
JP4454422B2 (ja) | リードフレーム | |
JP4488819B2 (ja) | リードフレーム | |
JPS58134450A (ja) | 半導体装置およびその製造方法 | |
JP5188039B2 (ja) | 半導体装置及び半導体構成体並びにそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170919 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6336298 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |