JP2021121032A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021121032A
JP2021121032A JP2021083933A JP2021083933A JP2021121032A JP 2021121032 A JP2021121032 A JP 2021121032A JP 2021083933 A JP2021083933 A JP 2021083933A JP 2021083933 A JP2021083933 A JP 2021083933A JP 2021121032 A JP2021121032 A JP 2021121032A
Authority
JP
Japan
Prior art keywords
lead
sealing resin
semiconductor device
leads
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021083933A
Other languages
English (en)
Inventor
守 山上
Mamoru Yamagami
守 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2021083933A priority Critical patent/JP2021121032A/ja
Publication of JP2021121032A publication Critical patent/JP2021121032A/ja
Priority to JP2022211272A priority patent/JP2023033351A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】複数のリードに半導体チップが適切に載置された半導体装置を提供する。【解決手段】複数のリード２は、それぞれが、半導体装置の内側へ延びるマウント部６を有するリード本体部７と、リード本体部７の下面から下方へ突出し、その下面８ａが封止樹脂２０から露出してリード接続面とされているリード接続部８と、リード本体部７から半導体装置の外側へ延び出し、リード接続部8よりも外側へ突出している支持部３５とを含む。マウント部６の長さが、支持部３５の長さよりも長くなっている。【選択図】図９

Description

本発明は、複数のリードと半導体チップとが封止樹脂により封止された構成を有する半導体装置に関する。
特許文献１には、半導体チップと、半導体チップが載置されたダイパッドと、ダイパッドの周囲に配置され、半導体チップに電気的に接続された複数の端子部（リード）と、半導体チップ、ダイパッドおよび複数の端子部を封止する封止樹脂とを備えた半導体装置が開示されている。
特開２０１２−１８２３９２号公報
近年、半導体装置の小型化および薄膜化に伴って、当該半導体装置の一部を構成する複数のリードも小型化および薄膜化されている。半導体装置の製造工程では、複数のリードとこれら複数のリードを支持する枠部材とを備えたリードフレームが準備される。このようなリードフレームは、通常、１個のリードフレームから複数個の半導体装置を製造できるように、半導体装置の平面面積よりも大きい平面面積とされるのに加えて、リードの厚さに応じた厚さの金属薄板によって形成される。したがって、このようなリードフレームは、外力等によって変形する虞があるため、ハンドリングが容易でないという課題がある。また、半導体チップをリードフレーム上にマウントする際には、加重により複数のリードが変形する虞があるという課題もある。これらの課題は、半導体装置の歩留り低下の原因となるため、改善されることが望まれている。
そこで、本発明は、複数のリードに半導体チップが適切に載置された半導体装置を提供することを主たる目的とする。
本発明の半導体装置の製造方法は、半導体チップが上面に載置されるマウント部を有するリード本体部と、前記リード本体部の下面から下方に突出するように設けられた外部接続用のリード接続部とを有する複数のリードと、前記複数のリードの前記リード本体部と支持部を介して連結され、前記複数のリードを保持する枠部材とを備えるリードフレームを準備する工程と、前記枠部材に保持された前記複数のリードの前記リード本体部の下面と前記リード接続部とによって区画される空間を第１封止樹脂によって封止することにより、前記第１封止樹脂によって前記複数のリードが前記枠部材に対して固定的に保持されたリードフレーム中間体を形成する工程と、前記リードフレーム中間体から露出する前記複数のリードの前記マウント部に半導体チップを載置するマウント工程と、前記リードフレーム中間体上において前記半導体チップを第２封止樹脂によって封止することにより、前記リードフレーム中間体上で前記半導体チップが前記第２封止樹脂により封止された封止構造を形成する工程と、前記封止構造を選択的に切断することにより、半導体装置の個片を切り出す個片化工程とを含む。
本発明の半導体装置は、複数のリードと、複数のリード上に載置された半導体チップと、これらを封止する封止樹脂とを含み、封止樹脂によって、扁平な直方体形状の半導体パッケージ本体が形成されている半導体装置であって、前記複数のリードは、それぞれが、前記半導体装置の内側へ延びており、前記半導体チップが上面に載置されるマウント部を有するリード本体部と、前記リード本体部の下面の一部から下方へ突出するように設けられ、その下面が前記封止樹脂から露出してリード接続面とされている外部接続用のリード接続部と、前記リード本体部の前記マウント部と反対側である前記半導体装置の外側へ延び出し、前記リード接続部よりも外側へ突出している支持部とを含み、前記半導体装置の内側へ延びる前記マウント部の長さが、前記半導体装置の外側へ突出している前記支持部の長さよりも長くなっている。
本発明の半導体装置の製造方法によれば、半導体チップをリードフレーム上にマウントする前に、枠部材に保持された複数のリードのリード本体部の下面とリード接続部とによって区画される空間を第１封止樹脂によって封止することによって、リードフレーム中間体を形成している。このリードフレーム中間体は、リードフレームの機能を有していながらも、第１封止樹脂によって複数のリードが枠部材に対して固定的に保持されているから、複数のリードが外力等によって変形するのを効果的に抑制できる構成とされている。
また、半導体チップのマウント工程では、リードフレーム中間体において固定的に保持された複数のリードのマウント部に半導体チップが載置されるから、マウントの際の加重により複数のリードの変形するのを抑制できる。これにより、半導体チップと複数のリードとを電気的に良好に接続できる。よって、複数のリードが加重により変形するのを抑制でき、歩留りを向上できる半導体装置の製造方法を提供できる。
本発明の半導体装置は、前述の半導体装置の製造方法によって製造される。したがって、優れた歩留りで、半導体チップと複数のリードとの電気的な接続が良好な半導体装置を提供できる。
図１は、本発明の第１実施形態に係る半導体装置を下面側から見た斜視図である。 図２は、図１に示されるII-II線に沿う縦断面図である。 図３は、図１に示されるIII-III線に沿う横断面図である。 図４は、図２に示される破線IVにより囲まれた領域の拡大断面図である。 図５は、図２に示される破線Vにより囲まれた領域の拡大断面図である。 図６は、図１に示される半導体装置の製造に用いられるリードフレームを示す平面図である。 図７Ａは、図１に示される半導体装置の製造方法の一工程を示す図であって、図６に示されるA-A線に沿う縦断面図である。 図７Ｂは、図７Ａの次の工程を示す縦断面図である。 図７Ｃは、図７Ｂの次の工程を示す縦断面図である。 図７Ｄは、図７Ｃの次の工程を示す縦断面図である。 図７Ｅは、図７Ｄの次の工程を示す縦断面図である。 図７Ｆは、図７Ｅの次の工程を示す縦断面図である。 図７Ｇは、図７Ｆの次の工程を示す縦断面図である。 図７Ｈは、図７Ｇの次の工程を示す縦断面図である。 図８は、本発明の第２実施形態に係る半導体装置を下面側から見た斜視図である。 図９は、図８に示されるIX-IX線に沿う縦断面図である。 図１０は、本発明の第３実施形態に係る半導体装置を下面側から見た斜視図である。 図１１は、図１０に示されるXI-XI線に沿う縦断面図である。 図１２は、図１１に示される破線XIIにより囲まれた領域の拡大断面図である。 図１３Ａは、図１０に示される半導体装置の製造方法の一工程を示す縦断面図である。 図１３Ｂは、図１３Ａの次の工程を示す縦断面図である。 図１３Ｃは、図１３Ｂの次の工程を示す縦断面図である。 図１３Ｄは、図１３Ｃの次の工程を示す縦断面図である。 図１４は、本発明の第４実施形態に係る半導体装置を上面側から見た斜視図である。 図１５は、図１４に示される半導体装置の電気的構造を示す模式的な回路図である。 図１６は、本発明の第５実施形態に係る半導体装置を上面側から見た斜視図である。 図１７は、図１６に示される半導体装置の電気的構造を示す模式的な回路図である。 図１８は、一変形例に係る半導体装置を示す縦断面図である。 図１９は、他の変形例に係る半導体装置を示す縦断面図である。
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る半導体装置１を下面側から見た斜視図である。図２は、図１に示されるII-II線に沿う縦断面図である。図３は、図１に示されるIII-III線に沿う横断面図である。図４は、図２に示される破線IVにより囲まれた領域の拡大断面図である。図５は、図２に示される破線Vにより囲まれた領域の拡大断面図である。
図１〜図３に示されるように、半導体装置１は、ＱＦＮ（Quad For Non Lead Package）、ＳＯＮ（Small Outlined Non-leaded Package）等と称される半導体パッケージが適用された半導体装置である。半導体装置１は、複数のリード２と、複数のリード２上に載置された半導体チップ３と、これらを封止する封止樹脂４とを含む。この封止樹脂４によって、扁平な直方体形状の半導体パッケージ本体５が形成されている。半導体パッケージ本体５は、上面５ａと、その反対側に位置する下面５ｂと、上面５ａおよび下面５ｂを接続する４つの側面５ｃとを有している。
各リード２は、たとえばＣｕ系の金属薄板からなる。各リード２は、Ｃｕ−Ｆｅ系合金、Ｃｕ−Ｚｒ系合金のようにＣｕを主成分として含む金属薄板であってもよい。また、各リード２は、Ｆｅ等のＣｕ以外の金属を主成分として含み、Ｃｕを副成分として含む金属（たとえば、Ｃｕが添加された４２アロイ等）であってもよい。また、各リード２は、純度９５％以上の高純度銅、純度９９．９９％（４Ｎ）以上の高純度銅、純度９９．９９９９％（６Ｎ）以上の高純度銅等であってもよい。なお、各リード２には、ＦｅＮｉ系合金からなる金属薄板も使用できるが、コストや抵抗率の観点から、複数のリード２の導電材料としては、Ｃｕ系の金属薄板が採用されることが好ましい。
複数のリード２は、半導体パッケージ本体５における互いに対向する一方側および他方側の一対の側面５ｃに、同数個（本実施形態では４個）ずつ配置されている。半導体パッケージ本体５の一方側に配置された複数のリード２および半導体パッケージ本体５の他方側の側面５ｃに配置された複数のリード２は、いずれも側面５ｃに沿って等間隔に配列されている。各リード２は、その配列方向と直交する方向に長尺な平面視長方形状に形成されており、半導体チップ３が上面に載置されるマウント部６を有するリード本体部７と、リード本体部７の下面から下方に突出するように設けられた外部接続用のリード接続部８とを有している。
図４に示されるように、リード接続部８は、リード本体部７と一体を成すようにリード本体部７の下面から下方に突出する基部９と、基部９の下面側に形成されためっき層１０とを含む。めっき層１０は、本実施形態では、複数の導電層が積層された積層構造を有しており、基部９側から順にＮｉ層１１、Ｐｄ層１２およびＡｕ層１３を含む。なお、めっき層１０は、基部９側から順にＮｉ層１１およびＰｄ層１２を含む２層構造であってもよいし、Ｎｉ層１１、Ｐｄ層１２またはＡｕ層１３を含む単層構造であってもよい。本実施形態では、このめっき層１０が、リード接続部８の下面８ａの全域およびリード接続部８の側壁８ｂの一部を形成している。
半導体チップ３は、扁平な直方体形状に形成されており、機能素子が形成された第１主面３ａと、その反対側に位置する第２主面３ｂと、第１主面３ａおよび第２主面３ｂを接続する４つの側面３ｃとを有している。半導体チップ３は、第１主面３ａ側に複数個（本実施形態では８個）の電極パッド１４を有している。この電極パッド１４は、半導体チップ３の第１主面３ａ側に設けられた配線層を介して機能素子に電気的に接続されている。
図２および図５に示されるように、半導体チップ３は、複数個の電極パッド１４が対応するリード２のマウント部６に導電性接合材１５を介して接合されることによって、複数のリード２に接合されている。つまり、半導体チップ３は、複数のリード２にフェースダウン実装されており、機能素子が形成された第１主面３ａが複数のリード２に対向している。各電極パッド１４は、たとえばＣｕまたはＡｕを含み、導電性接合材１５は、Ｓｎ合金、たとえばＳｎ−Ａｇ合金またはＳｎ−Ａｇ−Ｃｕ合金を含む。各電極パッド１４は、Ｃ４（Control Collapse Chip Connection）と称される接合方式により対応するリード２に接合されている。
図１および図２に示されるように、封止樹脂４は、複数のリード２におけるリード本体部７の下面およびリード接続部８によって区画される空間Ｓを封止する第１封止樹脂２０と、複数のリード２の上面上において、半導体チップ３を封止する第２封止樹脂２１とを含む。
第１封止樹脂２０は、各リード２のリード接続部８の下面８ａを露出させ、かつ、各リード２のリード接続部８における空間Ｓとは反対側に位置する側壁８ｂを露出させるように空間Ｓを封止している。第１封止樹脂２０から露出する各リード２のリード接続部８の下面８ａおよび側壁８ｂが、外部接続される外部端子である。第２封止樹脂２１は、複数のリード２の上面上において、半導体チップ３の第１主面３ａと第１封止樹脂２０との間の領域に入り込み、半導体チップ３の第１主面３ａ，第２主面３ｂおよび側面３ｃを被覆している。
第１封止樹脂２０は、複数のリード２と略同一の厚さに形成されており、扁平な直方体形状とされている。第１封止樹脂２０は、上面２０ａと、その反対側に位置する下面２０ｂと、上面２０ａおよび下面２０ｂを接続する４つの側面２０ｃとを有している。第２封止樹脂２１は、第１封止樹脂２０よりも厚く形成されており、扁平な直方体形状とされている。第２封止樹脂２１は、上面２１ａと、その反対側に位置する下面２１ｂと、上面２１ａおよび下面２１ｂを接続する４つの側面２１ｃとを有している。
これら第１封止樹脂２０および第２封止樹脂２１の積層構造によって、半導体パッケージ本体５が形成されている。半導体パッケージ本体５の上面５ａは、第２封止樹脂２１の上面２１ａによって形成されており、半導体パッケージ本体５の下面５ｂは、第１封止樹脂２０の下面２０ｂにより形成されており、半導体パッケージ本体５の側面５ｃは、第１封止樹脂２０の側面２０ｃおよび第２封止樹脂２１の側面２１ｃによって形成されている。
第１封止樹脂２０の側面２０ｃおよび第２封止樹脂２１の側面２１ｃは、面一に形成されている。これに加えて、各リード２のリード接続部８の側壁８ｂは、第１封止樹脂２０の側面２０ｃと面一に形成されている。半導体パッケージ本体５の下面５ｂ側において、各リード２のリード接続部８の下面８ａは、第１封止樹脂２０の下面２０ｂと面一に形成されている。
封止樹脂４における半導体チップ３の第１主面３ａとリード本体部７の下面との間の厚さの範囲に、第１封止樹脂２０の上面２０ａおよび第２封止樹脂２１の下面２１ｂが接する境界部Ｂが形成されている。この境界部Ｂ（つまり、第１封止樹脂２０の上面２０ａおよび第２封止樹脂２１の下面２１ｂ）は、複数のリード２におけるリード本体部７の上面と略同一平面上に位置している。
第１封止樹脂２０および第２封止樹脂２１は、異なる樹脂材料により形成されていてもよいし、同一の樹脂材料により形成されていてもよい。第１封止樹脂２０と第２封止樹脂２１とを同一の樹脂材料とすることにより、熱膨張率が同一であるから、第１封止樹脂２０および第２封止樹脂２１に熱が加えられた際に、リード２の下面側に配置された第１封止樹脂２０による応力と、リード２の上面側に配置された第２封止樹脂２１による応力とを略等しくできる。したがって、半導体パッケージ本体５の反りを低減できる。第１封止樹脂２０および第２封止樹脂２１の樹脂材料としては、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂等を例示できる。
図６は、図１に示される半導体装置１の製造に用いられるリードフレーム３１を示す平面図である。
リードフレーム３１は、たとえば一枚の長方形状の金属薄板（本実施形態では、高純度銅からなる薄板）に対して精密プレス加工を施すことによって形成されている。リードフレーム３１は、複数の半導体装置形成領域３２を区画する格子状の枠部材３３を含む。枠部材３３は、横方向に延びる複数の横枠部材３３ａと、横方向に直交する縦方向に延びる複数の縦枠部材３３ｂとを含み、これら横枠部材３３ａおよび縦枠部材３３ｂによって、平面視四角形状の半導体装置形成領域３２が区画されている。複数の半導体装置形成領域３２の間の領域が、研削等によって切断されるダイシング領域３４とされている。
各半導体装置形成領域３２内には、複数のリード２が設けられている。各リード２は、半導体チップ３が上面に載置されるマウント部６を有するリード本体部７と、リード本体部７の下面から下方に突出するように設けられた外部接続用のリード接続部８とを有している。枠部材３３は、各リード２を縦枠部材３３ｂに一体的に連結するための支持部３５を含む。支持部３５は、より具体液には、リード接続部８と縦枠部材３３ｂとを一体的に連結している。このようにして、複数のリード２は、支持部３５を介して枠部材３３によって保持されている。
次に、図７Ａ〜図７Ｈを参照して、半導体装置１の製造方法の一例について説明する。図７Ａ〜図７Ｈは、図１に示される半導体装置１の製造方法の一工程を示す図であって、図６に示されるA-A線に沿う縦断面図である。
半導体装置１を製造するに当たり、まず、図６に示されるリードフレーム３１が準備される。次に、図７Ａに示されるように、リードフレーム３１は、上面３１ａおよび下面３１ｂを有しており、リードフレーム３１の下面３１ｂ側に、当該リードフレーム３１を支持するための支持テープ３６が貼着される。より具体的には、各リード２におけるリード接続部８の基部９にはめっき層１０が予め形成されており（図４も併せて参照）、各リード２におけるリード接続部８の下面８ａを形成するめっき層１０に支持テープ３６が貼着される。支持テープ３６は、樹脂製のテープであってもよい。
リードフレーム３１の準備に並行して、図７Ｂに示されるように、第１上型３７と第１下型３８とを含む第１金型３９が準備される。第１金型３９は、たとえばトランスファーモールド成形用の金型であり、第１上型３７および第１下型３８によって区画される所定高さの内部空間を有している。この第１金型３９内に、準備されたリードフレーム３１が配置される。リードフレーム３１は、当該リードフレーム３１の上面３１ａが、第１金型３９の第１上型３７に当接し、かつ第１上型３７によって被覆されるように第１金型３９内に配置される。次に、リードフレーム３１の上面３１ａが第１上型３７によって被覆されている状態で、第１金型３９内に第１封止樹脂２０が流し込まれる。
この第１封止樹脂２０により、枠部材３３に保持された複数のリード２のリード本体部７の下面とリード接続部８とによって区画される空間Ｓが封止される。この工程では、図７Ｃに示されるように、リードフレーム３１の下面３１ｂの全域が一括して第１封止樹脂２０によって封止される。これにより、第１封止樹脂２０によって複数のリード２が枠部材３３に対して固定的に保持されたリードフレーム中間体４１が形成される。
リードフレーム中間体４１は、第１上型３７により成形された上面４１ａと、支持テープ３６により被覆された下面４１ｂとを有している。リードフレーム中間体４１の上面４１ａは、リードフレーム３１の上面３１ａと第１封止樹脂２０の上面２０ａとによって形成されている。リードフレーム３１の上面３１ａと第１封止樹脂２０の上面２０ａとは、面一を成している。リードフレーム中間体４１の下面４１ｂは、リード接続部８の下面８ａおよび第１封止樹脂２０の下面２０ｂによって形成されている。リード接続部８の下面８ａと第１封止樹脂２０の下面２０ｂとは、面一を成している。
その後、図７Ｄに示されるように、リードフレーム中間体４１が第１金型３９から取り出される。次に、図７Ｅに示されるように、複数の半導体チップ３が、リードフレーム中間体４１から露出するリードフレーム３１の半導体装置形成領域３２上に一つずつ配置される。半導体チップ３は、複数個の電極パッド１４が、リードフレーム中間体４１から露出するリード２のマウント部６に導電性接合材１５を介して接合されることによって複数のリード２に接合される（図５も併せて参照）。つまり、複数の半導体チップ３は、機能素子が形成された第１主面３ａが複数のリード２に対向する姿勢で、複数のリード２に対してフェースダウン実装される。
本実施形態の製造方法では、さらに、リードフレーム３１の準備に並行して、図７Ｆに示されるように、第２上型４２と第２下型４３とを含む第２金型４４が準備される。第２金型４４は、たとえばトランスファーモールド成形用の金型であり、第２上型４２および第２下型４３によって区画される所定高さの内部空間を有している。この第２金型４４内に、半導体チップ３がマウントされたリードフレーム中間体４１が配置される。第２金型４４内に配置された状態で、半導体チップ３の第２主面３ｂと第２上型４２との間には所定高さの空間が設けられている。
次に、第２金型４４内に第２封止樹脂２１が流し込まれる。この第２封止樹脂２１により、複数の半導体チップ３がリードフレーム中間体４１上で一括して封止される。これにより、複数の半導体チップ３がリードフレーム中間体４１上で一括して封止された封止構造５１が形成される。封止構造５１は、第２上型４２により成形された上面５１ａと、支持テープ３６により被覆された下面５１ｂとを有している。封止構造５１の上面５１ａは、第２封止樹脂２１の上面２１ａによって形成されている。封止構造５１の下面５１ｂは、リードフレーム中間体４１の下面４１ｂによって形成されている。
この工程では、複数のリード２におけるリード本体部７の下面と半導体チップ３の第１主面３ａとの間の厚さの領域に、第１封止樹脂２０の上面２０ａおよび第２封止樹脂２１の下面２１ｂが接する境界部Ｂが形成される。この境界部Ｂは、複数のリード２におけるリード本体部７の上面と同一平面上に位置するように形成される。
この工程では、第１封止樹脂２０と同一の樹脂材料からなる第２封止樹脂２１が使用されることが好ましい。第１封止樹脂２０と第２封止樹脂２１とが同一の樹脂材料であれば、リードフレーム３１の下面３１ｂ側に配置された第１封止樹脂２０による応力と、リードフレーム３１の上面３１ａ側に配置された第２封止樹脂２１による応力とが略等しくなる。したがって、リードフレーム中間体４１、延いては封止構造５１の反りを低減できる。
次に、図７Ｇに示されるように、封止構造５１が第２金型４４から取り出される。次に、支持テープ３６が、封止構造５１の下面５１ｂから除去（剥離）される。これにより、封止構造５１の下面５１ｂから各リード２のリード接続部８の下面８ａが露出する。なお、支持テープ３６の除去（剥離）工程は、前述の第１金型３９からリードフレーム中間体４１を取り出す工程（図７Ｄ参照）の後、封止構造５１の形成工程（図７Ｆ参照）に先立って実行してもよい。
次に、図７Ｈに示されるように、たとえばダイシングブレード５２によって、封止構造５１がダイシング領域３４に沿って切断される。本実施形態では、支持部３５を含む枠部材３３の全体が除去される。これによって、複数のリード２のリード接続部８における空間Ｓとは反対側に位置する側壁８ｂが第１封止樹脂２０から露出する構成とされた複数個の半導体装置１の個片が切り出される。このようにして、半導体装置１が製造される。
以上、本実施形態の製造方法によれば、半導体チップ３をリードフレーム３１上にマウントする工程（図７Ｅ参照）に先立って、枠部材３３に保持された複数のリード２のリード本体部７の下面とリード接続部８とによって区画される空間Ｓを第１封止樹脂２０によって封止して、リードフレーム中間体４１を形成している（図７Ｄ参照）。このリードフレーム中間体４１は、リードフレーム３１の機能を有していながらも、第１封止樹脂２０によって複数のリード２が枠部材３３に対して固定的に保持されているから、複数のリード２が外力等によって変形するのを効果的に抑制できる構成とされている。よって、リードフレーム中間体４１を移動させる際に複数のリード２が変形するのを効果的に抑制できる。
そして、半導体チップ３のマウント工程（図７Ｅ参照）では、リードフレーム中間体４１において固定的に保持された複数のリード２のマウント部６に半導体チップ３が載置されるから、マウントの際の加重により複数のリード２が変形するのを抑制できる。これにより、半導体チップ３と複数のリード２とを電気的に良好に接続できる。よって、複数のリード２が加重により変形するのを抑制でき、歩留りを向上できる半導体装置１の製造方法を提供できる。
また、本実施形態の製造方法によれば、リードフレーム中間体４１そのものを提供できる。リードフレーム中間体４１は、前述の如く、リードフレーム３１の機能を有していながらも、複数のリード２が第１封止樹脂２０によって枠部材３３に対して固定的に保持されているから、複数のリード２が外力等によって変形するのを効果的に抑制できる構成とされている。よって、ハンドリング容易であり利便性に優れたリードフレーム中間体４１を提供できる。
なお、リードフレーム３１の材料として高純度銅や銅を主成分とする導電材料が使用される場合には、銅を副成分に含む導電材料や、銅とは異なる他の導電材料（たとえばニッケル）等からなるリードフレームが使用される場合と比べると、低抵抗率であるという利点があるが、剛性率が比較的に小さいため外力等によって変形し易いという課題がある。そこで、高純度銅や銅を主成分とする導電材料からなるリードフレーム３１が第１封止樹脂２０によって補強されたリードフレーム中間体４１を形成することによって、高純度銅や銅を主成分とする導電材料により形成されていながらも、変形し難いリードフレーム３１を提供できる。よって、低抵抗な複数のリード２に半導体チップ３が良好に接合された半導体装置１を提供できる。
また、本実施形態の製造方法を経ることにより、優れた歩留りで、半導体チップ３と複数のリード２との電気的な接続が良好な半導体装置１を提供できる。この半導体装置１では、各リード２におけるリード接続部８の下面８ａおよび側壁８ｂが第１封止樹脂２０から露出しているので、当該半導体装置１を実装基板に実装する際に、導電性接合材（たとえば半田）とリード接続部８との接続面積を良好に確保できる。これにより、実装基板に対する半導体装置１の接続強度を向上させることができる。
＜第２実施形態＞
図８は、本発明の第２実施形態に係る半導体装置６１を下面側から見た斜視図である。図９は、図８に示されるIX-IX線に沿う縦断面図である。図８および図９において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
第２実施形態に係る半導体装置６１は、前述の図７Ｈに示される個片化工程において、ダイシングブレード５２の研削幅をダイシング領域３４の幅よりも幅狭に設定して封止構造５１を切断することにより、切り出されたものである。より具体的には、前述の図７Ｈに示される個片化工程において、複数のリード２のリード接続部８における空間Ｓとは反対側に位置する側壁８ｂが第１封止樹脂２０により封止された状態となるように、支持部３５の一部が残存する態様で枠部材３３を除去する工程が実行されている。
これにより、半導体装置６１では、各リード２のリード接続部８の側壁８ｂの全体が第１封止樹脂２０により被覆されており、各リード２のリード接続部８の下面８ａのみが第１封止樹脂２０の下面２０ｂ（半導体パッケージ本体５の下面５ｂ）から露出する構成とされている。その一方で、第１封止樹脂２０の側面２０ｃからは、リードフレーム３１の枠部材３３の一部である複数の支持部３５の一部が露出している。支持部３５の露出面３５ａは、第１封止樹脂２０の側面２０ｃおよび第２封止樹脂２１の側面２１ｃと面一に形成されている。
以上、本実施形態の半導体装置６１では、各リード２のリード接続部８の下面８ａのみが半導体パッケージ本体５の下面５ｂから露出された構成とされている。これにより、実装基板に対する半導体装置１の専有面積内に導電性接合材を配置できるから、半導体装置１の実装に必要とされる実装面積を縮小できる。また、たとえば導電性接合材として半田が使用される場合には、半導体装置１の側方に半田が濡れ拡がるのを抑制することもできる。
なお、本実施形態では、第１封止樹脂２０の側面２０ｃから支持部３５の一部が露出している例について説明した。しかし、切断箇所を調整することにより、枠部材３３の一部（横枠部材３３ａの一部および／または縦枠部材３３ｂの一部）が第１封止樹脂２０の側面２０ｃから露出する構成とされてもよい。
＜第３実施形態＞
図１０は、本発明の第３実施形態に係る半導体装置７１を下面側から見た斜視図である。図１１は、図１０に示されるXI-XI線に沿う縦断面図である。図１２は、図１１に示される破線XIIにより囲まれた領域の拡大断面図である。
第３実施形態に係る半導体装置７１が、前述の半導体装置１と異なる点は、各リード２のリード接続部８が、第１封止樹脂２０の下面２０ｂ側から上面２０ａ側に向けて掘り下げて形成されたリード切欠部７２を有している点である。第３実施形態に係る半導体装置７１の他の点は、前述の半導体装置１と略同様であるので、図１０〜図１２において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図１０および図１１に示されるように、リード接続部８は、リード切欠部７２によって、第１封止樹脂２０の側面２０ｃ側から順に形成された第１段部７３と第２段部７４とを含む段差状とされている。リード接続部８の第１段部７３は、第１封止樹脂２０の上面２０ａ側に設けられており、上側側面７３ａと上側下面７３ｂとを含む。リード接続部８の第２段部７４は、第１封止樹脂２０の下面２０ｂ側に設けられており、下側側面７４ａと下側下面７４ｂとを含む。
第１段部７３の上側側面７３ａおよび第２段部７４の下側側面７４ａは、第１封止樹脂２０の側面２０ｃと同一の方向に延びており、第１段部７３の上側下面７３ｂおよび第２段部７４の下側下面７４ｂは、第１封止樹脂２０の下面２０ｂと同一の方向に延びている。第２段部７４の下側側面７４ａと第１段部７３の上側側面７３ａとの上下方向における長さの比（上側側面７３ａ／下側側面７４ａ）は、１以下であることが好ましい。当該長さの比が、このような値であれば、半導体装置７１を実装基板に実装したとき、下側側面７４ａと導電性接合材（たとえば半田）との接触面積を増加させることができる。よって、実装基板に対する半導体装置７１の接続強度を高めることができる。
第１封止樹脂２０は、当該第１封止樹脂２０の下面２０ｂ側から上面２０ａ側に向けて掘り下げて形成された樹脂切欠部７５を有している。樹脂切欠部７５は、リード切欠部７２と連通しており、第１封止樹脂２０が第１封止樹脂２０の側面２０ｃ側から順に形成された第１段部７６と第２段部７７とを含む段差状とされている。第１封止樹脂２０の第１段部７６は、リード接続部８の第１段部７３の上側側面７３ａおよび上側下面７３ｂと面一を成す上側側面７６ａと上側下面７６ｂとを含む。第１封止樹脂２０の第２段部７７は、リード接続部８の第２段部７４の下側側面７４ａおよび下側下面７４ｂと面一を成す下側側面７７ａと下側下面７７ｂとを含む。第１封止樹脂２０の下側下面７７ｂは、第１封止樹脂２０の下面２０ｂの一部でもある。
図１２に示されるように、第１封止樹脂２０から露出するリード接続部８の上側下面７３ｂ、下側側面７４ａおよび下側下面７４ｂには、めっき層７８が連続して一体的に形成されている。めっき層７８は、本実施形態では、複数の導電層が積層された積層構造を有しており、リード接続部８側から順にＮｉ層７９、Ｐｄ層８０およびＡｕ層８１を含む。なお、めっき層７８は、リード接続部８側から順にＮｉ層７９およびＰｄ層８０を含む２層構造であってもよい。リード接続部８の上側側面７３ａには、めっき層７８は形成されていない。めっき層７８は、第１封止樹脂２０により被覆されていない。
次に、図１３Ａ〜図１３Ｄを参照して、半導体装置７１の製造方法の一例について説明する。図１３Ａ〜図１３Ｄは、図１０に示される半導体装置７１の製造方法の一工程を示す図である。なお、図１３Ａ〜図１３Ｄは、前述の図６に示されるA-A線に沿う縦断面図である。
半導体装置７１の製造方法では、図１３Ａに示されるように、リード接続部８の下面８ａにめっき層７８が形成されていない状態で、図７Ａ〜図７Ｇと同様の工程を経て製造された封止構造５１が準備される。
次に、図１３Ｂに示されるように、たとえば研削幅がダイシング領域３４の幅よりも幅広のダイシングブレード９２によって、リード接続部８の一部およびダイシング領域３４が、封止構造５１の下面５１ｂ側から上面５１ａ側に向けて、第１封止樹脂２０の厚さ方向途中部まで除去される。これにより、封止構造５１が下面５１ｂ側に所定幅の溝９３が形成される。
次に、図１３Ｃに示されるように、たとえば電界めっき法または無電界めっき法により、封止構造５１の下面５１ｂから露出する各リード２のリード接続部８にＮｉ層７９、Ｐｄ層８０およびＡｕ層８１が順に成膜される。これにより、封止構造５１の下面５１ｂから露出するリード接続部８にめっき層７８が形成される。
次に、図１３Ｄに示されるように、たとえば研削幅がダイシング領域３４の幅と同程度とされたダイシングブレード９４によって、封止構造５１がダイシング領域３４に沿って切断される。これにより、リード接続部８にリード切欠部７２が形成され、第１封止樹脂２０に樹脂切欠部７５が形成された複数個の半導体装置７１の個片が切り出される。このようにして、半導体装置７１が製造される。
以上、本実施形態の半導体装置７１によれば、リード接続部８に形成されたリード切欠部７２によって、リード接続部８と導電性接合材（たとえば半田）との接触面積を効果的に増加させることができる。しかも、半導体装置７１を実装基板に実装する際には、導電性接合材（たとえば半田）を、リード接続部８の第１段部７３および第２段部７４の両方に接触させることができるから、リード接続部８と導電性接合材（たとえば半田）とを良好に密着させることができる。これにより、半導体装置７１と実装基板との実装強度を向上させることができる。
＜第４実施形態＞
図１４は、本発明の第４実施形態に係る半導体装置１０１を上面側から見た斜視図である。図１５は、図１４に示される半導体装置１０１の電気的構造を示す模式的な回路図である。
第４実施形態に係る半導体装置１０１は、１個の半導体チップ３と、複数個（本実施形態では３個）のチップ部品１０２とがワンパッケージ化された複合型の半導体装置である。図１４および図１５において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図１４および図１５に示されるように、本実施形態では、複数のリード２は、半導体パッケージ本体５における互いに対向する一方側および他方側の一対の側面５ｃに同数個（本実施形態では、７個）ずつ設けられており、半導体チップ３が接合される複数の第１リード１０３と、チップ部品１０２が接合される複数の第２リード１０４とを含む。
複数の第１リード１０３は、半導体パッケージ本体５における互いに対向する一方側および他方側の一対の側面５ｃに、同数個（本実施形態では４個）ずつ並んで設けられている。複数の第２リード１０４は、半導体パッケージ本体５における互いに対向する一方側および他方側の一対の側面５ｃに、同数個（本実施
形態では３個）ずつ並んで設けられている。
複数の第１リード１０３および複数の第２リード１０４は、いずれも、前述のリード２と同様に、半導体チップ３が上面に接合されるマウント部６を有するリード本体部７と、リード本体部７の下面から下方に突出するように設けられた外部接続用のリード接続部８とを有している。半導体パッケージ本体５の一方の側面５ｃ側に配置された複数の第２リード１０４のマウント部６は一体的に形成され、同電位（たとえばグランド電位）とされていてもよい。
各チップ部品１０２は、いわゆる０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される微小な電子部品である。各チップ部品１０２は、機能素子を有しチップ本体を構成する機能素子本体１０５と、機能素子に電気的に接続される第１外部端子１０６および第２外部端子１０７とを含む。機能素子本体１０５は、扁平な直方体形状に形成されている。機能素子本体１０５は、セラミック、ガラス（ＳｉＯ２）、有機樹脂等の絶縁材料により形成されていてもよいし、シリコン等の半導体材料により形成されていてもよい。機能素子は、抵抗、コンデンサ、コイル、ヒューズまたはダイオードであってもよい。
第１外部端子１０６は、機能素子本体１０５の一方側端部に形成されており、第２外部端子１０７は、機能素子本体１０５の他方側端部に形成されている。各チップ部品１０２は、第１外部端子１０６が半導体パッケージ本体５の一方の側面５ｃ側に配置された第２リード１０４のマウント部６に導電性接合材（たとえば半田）を介して接合され、第２外部端子１０７が半導体パッケージ本体５の他方の側面５ｃ側に配置された第２リード１０４のマウント部６に導電性接合材（たとえば半田）を介して接合されることによって、複数の第２リード１０４に接合されている。
第１封止樹脂２０は、前述の第１実施形態と同様の態様で、複数の第１リード１０３および複数の第２リード１０４を含む複数のリード２を封止している。第２封止樹脂２１は、前述の第１実施形態と同様の態様で、複数の第１リード１０３および複数の第２リード１０４を含む複数のリード２、半導体チップ３、ならびに、複数のチップ部品１０２を封止している。
本実施形態に係る半導体装置１０１は、前述の第１実施形態に係るリードフレーム３１のレイアウトを変更し、第１リード１０３および第２リード１０４を含む複数のリード２が支持部３５を介して枠部材３３に保持されたリードフレーム３１を準備し、半導体チップ３を第１リード１０３にマウントする工程に加えて、チップ部品１０２を第２リード１０４にマウントする工程を追加することによって製造できる。
以上、本実施形態に係る半導体装置１０１を製造する場合であっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。また、複数のリード２が第１封止樹脂２０によって枠部材３３に対して固定的に保持されたリードフレーム中間体４１を形成することによって、半導体チップ３と複数の第１リード１０３とを良好に接続できるのに加えて、複数個のチップ部品１０２と複数の第２リード１０４とを良好に接続できる。
これにより、優れた歩留りで、半導体チップ３と複数の第１リード１０３との電気的な接続が良好であり、かつチップ部品１０２と複数の第２リード１０４との電気的な接続が良好である半導体装置１０１を提供できる。むろん、第４実施形態の構成に、第２実施形態の構成または第３実施形態の構成を組み合わせることもできる。
＜第５実施形態＞
図１６は、本発明の第５実施形態に係る半導体装置１１１を上面側から見た斜視図である。図１７は、図１６に示される半導体装置１１１の電気的構造を示す模式的な回路図である。
第５実施形態に係る半導体装置１１１は、１個の半導体チップ３と、複数個（本実施形態では２個）のチップ部品１０２とがワンパッケージ化された複合型の半導体装置である。図１６および図１７において、前述の第４実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図１６および図１７に示されるように、本実施形態では、複数のリード２は、半導体パッケージ本体５における互いに対向する一方側および他方側の一対の側面５ｃに同数個（本実施形態では、４個）ずつ設けられており、前述の半導体チップ３が接合される複数の第１リード１０３と、半導体チップ３に加えて前述のチップ部品１０２が接合される複数の第２リード１１２とを含む。
複数の第１リード１０３は、半導体パッケージ本体５における互いに対向する一方側および他方側の一対の側面５ｃに、同数個（本実施形態では３個）ずつ並んで設けられている。複数の第２リード１１２は、半導体パッケージ本体５における互いに対向する一方側および他方側の一対の側面５ｃに、同数個（本実施形態では１個）ずつ設けられている。
各第２リード１１２は、前述のリード２と同様に、半導体チップ３が上面に接合されるマウント部６を有するリード本体部７と、リード本体部７の下面から下方に突出するように設けられた外部接続用のリード接続部８とを有している。これに加えて、第２リード１１２のリード本体部７は、マウント部６とリード接続部８との間の領域に、チップ部品１０２が上面に接合されるチップ部品１０２用のマウント領域１１３を有している。
チップ部品１０２用のマウント領域１１３は、マウント部６とリード接続部８とが電気的に絶縁されるようにリード本体部７の一部が除去された領域である。このマウント領域１１３によって、第２リード１１２のリード本体部７が、マウント部６を含む第１接続領域１１４と、リード接続部８を含む第２接続領域１１５とを有する構成とされている。第１接続領域１１４および第２接続領域１１５は、第１封止樹脂２０によって互いに電気的に絶縁されている。したがって、マウント領域１１３は、第１封止樹脂２０を挟んで対向する第１接続領域１１４および第２接続領域１１５を含む。なお、第１接続領域１１４には、前述のリードフレーム３１の支持部３５の一部が連結されていてもよい。
チップ部品１０２は、マウント領域１１３において、第１外部端子１０６が第１接続領域１１４に電気的に接続され、第２外部端子１０７が第２接続領域１１５に電気的に接続されることによって第１接続領域１１４および第２接続領域１１５に接合されている。チップ部品１０２は、第１接続領域１１４および第２接続領域１１５に架設されている。
図１７に示されるように、半導体装置１１１では、半導体チップ３とリード接続部８との間に、チップ部品１０２が接続された構成とされている。本実施形態では、機能素子としてコンデンサＣを含むチップ部品１０２が採用されている。このコンデンサＣを含むチップ部品１０２によって、半導体チップ３に印加される電圧を安定化させることが可能となる複合型の半導体装置１１１を提供できる。
このように、本実施形態に係る半導体装置１１１を製造する場合であっても、前述の第４実施形態において述べた効果と同様の効果を奏することができる。むろん、第５実施形態の構成に、第２実施形態の構成または第３実施形態の構成を組み合わせることもできる。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、トランスファーモールド成形用の第１金型３９を用いて、リードフレーム中間体４１が形成される例について説明した。しかし、コンプレッション成形用の第１金型３９を用いて、リードフレーム中間体４１が形成されてもよい。
また、前述の各実施形態では、トランスファーモールド成形用の第２金型４４を用いて、封止構造５１が形成される例について説明した。しかし、コンプレッション成形用の第２金型４４を用いて、封止構造５１が形成されてもよい。
また、図６に示されるリードフレーム３１の上面３１ａおよび下面３１ｂには、ウェットエッチングやドライエッチング等による粗面化処理が施されていてもよい。粗面化処理が施されたリードフレーム３１を使用することによって、リードフレーム３１に対する第１封止樹脂２０の密着性、および、リードフレーム３１に対する第２封止樹脂２１の密着性を高めることができる。
また、前述の第１実施形態に係る半導体装置１の構成に代えて、図１８に示される構成が採用されてもよい。図１８は、一変形例に係る半導体装置１２１を示す縦断面図である。図１８において、前述の第１実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
半導体装置１２１は、前述の半導体チップ３が上面に載置されるマウント部１２２を有するダイパッド１２３と、ダイパッド１２３の周囲に配置され、半導体チップ３に電気的に接続される複数のリード２と、これらを封止する封止樹脂４とを含む。複数のリード２は、リード本体部７がマウント部６を備えていない点を除いて、前述の第１実施形態と略同様の構成を有している。つまり、本変形例では、マウント部６を有するリード本体部７に代えて、マウント部１２２を有するダイパッド１２３が配置されている。
ダイパッド１２３は、複数のリード２と同一材料により形成されており、たとえば平面視長方形状に形成されている。ダイパッド１２３は、上面１２３ａおよび下面１２３ｂを有している。半導体チップ３は、機能素子が形成された第１主面３ａを上方に向けた姿勢で、第２主面３ｂが接合材１２４を介してダイパッド１２３の上面１２３ａに接合されることによって、ダイパッド１２３に接合されている。
接合材１２４は、導電性接合材であってもよいし、絶縁性接合材であってもよい。半導体チップ３の電極パッド１４は、導線１２５を介して複数のリード２と選択的に電気的に接続されている。本変形例では、導線１２５は、ボンディングワイヤ（たとえば銅ワイヤ）である。導線１２５は、ボンディングワイヤに代えて、板状の導電板（たとえば銅板）であってもよい。
封止樹脂４は、複数のリード２のリード本体部７の下面およびリード接続部８に加えて、ダイパッド１２３の下面によって区画される空間Ｓを封止する第１封止樹脂２０と、各リード２のリード本体部７の上面上およびダイパッド１２３の上面１２３ａ上において、半導体チップ３を封止する第２封止樹脂２１とを含む。
第１封止樹脂２０は、各リード２のリード接続部８の下面８ａを露出させ、かつ、各リード２のリード接続部８における空間Ｓとは反対側に位置する側壁８ｂを露出させるように、空間Ｓを封止している。第２封止樹脂２１は、リード本体部７の上面上およびダイパッド１２３の上面１２３ａ上において、半導体チップ３の第１主面３ａおよび側面３ｃを被覆している。
ダイパッド１２３の下面１２３ｂと半導体チップ３の第２主面３ｂとの間の厚さの範囲に、第１封止樹脂２０の上面２０ａおよび第２封止樹脂２１の下面２１ｂが接する境界部Ｂが形成されている。この境界部Ｂ（第１封止樹脂２０の上面２０ａおよび第２封止樹脂２１の下面２１ｂ）は、リード本体部７の上面およびダイパッド１２３の上面１２３ａと略同一平面上に位置している。
本変形例に係る半導体装置１２１は、前述の第１実施形態に係るリードフレーム３１のレイアウトを変更し、ダイパッド１２３および複数のリード２が支持部３５を介して枠部材３３に保持されたリードフレーム３１を準備し、図７Ａ〜図７Ｈと同様の工程を実行することにより製造できる。
このように、マウント部６を有するリード本体部７に代えて、マウント部１２２を有するダイパッド１２３が設けられている構成であっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。なお、小型化という観点では、ダイパッド１２３が存在しない分、前述の第１実施形態に係る半導体装置１の方が好ましい形態であるといえる。
むろん、本変形例の構成に、第２実施形態の構成または第３実施形態の構成を組み合わせることもできる。
また、半導体装置１２１の構成に代えて、図１９に示される構成が採用されてもよい。図１９は、他の変形例に係る半導体装置１３１を示す縦断面図である。図１９において、図１８において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
本変形例に係る半導体装置１３１では、ダイパッド１２３の下面１２３ｂが第１封止樹脂２０から露出した構成とされている。また、ダイパッド１２３には抜け止め部１３２が設けられている。より具体的には、ダイパッド１２３の側面には、内側に向かって窪んだ凹部１３３が抜け止め部１３２として形成されており、この凹部１３３に第１封止樹脂２０が入り込むことによって、第１封止樹脂２０からのダイパッド１２３の抜け落ちが抑制されている。なお、図１９に示されるように、ダイパッド１２３の下面１２３ｂにもめっき層１０が形成されていてもよい。
このような構成であっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。また、ダイパッド１２３の下面１２３ｂが第１封止樹脂２０から露出しているので、半導体チップ３で発生した熱を外部に良好に放散させることができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１，６１，７１，１０１，１１１，１２１，１３１…半導体装置、２…リード、３…半導体チップ、３ａ…半導体チップの第１主面、３ｂ…半導体チップの第２主面、４…封止樹脂、６…マウント部、７…リード本体部、８…リード接続部、８ａ…リード接続部の下面、８ｂ…リード接続部の側壁、２０…第１封止樹脂、２０ａ…第１封止樹脂の上面、２０ｂ…第１封止樹脂の下面、２１…第２封止樹脂、２１ａ…第２封止樹脂の上面、２１ｂ…第２封止樹脂の下面、３１…リードフレーム、３１ａ…リードフレームの上面、３１ｂ…リードフレームの下面、３３…枠部材、３５…支持部、３７…第１上型、３８…第１下型、３９…第１金型、４１…リードフレーム中間体、５１…封止構造、Ｂ…境界部、Ｓ…空間

Claims (8)

  1. 複数のリードと、複数のリード上に載置された半導体チップと、これらを封止する封止樹脂とを含み、封止樹脂によって、扁平な直方体形状の半導体パッケージ本体が形成されている半導体装置であって、
    前記複数のリードは、それぞれが、
    前記半導体装置の内側へ延びており、前記半導体チップが上面に載置されるマウント部を有するリード本体部と、
    前記リード本体部の下面の一部から下方へ突出するように設けられ、その下面が前記封止樹脂から露出してリード接続面とされている外部接続用のリード接続部と、
    前記リード本体部の前記マウント部と反対側である前記半導体装置の外側へ延び出し、前記リード接続部よりも外側へ突出している支持部とを含み、
    前記半導体装置の内側へ延びる前記マウント部の長さが、前記半導体装置の外側へ突出している前記支持部の長さよりも長くなっている、半導体装置。
  2. 前記複数のリードは、
    前記マウント部の先端同士が所定の間隔を開けて対向配置された一対のリードを含む、請求項１に記載の半導体装置。
  3. 前記複数のリードは、
    前記一対のリードの前記マウント部が水平に平行に配列された複数のリード対を含む、請求項２に記載の半導体装置。
  4. 前記封止樹脂は、各前記リードの前記リード本体部の下面と前記リード接続部とによって区画される空間を封止する第１封止樹脂と、各前記リードの前記リード本体部の上面上において、前記半導体チップを封止する第２封止樹脂とを含む、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記半導体チップは、前記複数のリードの前記マウント部に対向する第１主面とその反対側の第２主面とを含み、
    前記封止樹脂における半導体チップの第１主面と前記複数のリードの前記リード本体部の下面との間の厚さの範囲に、前記第１封止樹脂および前記第２封止樹脂が接する境界部が形成されている、請求項４に記載の半導体装置。
  6. 前記境界部は、前記複数のリードにおける前記リード本体部の上面と同一平面上に位置している、請求項５に記載の半導体装置。
  7. 前記第２封止樹脂は、前記第１封止樹脂と同一の樹脂材料により形成されている、請求項４〜６のいずれか一項に記載の半導体装置。
  8. 前記第１封止樹脂は、前記空間に加えて、前記複数のリードの前記リード接続部における前記空間とは反対側に位置する側壁を封止している、請求項４〜７のいずれか一項に記載の半導体装置。
JP2021083933A 2016-02-15 2021-05-18 半導体装置 Pending JP2021121032A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021083933A JP2021121032A (ja) 2016-02-15 2021-05-18 半導体装置
JP2022211272A JP2023033351A (ja) 2016-02-15 2022-12-28 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016026107A JP2017147272A (ja) 2016-02-15 2016-02-15 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP2021083933A JP2021121032A (ja) 2016-02-15 2021-05-18 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016026107A Division JP2017147272A (ja) 2016-02-15 2016-02-15 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022211272A Division JP2023033351A (ja) 2016-02-15 2022-12-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2021121032A true JP2021121032A (ja) 2021-08-19

Family

ID=59559843

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016026107A Pending JP2017147272A (ja) 2016-02-15 2016-02-15 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP2021083933A Pending JP2021121032A (ja) 2016-02-15 2021-05-18 半導体装置
JP2022211272A Pending JP2023033351A (ja) 2016-02-15 2022-12-28 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016026107A Pending JP2017147272A (ja) 2016-02-15 2016-02-15 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022211272A Pending JP2023033351A (ja) 2016-02-15 2022-12-28 半導体装置

Country Status (2)

Country Link
US (3) US11373935B2 (ja)
JP (3) JP2017147272A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014006653B4 (de) * 2014-05-14 2023-06-29 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleiteranordnung
JP7022541B2 (ja) * 2017-09-11 2022-02-18 ローム株式会社 半導体装置
JP7012489B2 (ja) * 2017-09-11 2022-01-28 ローム株式会社 半導体装置
JP7024349B2 (ja) * 2017-11-24 2022-02-24 セイコーエプソン株式会社 センサーユニット、センサーユニットの製造方法、慣性計測装置、電子機器、および移動体
JP7269756B2 (ja) * 2018-05-01 2023-05-09 ローム株式会社 半導体装置および半導体装置の製造方法
US20200135627A1 (en) * 2018-10-30 2020-04-30 Texas Instruments Incorporated Substrates with solder barriers on leads
JP7346221B2 (ja) 2019-10-09 2023-09-19 ローム株式会社 半導体装置及び半導体装置の製造方法
JP1695980S (ja) * 2021-03-09 2021-09-27
JP7450575B2 (ja) * 2021-03-18 2024-03-15 株式会社東芝 半導体装置及びその製造方法
JP1693552S (ja) * 2021-04-09 2021-08-23
JP1693553S (ja) * 2021-04-09 2021-08-23

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260271A (ja) * 1997-04-02 2005-09-22 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材
JP2011171768A (ja) * 2005-06-30 2011-09-01 Fairchild Semiconductor Corp 半導体ダイ・パッケージ及びその製造方法
US20120313234A1 (en) * 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3013810B2 (ja) * 1997-06-27 2000-02-28 日本電気株式会社 半導体装置の製造方法
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP4357728B2 (ja) * 2000-09-29 2009-11-04 大日本印刷株式会社 樹脂封止型半導体装置
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP2003258187A (ja) 2002-03-01 2003-09-12 Citizen Electronics Co Ltd 半導体装置
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2005159103A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2005209770A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp 半導体装置
WO2006044804A2 (en) * 2004-10-18 2006-04-27 Chippac, Inc. Multi chip leadframe package
US7880313B2 (en) * 2004-11-17 2011-02-01 Chippac, Inc. Semiconductor flip chip package having substantially non-collapsible spacer
KR100702956B1 (ko) * 2005-04-26 2007-04-03 삼성테크윈 주식회사 반도체 팩키지용 리드프레임 및 그 제조 방법
US7298026B2 (en) * 2005-05-09 2007-11-20 Stats Chippac Ltd. Large die package and method for the fabrication thereof
JP2005277434A (ja) * 2005-05-09 2005-10-06 Renesas Technology Corp 半導体装置
US8163604B2 (en) * 2005-10-13 2012-04-24 Stats Chippac Ltd. Integrated circuit package system using etched leadframe
JP4936103B2 (ja) 2005-12-26 2012-05-23 日立金属株式会社 Ｄｃ−ｄｃコンバータ
US8487451B2 (en) * 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
JP5259978B2 (ja) * 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
JP5416975B2 (ja) * 2008-03-11 2014-02-12 ローム株式会社 半導体発光装置
US8043894B2 (en) * 2008-08-26 2011-10-25 Stats Chippac Ltd. Integrated circuit package system with redistribution layer
WO2010099673A1 (en) * 2009-03-06 2010-09-10 Kaixin Inc. Leadless integrated circuit package having high density contacts
JP2013138261A (ja) * 2009-09-29 2013-07-11 Renesas Electronics Corp 半導体装置
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
CN106067511A (zh) * 2010-03-30 2016-11-02 大日本印刷株式会社 带树脂引线框、半导体装置及其制造方法
US8329509B2 (en) * 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
US9349679B2 (en) * 2010-08-31 2016-05-24 Utac Thai Limited Singulation method for semiconductor package with plating on side of connectors
TWI453831B (zh) * 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
US8933548B2 (en) * 2010-11-02 2015-01-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US8361899B2 (en) * 2010-12-16 2013-01-29 Monolithic Power Systems, Inc. Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
JP5813335B2 (ja) * 2011-02-08 2015-11-17 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
JP2012182392A (ja) 2011-03-02 2012-09-20 Nitto Denko Corp 半導体装置の製造方法
TWI455269B (zh) * 2011-07-20 2014-10-01 Chipmos Technologies Inc 晶片封裝結構及其製作方法
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9257306B2 (en) * 2013-04-18 2016-02-09 Dai Nippon Printing Co., Ltd. Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
US20150318247A1 (en) * 2013-04-22 2015-11-05 Mitsubishi Electric Corporation Semiconductor device and manufacturing method of the same
JP6129645B2 (ja) * 2013-05-29 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9515010B2 (en) * 2014-02-24 2016-12-06 Nantong Fujitsu Microelectronics., Ltd. Semiconductor packaging structure and forming method therefor
US9741642B1 (en) * 2014-05-07 2017-08-22 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
US9559056B2 (en) * 2014-09-18 2017-01-31 Infineon Technologies Austria Ag Electronic component
US9613891B2 (en) * 2015-02-24 2017-04-04 Navitas Semiconductor, Inc. Electronic packages for flip chip devices
KR101647587B1 (ko) * 2015-03-03 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP6266168B2 (ja) * 2015-04-15 2018-01-24 三菱電機株式会社 半導体装置
EP3285289A4 (en) * 2015-04-15 2018-11-07 Mitsubishi Electric Corporation Semiconductor device
TWI562255B (en) * 2015-05-04 2016-12-11 Chipmos Technologies Inc Chip package structure and manufacturing method thereof
JP6791621B2 (ja) * 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置
KR20170067426A (ko) * 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US9917039B2 (en) * 2016-04-20 2018-03-13 Amkor Technology, Inc. Method of forming a semiconductor package with conductive interconnect frame and structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260271A (ja) * 1997-04-02 2005-09-22 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材
JP2011171768A (ja) * 2005-06-30 2011-09-01 Fairchild Semiconductor Corp 半導体ダイ・パッケージ及びその製造方法
US20120313234A1 (en) * 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof

Also Published As

Publication number Publication date
US11373935B2 (en) 2022-06-28
US20220293496A1 (en) 2022-09-15
US20240038635A1 (en) 2024-02-01
US11908777B2 (en) 2024-02-20
JP2023033351A (ja) 2023-03-10
US20170236772A1 (en) 2017-08-17
JP2017147272A (ja) 2017-08-24

Similar Documents

Publication Publication Date Title
JP2021121032A (ja) 半導体装置
US8994161B2 (en) Semiconductor device package and methods for producing same
JP2013080957A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP2005317998A5 (ja)
JP2012190855A (ja) 半導体モジュール及びその製造方法
JP2005064479A (ja) 回路モジュール
JP2004071961A (ja) 複合モジュール及びその製造方法
JP7012489B2 (ja) 半導体装置
JP6336298B2 (ja) 半導体装置
JP4598316B2 (ja) 樹脂封止型半導体装置およびその製造方法
US9935030B2 (en) Resin-encapsulated semiconductor device
JP2016162964A (ja) 半導体装置の製造方法および半導体装置
US20170317060A1 (en) Semiconductor device and corresponding method
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP2017212387A (ja) リードフレームの製造方法、電子装置の製造方法、および電子装置
JP7022541B2 (ja) 半導体装置
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP2006032871A (ja) 半導体装置
JP4030363B2 (ja) 半導体装置
JPS63146453A (ja) 半導体パツケ−ジおよびその製造方法
JP2004103654A (ja) 光結合半導体装置及びその製造方法
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR200304742Y1 (ko) 적층형반도체패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221020