CN106067511A - 带树脂引线框、半导体装置及其制造方法 - Google Patents

带树脂引线框、半导体装置及其制造方法 Download PDF

Info

Publication number
CN106067511A
CN106067511A CN201610709193.7A CN201610709193A CN106067511A CN 106067511 A CN106067511 A CN 106067511A CN 201610709193 A CN201610709193 A CN 201610709193A CN 106067511 A CN106067511 A CN 106067511A
Authority
CN
China
Prior art keywords
bonding pad
chip bonding
semiconductor device
substrate
led element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610709193.7A
Other languages
English (en)
Inventor
小田和范
坂本章
村田佳则
川合研三郎
铃木纲
铃木纲一
大石惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010167298A external-priority patent/JP5922326B2/ja
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of CN106067511A publication Critical patent/CN106067511A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85469—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

一种带树脂引线框、半导体装置及其制造方法，所述带树脂引线框具备：载置LED元件的芯片焊盘，与所述芯片焊盘的周围隔着空间设置的引线部，和形成在所述芯片焊盘和所述引线部的外侧树脂部，所述芯片焊盘和所述引线部分别具有对向面，所述芯片焊盘的所述对向面和所述引线部的所述对向面隔着空间彼此相对，所述芯片焊盘具有载置所述LED元件的载置面和位于所述载置面的相反侧的底面，在所述芯片焊盘的所述对向面中的所述芯片焊盘的厚度方向中央部，形成向所述空间突出的突起部，在所述芯片焊盘的截面视中，在所述突起部和所述底面之间形成曲线，所述曲线在所述载置面侧弯曲，所述外侧树脂部填充于所述芯片焊盘和所述引线部之间的所述空间。

Description

带树脂引线框、半导体装置及其制造方法
本申请是申请日为2011年3月30日、申请号为201180014468.0、发明名称为：“LED用引线框或基板、半导体装置和LED用引线框或基板的制造方法”的中国专利申请的分案申请。
技术领域
本发明涉及载置LED元件的LED用引线框或基板及其制造方法、具有这样的LED用引线框或基板的半导体装置及其制造方法。
背景技术
一直以来，将LED(发光二极管)元件作为光源使用的照明装置被用于各种家电、OA设备、车辆设备的显示灯、普通照明、车载照明以及显示器等。在这样的照明装置中，包含具有LED用基板和LED元件的半导体装置。
LED元件有进行红、绿、蓝所代表的可见光区域、紫外光区域的发光等的LED元件，但基本上波长分布小，表观上可以说是一种色。在实用化了的白色LED中，具有：使用发出如紫外、蓝色那样的能量高的光的LED元件和将其光的一部分变换为更长波长的光的荧光体来合成白色的LED；使用多种色的元件来合成白色的LED。
作为这样的半导体装置，例如在专利文献1中记载了：在Cu基板的一面侧形成凹部，将LED元件搭载于该凹部，在配设于该凹部侧的绝缘层上形成连接用的Cu配线层，将LED的端子部和Cu配线层进行线接合连接，并进行了树脂封装的半导体装置。另外，在专利文献1中，在Cu配线层表面施加有Ag镀层。
现有技术文献
专利文献
专利文献1：特开2006-245032号公报
发明内容
但是，特别是使用高亮度LED时，封装LED用半导体装置的树脂遭受强光。因此，近年对于树脂开始要求耐气候性，作为这样的树脂使用硅树脂(有机硅树脂；siliconeresin)的要求在提高。但是，使用硅树脂时，有气体阻隔性差的倾向，因此空气中的氧和硫化氢气体等腐蚀性气体渗透至半导体装置内部的Ag层中。Ag容易与硫化氢气体等进行反应得到硫化银等的生成物，因此，其结果，产生以下的问题：外观上Ag层变色，使Ag层的反射率在整个可见光区域显著降低。
本发明是考虑这样的问题而完成，其目的在于提供：能够在高效率地反射来自LED元件的光的同时，抑制气体所致的腐蚀，维持来自LED元件的光的反射特性的LED用引线框或基板及其制造方法、以及半导体装置及其制造方法。
本发明为一种引线框或基板，是载置LED元件的LED用引线框或基板，其特征在于，具备：具有载置LED元件的载置面的主体部；和设置于主体部的载置面，作为用于反射来自LED元件的光的反射层发挥功能的反射用金属层，反射用金属层包含金与银的合金。
本发明为引线框或基板，其特征在于，反射用金属层具有以下组成：含有5～50重量％金，其余量由银和不可避免的杂质组成。
本发明为一种半导体装置，其特征在于，具备：具有包含载置LED元件的载置面的主体部的LED用引线框或基板；载置于引线框或基板的主体部的载置面上的LED元件；将引线框或基板与LED元件电连接的导电部；和将LED元件和导电部封装的封装树脂部，在LED用引线框或基板的主体部的载置面上，设置有作为用于反射来自LED元件的光的反射层发挥功能的反射用金属层，反射用金属层包含金与银的合金。
本发明为半导体装置，其特征在于，反射用金属层具有以下组成：含有5～50重量％金，其余量由银和不可避免的杂质组成。
本发明为半导体装置，其特征在于，封装树脂部包含硅树脂。
本发明为半导体装置，其特征在于，还具有包围LED元件并且具有凹部的外侧树脂部，封装树脂部填充于该外侧树脂部的凹部内。
本发明为一种LED用引线框或基板的制造方法，其制造载置LED元件的LED用引线框或基板，其特征在于，具备：准备具有载置LED元件的载置面的主体部的工序；和在主体部的载置面侧形成作为反射层发挥功能的反射用金属层的工序，反射用金属层包含金与银的合金。
一种半导体装置的制造方法，其特征在于，具备：采用LED用引线框或基板的制造方法制作引线框或基板的工序；在引线框或基板的主体部的载置面上载置LED元件的工序；将LED元件与引线框或基板利用导电部进行连接的工序；以及将LED元件和导电部利用封装树脂进行树脂封装的工序。
本发明为一种引线框或基板，是载置LED元件的LED用引线框或基板，其特征在于，具备：具有载置LED元件的载置面的主体部；设置于主体部的载置面，作为用于反射来自LED元件的光的反射层发挥功能的反射用金属层，反射用金属层包含金与银的合金，主体部包含铜或铜合金，在反射用金属层与主体部之间设置有中间介在层，中间介在层具有从主体部侧顺序配置的镍层和金层。
本发明为引线框或基板，其特征在于，反射用金属层具有以下组成：含有5～50重量％金，其余量由银和不可避免的杂质组成。
本发明为引线框或基板，其特征在于，中间介在层还具有设置于镍层的主体部侧的铜层。
本发明为一种半导体装置，其特征在于，具备：具有包含载置LED元件的载置面的主体部的LED用引线框或基板；载置于引线框或基板的主体部的载置面上的LED元件；将引线框或基板与LED元件电连接的导电部；将LED元件和导电部封装的封装树脂部，在LED用引线框或基板的主体部的载置面上设置有作为用于反射来自LED元件的光的反射层发挥功能的反射用金属层，反射用金属层包含金与银的合金，主体部包含铜或铜合金，在反射用金属层与主体部之间设置有中间介在层，中间介在层具有从主体部侧顺序配置的镍层和金层。
本发明为半导体装置，其特征在于，反射用金属层具有以下组成：含有5～50重量％金，其余量由银和不可避免的杂质组成。
本发明为半导体装置，其特征在于，中间介在层还具有设置于镍层的主体部侧的铜层。
本发明为半导体装置，其特征在于，封装树脂部包含硅树脂。
本发明为半导体装置，其特征在于，还具有包围LED元件并且具有凹部的外侧树脂部，封装树脂部填充于该外侧树脂部的凹部内。
本发明为一种LED用引线框或基板的制造方法，其制造载置LED元件的LED用引线框或基板，其特征在于，具备：准备具有载置LED元件的载置面的主体部的工序；在主体部上形成中间介在层的工序；和在中间介在层上形成作为反射层发挥功能的反射用金属层的工序，反射用金属层包含金与银的合金，主体部包含铜或铜合金，中间介在层具有从主体部侧顺序配置的镍层和金层。
本发明为半导体装置的制造方法，其特征在于，具备：准备具有载置LED元件的载置面的主体部的工序；在主体部上，形成中间介在层的工序；在中间介在层上，形成作为反射层发挥功能的反射用金属层的工序；在主体部的载置面上载置LED元件，将LED元件和主体部利用导电部连接的工序；将LED元件和导电部采用透光性的封装树脂部封装的工序，反射用金属层包含金与银的合金，主体部包含铜或铜合金，中间介在层具有从主体部侧顺序配置的镍层和金层。
本发明为一种引线框或基板，是载置LED元件的LED用引线框或基板，其特征在于，具备：具有载置LED元件的芯片焊盘(芯片安装面积，die pad)和与芯片焊盘间隔地设置的引线部的主体部；设置于主体部的芯片焊盘和引线部两者上的银镀层(镀银层)；和设置于银镀层上，作为用于反射来自LED元件的光的反射层发挥功能的铟镀层(镀铟层)。
本发明为引线框或基板，其特征在于，在主体部与银镀层之间，设置了提高主体部与银镀层的接合性的基底镀层。
本发明为一种半导体装置，其特征在于，具备：具有包含载置LED元件的芯片焊盘和与芯片焊盘间隔地设置的引线部的主体部的LED用引线框或基板；载置于引线框或基板的主体部的芯片焊盘上的LED元件；将引线框或基板与LED元件电连接的导电部；将LED元件和导电部封装的封装树脂部，在LED用引线框或基板的主体部的芯片焊盘和引线部两者上设置有银镀层，在银镀层上，设置有作为用于反射来自LED元件的光的反射层发挥功能的铟镀层。
本发明为半导体装置，其特征在于，在主体部与银镀层之间，设置了提高主体部与银镀层的接合性的基底镀层。
本发明为半导体装置，其特征在于，封装树脂部包含硅树脂。
本发明为半导体装置，其特征在于，还具有包围LED元件并且具有凹部的外侧树脂部，封装树脂部填充于该外侧树脂部的凹部内。
本发明为一种LED用引线框或基板的制造方法，其制造载置LED元件的LED用引线框或基板，其特征在于，具备：准备具有载置LED元件的芯片焊盘和与芯片焊盘间隔地设置的引线部的主体部的工序；在主体部的芯片焊盘和引线部两者上形成银镀层的工序；和在银镀层上形成作为反射层发挥功能的铟镀层的工序。
本发明为LED用引线框或基板的制造方法，其特征在于，在形成银镀层的工序之前，设置有以下工序：在主体部上，设置提高主体部与银镀层的接合性的基底镀层的工序。
本发明为一种半导体装置的制造方法，其特征在于，具备：采用权利要求25所述的LED用引线框或基板的制造方法制作引线框或基板的工序；将LED元件载置于引线框或基板的主体部的芯片焊盘上的工序；将LED元件和引线框或基板利用导电部进行连接的工序；以及将LED元件和导电部利用封装树脂进行树脂封装的工序。
本发明为一种引线框或基板，其是载置LED元件的LED用引线框或基板，其特征在于，具备：具有载置LED元件的载置面的主体部；和设置于主体部的载置面、作为用于反射来自LED元件的光的反射层发挥功能的反射用镀层，反射用镀层包含锡与银的合金。
本发明为引线框或基板，其特征在于，反射用镀层具有以下组成：含有10～50重量％锡，其余量由银和不可避免的杂质组成。
本发明为一种半导体装置，其特征在于，其具备：具有包含载置LED元件的载置面的主体部的LED用引线框或基板；载置于引线框或基板的主体部的载置面上的LED元件；将引线框或基板与LED元件电连接的导电部；和将LED元件和导电部封装的封装树脂部，在LED用引线框或基板的主体部的载置面上设置有作为用于反射来自LED元件的光的反射层发挥功能的反射用镀层，反射用镀层包含锡与银的合金。
本发明为半导体装置，其特征在于，反射用镀层具有以下组成：含有10～50重量％锡，其余量由银和不可避免的杂质组成。
本发明为半导体装置，其特征在于，封装树脂部包含硅树脂。
本发明为半导体装置，其特征在于，还具有包围LED元件并且具有凹部的外侧树脂部，封装树脂部填充于该外侧树脂部的凹部内。
本发明为一种LED用引线框或基板的制造方法，其制造载置LED元件的LED用引线框或基板，其特征在于，具备：准备具有载置LED元件的载置面的主体部的工序；和在主体部的载置面侧形成作为反射层发挥功能的反射用镀层的工序，反射用镀层包含锡与银的合金。
本发明为LED用引线框或基板的制造方法，其特征在于，反射用镀层具有以下组成：含有10～50重量％锡，其余量由银和不可避免的杂质组成。
本发明为一种半导体装置的制造方法，其特征在于，具备：采用LED用引线框或基板的制造方法制作引线框或基板的工序；将LED元件载置于引线框或基板的主体部的载置面上的工序；将LED元件与引线框或基板利用导电部进行连接的工序；以及将LED元件和导电部利用封装树脂进行树脂封装的工序。
根据本发明，反射用金属层(反射用镀层)在可高效率地反射来自LED元件的光的同时，反射用金属层(反射用镀层)不会由于空气中的氧、硫化氢气体等腐蚀性气体而腐蚀，可将整个可见光区域、或整个紫外～可见光区域、或至少可见光区域的一部分的其反射特性维持得较高。
附图说明
图1是表示本发明的第1实施方式的引线框或基板的截面图。
图2是表示本发明的第1实施方式的引线框或基板的变形例的截面图。
图3是表示本发明的第1实施方式的半导体装置的截面图。
图4是表示本发明的第1实施方式的引线框的制造方法的图。
图5是表示本发明的第1实施方式的半导体装置的制造方法的图。
图6是表示本发明的第1实施方式的半导体装置的一变形例的截面图。
图7是表示本发明的第1实施方式的半导体装置的一变形例的截面图。
图8是表示本发明的第1实施方式的半导体装置的一变形例的截面图。
图9是表示本发明的第1实施方式的半导体装置的一变形例的截面图。
图10是表示本发明的第1实施方式的半导体装置的一变形例的截面图。
图11是表示本发明的第1实施方式的半导体装置的一变形例的截面图。
图12是表示在实施例1-A中反射率的变化的曲线图。
图13是表示在比较例1-A(比较例3-A)中反射率的变化的曲线图。
图14是表示本发明的第2实施方式的引线框或基板的截面图。
图15是表示本发明的第2实施方式的引线框或基板的变形例的截面图。
图16是Ag-Sn合金的相图。
图17是表示本发明的第2实施方式的半导体装置的截面图(图18的A-A线截面图)。
图18是表示本发明的第2实施方式的半导体装置的平面图。
图19是表示本发明的第2实施方式的引线框的制造方法的图。
图20是表示本发明的第2实施方式的半导体装置的制造方法的图。
图21是表示本发明的第2实施方式的半导体装置的一变形例的截面图。
图22是表示本发明的第2实施方式的半导体装置的一变形例的截面图。
图23是表示本发明的第2实施方式的半导体装置的一变形例的截面图。
图24是表示本发明的第2实施方式的半导体装置的一变形例的截面图。
图25是表示本发明的第2实施方式的半导体装置的一变形例的截面图。
图26是表示本发明的第2实施方式的半导体装置的一变形例的截面图。
图27是表示本发明的第2实施方式的半导体装置的一变形例的截面图。
图28是表示本发明的第2实施方式的半导体装置的一变形例的截面图。
图29是表示在本发明的第2实施方式中，进行了耐腐蚀试验时的各基板的变化的图。
图30是表示本发明的第3实施方式的引线框或基板的截面图。
图31是表示本发明的第3实施方式的引线框或基板的变形例的截面图。
图32是表示本发明的第3实施方式的半导体装置的截面图(图33的B-B线截面图)。
图33是表示本发明的第3实施方式的半导体装置的平面图。
图34是表示本发明的第3实施方式的引线框的制造方法的图。
图35是表示本发明的第3实施方式的半导体装置的制造方法的图。
图36是表示本发明的第3实施方式的半导体装置的一变形例的截面图。
图37是表示本发明的第3实施方式的半导体装置的一变形例的截面图。
图38是表示本发明的第3实施方式的半导体装置的一变形例的截面图。
图39是表示本发明的第3实施方式的半导体装置的一变形例的截面图。
图40是表示本发明的第3实施方式的半导体装置的一变形例的截面图。
图41是表示本发明的第3实施方式的半导体装置的一变形例的截面图。
图42是表示本发明的第3实施方式的半导体装置的一变形例的截面图。
图43是表示本发明的第3实施方式的半导体装置的一变形例的截面图。
图44是表示在本发明的第3实施方式中，进行了耐腐蚀试验时的各基板的变化的图。
图45是表示在实施例3-A中反射率的变化的曲线图。
图46是表示在实施例3-B中反射率的变化的曲线图。
图47是表示本发明的第4实施方式的引线框或基板的截面图。
图48是表示本发明的第4实施方式的引线框或基板的变形例的截面图。
图49是表示本发明的第4实施方式的半导体装置的截面图(图50的C-C线截面图)。
图50是表示本发明的第4实施方式的半导体装置的平面图。
图51是表示本发明的第4实施方式的引线框的制造方法的图。
图52是表示本发明的第4实施方式的半导体装置的制造方法的图。
图53是表示本发明的第4实施方式的引线框的作用的截面图。
图54是表示本发明的第4实施方式的半导体装置的一变形例的截面图。
图55是表示本发明的第4实施方式的半导体装置的一变形例的截面图。
图56是表示本发明的第4实施方式的半导体装置的一变形例的截面图。
图57是表示本发明的第4实施方式的半导体装置的一变形例的截面图。
图58是表示本发明的第4实施方式的半导体装置的一变形例的截面图。
图59是表示本发明的第4实施方式的半导体装置的一变形例的截面图。
图60是在实施例4-A与比较例4-A之间比较反射率变化的曲线图。
具体实施方式
(第1实施方式)
在本发明的第1实施方式中，参照图1至图13进行说明。
LED用引线框或基板的构成
首先，通过图1和图2，对于LED用引线框或基板的概略进行说明。另外，在图1和图2中，为了说明LED用引线框或基板的层构成，为方便起见将LED用引线框或基板的截面设为矩形形状来表示。
如图1所示，本实施方式的LED用引线框或基板10(以下，也称为引线框10或者基板10)，是为载置LED元件21(后述)而使用的，其具备：具有载置LED元件21的载置面11a的主体部11；和设置于主体部11的载置面11a上的反射用金属层12。
其中，主体部11包含金属板。作为构成主体部11的金属板的材料，例如可举出铜、铜合金、42合金(41％Ni的Fe合金)等。该主体部11的厚度，取决于半导体装置的构成，但优选在引线框10的场合为0.05mm～0.5mm、在基板10的场合为0.005mm～0.03mm。
反射用金属层12，是作为用于反射来自LED元件21的光的反射层发挥功能的，位于LED用引线框或基板10的最表面侧。该反射用金属层12包含铂(Pt)与银(Ag)的合金、或者金(Au)与银(Ag)的合金，可见光的反射率高，且相对于氧气和硫化氢气体具有高的耐腐蚀性。
反射用金属层12包含铂(Pt)与银(Ag)的合金的场合，优选该合金具有以下组成：含有10～40重量％铂，其余量由银和不可避免的杂质组成，特别优选具有以下组成：含有20重量％铂，其余量由银和不可避免的杂质组成。
另一方面，反射用金属层12包含金(Au)与银(Ag)的合金的场合，优选具有以下组成：该合金含有5～50重量％金，其余量由银和不可避免的杂质组成，特别优选具有以下组成：含有金20重量％，其余量由银和不可避免的杂质组成。
反射用金属层12，其厚度非常薄地形成，具体地优选为0.005μm～0.2μm。
另外，在主体部11与反射用金属层12之间，从主体部11侧顺序地层叠有铜镀层13和银镀层14。
其中，铜镀层13是作为银镀层14的基底层使用的，具有提高银镀层14与主体部11的接合性的功能。该铜镀层13的厚度，优选为0.005μm～0.1μm。
另外，银镀层14是作为反射用金属层12的基底层使用的，具有提高铜镀层13与反射用金属层12的接合性的功能。另外，银镀层14的厚度比反射用金属层12厚，例如优选为1μm～5μm。
银镀层14可以包含无光泽银镀层或光泽银镀层的任一种。如上述那样，反射用金属层12的厚度非常薄，因此可以表现出银镀层14的轮廓。例如，在银镀层14包含无光泽镀层的场合，反射用金属层12的表面也可以设为无光泽，在银镀层14包含光泽镀层的场合，反射用金属层12的表面也可带光泽。
另外，如图2(a)所示，也可以是不设置铜镀层13的构成。此时，LED用引线框或基板10具备：主体部11；设置于主体部11的载置面11a的银镀层14；设置于银镀层14上的反射用金属层12。
另外，如图2(b)所示，也可以是不设置银镀层14的构成。此时，LED用引线框或基板10具备：主体部11；设置于主体部11的载置面11a的铜镀层13；设置于铜镀层13上的反射用金属层12。
进而，另外，如图2(c)所示，也可以是不设置铜镀层13和银镀层14的构成。此时，LED用引线框或基板10具备：主体部11；直接设置于主体部11的载置面11a的反射用金属层12。
半导体装置的构成
接着，通过图3，对于使用了图1所示的LED用引线框或基板的半导体装置的第1实施方式进行说明。图3表示本发明的第1实施方式的半导体装置(SON型)的截面图。
如图3所示，半导体装置20具备：LED用引线框10；载置于引线框10的主体部11的载置面11a上的LED元件21；将引线框10与LED元件21电连接的接合线(导电部)22。
另外，以包围LED元件21的形式设置有具有凹部23a的外侧树脂部23。该外侧树脂部23，与引线框10一体化。进而，LED元件21与接合线22，由透光性的封装树脂部24封装。封装树脂部24，填充于外侧树脂部23的凹部23a内。
以下，对于构成这样的半导体装置20的各构成部件，顺次进行说明。
引线框10具备：具有载置面11a的主体部11；设置于主体部11上的铜镀层13；设置于铜镀层13上的银镀层14；和设置于银镀层14上，作为用于反射来自LED元件21的光的反射层发挥功能的反射用金属层12。在引线框10的表面(上面)，形成有用于提高引线框10与外侧树脂部23的密着性的沟槽19。对于该引线框10的层构成，与使用图1已经进行说明的构成同样，因此在此省略详细的说明。另外，作为引线框10的层构成，也可使用图2(a)-(c)所示的构成。
在本实施方式中，引线框10的主体部11具备：LED元件21侧的第1部分25(芯片焊盘)；与第1部分25间隔的第2部分26(引线部)。在该第1部分25与第2部分26之间，填充有外侧树脂部23，第1部分25与第2部分26相互电绝缘。另外，在第1部分25的底面形成有第1外引线部27，在第2部分26的底面形成有第2外引线部28。第1外引线部27和第2外引线部28，分别从外侧树脂部23露出到外方。
LED元件21，作为发光层适宜选择包含例如GaP、GaAs、GaAlAs、GaAsP、AlInGaP或InGaN等的化合物半导体单晶的材料，由此可选择从紫外光到红外光的发光波长。作为这样的LED元件21，可使用以往通常使用的LED元件。
另外，LED元件21，利用焊料或芯片焊膏，在外侧树脂部23的凹部23a内固定于主体部11的载置面11a上(严格地讲，固定在反射用金属层12上)。另外，在使用芯片焊膏的场合，可选择包含具有耐光性的环氧树脂、硅树脂的芯片焊膏。
接合线22，包含例如金等的导电性好的材料，其一端连接于LED元件21的端子部21a，并且，其另一端连接于引线框10的主体部11的第2部分26表面上。
外侧树脂部23，例如是在引线框10上将热塑性树脂或热固性树脂注射成形或传递成形而形成的。外侧树脂部23的形状，通过注射成形或传递成形中使用的金属模的设计，可以各种各样地实现。例如，可使外侧树脂部23的整体形状成为长方体、圆筒形和锥形等的形状。凹部23a的底面，可以设为圆形、椭圆形或多角形等。凹部23a的侧壁的截面形状，可以如图3那样由直线构成，或者也可以由曲线构成。
对于外侧树脂部23所使用的热塑性树脂或热固性树脂，特别优选耐热性、耐气候性和机械性强度优异的树脂。作为热塑性树脂的种类，可使用聚酰胺、聚邻苯二甲酰胺、聚苯硫醚、液晶聚合物、聚醚砜、聚对苯二甲酸丁二酯、聚醚酰亚胺等，作为热固性树脂的种类，可使用有机硅系树脂、环氧系树脂和聚氨酯等。进而，另外，在这些树脂中，通过添加二氧化钛、二氧化锆、钛酸钾、氮化铝和氮化硼中的任一种来作为光反射剂，在凹部23a的底面(第1部分25与第2部分26之间)和侧面，可增大来自LED元件21的光的反射率，增大半导体装置20整体的光取出效率。
作为封装树脂部24，为了提高光的取出效率，优选在半导体装置20的发光波长下光透过率高、并且屈折率高的材料。因此，作为满足耐热性、耐气候性和机械性强度高的特性的树脂，可选择环氧树脂、硅树脂。特别是作为LED元件21使用高亮度LED的场合，封装树脂部24遭受强光，因此封装树脂部24优选包含具有高的耐气候性的硅树脂。
LED用引线框的制造方法
接着，对于图3所示的半导体装置20中使用的LED用引线框10的制造方法，通过4(a)-(g)进行说明。
首先，如4(a)所示，准备包含金属基板的主体部11。作为该主体部11，如上述那样可使用包含铜、铜合金、42合金(41％Ni的Fe合金)等的金属基板。另外，主体部11优选使用对其两面进行脱脂等并实施了洗涤处理的主体部。
接着，在主体部11的表面和背面涂布感光性抗蚀剂，并进行干燥，将其通过所希望的光掩模进行曝光后，进行显像，形成蚀刻用抗蚀剂层32、33(图4(b))。另外，作为感光性抗蚀剂，可使用以往公知的感光性抗蚀剂。
接着，将蚀刻用抗蚀剂层32、33作为耐腐蚀膜，用腐蚀液对主体部11实施蚀刻(图4(c))。腐蚀液，可根据使用的主体部11的材质适宜选择，例如，作为主体部11使用铜的场合，通常，可使用氯化铁水溶液，从主体部11的两面通过喷雾蚀刻来进行。
接着，将蚀刻用抗蚀剂层32、33剥离除去。这样进行操作，得到具有第1部分25和与第1部分25间隔的第2部分26的主体部11(图4(d))。另外，此时，通过半蚀刻在主体部11的表面(上面)形成沟槽19。
接着，在主体部11的表面和背面设置分别具有所希望的图案的镀敷用抗蚀剂层30、31(图4(e))。其中，表面侧的镀敷用抗蚀剂层30，在相当于反射用金属层12的形成部位的地方形成有开口部30a，主体部11的载置面11a从该开口部30a露出。另一方面，背面侧的镀敷用抗蚀剂层31，覆盖主体部11的背面整体。
接着，在被镀敷用抗蚀剂层30、31覆盖的主体部11的表面侧，实施电解镀。由此，在主体部11上析出金属(铜)，在主体部11上形成铜镀层13。此时，作为形成铜镀层13的电解镀用镀液，可使用以氰化铜和氰化钾为主成分的铜镀液。
接着，同样地操作，通过电解镀在铜镀层13上析出金属(银)，形成银镀层14。此时，作为形成银镀层14的电解镀用镀液，可使用以氰化银和氰化钾为主成分的银镀液。
进而，在银镀层14上使金属析出，形成反射用金属层12(图4(f))。
如上述那样，反射用金属层12，包含铂(Pt)与银(Ag)的合金、或者金(Au)与银(Ag)的合金。在此，反射用金属层12包含铂与银的合金的场合，反射用金属层12可通过合金的溅射、离子镀或蒸镀等来形成。另一方面，在反射用金属层12包含金与银的合金的场合，反射用金属层12可通过电解镀来形成。此时，作为电解镀用镀液，可使用将氰化银、氰化金和氰化钾作为主成分的银镀液。
接着，通过剥离镀敷用抗蚀剂层30、31，可得到图3所示的半导体装置20中所使用的引线框10(图4(g))。
另外，在4(a)-(g)中，通过实施蚀刻使主体部11成为规定形状后(4(a)-(d))，在主体部11上形成铜镀层13、银镀层14和反射用金属层12(图4(e)-(g))。但不限定于此，也可以首先在主体部11上形成铜镀层13、银镀层14和反射用金属层12，其后，通过蚀刻将主体部11加工成规定的形状。
半导体装置的制造方法
接着，对于图3所示的半导体装置20的制造方法，通过图5(a)-(e)进行说明。
首先，通过上述的工序(图4(a)-(g))，制成引线框10，所述引线框10具备：具有载置面11a的主体部11和作为用于反射来自LED元件21的光的反射层发挥功能的反射用金属层12(图5(a))。
接着，对于该引线框10通过将热塑性树脂或热固性树脂注射成形或传递成形，形成外侧树脂部23(图5(b))。由此，外侧树脂部23与引线框10一体地形成。另外，此时，通过适宜设计在注射成形或传递成形中使用的金属模，使得在外侧树脂部23形成凹部23a的同时，在该凹部23a底面，反射用金属层12露出到外方。
接着，在引线框10的主体部11的载置面11a上，搭载LED元件21。此时，使用焊料或芯片焊膏，将LED元件21载置于主体部11的载置面11a上(反射用金属层12上)并固定(管芯安装(Die Attach)工序)(图5(c))。
接着，利用接合线22将LED元件21的端子部21a和主体部11的第2部分26表面相互电连接(线接合工序)(图5(d))。
其后，向外侧树脂部23的凹部23a内填充封装树脂部24，利用封装树脂部24将LED元件21和接合线22封装，可得到图3所示的半导体装置20(图5(e))。
此时，在引线框10上预先搭载多个LED元件21，将各LED元件21间的外侧树脂部23分别进行切割，由此可制作各半导体装置20(参照后述的第2实施方式至第4实施方式)。
本实施方式的作用效果
接着，对于本实施方式的作用效果进行说明。在本实施方式的半导体装置20中，如上述那样，在主体部11的载置面11a上，设置有作为反射层发挥功能的反射用金属层12。该反射用金属层12，包含铂与银的合金、或者金与银的合金。由此，可得到如下那样的作用效果。
即，有时制造半导体装置20后经过一定时间后，例如从外侧树脂部23与封装树脂部24之间，空气中的氧气、硫化氢气体等的腐蚀性气体渗透至半导体装置20内部。根据本实施方式，在主体部11的载置面11a上设置作为反射层发挥功能的反射用金属层12，该反射用金属层12包含铂与银的合金、或金与银的合金。由此，即使是腐蚀性气体渗透至半导体装置20内部的场合，反射层(反射用金属层12)变色或者腐蚀的情况也很少，其反射率不会降低。另一方面，作为比较例，反射层仅包含银镀层时，腐蚀性气体渗透了时，有反射层发生变色或腐蚀之虞。
另外，根据本实施方式，反射层包含反射用金属层12，具有高的反射特性，因此可高效地反射来自LED元件21的光。
进而，根据本实施方式，反射用金属层12如上述那样包含非常薄的(0.005μm～0.2μm)膜。因此，在管芯安装时或者线接合中，由于该时施加的能量，反射用金属层12被部分地破坏。因此，可得到与在银镀层上直接进行管芯安装或者线接合时大致同等的接合强度。
进而，根据本实施方式，通过非常薄地形成反射用金属层12，即使是使用比较高价的铂或金时，成本的上升幅度也较少。而且，通过反射用金属层12包含铂与银的合金、或者金与银的合金，与作为反射用金属层12的材料仅使用铂或金时进行比较，可抑制制造成本。
变形例
以下，对于本实施方式的半导体装置的各变形例，参照图6至图11进行说明。在图6至图11中，对于与图3所示的实施方式相同部分赋予相同的标记，详细的说明省略。
另外，在图6至图11所示的各变形例中，与图3所示的实施方式同样，反射用金属层12包含铂与银的合金、或者金与银的合金。
图6是表示本实施方式的半导体装置的一变形例(SON型)的截面图。图6所示的实施方式，作为导电部，使用焊料球41a、41b，该点是不同的，其他的构成与上述图3所示的实施方式大致相同。
在图6所示的半导体装置40中，在引线框10的主体部11的载置面11a上，载置LED元件21。此时，跨越主体部11的第1部分25(芯片焊盘)和第2部分26(引线部)而载置LED元件21。
另外，LED元件21，代替接合线22，利用焊料球(导电部)41a、41b连接于引线框10的反射用金属层12(倒装片方式)。另外，如图6所示，焊料球41a、41b中的、一方焊料球41a连接于第1部分25，另一方焊料球41b连接于第2部分26。
另外，可使用包含金凸块的导电部，来代替焊料球41a、41b。
图7是表示本实施方式的半导体装置的一变形例(LGA型)的截面图。图7所示的实施方式，基板10的构成等与图3所示的实施方式不同。
在图7所示的半导体装置50中，基板10具备：具有载置LED元件21的载置面11a的主体部11；和设置于主体部11的载置面11a上、作为用于反射来自LED元件21的光的反射层发挥功能的反射用金属层12。
其中，主体部11具有所载置LED元件21的第1部分(芯片焊盘)51和与第1部分51间隔的第2部分(端子部)52。在该第1部分51与第2部分52之间填充有封装树脂部24，第1部分51与第2部分52相互电绝缘。另外，在第1部分51的底面形成有第1外部端子53，在第2部分52的底面形成有第2外部端子54。第1外部端子53和第2外部端子54，分别从封装树脂部24露出到外方。
另外，在图7中，主体部11可包含将一个镀层或多个镀层层叠了的构成。
此时，LED元件21，在第1部分51上，载置于主体部11的载置面11a上。另外，基板10的第2部分52与LED元件21，利用接合线(导电部)22电连接。即，接合线22的一端连接于LED元件21的端子部21a，接合线22的另一端连接于第2部分52的表面上。
另一方面，透光性的封装树脂部24，将基板10的上侧部分、LED元件21和接合线22封装。
另外，在图7中，没有设置外侧树脂部23，但并不限定于此，也可以与图3同样地以包围LED元件21的形式设置外侧树脂部23。
图8是表示本实施方式的半导体装置的一变形例(PLCC型)截面图。图8所示的实施方式，引线框10的构成与图3所示的实施方式不同。
在图8所示的半导体装置60中，引线框10具备：具有载置LED元件21的载置面11a的主体部11；和设置于主体部11的载置面11a上、作为用于反射来自LED元件21的光的反射层发挥功能的反射用金属层12。
其中，主体部11，具备：所载置LED元件21的第1部分(芯片焊盘)61和与第1部分61间隔的第2部分(端子部)62以及第3部分(端子部)63。在该第1部分61与第2部分62之间、以及第1部分61与第3部分63之间，分别填充有外侧树脂部23。由此，第1部分61与第2部分62相互电绝缘，且第1部分61与第3部分63相互电绝缘。
另外，第2部分62和第3部分63，分别弯曲为截面大致J字状。而且，在第2部分62的端部形成有第1外引线部64，在第3部分63的端部形成有第2外引线部65。该第1外引线部64和第2外引线部65，分别从外侧树脂部23露出到外方。
此时，LED元件21，在第1部分61上，载置于主体部11的载置面11a上。另外，LED元件21，分别利用接合线(导电部)22电连接于引线框10的主体部11的第2部分62和第3部分63。
图9是表示本实施方式的半导体装置的一变形例(基板型)的截面图。图9所示的实施方式，基板10配置于非导电性基板74上，该方面等与图3所示的实施方式不同。
在图9所示的半导体装置70中，基板10具备：具有载置LED元件21的载置面11a的主体部11；和设置于主体部11的载置面11a上、作为用于反射来自LED元件21的光的反射层发挥功能的反射用金属层12。
其中，主体部11具有第1部分71和与该第1部分71间隔的第2部分72。在该第1部分71与第2部分72之间填充有封装树脂部24，第1部分71与第2部分72相互电绝缘。此时，跨越第1部分71和第2部分72来载置LED元件21。
另外，LED元件21，代替接合线22，利用焊料球(导电部)73a、73b连接于引线框10的反射用金属层12(倒装片方式)。另外，如图9所示，在焊料球73a、73b中，焊料球73a连接于第1部分71，焊料球73b连接于第2部分72。
另外，可使用包含金凸块的导电部，来代替焊料球73a、73b。
但是，在图9中，基板10配置于非导电性基板74上。非导电性基板74，可以是有机基板也可以是无机基板。作为有机基板，例如，可举出包含聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚酰胺、聚对苯二甲酸丁二酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚醚醚酮、液晶聚合物、氟树脂、聚碳酸酯、聚降冰片烯系树脂、聚砜、多芳基化合物、聚酰胺酰亚胺、聚醚酰亚胺或热塑性聚酰亚胺等的有机基板，或它们的复合基板。另外，作为无机基板，例如，可举出玻璃基板、硅基板、陶瓷基板等。
在非导电性基板74上形成有多个通孔75。另外，在各通孔75内分别填充有导电性物质76。接着，主体部11的第1部分71和第2部分72，分别利用各通孔75内的导电性物质76，电连接于第1外部端子77以及第2外部端子78。另外，作为导电性物质76，可举出通过镀敷在通孔75内形成的铜等的导电性金属、或者含有铜粒子、银粒子等导电性粒子的导电性糊等。
另外，在图9中没有设置外侧树脂部23，但并不限定于此，可以与图3所示的实施方式同样地以包围LED元件21的形式来设置外侧树脂部23。
图10是表示本实施方式的半导体装置的一变形例(模块型)的截面图。图10所示的实施方式，在一个非导电性基板74上配置了多个基板10，该方面是不同的，其他的构成与上述的图9所示的实施方式大致相同。
在图10所示的半导体装置80中，在一个非导电性基板74上配置有多个基板10。各基板10具备：具有载置LED元件21的载置面11a的主体部11；和设置于主体部11的载置面11a、作为用于反射来自LED元件21的光的反射层发挥功能的反射用金属层12。
此外，在图10中，对于与图9所示的实施方式相同部分赋予相同的标记，详细的说明省略。
图11表示本实施方式的半导体装置的一变形例(SON型)的截面图。图11所示的实施方式，在主体部11的第1部分(芯片焊盘)91的周围，设置有2个引线部(第2部分92和第3部分93)，该方面是不同的，其他的构成与上述的与图3所示的实施方式大致相同。
即，在图11所示的半导体装置90中，主体部11具备：载置LED元件21的第1部分(芯片焊盘)91；设置在第1部分(芯片焊盘)91的周围的、夹着第1部分91而相互对向的位置的一对引线部(第2部分92和第3部分93)。
在图11中，LED元件21具有一对端子部21a，该一对端子部21a，分别利用接合线22连接于第2部分92以及第3部分93。
在以上说明的本实施方式的各变形例的半导体装置40、50、60、70、80、90(图6至图11)中，可得到与图3所示的半导体装置20大致相同的作用效果。
实施例
接着，对于本实施方式的LED用引线框或基板的具体实施例进行说明。
制作了以下所示的3种基板(实施例1-A、实施例1-B、比较例1-A)。
(实施例1-A)
在包含铜板的主体部11上，形成铜镀层13(厚度0.05μm)，在该铜镀层13上施加了银镀层14(厚度3μm)。接着，在银镀层14上，镀敷形成包含金(Au)与银(Ag)的合金的反射用金属层12(厚度0.1μm)，由此制作了基板10(实施例1-A)。此时，反射用金属层12具有以下组成：含有50重量％金，其余量由银和不可避免的杂质组成。
(实施例1-B)
反射用金属层12具有以下组成：含有30重量％金，其余量由银和不可避免的杂质组成，除此以外，与实施例1-A同样操作，制作了基板10(实施例1-B)。
(比较例1-A)
在包含铜板的主体部上，形成铜镀层(厚度0.05μm)，在该铜镀层上形成银镀层，由此制作了基板(比较例1-A)。
＜初期反射率＞
测定这3种基板(实施例1-A、实施例1-B、比较例1-A)的表面的反射率(初期反射率)。另外，反射率的测定，使用岛津制作所制的分光光度计MPC-2200、UV-2550。
＜溶液试验后的反射率＞
为了调查上述3种基板(实施例1-A、实施例1-B、比较例1-A)的耐硫化性，对各基板进行溶液试验。具体地说，将各基板在0.25％硫化铵水溶液(R.T)中浸渍5分钟。其后，利用与上述初期反射率时同样的方法来测定反射率(溶液试验后的反射率)。
＜气体试验后的反射率＞
为了调查上述3种基板(实施例1-A、实施例1-B、比较例1-A)的耐硫化性，对各基板进行气体试验。具体地说，将各基板在含有3ppm的H2S、温度40℃、湿度80％Rh的气体中暴露1小时。其后，利用与上述初期反射率的场合同样的方法来测定反射率(气体试验后的反射率)。
将其结果示于图12和图13。图12和图13，是分别对于实施例1-A(50重量％金)和比较例1-A(银)，表示初期反射率、溶液试验后的反射率和气体试验后的反射率的曲线图。
其结果可知，实施例1-A(50重量％金)的基板，溶液试验后的反射率和气体试验后的反射率的任一个都在整个紫外-可见光区域中从初期反射率的降低较小，反射用金属层12被硫化氢气体等腐蚀性气体腐蚀的担心小。
实施例1-B(30重量％金)的基板，在整个可见光区域中，具有与银(比较例1-A)同等的高的初期反射率，溶液试验后的反射率和气体试验后的反射率两方，反射率从初期反射率稍稍降低，在长波长区域的降低为一点点，且在蓝色区域(例如波长460nm)中的反射率值，维持了与上述实施例1-A(50重量％金)的场合同等。
比较例1-A(银)的基板，在整个可见光区域中，溶液试验后的反射率和气体试验后的反射率的任一个都从初期反射率的降低较大，特别是在蓝色区域(例如波长460nm)中的反射率值，也比上述实施例1-A(50重量％金)、实施例1-B(30重量％金)的场合低。因此，可以说存在银镀层被硫化氢气体等腐蚀性气体腐蚀之虞。
＜线接合(W/B)的连续性＞
调查是否能够在上述3种基板(实施例1-A、实施例1-B、比较例1-A)的表面连续地进行线接合。具体地说，使用线接合试验装置(パナソニックファクトリーソリュージョンズ社制，HW27U-HF)，对基板连续地进行20次线接合，调查此时接合线是否切断。
＜线接合(W/B)强度＞
对于在上述3种基板(实施例1-A、实施例1-B、比较例1-A)的表面进行了线接合时的线接合强度进行调查。具体地说，使用牵拉试验机(DAGE社制ボンドテスター4000)，以0.2mm/秒来拉伸接合线时，测定接合线切断的载荷。
＜焊料润湿性＞
对于上述3种基板(实施例1-A、实施例1-B、比较例1-A)的焊料润湿性进行调查。具体地说，使用可焊性测试仪(レスカ社制，SAT-5200)，利用弧面状沾锡试验(meniscograph)法测定基板的焊料润湿性。此时，设为以下条件，即，焊料温度：240℃，浸渍时间：10秒，浸渍深度：2mm、速度：2mm/秒。另外，所谓弧面状沾锡试验法，是将试验片(基板)浸渍于熔融的焊料中，测定：焊料对试验片未浸润而排斥的力，向在浸润后拉伸试验片的力变化的时间，进行焊料润湿性的评价。此时，测定直至焊料对试验片浸润的润湿力的矢量发生变化的时间“零交叉时间”。
其结果，上述3种基板(实施例1-A、实施例1-B、比较例1-A)全部是，线接合(W/B)的连续性、线接合(W/B)强度和焊料润湿性均良好。将以上的结果汇总示于表1。
表1
(第2实施方式)
接着，对于本发明的第2实施方式，参照图14至图29进行说明。图14至图29所示的第2实施方式，是在主体部11的载置面11a上设置的各层的构成不同，其他的构成与上述的第1实施方式大致相同。在图14至图29中，对于与上述的第1实施方式相同的部分赋予相同的标记并省略详细的说明。
LED用引线框或基板的构成
首先，通过图14至图16，对于LED用引线框或基板的概略进行说明。另外，在图14和图15中，为了说明LED用引线框或基板的层构成，为方便起见将LED用引线框或基板的截面设为矩形形状来表示。
如图14所示，本实施方式的LED用引线框或基板10A(以下，也可称为引线框10A或者基板10A)，具备：具有载置LED元件21的载置面11a的主体部11；和设置于主体部11的载置面11a上的反射用镀层12A。
其中，主体部11包含金属板。作为构成主体部11的金属板的材料，例如可举出铜、铜合金、42合金(41％Ni的Fe合金)等。该主体部11的厚度，也取决于半导体装置的构成，但优选在引线框10A的场合为0.05mm～0.5mm、在基板10A的场合为0.005mm～0.03mm。
反射用镀层12A，是作为用于反射来自LED元件21的光的反射层发挥功能的，位于LED用引线框或基板10A的最表面侧。此时，反射用镀层12A包含锡(Sn)与银(Ag)的合金，可见光的反射率高，且对于氧气和硫化氢气体具有高的耐腐蚀性。
反射用镀层12A，优选具有以下组成：含有10～50重量％锡，其余量由银和不可避免的杂质组成，特别地进一步优选具有以下组成：含有10～25重量％锡，其余量由银和不可避免的杂质组成。
图16表示Ag-Sn合金的相图(出典：长崎诚三，平林真编著，“二元合金状态图集”，アグネ技术中心刊)。一般地，在制造半导体装置时的接合工序、管芯安装工序中，LED用引线框或基板10A，有时加热至例如400℃左右。因此，当构成反射用镀层12A的锡的比例超过25重量％时，LED用引线框或基板10A被加热了时，反射用镀层12A会再结晶化，因此，其性能容易变化。另外，当锡的比例低于10重量％时，锡的比例变少，因此担心反射用镀层12A容易被空气中的氧、硫化氢气体等腐蚀性气体腐蚀。
而且，当构成反射用镀层12A的锡的比例超过70重量％时，反射用镀层12A的熔点下降(参照图16)，因此，LED用引线框或基板10A被加热至例如400℃左右时，担心反射用镀层12A熔融。另外，构成反射用镀层12A的锡的比例超过50重量％时，担心反射用镀层12A的反射特性、接合性降低。
另外，根据制造半导体装置的方法，LED用引线框或基板10A，也有未必被加热至高温(例如400℃左右)的情况。此时，不用担心反射用镀层12A由于热的作用而再结晶化、或者熔融。因此，构成反射用镀层12A的锡的比例，并不限定于上述的范围。
另外，反射用镀层12A，其厚度非常薄地形成，具体地优选为0.005μm～0.2μm。
另一方面，在主体部11与反射用镀层12A之间，介有基底镀层13A。作为构成基底镀层13A的金属镀层，可举出例如铜镀层或镍镀层。
该基底镀层13A，是作为反射用镀层12A的基底层使用的，具有提高反射用镀层12A与主体部11的接合性的功能。该基底镀层13A的厚度，优选为0.005μm～0.1μm。
另外，如图15所示，也可以是未设置基底镀层13A的构成。此时，LED用引线框或基板10A，具有主体部11和直接设置于主体部11的载置面11a上的反射用镀层12A。
半导体装置的构成
接着，通过图17和图18，对于使用图14所示的LED用引线框或基板的半导体装置的第2实施方式进行说明。图17和图18是表示本发明的第2实施方式的半导体装置(SON型)的图。
如图17和图18所示，本实施方式的半导体装置20A具备：LED用引线框10A；载置于引线框10A的主体部11的载置面11a上的LED元件21；和将引线框10A和LED元件21电连接的接合线(导电部)22。
另外，以包围LED元件21的形式设置有具有凹部23a的外侧树脂部23。该外侧树脂部23，与引线框10A一体化。而且，LED元件21与接合线22，利用透光性的封装树脂部24封装。该封装树脂部24，填充于外侧树脂部23的凹部23a内。
引线框10A具备：具有载置面11a的主体部11；设置于主体部11上的基底镀层13A；和设置于基底镀层13A上、作为用于反射来自LED元件21的光的反射层发挥功能的反射用镀层12A。在引线框10A的表面(上面)，形成有用于提高引线框10A与外侧树脂部23的密着性的沟槽19。对于该引线框10A的层构成，与使用图14已经进行说明的构成同样，因此在此省略详细的说明。另外，作为引线框10A的层构成，也可以使用图15所示的构成。
除此以外，构成半导体装置20A的各构成部件的构成，与上述的第1实施方式相同，因此对于与上述的第1实施方式相同的部分赋予相同的标记并省略详细的说明。
LED用引线框的制造方法
接着，对于图17和图18所示的半导体装置20A中所使用的LED用引线框10A的制造方法，通过图19(a)-(g)进行说明。另外，以下，对于与上述的第1实施方式相同的部分，省略一部分说明。
首先，与第1实施方式时同样(4(a)-(d))，制作具有第1部分25和与第1部分25间隔的第2部分26的主体部11(图19(a)-(d))。
接着，在主体部11的表面和背面分别设置具有所希望的图案的镀敷用抗蚀剂层30、31(图19(E))，对被镀敷用抗蚀剂层30、31覆盖的主体部11的表面侧实施电解镀。由此，在主体部11上析出金属(铜)，在主体部11上形成基底镀层13A。基底镀层13A包含铜镀层时，作为电解镀用镀液，可使用将氰化铜和氰化钾作为主成分的铜镀液。
接着，通过电解镀在基底镀层13A上析出金属，形成反射用镀层12A(图19(f))。
如上述那样，反射用镀层12A包含锡(Sn)与银(Ag)的合金。作为用于形成反射用镀层12A的电解镀用的镀液，可使用含有银和锡的盐的非氰酸性镀液。
接着，通过剥离镀敷用抗蚀剂层30、31，可得到半导体装置20A中所使用的引线框10A(图19(g))。
另外，在图19(a)-(g)中，通过实施蚀刻使主体部11成为规定形状后(图19(a)-(d))，在主体部11上形成基底镀层13A和反射用镀层12A(图19(e)-(g))。但是并不限定于此，也可以首先在主体部11上形成基底镀层13A和反射用镀层12A，其后，通过蚀刻将主体部11加工成为规定的形状。
半导体装置的制造方法
接着，对于图17和图18所示的半导体装置20A的制造方法，通过图20(a)-(g)进行说明。另外，在图20(a)-(g)中，对与上述的第1实施方式相同的部分赋予相同的标记。
首先，通过图19(a)-(g)所示的工序，制作引线框10A(图20(a))，对于该引线框10A，通过将热塑性树脂或热固性树脂注射成形或传递成形，形成外侧树脂部23(图20(b))。
接着，在引线框10A的主体部11的载置面11a上，搭载LED元件21。此时，使用焊料或芯片焊膏，将LED元件21载置于主体部11的载置面11a上(反射用镀层12A上)并固定(管芯安装工序)(图20(c))。
接着，将LED元件21的端子部21a与主体部11的第2部分26表面，利用接合线22相互电连接(线接合工序)(图20(d))。
其后，向外侧树脂部23的凹部23a内填充封装树脂部24，利用封装树脂部24将LED元件21和接合线22封装(图20(e))。
接着，通过切割各LED元件21间的外侧树脂部23，将引线框10A分离成为各个LED元件21(图20(f))。此时，首先将引线框10A载置于切割带37上并固定，其后，采用包含例如金刚石磨粒等的刀片(blade)38，在垂直方向上切断各LED元件21间的外侧树脂部23。
这样进行操作，可得到图17和图18所示的半导体装置20A(图20(g))。
本实施方式的作用效果
接着，对于本实施方式的作用效果进行说明。在本实施方式的半导体装置20A中，如上述那样，在主体部11的载置面11a上设置有作为反射层发挥功能的反射用镀层12A。该反射用镀层12A，包含锡与银的合金。由此，与上述的第1实施方式时同样，即使是制造半导体装置20A后经过一定时间后，腐蚀性气体渗透到半导体装置20A内部的场合，反射层(反射用镀层12A)变色或者腐蚀的情况也很少，其反射率不会降低。
另外，根据本实施方式，反射用镀层12A包含锡与银的合金，具有高的反射特性，因此可高效地反射来自LED元件21的光。
进而，根据本实施方式，反射用镀层12A，如上述那样包含非常薄的(0.005μm～0.2μm)膜。因此，在管芯安装时或者线接合时，由于此时所施加的能量，反射用镀层12A被部分地破坏。因此，可得到与在银镀层上直接进行管芯安装或者线接合时大致同等的接合强度。
变形例
以下，对于本实施方式的半导体装置的各变形例，参照图21至图28进行说明。在图21至图28中，对于与图6至图11所示的形态相同的部分赋予相同的标记，并省略详细的说明。
在图21至图28所示的各变形例中，与图17和图18所示的实施方式同样，反射用镀层12A包含锡与银的合金。
图21是表示本实施方式的半导体装置的一变形例(SON型)的截面图。图21所示的半导体装置40A，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图6所示的半导体装置40的构成大致相同。
图22是表示本实施方式的半导体装置的一变形例(LGA型)的截面图。图22所示的半导体装置50A，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图7所示的半导体装置50的构成大致相同。
图23是表示本实施方式的半导体装置的一变形例(PLCC型)的截面图。图23所示的半导体装置60A，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图8所示的半导体装置60的构成大致相同。
图24是表示本实施方式的半导体装置的一变形例(基板型)的截面图。图24所示的半导体装置70A，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图9所示的半导体装置70的构成大致相同。
图25是表示本实施方式的半导体装置的一变形例(模块型)的截面图。图25所示的半导体装置80A，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图10所示的半导体装置80的构成大致相同。
图26是表示本实施方式的半导体装置的一变形例(SON型)的截面图。图26所示的半导体装置90A，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图11所示的半导体装置90的构成大致相同。
图27是表示本实施方式的半导体装置的一变形例(带透镜总括模塑型)的截面图。图27所示的实施方式，在LED元件21的周围未设置外侧树脂部23，在封装树脂部24设置有透镜101，上述这些方面是不同的，其他的构成与上述的图21所示的实施方式大致相同。
即，在图27所示的半导体装置100A中，外侧树脂部23填充于主体部11的第1部分25与第2部分26之间。另一方面，与图21所示的实施方式不同，在引线框10A上未设置外侧树脂部23。
另外，在图27中，在封装树脂部24的表面(上面)，形成有控制来自LED元件21的光的照射方向的拱顶(dome)状的透镜101。
图28是表示半导体装置的一变形例(总括模塑型)的截面图。图28表示的实施方式，仅利用封装树脂部24封装LED元件21和接合线22，该点是不同的，其他的构成与上述的图17和图18所示的实施方式大致相同。
即，在图28所示的半导体装置110A中，不使用外侧树脂部23，仅利用封装树脂部24将LED元件21和接合线22总括封装。在主体部11的第1部分25与第2部分26之间填充有封装树脂部24。
在以上说明的本实施方式的各变形例的半导体装置40A、50A、60A、70A、80A、90A、100A、110A(图21至图28)中，可得到与图17和图18所示的半导体装置20A大致相同的作用效果。
实施例
接着，使用图29对于本实施方式的LED用引线框或基板的具体实施例进行说明。
制作了以下所示的3种基板(实施例2-1、实施例2-2、比较例2-1)。
(实施例2-1)
在矩形状的包含铜板的主体部11上，作为基底镀层13A施加了镍镀层。接着，在该基底镀层13A上，形成包含锡(Sn)与银(Ag)的合金的反射用镀层12A，由此制作了基板10A(实施例2-1)。此时，反射用镀层12A具有以下组成:含有20重量％锡，其余量由银和不可避免的杂质组成。
(实施例2-2)
反射用镀层12A具有以下组成：含有35重量％锡，其余量由银和不可避免的杂质组成，除此以外，与实施例2-1同样操作，制作了基板10A(实施例2-2)。
(比较例2-1)
反射用镀层包含银镀层，除此以外，与实施例2-1同样操作，制作了基板(比较例2-1)。
接着，测定这3种基板(实施例2-1、实施例2-2、比较例2-1)的表面的光泽度。另外，在光泽度的测定中，使用微小面分光色差计(日本电色工业株式会社(NIPPON DENSHOKUINDUSTRIES CO.,LTD.)制VSR300)。其结果，对于实施例2-1的基板10A，光泽度为0.32，呈现半光泽(乳白色)的外观。另外，对于实施例2-2的基板10A，光泽度为1.25～0.47，与实施例2-1的基板10A比较，光泽提高。另一方面，比较例2-1的基板的光泽为1.28。作为结果，3种基板(实施例2-1、实施例2-2、比较例2-1)的光泽度，都是足以作为反射来自LED元件的光的反射层使用的值。
接着，对于上述的3种基板(实施例2-1、实施例2-2、比较例2-1)进行耐腐蚀试验。具体地说，将3种基板直接分别放置于含有SO2(10ppm)和H2S(3ppm)的混合气体中。另外，该期间，将基板周围的温度维持在40℃，将湿度维持在75％Rh。其后，目视观察开始放置后2小时后、5小时后和10小时后的基板的表面状态，比较研究其优劣(图29)。
其结果，比较例2-1的基板，在2小时后已经开始产生变色，在10小时后完全变色。相对于此，实施例2-1和实施例2-2的基板，经过10小时后也基本没有看到变色。
(第3实施方式)
接着，对于本发明的第3实施方式，参照图30至图46进行说明。图30至图46所示的第3实施方式，设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的第1实施方式以及第2实施方式大致相同。在图30至图46中，对与上述的第1实施方式以及第2实施方式相同的部分赋予相同的标记并省略详细的说明。
LED用引线框或基板的构成
首先，通过图30和图31，对于LED用引线框或基板的概略进行说明。另外，在图30和图31中，为了说明LED用引线框或基板的层构成，为方便起见将LED用引线框或基板的截面设为矩形形状来表示。
如图30所示，LED用引线框或基板10B(以下，也称为引线框10B或者基板10B)，是为了载置LED元件21(后述)而使用的，具备：具有载置LED元件21的载置面11a的主体部11；和设置于主体部11的载置面11a侧的铟镀层12B。
其中，主体部11包含金属板。作为构成主体部11的金属板的材料，可举出例如铜、铜合金、42合金(41％Ni的Fe合金)等。该主体部11的厚度，也取决于半导体装置的构成，但优选在引线框10B的场合为0.05mm～0.5mm、在基板10B的场合为0.005mm～0.03mm。
铟镀层12B，是作为用于反射来自LED元件21的光的反射层发挥功能的，位于LED用引线框或基板10B的最表面侧。该铟镀层12B包含铟(In)镀层，可见光的反射率高，且对于氧气和硫化氢气体具有高的耐腐蚀性。另外，铟镀层12B，其厚度非常薄地形成，具体地优选为0.005μm～0.2μm。
另一方面，在主体部11与铟镀层12B之间，从主体部11侧顺序介有基底镀层13B和银镀层14。
其中，基底镀层13B，是作为银镀层14的基底层使用的，具有提高银镀层14与主体部11的接合性的功能。作为构成基底镀层13B的金属镀层，可举出例如铜镀层或镍镀层。该基底镀层13B的厚度，优选为0.005μm～0.1μm。
另外，银镀层14，是作为铟镀层12B的基底层使用的，具有提高基底镀层13B与铟镀层12B的接合性的功能。另外，银镀层14的厚度，比铟镀层12B厚，例如优选为1μm～5μm。
银镀层14，可以包括无光泽银镀层或光泽银镀层的任一种。如上述那样，铟镀层12B的厚度非常薄，因此可表现出银镀层14的轮廓。例如，银镀层14包含无光泽镀层时，铟镀层12B的表面也可为无光泽，银镀层14包含光泽镀层时，铟镀层12B的表面也可带光泽。
另外，如图31所示，也可以是没有设置基底镀层13B的构成。此时，LED用引线框或基板10B具备：主体部11；设置于主体部11的载置面11a上的银镀层14；和设置于银镀层14上的铟镀层12B。
半导体装置的构成
接着，通过图32和图33，对于使用了图30所示的LED用引线框或基板的半导体装置的第3实施方式进行说明。图32和图33是表示本发明的第3实施方式的半导体装置(SON型)的图。
如图32和图33所示，本实施方式的半导体装置20B具备：LED用引线框10B；载置于引线框10B的主体部11的载置面11a上的LED元件21；和将引线框10B和LED元件21电连接的接合线(导电部)22。
另外，以包围LED元件21的形式设置有具有凹部23a的外侧树脂部23。该外侧树脂部23与引线框10B一体化。进而，LED元件21和接合线22，利用透光性的封装树脂部24封装。该封装树脂部24，填充于外侧树脂部23的凹部23a内。
引线框10B具备：具有载置面11a的主体部11；设置于主体部11上的基底镀层13B；设置于基底镀层13B上的银镀层14；和设置于银镀层14上、作为用于反射来自LED元件21的光的反射层发挥功能的铟镀层12B。在引线框10B的表面(上面)，形成有用于提高引线框10B与外侧树脂部23的密着性的沟槽19。对于该引线框10B的层构成，与使用图30已进行说明的构成同样，因此在此省略详细的说明。另外，作为引线框10B的层构成，也可以使用图31所示的构成。
除此以外，构成半导体装置20B的各构成部件的构成，与上述的第1实施方式和第2实施方式相同，因此对与上述的第1实施方式和第2实施方式相同的部分赋予相同的标记并省略详细的说明。
LED用引线框的制造方法
接着，对于图32和图33所示的半导体装置20B中所使用的LED用引线框10B的制造方法，通过图34(a)-(g)进行说明。另外，以下，对于与上述的第1实施方式和第2实施方式相同的部分，省略一部分说明。
首先，与第1实施方式和第2实施方式的情况同样(4(a)-(d)和图19(a)-(d))地，制作具有第1部分25和与第1部分25间隔的第2部分26的主体部11(图34(a)-(d))。
接着，在主体部11的表面和背面分别设置具有所希望的图案的镀敷用抗蚀剂层30、31(图34(e))，对被镀敷用抗蚀剂层30、31覆盖的主体部11的表面侧实施电解镀。由此，在主体部11上析出金属，在主体部11上形成基底镀层13B。在基底镀层13B包含铜时，作为形成基底镀层13B的电解镀用镀液，可使用将氰化铜和氰化钾作为主成分的铜镀液。
接着，同样进行操作，通过电解镀在基底镀层13B上析出金属(银)，形成银镀层14。此时，作为形成银镀层14的电解镀用镀液，可使用将氰化银和氰化钾作为主成分的银镀液。
进而，同样操作，通过电解镀在银镀层14上析出金属(铟)，形成铟镀层12B(图34(F))。作为用于形成铟镀层12B的电解镀用的镀液，可使用将有机酸铟盐作为主成分的闪镀(冲击镀)液。
接着，通过剥离镀敷用抗蚀剂层30、31，可得到半导体装置20B中所使用的引线框10B(图34(g))。
另外，在图34(a)-(g)中，通过实施蚀刻使主体部11成为规定形状后(图34(a)-(d))，在主体部11上形成基底镀层13B、银镀层14和铟镀层12B(图34(e)-(g))。但并不限定于此，也可以首先在主体部11上顺次形成基底镀层13B、银镀层14和铟镀层12B，其后通过蚀刻将主体部11加工成规定的形状。
半导体装置的制造方法
接着，对于图32和图33所示的半导体装置20B的制造方法，通过图35(a)-(g)进行说明。另外，在图35(a)-(g)中，对与上述的第1实施方式和第2实施方式相同的部分赋予相同的标记。
首先，通过图34(a)-(g)所示的工序，制作引线框10B(图35(a))，对于该引线框10B将热塑性树脂或热固性树脂注射成形或传递成形，由此形成外侧树脂部23(图35(b))。
接着，在引线框10B的主体部11的载置面11a上，搭载LED元件21。此时，使用焊料或芯片焊膏，将LED元件21载置于主体部11的载置面11a上(铟镀层12B上)并固定(管芯安装工序)(图35(c))。
接着，将LED元件21的端子部21a与主体部11的第2部分26表面，利用接合线22相互电连接(线接合工序)(图35(d))。
其后，向外侧树脂部23的凹部23a内填充封装树脂部24，利用封装树脂部24将LED元件21和接合线22封装(图35(e))。
接着，通过切割各LED元件21间的外侧树脂部23，将引线框10B分离成为各个LED元件21(图35(f))。
这样进行操作，可得到图32和图33所示的半导体装置20B(图35(g))。
本实施方式的作用效果
接着，对于本实施方式的作用效果进行说明。在本实施方式的半导体装置20B中，如上述那样，在主体部11的载置面11a侧，设置有作为反射层发挥功能的铟镀层12B。由此，与上述的第1实施方式和第2实施方式的情况同样，即使是制造半导体装置20B后经过一定时间后，腐蚀性气体渗透到半导体装置20B内部的场合，反射层(铟镀层12B)变色或者腐蚀的情况也很少，其反射率不会降低。
另外，根据本实施方式，铟镀层12B具有高的反射特性，因此可高效地反射来自LED元件21的光。
进而，根据本实施方式，铟镀层12B，如上述那样包含非常薄的(0.005μm～0.2μm)膜。因此，在管芯安装时或者线接合时，由于此时所施加的能量，铟镀层12B被部分地破坏。因此，可得到与在银镀层上直接进行管芯安装或者线接合时大致同等的接合强度。
变形例
以下对于本实施方式的半导体装置的各变形例，参照图36至图43进行说明。在图36至图43中，对与图6至图11以及图21至图28所示的形态相同的部分赋予相同的标记，省略详细的说明。
在图36至图43所示的各变形例中，与图32和图33所示的实施方式同样，在主体部11的载置面11a侧设置有银镀层14，在该银镀层14上，设置有作为用于反射来自LED元件21的光的反射层发挥功能的铟镀层12B。
图36是表示本实施方式的半导体装置的一变形例(SON型)的截面图。图36所示的半导体装置40B，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图6所示的半导体装置40和图21所示的半导体装置40A的构成大致相同。
图37是表示本实施方式的半导体装置的一变形例(LGA型)的截面图。图37所示的半导体装置50B，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图7所示的半导体装置50和图22所示的半导体装置50A的构成大致相同。
图38表示本实施方式的半导体装置的一变形例(PLCC型)的截面图。图38所示的半导体装置60B，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图8所示的半导体装置60和图23所示的半导体装置60A的构成大致相同。
图39是表示本实施方式的半导体装置的一变形例(基板型)的截面图。图39所示的半导体装置70B，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图9所示的半导体装置70和图24所示的半导体装置70A的构成大致相同。
图40是表示本实施方式的半导体装置的一变形例(模块型)的截面图。图40所示的半导体装置80B，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图10所示的半导体装置80和图25所示的半导体装置80A的构成大致相同。
图41是表示本实施方式的半导体装置的一变形例(SON型)的截面图。图41所示的半导体装置90B，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图11所示的半导体装置90和图26所示的半导体装置90A的构成大致相同。
图42是表示本实施方式的半导体装置的一变形例(带透镜总括模塑型)的截面图。图42所示的半导体装置100B，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图27所示的半导体装置100A的构成大致相同。
图43是表示本实施方式的半导体装置的一变形例(总括模塑)的截面图。图43所示的半导体装置110B，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图28所示的半导体装置110A的构成大致相同。
在以上说明的本实施方式的各变形例的半导体装置40B、50B、60B、70B、80B、90B、100B、110B(图36至图43)中，可得到与图32和图33所示的半导体装置20B大致相同的作用效果。
实施例
接着，使用图44至图46对于本实施方式的LED用引线框或基板的具体实施例进行说明。
(实施例3-1)
首先，在矩形状的包含铜板的主体部11上，作为基底镀层13B施加了镍镀层。接着，在该基底镀层13B上，通过电解镀形成了光泽性的银镀层14。其后，在银镀层14上，通过电解镀(闪镀)形成了铟镀层12B，由此制作了基板10B(实施例3-1)。
(比较例3-1)
在矩形状的铜板上，作为基底镀层施加了镍镀层，接着，在该基底镀层上形成银镀层，由此制作了基板(比较例3-1)。此时，银镀层作为分散来自LED元件的光的反射层发挥功能。
接着，测定这2个基板(实施例3-1和比较例3-1)的表面的光泽度。另外，在光泽度的测定中，使用微小面分光色差计(日本电色工业株式会社制VSR300)。其结果，对于实施例3-1的基板10B，光泽度为1.33。另一方面，比较例3-1的基板的光泽为1.28。作为结果，这2个基板(实施例3-1和比较例3-1)的光泽度，都是对作为反射来自LED元件的光的反射层使用较充分的值。
接着，对于上述的2个基板(实施例3-1和比较例3-1)进行耐腐蚀试验。具体地说，将这些基板立即分别放置于含有SO2(10ppm)和H2S(3ppm)的混合气体中。另外，该期间，将基板周围的温度维持为40℃，将湿度维持为75％Rh。其后，目视观察开始放置后2小时后、5小时后和10小时后的基板的表面状态，比较研究其优劣(图44)。
其结果，比较例3-1的基板，在2小时后已经开始产生变色，在10小时后完全变色。相对于此，实施例3-1的基板10B，经过10小时后也基本没有看到变色。由此可知，设置于基板10B的银镀层14上的铟镀层12B，具有高的耐腐蚀性。
接着，制作以下所示的3种基板(实施例3-A、实施例3-B、比较例3-A)。
(实施例3-A)
在包含铜板的主体部11上，形成包含镍镀层的基底镀层13B(厚度0.1μm)，在该基底镀层13B上施加了银镀层14(厚度3μm)。接着，在银镀层14上，通过电解镀(闪镀敷)形成了铟镀层12B(厚度约50nm)，由此制作了基板10B(实施例3-A)。
(实施例3-B)
将铟镀层12B的厚度设为约10nm，除此以外，与实施例3-A同样操作，制作了基板10B(实施例3-B)。
(比较例3-A)
在包含铜板的主体部11上，形成铜镀层(厚度0.1μm)，在该铜镀层上形成银镀层(厚度3μm)，由此制作了基板(比较例3-A)。另外，该基板(比较例3-A)是与上述的比较例1-A的基板同样的。
＜初期反射率＞
测定这3种基板(实施例3-A、实施例3-B、比较例3-A)的表面的反射率(初期反射率)。
＜溶液试验后的反射率＞
另外，为调查上述3种基板(实施例3-A、实施例3-B、比较例3-A)的耐硫化性，对各基板进行溶液试验，测定溶液试验后的反射率。
＜气体试验后的反射率＞
进而，为了调查上述3种基板(实施例3-A、实施例3-B、比较例3-A)的耐硫化性，对各基板进行气体试验，测定溶液试验后的反射率。
另外，初期反射率、溶液试验后的反射率和气体试验后的反射率的测定方法，与上述的第1实施方式(实施例1-A、实施例1-B、比较例1-A)的情况同样。
将该结果示于图45、图46和图13。图45、图46和图13，是分别对于实施例3-A，实施例3-B和比较例3-A，表示初期反射率、溶液试验后的反射率和气体试验后的反射率的曲线图(对于图13所示的比较例3-A而言，与比较例1-A的情况同样)。
该结果可知，实施例3-A(In约50nm)的基板，初期反射率与比较例1-A(银)相比，在紫外区域的反射率高、良好，而且，初期反射的溶液试验后的反射率和气体试验后的反射率都在整个紫外-可见光区域中，与初期反射率相比基本没有变化，铟镀层12B被硫化氢气体等腐蚀性气体腐蚀的担心很小。
实施例3-B(In约10nm)的基板，初期反射率在整个可见光区域中与比较例1-A(银)同等、良好，而且，对于气体试验后的反射率，从初期反射率的降低，在整个紫外可见光区域较小。另一方面，对于溶液试验后的反射率，在长波长区域的降低为一点点，且对于蓝色区域而言，从初期反射率稍稍降低，是没有问题的值。
比较例3-A(银)(比较例1-A(银))的基板，溶液试验后的反射率和气体试验后的反射率都是从初期反射率的降低较大，可以说存在银镀层被硫化氢气体等腐蚀性气体腐蚀之虞。
＜线接合(W/B)的连续性＞
调查了是否能够在上述3种基板(实施例3-A、实施例3-B、比较例3-A)的表面连续地进行线接合。
＜线接合(W/B)强度＞
对于在上述3种基板(实施例3-A、实施例3-B、比较例3-A)的表面进行线接合时的线接合强度进行调查。
＜焊料润湿性＞
对于上述3种基板(实施例3-A、实施例3-B、比较例3-A)的焊料润湿性进行调查。
另外，线接合(W/B)的连续性、线接合(W/B)强度和焊料润湿性的测定方法，与上述的第1实施方式(实施例1-A、实施例1-B、比较例1-A)的情况同样。
其结果，上述3种基板(实施例3-A、实施例3-B、比较例3-A)中，实施例3-B和比较例3-A的基板，线接合(W/B)的连续性、线接合(W/B)强度和焊料润湿性全部为良好。实施例3-A的基板，对于线接合(W/B)的连续性、线接合(W/B)强度和焊料润湿性而言，比实施例3-B的基板低，根据所使用的地方，为没有问题的水平。将以上的结果汇总示于表2。
表2
(第4实施方式)
接着，对于本发明的第4实施方式，参照图47至图60进行说明。
LED用引线框或基板的构成
首先，通过图47和图48，对于LED用引线框或基板的概略进行说明。另外，在图47和图48中，为了说明LED用引线框或基板的层构成，为方便起见将LED用引线框或基板的截面设为矩形形状来表示。
如图47所示，LED用引线框或基板10C(以下，也称为引线框10C或者基板10C)，是为了载置LED元件21(后述)而使用的，具备：具有载置LED元件21的载置面11a的主体部11；和设置于主体部11的载置面11a上的反射用金属层12C。
其中，主体部11包含金属板。作为构成主体部11的金属板的材料，可举出例如铜、铜合金、42合金(41％Ni的Fe合金)等。该主体部11的厚度，也取决于半导体装置的构成，但优选在引线框10C时为0.05mm～0.5mm、在基板10C时为0.005mm～0.03mm。
反射用金属层12C，是作为用于反射来自LED元件21的光的反射层发挥功能的，位于LED用引线框或基板10C的最表面侧。该反射用金属层12C包含铂(Pt)与银(Ag)的合金、或者金(Au)与银(Ag)的合金，可见光的反射率高，且具有相对于氧气和硫化氢气体的高的耐腐蚀性。
反射用金属层12C包含铂(Pt)与银(Ag)的合金时，该合金优选具有以下组成：含有10～40重量％铂，其余量由银和不可避免的杂质组成，特别是进一步优选具有以下组成：含有20重量％铂，其余量由银和不可避免的杂质组成。
另一方面，反射用金属层12C包含金(Au)与银(Ag)的合金时，该合金优选具有以下组成：含有5～50重量％金，其余量由银和不可避免的杂质组成，特别是进一步优选具有以下组成：含有金20重量％，其余量由银和不可避免的杂质组成。
反射用金属层12C，其厚度非常薄地形成，具体地优选为0.005μm～0.2μm。
另外，在主体部11与反射用金属层12C之间，设置有中间介在层15。
中间介在层15具有：从主体部11侧顺序配置的铜层16(Cu)、镍层17(Ni)和金层18(Au)。
其中，铜层16，是作为镍层17的基底层使用的，具有提高镍层17与主体部11的接合性的功能。该铜层16，可通过例如电解镀形成。该铜层16的厚度优选设为0.005μm～0.8μm。
另外，镍层17，是在铜层16上使用例如电解镀法形成的，具有例如0.5μm～1μm的厚度。
另外，金层18，是在镍层17上使用例如电解镀法形成的，包含非常薄的层，具有例如0.002μm～0.1μm的厚度。
另外，如图48所示，也可以是没有设置铜层16的构成。此时，中间介在层15具有：设置于主体部11上的镍层17；和设置于镍层17上的金层18。
半导体装置的构成
接着，通过图49和图50，对于使用图47所示的LED用引线框或基板的半导体装置的第4实施方式进行说明。图49表示本发明的第4实施方式的半导体装置(SON型)的截面图，图50表示本发明的第4实施方式的半导体装置的平面图。
如图49和图50所示，半导体装置20C具备：LED用引线框10C；载置于引线框10C的主体部11的载置面11a上的LED元件21；和将引线框10C和LED元件21电连接的接合线(导电部)22。
另外，以包围LED元件21的形式设置有具有凹部23a的外侧树脂部23。该外侧树脂部23，与引线框10C一体化。进而，LED元件21和接合线22，利用透光性的封装树脂部24封装。封装树脂部24填充于外侧树脂部23的凹部23a内。
引线框10C具备：具有载置面11a的主体部11；设置于主体部11上的中间介在层15；和设置于中间介在层15上、作为用于反射来自LED元件21的光的反射层发挥功能的反射用金属层12C。中间介在层15，从主体部11侧顺序地具有铜层16、镍层17和金层18。另外，在引线框10C的表面(上面)，形成有用于提高引线框10C与外侧树脂部23的密着性的沟槽19。对于该引线框10C的层构成，与使用图47已经说明的构成同样，因此在此省略详细的说明。另外，作为引线框10C的层构成，也可以使用图48所示的构成。
除此以外，构成半导体装置20C的各构成部件的构成，与上述的第1实施方式至第3实施方式相同，因此对与上述的第1实施方式至第3实施方式相同的部分赋予相同的标记并省略详细的说明。
LED用引线框的制造方法
接着，对于图49和图50所示的半导体装置20C中所使用的LED用引线框10C的制造方法，通过图51(a)-(g)进行说明。另外，以下，对于与上述的第1实施方式至第3实施方式相同的部分，省略一部分说明。
首先，与第1实施方式至第3实施方式的场合同样(4(a)-(d)、图19(a)-(d)和图34(a)-(d))地，制作了具有第1部分25和与第1部分25间隔的第2部分26的主体部11(图51(a)-(d))。
接着，在主体部11的表面和背面，分别设置具有所希望的图案的镀敷用抗蚀剂层30、31(图51(e))。其中，表面侧的镀敷用抗蚀剂层30，在相当于反射用金属层12C的形成部位的地方形成有开口部30a，主体部11的载置面11a从该开口部30a露出。另一方面，背面侧的镀敷用抗蚀剂层31，覆盖主体部11的背面整体。
接着，在主体部11的表面侧，形成中间介在层15和反射用金属层12C(图51(f))。
此时，首先，对被镀敷用抗蚀剂层30、31覆盖的主体部11的表面侧实施电解镀。由此，在主体部11上析出金属(铜)，在主体部11上形成铜层16。作为形成铜层16的电解镀用镀液，可使用将氰化铜和氰化钾作为主成分的铜镀液。
接着，同样进行操作，通过电解镀在铜层16上析出金属(镍)，形成镍层17。作为形成镍层17的电解镀用镀液，可使用高镍浓度的氨基磺酸镍镀液。
接着，通过电解镀在镍层17上析出金属(金)，形成金层18。作为形成金层18的电解镀用镀液，可使用将氰化金和氰化钾作为主成分的金镀液。
采用该铜层16、镍层17和金层18，构成中间介在层15。
进而，在中间介在层15的金层18上使金属析出，形成反射用金属层12C(图51(f))。
如上述那样，反射用金属层12C包含铂(Pt)与银(Ag)的合金、或者金(Au)与银(Ag)的合金。在此，反射用金属层12C包含铂与银的合金时，反射用金属层12C可通过合金的溅射、离子镀或蒸镀等来形成。
另一方面，反射用金属层12C包含金与银的合金时，反射用金属层12C，除了合金的溅射、离子镀、蒸镀以外，还可通过电解镀来形成。此时，作为电解镀用镀液，可使用将氰化银、氰化金和氰化钾作为主成分的银镀液。
接着，通过剥离镀敷用抗蚀剂层30、31，可得到图49和图50所示的半导体装置20C中所使用的引线框10C(图51(g))。
另外，在图51(a)-(g)中，通过实施蚀刻而使主体部11成为规定形状后(图51(a)-(d))，在主体部11上形成铜层16、镍层17、金层18和反射用金属层12C(图51(e)-(g))。但是，不限定于此，也可以首先在主体部11上形成铜层16、镍层17、金层18和反射用金属层12C，其后通过蚀刻将主体部11加工成规定的形状。
或者，采用图51(a)-(d)的工序通过蚀刻将主体部11加工为规定的形状后，代替图51(e)-(g)的部分镀的工序，在主体部全面上依次通过镀敷形成铜层16、镍层17、金层18和反射用金属层12C的各层。
半导体装置的制造方法
接着，对于图49和图50所示的半导体装置20C的制造方法，通过图52(a)-(g)进行说明。另外，在图52(a)-(g)中，对与上述的第1实施方式至第3实施方式相同的部分赋予相同的标记。
首先，通过图51(a)-(g)所示的工序，制作引线框10C(图52(a))，对于该引线框10C通过将热塑性树脂或热固性树脂注射成形或传递成形，形成外侧树脂部23(图52(b))。
接着，在引线框10C的主体部11的载置面11a上，搭载LED元件21。此时，使用焊料或芯片焊膏，将LED元件21载置于主体部11的载置面11a上(反射用金属层12C上)并固定(管芯安装工序)(图52(c))。
接着，利用接合线22将LED元件21的端子部21a和主体部11的第2部分26表面相互电连接(线接合工序)(图52(d))。
其后，向外侧树脂部23的凹部23a内填充封装树脂部24，利用封装树脂部24来对LED元件21和接合线22进行封装(图52(e))。
接着，通过切割各LED元件21间的外侧树脂部23，将引线框10C分离成为各个LED元件21(图52(f))。
这样进行操作，可得到图49和图50所示的半导体装置20C(图52(g))。
本实施方式的作用效果
接着，对于本实施方式的作用效果进行说明。在本实施方式的半导体装置20C中，如上述那样，在反射用金属层12C与主体部11之间设置有中间介在层15，该中间介在层15具有从主体部11侧顺序配置的铜层16和镍层17以及金层18。由此，可得到如以下那样的作用效果。
制造半导体装置20C时，例如管芯安装时(图52(c))、或者线接合时(图52(d))，有时对引线框10C施加热。具体地说，在芯片接合时，例如钎焊时有被施以300℃～400℃左右的加热的情况，例如糊连接时有被施以150℃～200℃左右的加热的情况。另外，在线接合时有被施以例如150℃～250℃左右的加热的情况。
此时，如图53所示，来自主体部11或铜层16的铜(Cu)，与上层的镍形成合金。在本实施方式中，来自主体部11或铜层16的铜(Cu)成为与镍的合金，伴有浓度梯度而稳定化。作为结果，其扩散被镍层17阻止，不会趋向金层18的上方。
在此，在主体部为铜合金、且没有设置铜层16的场合，有时在镍的合金形成时，铜合金的铜以外的成分的扩散被阻碍，产生柯肯德尔空隙(Kirkendall Void)，但通过设置铜层16，可防止该空隙。
因此，可防止来自主体部11或铜层16的铜(Cu)向反射用金属层12C的表面扩散，因此可防止：由于铜(Cu)的扩散而使反射用金属层12C的表面的焊料润湿性、接合性降低。
另外，来自镍层17的镍(Ni)，向上方的Au进行扩散(堆积，pie up)。在此，所谓堆积是指在Au晶体的位错之间，通过由Au的热振动所引起的晶体间的运动(再结晶)，很少量的Ni原子移动，在Au的表面极局部地出现Ni。该扩散在金层18与反射用金属层12C的界面被阻止，没有趋向到反射用金属层12C，因此可防止由于镍(Ni)的扩散而使反射用金属层12C的表面的焊料润湿性、接合性降低。
另外，银和银合金可使空气中的氧透过，使基底的金属氧化，降低接合性，但金不会使氧气透过，因此来自空气中的氧气(O2)被金层18阻止，不会趋向到主体部11和镍层17，因此可防止氧气(O2)从反射用金属层12C的表面向主体部11渗透。由此，可防止：镍层17因来自空气中的氧气(O2)而氧化，镍层17与反射用金属层12C之间的粘结强度降低，反射用金属层12C从镍层17剥离。
这样，根据本实施方式，可在防止主体部11或铜层16中所含有的铜(Cu)向反射用金属层12C的表面扩散的同时，防止氧气(O2)从反射用金属层12C的表面向主体部11透过。由此，半导体装置20C的耐热性得到提高，并且可使反射用金属层12C与主体部11之间的中间介在层15的厚度较薄。
但是，在本实施方式的半导体装置20C中，如上述那样，在主体部11的载置面11a上设置有作为反射层发挥功能的反射用金属层12C。该反射用金属层12C，包含铂与银的合金、或者金与银的合金。由此，与上述的第1实施方式至第3实施方式的情况同样地，即使存在制造半导体装置20C后经过一定时间后，腐蚀性气体渗透到半导体装置20C内部的情况，反射层(反射用金属层12C)变色或者腐蚀的情况也较少，其反射率不会降低。
另外，根据本实施方式，反射层包含反射用金属层12C，具有高的反射特性，因此可高效地反射来自LED元件21的光。
进而，根据本实施方式，通过非常薄地形成反射用金属层12C，即使在使用比较高价的铂或金时，成本的上升幅度也较少。而且，通过反射用金属层12C包含铂与银的合金、或者金与银的合金，与作为反射用金属层12C的材料仅使用铂或金时相比，可抑制制造成本。
进而，根据本实施方式，可使中间介在层15的厚度较薄(例如约1μm～2μm)，与使用相对较厚的银层(Ag层)的情况相比，可降低制造成本。
进而，根据本实施方式，通过如图51(g)所示那样进行部分的金属处理，与对全面进行金属处理的情况相比，可降低制造成本。
进而，根据本实施方式，反射用金属层12C、中间介在层15较薄，因此必然地可减少厚度的偏差，因此在进行外侧树脂部23的成型时，可减少由于将金属模按压在金属面而产生的伤痕，可减少由于发生树脂向金属模与金属面的间隙泄漏所引起的飞边。
进而，根据本实施方式，反射用金属层12C、中间介在层15较薄，因此可使半导体装置20C较薄。
以下，对于本实施方式的半导体装置的各变形例，参照图54至图59进行说明。在图54至图59中，对于与图6至图11、图21至图28以及图36至图43所示的形态相同的部分，赋予相同的标记，省略详细的说明。
在图54至图59所示的各变形例中，与图49和图50所示的实施方式同样地，在主体部11的载置面11a侧设置有中间介在层15，在该中间介在层15上，设置有作为用于反射来自LED元件21的光的反射层发挥功能的反射用金属层12C。
图54是表示本实施方式的半导体装置的一变形例(SON型)的截面图。图54所示的半导体装置40C，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图6所示的半导体装置40、图21所示的半导体装置40A和图36所示的半导体装置40B的构成大致相同。
图55是表示本实施方式的半导体装置的一变形例(LGA型)的截面图。图55所示的半导体装置50C，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图7所示的半导体装置50、图22所示的半导体装置50A和图37所示的半导体装置50B的构成大致相同。
图56是表示本实施方式的半导体装置的一变形例(PLCC型)的截面图。图56所示的半导体装置60C，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图8所示的半导体装置60、图23所示的半导体装置60A和图38所示的半导体装置60B的构成大致相同。
图57是表示本实施方式的半导体装置的一变形例(基板型)的截面图。图57所示的半导体装置70C，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图9所示的半导体装置70、图24所示的半导体装置70A和图39所示的半导体装置70B的构成大致相同。
图58是表示本实施方式的半导体装置的一变形例(模块型)的截面图。图58所示的半导体装置80C，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图10所示的半导体装置80、图25所示的半导体装置80A和图40所示的半导体装置80B的构成大致相同。
图59是表示本实施方式的半导体装置的一变形例(SON型)的截面图。图59所示的半导体装置90C，是设置于主体部11的载置面11a上的各层的构成不同，其他的构成与上述的图11所示的半导体装置90、图26所示的半导体装置90A和图41所示的半导体装置90B的构成大致相同。
在以上说明的本实施方式的各变形例的半导体装置40C、50C、60C、70C、80C、90C(图54至图59)中，可得到与图49和图50所示的半导体装置20C大致相同的作用效果。
实施例
接着，对于本实施方式的LED用引线框或基板的具体实施例进行说明。
(实施例4-1)
制作包含图47所示的构成的基板10C(实施例4-1)。该基板10C，是在主体部11(铜基材)上顺次层叠了铜层16(Cu)、镍层17(Ni)、金层18(Au)以及反射用金属层12C(金(Au)与银(Ag)的合金)的基板。以下，将这样的层构成标记为“主体部(铜基材)/铜层(Cu)/镍层(Ni)/金层(Au)/反射用金属层(合金)”。
(实施例4-2)
制作包含图48所示的构成的基板10C(实施例4-2)。该基板10C(实施例4-2)包含主体部(铜基材)/镍层(Ni)/金层(Au)/反射用金属层(合金)这样的层构成。
(比较例4-1)
制作了以下基板：不设置中间介在层15，在主体部11上直接层叠了反射用金属层12C的基板(比较例4-1)。该基板(比较例4-1)包含主体部(铜基材)/反射用金属层(合金)这样的层构成。
(比较例4-2)
制作了在主体部11与反射用金属层12C之间仅介有铜层16的基板(比较例4-2)。该基板(比较例4-2)包含主体部(铜基材)/铜层(Cu)/反射用金属层(合金)这样的层构成。
(比较例4-3)
制作了在主体部11与反射用金属层12C之间仅介有银层(Ag)的基板(比较例4-3)。该基板(比较例4-3)包含主体部(铜基材)/银层(Ag)/反射用金属层(合金)这样的层构成。
(比较例4-4)
制作了在主体部11与反射用金属层12C之间仅介有铜层16和银层(Ag)的基板(比较例4-4)。该基板(比较例4-4)包含主体部(铜基材)/铜层(Cu)/银层(Ag)/反射用金属层(合金)这样的层构成。
(比较例4-5)
制作了在主体部11与反射用金属层12C之间仅介有镍层17的基板(比较例4-5)。该基板(比较例4-5)包含主体部(铜基材)/镍层(Ni)/反射用金属层(合金)这样的层构成。
(比较例4-6)
制作了在主体部11与反射用金属层12C之间介有铜层16和镍层17的基板(比较例4-6)。该基板(比较例4-6)包含主体部(铜基材)/铜层(Cu)/镍层(Ni)/反射用金属层(合金)这样的层构成。
(比较例4-7)
制作了在主体部11与反射用金属层12C之间介有镍层17和铜层的基板(比较例4-7)。该基板(比较例4-7)包含主体部(铜基材)/镍层(Ni)/铜层(Cu)/反射用金属层(合金)这样的层构成。
(比较例4-8)
制作了在主体部11与反射用金属层12C之间介有铜层16、镍层17和铜层的基板(比较例4-8)。该基板(比较例4-8)包含主体部(铜基材)/铜层(Cu)/镍层(Ni)/铜层(Cu)/反射用金属层(合金)这样的层构成。
接着，对于所述各基板(实施例4-1、4-2和比较例4-1～4-8)，调查构成各层的金属间的粘结强度。另外，验证在加热了各基板时主体部11中所含有的铜是否扩散至反射用金属层12C的表面。将该结果示于表3。
表3
○：粘结性良好 ○：无扩散
如表3所示，实施例4-1、4-2的基板10C，构成各层的金属间的粘结强度良好，且在加热时也不会铜扩散至反射用金属层12C的表面。
比较例4-3、4-4的基板，构成各层的金属间的粘结强度良好，银层(Ag)的厚度超过1μm时，在加热时不会铜扩散至反射用金属层12C的表面。但是，银层(Ag)的厚度为1μm以下时，在加热时看到了铜扩散至反射用金属层12C的表面的现象。
其他的比较例(比较例4-1、4-2、4-5～4-8)的基板，构成各层的金属间的粘结强度，部分性地低(比较例4-3、4-5、4-6、4-7)，或者，在加热时发生了铜扩散至反射用金属层12C的表面的情况(比较例4-3、4-4、4-7、4-8)。
另外，在所述各基板(实施例4-1、4-2和比较例4-1～4-8)中，作为反射用金属层，使用了金(Au)与银(Ag)的合金，但即使是使用了铂(Pt)与银(Ag)的合金的场合也可得到同样的结果。
接着，制作了以下所示的2种基板(实施例4-A和比较例4-A)。
(实施例4-A)
在包含铜基材的主体部11上，顺次层叠铜层16(厚度0.1μm)、镍层17(厚度1μm)、金层18(厚度0.01μm)，在该金层18上形成包含金与银的合金的反射用金属层12C，由此制作了基板10C(实施例4-A)。此时，反射用金属层12C，具有以下组成：含有50重量％金，其余量由银和不可避免的杂质组成。
(比较例4-A)
在包含铜板的主体部11上，形成铜镀层(厚度0.1μm)，在该铜镀层上形成银镀层(厚度3μm)，由此制作了基板(比较例4-A)。另外，该基板(比较例4-A)与上述的比较例1-A的基板同样。
＜初期反射率＞
测定这2种基板(实施例4-A和比较例4-A)的表面的反射率(初期反射率)。
＜耐热试验后的反射率＞
另外，为了评价上述2种基板(实施例4-A和比较例4-A)的耐热性，对各基板进行耐热试验。具体地说，将各基板在150℃的气氛下放置1008小时(42天)。其后，采用与上述初期反射率的情况同样的方法测定了反射率(耐热试验后的反射率)。
将该结果示于图60。图60是对于实施例4-A和比较例4-A，比较地表示初期反射率和耐热试验后的反射率的曲线图。
其结果可知，实施例4-A(镍/金/金银合金)的基板，耐热试验后的反射率，与初期反射率相比没有大的变化，反射用金属层12C的耐热性得到提高，由于热而使反射率降低的担心较小。
比较例1-A(银)的基板，耐热试验后的反射率，与初期反射率相比大幅度降低。因此，可以说存在银镀层由于热而使反射率降低之虞。
＜溶液试验后的反射率＞
接着，为了调查上述2种基板(实施例4-A和比较例4-A)的耐硫化性，对各基板进行溶液试验，测定溶液试验后的反射率。
＜气体试验后的反射率＞
进而，为了调查上述2种基板(实施例4-A和比较例4-A)的耐硫化性，对各基板进行气体试验，测定气体试验后的反射率。
＜线接合(W/B)的连续性＞
调查是否能够在上述2种基板(实施例4-A和比较例4-A)的表面连续地进行线接合。
＜线接合(W/B)强度＞
对于在上述2种基板(实施例4-A和比较例4-A)的表面进行线接合时的线接合强度进行调查。
＜焊料润湿性＞
对于上述2种基板(实施例4-A和比较例4-A)的焊料润湿性进行调查。
另外，所述初期反射率、溶液试验后的反射率、气体试验后的反射率、线接合(W/B)的连续性、线接合(W/B)强度和焊料润湿性的测定方法，与上述的第1实施方式(实施例1-A、实施例1-B、比较例1-A)的场合同样。
将以上的结果汇总示于表4。
表4
其结果，实施例4-A(镍/金/金银合金)的基板，溶液试验后的反射率和气体试验后的反射率都是与初期反射率相比基本没有变化，可知反射用金属层12C被硫化氢气体等腐蚀性气体腐蚀的可能性小。
比较例4-A(银)的基板，溶液试验后的反射率和气体试验后的反射率都是从初期反射率的降低较大，可以说存在银镀层被硫化氢气体等腐蚀性气体腐蚀的可能性。
另外，上述2种基板(实施例4-A和比较例4-A)，线接合(W/B)的连续性、线接合(W/B)强度和焊料润湿性的全部为良好。

Claims (4)

1.一种带树脂引线框，其特征在于，
具备：
载置LED元件的芯片焊盘，
在所述芯片焊盘的周围隔着空间设置的引线部，和
形成在所述芯片焊盘和所述引线部的外侧树脂部，
所述芯片焊盘和所述引线部分别具有对向面，所述芯片焊盘的所述对向面和所述引线部的所述对向面隔着空间彼此对向，
所述芯片焊盘具有载置所述LED元件的载置面和位于所述载置面的相反侧的底面，
在所述芯片焊盘的所述对向面中的所述芯片焊盘的厚度方向中央部，形成有向所述空间突出的突起部，
在所述芯片焊盘的截面视图中，在所述突起部和所述底面之间形成有曲线，所述曲线在所述载置面侧弯曲，
所述外侧树脂部填充于所述芯片焊盘和所述引线部之间的所述空间。
2.一种半导体装置，其特征在于，
具备：
芯片焊盘，
在所述芯片焊盘的周围隔着空间设置的引线部，
载置于所述芯片焊盘上的LED元件，
电连接所述引线部和所述LED元件的导电部，
将所述LED元件和所述导电部封装的封装树脂部，和
形成在所述芯片焊盘和所述引线部的外侧树脂部，
所述芯片焊盘和所述引线部分别具有对向面，所述芯片焊盘的所述对向面和所述引线部的所述对向面隔着空间彼此对向，
所述芯片焊盘具有载置所述LED元件的载置面和位于所述载置面的相反侧的底面，
在所述芯片焊盘的所述对向面中的所述芯片焊盘的厚度方向中央部，形成有向所述空间突出的突起部，
在所述芯片焊盘的截面视图中，在所述突起部和所述底面之间形成有曲线，所述曲线在所述载置面侧弯曲，
所述外侧树脂部填充于所述芯片焊盘和所述引线部之间的所述空间。
3.一种带树脂引线框的制造方法，其特征在于，
包括：
通过蚀刻金属基板，制作载置LED元件的芯片焊盘和在所述芯片焊盘的周围隔着空间设置的引线部的工序，和
在所述芯片焊盘和所述引线部形成外侧树脂部的工序，
所述芯片焊盘和所述引线部分别具有对向面，所述芯片焊盘的所述对向面和所述引线部的所述对向面隔着空间彼此对向，
所述芯片焊盘具有载置所述LED元件的载置面和位于所述载置面的相反侧的底面，
在所述芯片焊盘的所述对向面中的所述芯片焊盘的厚度方向中央部，形成有向所述空间突出的突起部，
在所述芯片焊盘的截面视图中，在所述突起部和所述底面之间形成有曲线，所述曲线在所述载置面侧弯曲，
所述外侧树脂部填充于所述芯片焊盘和所述引线部之间的所述空间。
4.一种半导体装置的制造方法，其特征在于，
包括：
通过蚀刻金属基板，制作载置LED元件的芯片焊盘和在所述芯片焊盘的周围隔着空间设置的引线部的工序，
在所述芯片焊盘和所述引线部形成外侧树脂部的工序，
在所述芯片焊盘上载置LED元件的工序，
通过导电部电连接所述引线部和所述LED元件的工序，和
通过透光性的封装树脂部将所述LED元件和所述导电部封装的工序，所述芯片焊盘和所述引线部分别具有对向面，所述芯片焊盘的所述对向面和所述引线部的所述对向面隔着空间彼此对向，
所述芯片焊盘具有载置所述LED元件的载置面和位于所述载置面的相反侧的底面，
在所述芯片焊盘的所述对向面中的所述芯片焊盘的厚度方向中央部，形成有向所述空间突出的突起部，
在所述芯片焊盘的截面视图中，在所述突起部和所述底面之间形成有曲线，所述曲线在所述载置面侧弯曲，
所述外侧树脂部填充于所述芯片焊盘和所述引线部之间的所述空间。
CN201610709193.7A 2010-03-30 2011-03-30 带树脂引线框、半导体装置及其制造方法 Pending CN106067511A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2010-078854 2010-03-30
JP2010078854 2010-03-30
JP2010-162086 2010-07-16
JP2010162086 2010-07-16
JP2010167298A JP5922326B2 (ja) 2010-07-26 2010-07-26 Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2010-167298 2010-07-26
CN201180014468.0A CN102804428B (zh) 2010-03-30 2011-03-30 Led用引线框或基板、半导体装置和led用引线框或基板的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180014468.0A Division CN102804428B (zh) 2010-03-30 2011-03-30 Led用引线框或基板、半导体装置和led用引线框或基板的制造方法

Publications (1)

Publication Number Publication Date
CN106067511A true CN106067511A (zh) 2016-11-02

Family

ID=44712359

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180014468.0A Expired - Fee Related CN102804428B (zh) 2010-03-30 2011-03-30 Led用引线框或基板、半导体装置和led用引线框或基板的制造方法
CN201610709193.7A Pending CN106067511A (zh) 2010-03-30 2011-03-30 带树脂引线框、半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201180014468.0A Expired - Fee Related CN102804428B (zh) 2010-03-30 2011-03-30 Led用引线框或基板、半导体装置和led用引线框或基板的制造方法

Country Status (5)

Country Link
US (3) US9263315B2 (zh)
KR (1) KR101867106B1 (zh)
CN (2) CN102804428B (zh)
TW (2) TWI557933B (zh)
WO (1) WO2011122665A1 (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6131048B2 (ja) * 2010-10-12 2017-05-17 ローム株式会社 Ｌｅｄモジュール
CN102760824B (zh) * 2011-04-29 2016-06-08 展晶科技(深圳)有限公司 发光二极管封装结构
US8878215B2 (en) * 2011-06-22 2014-11-04 Lg Innotek Co., Ltd. Light emitting device module
TW201330332A (zh) * 2012-01-02 2013-07-16 Lextar Electronics Corp 固態發光元件及其固態發光封裝體
CN104081547A (zh) * 2012-02-15 2014-10-01 松下电器产业株式会社 发光装置以及其制造方法
JP5985201B2 (ja) * 2012-02-20 2016-09-06 シャープ株式会社 発光装置および照明装置
US9240524B2 (en) 2012-03-05 2016-01-19 Seoul Viosys Co., Ltd. Light-emitting device and method of manufacturing the same
JP2013239540A (ja) * 2012-05-14 2013-11-28 Shin Etsu Chem Co Ltd 光半導体装置用基板とその製造方法、及び光半導体装置とその製造方法
JP2013239539A (ja) * 2012-05-14 2013-11-28 Shin Etsu Chem Co Ltd 光半導体装置用基板とその製造方法、及び光半導体装置とその製造方法
US9590155B2 (en) * 2012-06-06 2017-03-07 Cree, Inc. Light emitting devices and substrates with improved plating
CN103531670B (zh) * 2012-07-06 2016-09-07 哈尔滨化兴软控科技有限公司 发光二极管制造方法
CN104488095B (zh) * 2012-07-10 2018-05-01 欧司朗光电半导体有限公司 封装光电器件的方法及发光二极管芯片
JP6107136B2 (ja) 2012-12-29 2017-04-05 日亜化学工業株式会社 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置
JP6291713B2 (ja) 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
CN103199187B (zh) * 2013-04-19 2015-11-25 安徽三安光电有限公司 一种发光二极管封装基板与封装结构及其制作方法
CN105283954B (zh) 2013-05-03 2018-12-18 霍尼韦尔国际公司 用于无铅焊料连接的引线框架结构
CN103247743B (zh) * 2013-05-24 2016-04-20 安徽三安光电有限公司 贴面式发光器件及其制作方法
JP6484396B2 (ja) * 2013-06-28 2019-03-13 日亜化学工業株式会社 発光装置用パッケージ及びそれを用いた発光装置
US9515241B2 (en) * 2013-07-12 2016-12-06 Lite-On Opto Technology (Changzhou) Co., Ltd. LED structure, metallic frame of LED structure, and carrier module
CN104425700A (zh) * 2013-09-06 2015-03-18 郑榕彬 用于led倒装晶片封装的浮动散热铜片支架及led封装件
DE102013221429A1 (de) * 2013-10-22 2015-05-07 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10236429B2 (en) 2013-12-06 2019-03-19 Lumileds Llc Mounting assembly and lighting device
WO2015092781A1 (en) 2013-12-19 2015-06-25 Koninklijke Philips N.V. Light emitting device package
JP2017501577A (ja) * 2014-01-07 2017-01-12 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 発光デバイスパッケージ
CN104810456A (zh) * 2014-01-29 2015-07-29 亚世达科技股份有限公司 发光二极管封装模组
JP2015176960A (ja) * 2014-03-14 2015-10-05 株式会社東芝 発光装置
EP2988341B1 (en) * 2014-08-22 2017-04-05 LG Innotek Co., Ltd. Light emitting device package
KR102279212B1 (ko) * 2014-11-13 2021-07-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
DE102014112540A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
US9379087B2 (en) * 2014-11-07 2016-06-28 Texas Instruments Incorporated Method of making a QFN package
DE102014119390A1 (de) * 2014-12-22 2016-06-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9859481B2 (en) * 2014-12-22 2018-01-02 Nichia Corporation Light emitting device
US9590158B2 (en) 2014-12-22 2017-03-07 Nichia Corporation Light emitting device
JP6206442B2 (ja) * 2015-04-30 2017-10-04 日亜化学工業株式会社 パッケージ及びその製造方法、並びに発光装置
CN104993041B (zh) * 2015-06-04 2019-06-11 陈建伟 一种led倒装芯片固晶导电粘接结构及其安装方法
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente
DE102015112967A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015114579B4 (de) * 2015-09-01 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
JP6506899B2 (ja) * 2015-10-08 2019-04-24 日亜化学工業株式会社 発光装置、集積型発光装置および発光モジュール
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
DE102016103354A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil mit einem leiterrahmen
SG10201601865XA (en) * 2016-03-10 2017-10-30 Rokko Leadframes Pte Ltd Semiconductor device and method of manufacture
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
US9847468B1 (en) * 2016-06-20 2017-12-19 Asm Technology Singapore Pte Ltd Plated lead frame including doped silver layer
JP6852626B2 (ja) * 2016-09-12 2021-03-31 株式会社デンソー 半導体装置
DE102016124270A1 (de) * 2016-12-13 2018-06-14 Infineon Technologies Ag Halbleiter-package und verfahren zum fertigen eines halbleiter-package
US10164159B2 (en) * 2016-12-20 2018-12-25 Samsung Electronics Co., Ltd. Light-emitting diode package and method of manufacturing the same
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法
US9972558B1 (en) * 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
DE102017115798A1 (de) 2017-07-13 2019-01-17 Alanod Gmbh & Co. Kg Reflektierendes Verbundmaterial, insbesondere für oberflächenmontierte Bauelemente (SMD), und lichtemittierende Vorrichtung mit einem derartigen Verbundmaterial
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
JP6635152B2 (ja) * 2017-08-31 2020-01-22 日亜化学工業株式会社 リードフレーム、発光装置用パッケージ、発光装置及び発光装置の製造方法
US10483445B2 (en) * 2017-08-31 2019-11-19 Nichia Corporation Lead frame, package for light emitting device, light emitting device, and method for manufacturing light emitting device
DE102017128457A1 (de) 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente
WO2019211941A1 (ja) * 2018-05-01 2019-11-07 株式会社村田製作所 電子デバイスおよびそれを搭載した指紋認証装置
US11024785B2 (en) * 2018-05-25 2021-06-01 Creeled, Inc. Light-emitting diode packages
DE212019000110U1 (de) 2018-09-19 2020-03-05 Rohm Co., Ltd. Halbleiterbauteil
JP2020047500A (ja) * 2018-09-20 2020-03-26 矢崎総業株式会社 端子嵌合構造
JP7148792B2 (ja) * 2018-09-27 2022-10-06 日亜化学工業株式会社 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP7148793B2 (ja) * 2018-09-27 2022-10-06 日亜化学工業株式会社 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
US10810932B2 (en) * 2018-10-02 2020-10-20 Sct Ltd. Molded LED display module and method of making thererof
JP7174240B2 (ja) * 2018-11-30 2022-11-17 日亜化学工業株式会社 発光装置の製造方法
JP6947988B2 (ja) * 2019-01-28 2021-10-13 日亜化学工業株式会社 発光装置の製造方法
DE102019104325A1 (de) * 2019-02-20 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
JP7295437B2 (ja) * 2019-11-29 2023-06-21 日亜化学工業株式会社 発光装置
JP7391694B2 (ja) * 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
IT202000029441A1 (it) * 2020-12-02 2022-06-02 St Microelectronics Srl Dispositivo a semiconduttore, procedimenti di fabbricazione e componente corrispondenti
CN113299814A (zh) * 2021-05-20 2021-08-24 中国科学院半导体研究所 Led陶瓷封装基板及其制备方法
JP7389363B2 (ja) * 2021-05-26 2023-11-30 日亜化学工業株式会社 発光装置
DE102021113592A1 (de) * 2021-05-26 2022-12-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und paneel
DE102021123663A1 (de) * 2021-09-13 2023-03-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung und verfahren zur herstellung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288261A (zh) * 1999-09-10 2001-03-21 松下电子工业株式会社 引线框架及使用它的树脂密封件和光电子装置
CN1315823A (zh) * 2000-03-08 2001-10-03 三洋电机株式会社 电路装置的制造方法及电路装置
JP2002208664A (ja) * 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
JP2003068962A (ja) * 2001-08-30 2003-03-07 Rohm Co Ltd 半導体装置製造用のフレームおよび半導体装置の製造方法
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
CN101060157A (zh) * 2006-04-17 2007-10-24 三星电机株式会社 发光二极管封装件及其制造方法
US20080093715A1 (en) * 2006-10-18 2008-04-24 Texas Instruments Deutschland Gmbh Leadframe and mold compound interlock in packaged semiconductor device
US20080258272A1 (en) * 2007-04-19 2008-10-23 Lay Yeap Lim Etched leadframe structure
TW201222756A (en) * 2010-09-09 2012-06-01 Stats Chippac Ltd Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038459A (ja) 1989-06-05 1991-01-16 Geinzu:Kk シャワーヘッド
JPH0543560U (ja) 1991-11-14 1993-06-11 日本ビクター株式会社 発光ダイオード装置
JP3198243B2 (ja) 1995-12-13 2001-08-13 富士通株式会社 半導体装置及びその製造方法
JPH10270618A (ja) 1997-03-24 1998-10-09 Seiko Epson Corp リードフレーム、リードフレームの製造方法および半導体装置
JPH10335566A (ja) 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3574026B2 (ja) 2000-02-01 2004-10-06 三洋電機株式会社 回路装置およびその製造方法
TW507482B (en) * 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
JP3879410B2 (ja) 2001-02-06 2007-02-14 凸版印刷株式会社 リードフレームの製造方法
JP4703903B2 (ja) 2001-07-17 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
JP3606837B2 (ja) 2001-12-19 2005-01-05 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JP2003258183A (ja) 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
WO2003085731A1 (en) 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
JP2003309241A (ja) 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
DE10243247A1 (de) 2002-09-17 2004-04-01 Osram Opto Semiconductors Gmbh Leadframe-basiertes Bauelement-Gehäuse, Leadframe-Band, oberflächenmontierbares elektronisches Bauelement und Verfahren zur Herstellung
JP3940124B2 (ja) 2003-01-16 2007-07-04 松下電器産業株式会社 装置
JP2004247613A (ja) 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3910171B2 (ja) 2003-02-18 2007-04-25 シャープ株式会社 半導体発光装置、その製造方法および電子撮像装置
JP3782406B2 (ja) 2003-07-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその製造方法
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
JP4455166B2 (ja) 2004-05-28 2010-04-21 アピックヤマダ株式会社 リードフレーム
JP4359195B2 (ja) 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
US7087461B2 (en) 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
JP2006072013A (ja) 2004-09-02 2006-03-16 Noritsu Koki Co Ltd 情報記録システム
JP2006100500A (ja) 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
TWI277223B (en) 2004-11-03 2007-03-21 Chen-Lun Hsingchen A low thermal resistance LED package
US20060131708A1 (en) 2004-12-16 2006-06-22 Ng Kee Y Packaged electronic devices, and method for making same
JP2006245032A (ja) 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
US20070034886A1 (en) 2005-08-11 2007-02-15 Wong Boon S PLCC package with integrated lens and method for making the package
JP2007109887A (ja) 2005-10-13 2007-04-26 Toshiba Corp 半導体発光装置
JP5232369B2 (ja) 2006-02-03 2013-07-10 日立化成株式会社 光半導体素子搭載用パッケージ基板の製造方法およびこれを用いた光半導体装置の製造方法
JP2007287800A (ja) 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 配線とこれを用いた半導体装置用パッケージ部品及び配線基板
JP2007294631A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Works Ltd 樹脂反射鏡及びこれを用いた照明器具
US8044418B2 (en) 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
JP2008041699A (ja) 2006-08-01 2008-02-21 Showa Denko Kk Ｌｅｄパッケージ
JP2008091818A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
TW200820463A (en) 2006-10-25 2008-05-01 Lighthouse Technology Co Ltd Light-improving SMD diode holder and package thereof
JP4963950B2 (ja) 2006-12-12 2012-06-27 スタンレー電気株式会社 半導体発光装置およびその製造方法
EP2109157B1 (en) * 2006-12-28 2018-11-28 Nichia Corporation Light emitting device and method for manufacturing the same
JP5004601B2 (ja) 2007-01-22 2012-08-22 パナソニック株式会社 パッケージ部品の製造方法および半導体装置の製造方法
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
KR101318969B1 (ko) 2007-03-30 2013-10-17 서울반도체 주식회사 발광 다이오드
JP5122172B2 (ja) 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
TW200843130A (en) 2007-04-17 2008-11-01 Wen Lin Package structure of a surface-mount high-power light emitting diode chip and method of making the same
JP4489791B2 (ja) 2007-05-14 2010-06-23 株式会社ルネサステクノロジ Ｑｆｎパッケージ
US20110036621A1 (en) 2007-06-29 2011-02-17 The Furukawa Electric Co., Ltd. Metal material, method for producing the same, and electrical/electronic component using the same
JP2009021481A (ja) 2007-07-13 2009-01-29 Toshiba Lighting & Technology Corp 発光装置
JP5245594B2 (ja) 2007-07-27 2013-07-24 日亜化学工業株式会社 発光装置及びその製造方法
KR100877881B1 (ko) * 2007-09-06 2009-01-08 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법
JP2009065002A (ja) 2007-09-07 2009-03-26 Nichia Corp 発光装置
JP4758976B2 (ja) * 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置
CN101256989B (zh) * 2008-01-31 2010-06-02 金芃 垂直结构的半导体外延薄膜封装及制造方法
JP2009224536A (ja) * 2008-03-17 2009-10-01 Citizen Holdings Co Ltd Ｌｅｄデバイスおよびその製造方法
JP2009260077A (ja) 2008-04-17 2009-11-05 Toshiba Corp 発光装置およびリードフレーム
JP2009272345A (ja) * 2008-04-30 2009-11-19 Panasonic Electric Works Tatsuno Co Ltd 発光素子用リードフレームのめっき構造
JP5355219B2 (ja) * 2008-05-21 2013-11-27 京セラ株式会社 発光素子搭載用基板および発光装置
TW201003991A (en) 2008-07-03 2010-01-16 jia-han Xie Package structure of LED and light bar using the same
JP5217800B2 (ja) * 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP2010103164A (ja) 2008-10-21 2010-05-06 Seiko Instruments Inc 電子部品及びその製造方法
KR101267718B1 (ko) * 2008-12-19 2013-05-24 후루카와 덴키 고교 가부시키가이샤 광반도체 장치용 리드 프레임 및 그 제조방법
JP2010166044A (ja) * 2008-12-19 2010-07-29 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム及びその製造方法
CN102265417B (zh) 2008-12-26 2013-10-23 古河电气工业株式会社 光半导体装置用引线框、其制造方法及光半导体装置
JP2009076948A (ja) * 2009-01-14 2009-04-09 Panasonic Corp 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
JP2010199105A (ja) * 2009-02-23 2010-09-09 Stanley Electric Co Ltd 発光装置およびその製造方法
JP5322801B2 (ja) * 2009-06-19 2013-10-23 スタンレー電気株式会社 半導体発光装置及びその製造方法
TW201108377A (en) 2009-06-24 2011-03-01 Furukawa Electric Co Ltd Lead frame for optical semiconductor device, process for manufacturing lead frame for optical semiconductor device, and optical semiconductor device
JP5710128B2 (ja) 2010-01-19 2015-04-30 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP5473738B2 (ja) 2010-04-14 2014-04-16 武海 秋元 Ｌｅｄパッケージ
JP5758459B2 (ja) 2013-08-27 2015-08-05 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP5908874B2 (ja) 2013-08-27 2016-04-26 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP6026397B2 (ja) 2013-12-10 2016-11-16 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP6115836B2 (ja) 2015-03-10 2017-04-19 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1288261A (zh) * 1999-09-10 2001-03-21 松下电子工业株式会社 引线框架及使用它的树脂密封件和光电子装置
CN1315823A (zh) * 2000-03-08 2001-10-03 三洋电机株式会社 电路装置的制造方法及电路装置
JP2002208664A (ja) * 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
JP2003068962A (ja) * 2001-08-30 2003-03-07 Rohm Co Ltd 半導体装置製造用のフレームおよび半導体装置の製造方法
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
CN101060157A (zh) * 2006-04-17 2007-10-24 三星电机株式会社 发光二极管封装件及其制造方法
US20080093715A1 (en) * 2006-10-18 2008-04-24 Texas Instruments Deutschland Gmbh Leadframe and mold compound interlock in packaged semiconductor device
US20080258272A1 (en) * 2007-04-19 2008-10-23 Lay Yeap Lim Etched leadframe structure
CN101299425A (zh) * 2007-04-19 2008-11-05 费查尔德半导体有限公司 蚀刻引线框结构
TW201222756A (en) * 2010-09-09 2012-06-01 Stats Chippac Ltd Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking

Also Published As

Publication number Publication date
US9966517B2 (en) 2018-05-08
US9887331B2 (en) 2018-02-06
US20160099395A1 (en) 2016-04-07
KR101867106B1 (ko) 2018-06-12
CN102804428A (zh) 2012-11-28
US20150325763A1 (en) 2015-11-12
TWI596796B (zh) 2017-08-21
CN102804428B (zh) 2016-09-21
TWI557933B (zh) 2016-11-11
KR20130007592A (ko) 2013-01-18
US9263315B2 (en) 2016-02-16
TW201642491A (zh) 2016-12-01
TW201220524A (en) 2012-05-16
US20120313131A1 (en) 2012-12-13
WO2011122665A1 (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
CN102804428B (zh) Led用引线框或基板、半导体装置和led用引线框或基板的制造方法
TWI264105B (en) Lead frame for a semiconductor device
JP5245594B2 (ja) 発光装置及びその製造方法
CN103295916B (zh) 半导体器件及其制造方法
US20110121326A1 (en) Submount Having Reflective Cu-Ni-Ag Pads Formed Using Electroless Deposition
CN1103204A (zh) 带有可焊引线架的集成电路器件
TWI514629B (zh) A semiconductor light-emitting element mounting substrate, and a semiconductor light-emitting device using the same
CN102143952A (zh) 引线、配线构件、封装元件、附有树脂的金属元件、树脂密封的半导体器件、及它们的制造方法
JP3940124B2 (ja) 装置
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
CN109860311B (zh) 半导体传感器器件以及用于制备所述半导体传感器器件的方法
JP2012039109A (ja) Ｌｅｄ用リードフレームまたは基板、半導体装置、およびｌｅｄ用リードフレームまたは基板の製造方法
US20060237824A1 (en) Lead frame for semiconductor package and method of manufacturing the same
CN102005510B (zh) 发光二极管组件的制造方法
JP2011228687A (ja) Ｌｅｄ用リードフレームまたは基板、半導体装置、およびｌｅｄ用リードフレームまたは基板の製造方法
CN102403437A (zh) 半导体发光元件搭载用基板以及使用其的半导体发光装置
KR101521874B1 (ko) 내흑변성이 우수한 도금층을 갖는 전기, 전자기기 부품 및 그 제조방법.
CN111725172A (zh) 引线框
CN106058005A (zh) 半导体发光装置及其制造方法
US20080014437A1 (en) Component and associated connection wire
US8110904B2 (en) Lead frame for semiconductor device and method of manufacturing of the same
CN104952985A (zh) 半导体发光装置及其制造方法
KR100544274B1 (ko) 스터드 범프용 기판의 금속 적층구조
US20160043050A1 (en) Metallization stack and chip arrangement
JPH10284640A (ja) 半導体装置用ステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161102

RJ01 Rejection of invention patent application after publication