TW201642491A - 發光二極體用導線框或基板、半導體裝置及發光二極體用導線框或基板之製造方法 - Google Patents

發光二極體用導線框或基板、半導體裝置及發光二極體用導線框或基板之製造方法 Download PDF

Info

Publication number
TW201642491A
TW201642491A TW105126387A TW105126387A TW201642491A TW 201642491 A TW201642491 A TW 201642491A TW 105126387 A TW105126387 A TW 105126387A TW 105126387 A TW105126387 A TW 105126387A TW 201642491 A TW201642491 A TW 201642491A
Authority
TW
Taiwan
Prior art keywords
layer
light
emitting diode
substrate
semiconductor device
Prior art date
Application number
TW105126387A
Other languages
English (en)
Other versions
TWI596796B (zh
Inventor
Kazunori Oda
Akira Sakamoto
Yoshinori Murata
Kenzaburo Kawai
Koichi Suzuki
Megumi Oishi
Original Assignee
Dainippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010167298A external-priority patent/JP5922326B2/ja
Application filed by Dainippon Printing Co Ltd filed Critical Dainippon Printing Co Ltd
Publication of TW201642491A publication Critical patent/TW201642491A/zh
Application granted granted Critical
Publication of TWI596796B publication Critical patent/TWI596796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85469—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

發光二極體用導線框或基板(10)，係具備：具有載置發光二極體元件(21)之載置面(11a)的本體部(11)。在本體部(11)的載置面(11a)，是設有作為用來反射來自發光二極體元件(21)之光的反射層功能的反射用金屬層(12)。反射用金屬層(12)，是由白金和銀的合金或金和銀的合金所製成。藉由反射用金屬層(12)，就能效率良好地來反射來自發光二極體元件(21)之光，並且抑制因氣體的腐蝕而維持來自發光二極體元件(21)之光的反射特性。

Description

發光二極體用導線框或基板、半導體裝置及發光二極體用導線框或基板之製造方法
本發明是有關一種載置發光二極體元件之發光二極體用導線框或基板及其製造方法，具有此種發光二極體用導線框或基板的半導體裝置及其製造方法。
自以往就以發光二極體(LED)元件作為光源使用的照明裝置，是應用於各種家電、事務機器、車輛機器之顯示燈、一般照明、車輛照明、以及顯示器等。在此種照明裝置中，包括：具有發光二極體用基板和發光二極體元件之半導體裝置。
在發光二極體元件，係具有：代表紅、綠、藍的可視區域、使紫外區域發光等，但基本上，波長分佈小，外觀上為一種顏色。在實用化的白色發光二極體中，若發光二極體元件為發出紫外光、藍光這類電能高的光，具有：利用將該光的一部分轉換成更長波長之光的螢光體，來合成白色、和使用複數種顏色的元件而合成白色。
作為此種半導體裝置，例如在專利文獻1記載著在 Cu基板之一面側形成凹部，將發光二極體元件搭載在該凹部，於配設在該凹部側的絕緣層上形成連接用的Cu配線層，將發光二極體的端子部與Cu配線層加以打線接合連接，且加以樹脂密封。又，在專利文獻1中，在Cu配線層表面施以鍍Ag。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開昭第2006-245032號公報
可是，尤其是使用亮度發光二極體的情形下，密封發光二極體用半導裝置的樹脂會曝露在強光下。因此近年變成得對樹脂要求耐候性，身為這類的樹脂，使用矽樹脂的要求提高。但是，使用矽樹脂的情形下，具有氣密(gas barrier)性差的傾向，因此空氣中的氧和硫化氫氣體等的腐蝕性氣體會滲透到半導體裝置內部的銀(Ag)層。銀(Ag)容易與硫化氫氣體等產生應，得到硫化銀等的生成物，此結果，外觀上會產生銀(Ag)層變色，使得銀(Ag)層的反射率在可視範圍全區明顯下降之問題。
本發明是基於考慮此點所完成的發明。目的在於提供一種能效率良好地反射來自發光二極體元件之光，並且抑制因氣體的腐蝕而維持來自發光二極體元件之光的反射特性的發光二極體用導線框或基板及其製造方法、以及半導體裝置及其製造方法。
本發明為一種導線框或基板，在載置發光二極體元件之發光二極體用導線框或基板中，其特徵為：具備：具有載置發光二極體元件之載置面的本體部；和設置在本體部之載置面，作為用來反射來自發光二極體元件之光的反射層功能的反射用金屬層；反射用金屬層是由金和銀的合金所製成。
本發明為一種發光二極體用導線框或基板，其特徵為：反射用金屬層是包含金5~50重量%，剩餘部具有以銀及不可避免雜質所構成的組成。
本發明為一種半導體裝置，其特徵為：具備：具有包括載置發光二極體元件之載置面的本體部的發光二極體用導線框或基板；載置在導線框或基板之本體部的載置面上的發光二極體元件；電性連接導線框或基板與發光二極體元件的導電部；和密封發光二極體元件與導電部的密封樹脂部；在發光二極體用導線框或基板的本體部的載置面，設置作為用來反射來自發光二極體元件之光的反射層功能的反射用金屬層；反射用金屬層是由金和銀的合金所製成。
本發明為一種半導體裝置，其特徵為：反射用金屬層是包含金5~50重量%，剩餘部具有以銀及不可避免雜質所構成的組成。
本發明為一種半導體裝置，其特徵為：密封樹脂部是由矽樹脂所製成。
本發明為一種半導體裝置，其特徵為：更具備：圍繞 發光二極體元件並且具有凹部的外側樹脂部，密封樹脂部是填充在該外側樹脂部的凹部內。
本發明為一種發光二極體用導線框或基板之製造方法，在製造載置發光二極體元件之發光二極體用導線框或基板的發光二極體用導線框或基板之製造方法中，其特徵為：具備：準備具有載置發光二極體元件之載置面的本體部的製程；以及在本體部的載置面側，形成作為反射層功能的反射用金屬層的製程；反射用金屬層是由金和銀的合金所製成。
一種半導體裝置之製造方法，在半導體裝置之製造方法中，其特徵為：具備：利用申請專利範圍第34項所記載的發光二極體用導線框或基板之製造方法，來製作導線框或基板的製程；在導線框或基板之本體部的載置面上載置發光二極體元件的製程；利用導電部來連接發光二極體元件和導線框或基板的製程；和將發光二極體元件以及導電部利用密封樹脂加以樹脂密封的製程。
本發明為一種導線框或基板，在載置發光二極體元件之發光二極體用導線框或基板中，其特徵為：具備：具有載置發光二極體元件之載置面的本體部；和設置在本體部之載置面，作為用來反射來自發光二極體元件之光的反射層功能的反射用金屬層；反射用金屬層是由金和銀的合金所製成，本體部是由銅或銅合金所製成，在反射用金屬層與本體部之間設置中間介設層，中間介設層具有：從本體部側依序配置的鎳層和金層。
本發明為一種導線框或基板，其特徵為：反射用金屬層是包含金5~50重量%，剩餘部具有以銀及不可避免雜質所構成的組成。
本發明為一種導線框或基板，其特徵為：中間介設層更具有：設置在鎳層之本體部側的銅層。
本發明為一種半導體裝置，其特徵為：具備：具有本體部，該本體部包括載置發光二極體元件之載置面的發光二極體用導線框或基板；載置在導線框或基板之本體部的載置面上的發光二極體元件；電性連接導線框或基板與發光二極體的導電部；和密封發光二極體元件與導電部的密封樹脂部；在發光二極體用導線框或基板的本體部的載置面，設置作為用來反射來自發光二極體元件之光的反射層之功能的反射用金屬層；反射用金屬層是由金和銀的合金所製成，本體部是由銅或銅合金所製成，在反射用金屬層與本體部之間設置中間介設層，中間介設層是具有從本體部側依序配置的鎳層和金層。
本發明為一種半導體裝置，其特徵為：反射用金屬層是包含金5~50重量%，剩餘部具有以銀及不可避免雜質所構成的組成。
本發明為一種半導體裝置，其特徵為：中間介設層更具有：設置在鎳層之本體部側的銅層。
本發明為一種半導體裝置，其特徵為：密封樹脂部是由矽樹脂所製成。
本發明為一種半導體裝置，其特徵為：更具備：圍繞 發光二極體元件並且具有凹部的外側樹脂部，密封樹脂部是填充在該外側樹脂部的凹部內。
本發明為一種發光二極體用導線框或基板之製造方法，在製造載置發光二極體元件之發光二極體用導線框或基板的發光二極體用導線框或基板之製造方法中，其特徵為：具備：準備具有載置發光二極體元件之載置面的本體部的製程；在本體部上形成中間介設層的製程；和在中間介設層上形成作為反射層功能的反射用金屬層的製程；反射用金屬層是由金和銀的合金所製成，本體部是由銅或銅合金所製程，中間介設層是具有從本體部側依序配置的鎳層和金層。
本發明為一種半導體裝置之製造方法，在半導體裝置之製造方法中，其特徵為：具備：準備具有載置發光二極體元件之載置面的本體部的製程；在本體部上形成中間介設層的製程；在中間介設層上形成作為反射層功能的反射用金屬層的製程；在本體部的載置面上載置發光二極體元件，利用導電部來連接發光二極體元件和本體部的製程；和利用透光性的密封樹脂部來密封發光二極體元件和導電部的製程；反射用金屬層是由金和銀的合金所製成，本體部是由銅或銅合金所製程，中間介設層是具有從本體部側依序配置的鎳層和金層。
本發明為一種導線框或基板，在載置發光二極體元件之發光二極體用導線框或基板中，其特徵為：具備：具有載置發光二極體元件的晶片銲墊和與晶片銲墊分離而設置 的導線部的本體部；設置在本體部之晶片銲墊以及導線部之兩方的鍍銀層；和設置在鍍銀層上，作為用來反射來自發光二極體元件之光的反射層功能的鍍銦層。
本發明為一種導線框或基板，其特徵為：在本體部與鍍銀層之間，設有提高本體部和鍍銀層之接合性的基礎電鍍層。
本發明為一種半導體裝置，其特徵為：具備：具有包括載置發光二極體元件的晶片銲墊和與晶片銲墊分離而設置的導線部的本體部的發光二極體用導線框或基板；載置在導線框或基板之本體部的晶片銲墊上的發光二極體元件；電性連接導線框或基板與發光二極體元件的導電部；和密封發光二極體元件與導電部的密封樹脂部；在發光二極體用導線框或基板的本體部的晶片銲墊以及導線部的兩方設有鍍銀層；在鍍銀層上設有作為用來反射來自發光二極體元件之光的反射層功能的鍍銦層。
本發明為一種半導體裝置，其特徵為：在本體部與鍍銀層之間，設有提高本體部和鍍銀層之接合性的基礎電鍍層。
本發明為一種半導體裝置，其特徵為：密封樹脂部是由矽樹脂所製成。
本發明為一種半導體裝置，其特徵為：更具備：圍繞發光二極體元件並且具有凹部的外側樹脂部，密封樹脂部是填充在該外側樹脂部的凹部內。
本發明為一種發光二極體用導線框或基板之製造方 法，在製造載置發光二極體元件之發光二極體用導線框或基板的發光二極體用導線框或基板之製造方法中，其特徵為：具備：準備具有載置發光二極體元件的晶片銲墊和與晶片銲墊分離而設置的導線部的本體部的製程；在本體部的晶片銲墊以及導線部的兩方形成鍍銀層的製程；和在鍍銀層上，形成作為反射層功能的鍍銦層的製程。
本發明為一種發光二極體用導線框或基板之製造方法，其特徵為：在形成鍍銀層的製程之前，設有在本體部上設置提高本體部和鍍銀層之接合性的基礎電鍍層的製程。
本發明為一種半導體裝置之製造方法，在半導體裝置之製造方法中，其特徵為：具備：利用申請專利範圍第25項所記載的發光二極體用導線框或基板之製造方法，來製作導線框或基板的製程；在導線框或基板之本體部的晶片銲墊上載置發光二極體元件的製程；利用導電部來連接發光二極體元件和導線框或基板的製程；和將發光二極體元件以及導電部利用密封樹脂加以樹脂密封的製程。
本發明為一種導線框或基板，在載置發光二極體元件之發光二極體用導線框或基板中，其特徵為：具備：具有載置發光二極體元件之載置面的本體部；和設置在本體部之載置面，作為用來反射來自發光二極體元件之光的反射層功能的反射用電鍍層；反射用電鍍層是由錫和銀的合金所製成。
本發明為一種導線框或基板，其特徵為：反射用金屬 層是包含錫10~50重量%，剩餘部具有以銀及不可避免雜質所構成的組成。
本發明為一種半導體裝置，其特徵為：具備：具有包括載置發光二極體元件之載置面的本體部的發光二極體用導線框或基板；載置在導線框或基板之本體部的載置面上的發光二極體元件；電性連接導線框或基板與發光二極體元件的導電部；和密封發光二極體元件與導電部的密封樹脂部；在發光二極體用導線框或基板的本體部的載置面，設有作為用來反射來自發光二極體元件之光的反射層功能的反射用電鍍層；反射用電鍍層是由錫和銀的合金所製成。
本發明為一種半導體裝置，其特徵為：反射用金屬層是包含錫10~50重量%，剩餘部具有由銀及不可避免雜質所構成的組成。
本發明為一種半導體裝置，其特徵為：密封樹脂部是由矽樹脂所製成。
本發明為一種半導體裝置，其特徵為：更具備：圍繞發光二極體元件並且具有凹部的外側樹脂部，密封樹脂部是填充在該外側樹脂部的凹部內。
本發明為一種發光二極體用導線框或基板之製造方法，在製造載置發光二極體元件之發光二極體用導線框或基板的發光二極體用導線框或基板之製造方法中，其特徵為：具備：準備具有載置發光二極體元件之載置面的本體部的製程；和在本體部的載置面側，形成作為反射層功能 的反射用電鍍層的製程；反射用電鍍層是由錫和銀的合金所製成。
本發明為一種發光二極體用導線框或基板之製造方法，其特徵為：反射用電鍍層是包含錫10~50重量%，剩餘部具有由銀及不可避免雜質所構成的組成。
本發明為一種半導體裝置之製造方法，在半導體裝置之製造方法中，其特徵為：具備：利用發光二極體用導線框或基板之製造方法來製作導線框或基板的製程；在導線框或基板之本體部的載置面上載置發光二極體元件的製程；利用導電部來連接發光二極體元件和導線框或基板的製程；和將發光二極體元件以及導電部利用密封樹脂加以樹脂密封的製程。
藉由本發明即可在反射用金屬層(反射用電鍍層)中，效率良好地反射來自發光二極體元件之光，並且反射用金屬層(反射用電鍍層)不會因空氣中的氧和硫化氫氣體等的腐蝕氣體而腐蝕，還能高度維持可視光範圍全區、或是紫外光~可視光範圍全區、或至少可視光範圍之一部分的反射特性。
10、10A、10B‧‧‧發光二極體用導線框或基板
11‧‧‧本體部
11a‧‧‧載置面
12、12A‧‧‧反射用金屬層(反射用電鍍層)
12B‧‧‧鍍銦層
13‧‧‧鍍銅層
13A、13B‧‧‧基礎電鍍層
14‧‧‧鍍銀層
19‧‧‧溝槽
20、20A、20B、40、40A、40B、40C、50、50A、50B、50C、60、60A、60B、60C、70、70A、70B、70C、80、80A、80B、80C、90、90A、90B、90C、100A、100B、110A、110B‧‧‧半導體裝置
21‧‧‧發光二極體元件
21a‧‧‧端子部
22‧‧‧接合線(導電部)
23‧‧‧外側樹脂部
23a‧‧‧凹部
24‧‧‧密封樹脂部
25、91‧‧‧第一部分(晶片銲墊)
26、92‧‧‧第二部分(導線部)
27‧‧‧第一外導線部
28‧‧‧第二外導線部
30、31‧‧‧電鍍用光阻劑層
30a‧‧‧開口部
32、33‧‧‧蝕刻用光阻劑層
41a、41b、73a、73b‧‧‧錫球(導電部)
51、61、71、91‧‧‧第一部分(晶片銲墊)
52、62、72、92‧‧‧第二部分(端子部)
53‧‧‧第一外部端子
54‧‧‧第二外部端子
63、93‧‧‧第三部分
64‧‧‧第一外導線部
65‧‧‧第二外導線部
74‧‧‧非導電性基板
75‧‧‧通孔
76‧‧‧導電性物質
77‧‧‧第一外部端子
78‧‧‧第二外部端子
第1圖是表示藉由本發明之第1實施形態的導線框或基板的剖面圖。
第2圖是表示藉由本發明之第1實施形態的導線框或基板之變形例的剖面圖。
第3圖是表示藉由本發明之第1實施形態的半導體裝置的剖面圖。
第4圖是表示藉由本發明之第1實施形態的導線框之製造方法的圖。
第5圖是表示藉由本發明之第1實施形態的半導體裝置之製造方法的圖。
第6圖是表示藉由本發明之第1實施形態的半導體裝置之一變形例的剖面圖。
第7圖是表示藉由本發明之第1實施形態的半導體裝置之一變形例的剖面圖。
第8圖是表示藉由本發明之第1實施形態的半導體裝置之一變形例的剖面圖。
第9圖是表示藉由本發明之第1實施形態的半導體裝置之一變形例的剖面圖。
第10圖是表示藉由本發明之第1實施形態的半導體裝置之一變形例的剖面圖。
第11圖是表示藉由本發明之第1實施形態的半導體裝置之一變形例的剖面圖。
第12圖是表示實施例1-A中，反射率之變化的座標圖。
第13圖是表示比較例1-A(比較例3-A)中，反射率之變化的座標圖。
第14圖是表示藉由本發明之第2實施形態的導線框或基板的剖面圖。
第15圖是表示藉由本發明之第2實施形態的導線框或基板之變形例的剖面圖。
第16圖是Ag-Sn合金的相圖。
第17圖是表示藉由本發明之第2實施形態的半導體裝置的剖面圖(第18圖之A-A線剖面圖)。
第18圖是表示藉由本發明之第2實施形態的半導體裝置的俯視圖。
第19圖是表示藉由本發明之第2實施形態的導線框之製造方法的圖。
第20圖是表示藉由本發明之第2實施形態的半導體裝置之製造方法的圖。
第21圖是表示藉由本發明之第2實施形態的半導體裝置之一變形例的剖面圖。
第22圖是表示藉由本發明之第2實施形態的半導體裝置之一變形例的剖面圖。
第23圖是表示藉由本發明之第2實施形態的半導體裝置之一變形例的剖面圖。
第24圖是表示藉由本發明之第2實施形態的半導體裝置之一變形例的剖面圖。
第25圖是表示藉由本發明之第2實施形態的半導體裝置之一變形例的剖面圖。
第26圖是表示藉由本發明之第2實施形態的半導體裝置之一變形例的剖面圖。
第27圖是表示藉由本發明之第2實施形態的半導體 裝置之一變形例的剖面圖。
第28圖是表示藉由本發明之第2實施形態的半導體裝置之一變形例的剖面圖。
第29圖是表示在本發明之第2實施形態中，進行耐蝕試驗之際的各基板之變化的圖。
第30圖是表示藉由本發明之第3實施形態的導線框或基板的剖面圖。
第31圖是表示藉由本發明之第3實施形態的導線框或基板之變形例的剖面圖。
第32圖是表示藉由本發明之第3實施形態的半導體裝置的剖面圖(第33圖之B-B線剖面圖)。
第33圖是表示藉由本發明之第3實施形態的半導體裝置的剖面圖。
第34圖是表示藉由本發明之第3實施形態的導線框之製造方法的圖。
第35圖是表示藉由本發明之第3實施形態的半導體裝置之製造方法的圖。
第36圖是表示藉由本發明之第3實施形態的半導體裝置之一變形例的剖面圖。
第37圖是表示藉由本發明之第3實施形態的半導體裝置之一變形例的剖面圖。
第38圖是表示藉由本發明之第3實施形態的半導體裝置之一變形例的剖面圖。
第39圖是表示藉由本發明之第3實施形態的半導體 裝置之一變形例的剖面圖。
第40圖是表示藉由本發明之第3實施形態的半導體裝置之一變形例的剖面圖。
第41圖是表示藉由本發明之第3實施形態的半導體裝置之一變形例的剖面圖。
第42圖是表示藉由本發明之第3實施形態的半導體裝置之一變形例的剖面圖。
第43圖是表示藉由本發明之第3實施形態的半導體裝置之一變形例的剖面圖。
第44圖是表示在本發明之第3實施形態中，進行耐蝕試驗之際的各基板之變化的圖。
第45圖是表示實施例3-A中，反射率之變化的座標圖。
第46圖是表示實施例3-B中，反射率之變化的座標圖。
第47圖是表示藉由本發明之第4實施形態的導線框或基板的剖面圖。
第48圖是表示藉由本發明之第4實施形態的導線框或基板之變形例的剖面圖。
第49圖是表示藉由本發明之第4實施形態的半導體裝置的剖面圖(第50圖之C-C線剖面圖)。
第50圖是表示藉由本發明之第4實施形態的半導體裝置的俯視圖。
第51圖是表示藉由本發明之第4實施形態的導線框 之製造方法的圖。
第52圖是表示藉由本發明之第4實施形態的半導體裝置之製造方法的圖。
第53圖是表示藉由本發明之第4實施形態的導線框之作用的圖。
第54圖是表示藉由本發明之第4實施形態的半導體裝置之一變形例的剖面圖。
第55圖是表示藉由本發明之第4實施形態的半導體裝置之一變形例的剖面圖。
第56圖是表示藉由本發明之第4實施形態的半導體裝置之一變形例的剖面圖。
第57圖是表示藉由本發明之第4實施形態的半導體裝置之一變形例的剖面圖。
第58圖是表示藉由本發明之第4實施形態的半導體裝置之一變形例的剖面圖。
第59圖是表示藉由本發明之第4實施形態的半導體裝置之一變形例的剖面圖。
第60圖是在實施例4-A與比較例4-A之間，比較反射率之變化的座標圖。
(第1實施形態)
針對本發明之第1實施形態，參照第1圖至第13圖做說明。
發光二極體用導線框或基板之構成
首先，根據第1圖及第2圖，針對發光二極體用導線框或基板之概略做說明。再者，在第1圖及第2圖中，為了說明發光二極體用導線框或基板之層構成，權宜上，以矩形形狀來表示發光二極體用導線框或基板的斷面。
如第1圖所示，藉由本實施形態的發光二極體用導線框或基板10(以下亦稱之為導線框10或基板10)，是應用於用來載置發光二極體元件21(後述)，具備：具有載置發光二極體元件21之載置面11a的本體部11；和設置在本體部11之載置面11a的反射用金屬層12。
當中本體部11是由金屬板所製成。作為構成本體部11的金屬板之材料，例如：可列舉銅、銅合金、42合金(Ni41%之Fe合金)等。雖然該本體部11的厚度是根據半導體裝置的構成，但在導線框10的情形下以0.05mm~0.5mm、在基板10的情形下以0.005mm~0.03mm為佳。
反射用金屬層12，是作為用來反射來自發光二極體元件21之光的反射層功能，位於發光二極體用導線框或基板10的最表面側。該反射用金屬層12是由白金(Pt)和銀(Ag)的合金，或金(Au)和銀(Ag)的合金所製成，可視光之反射率高，且具有對氧及硫化氫氣體的高耐腐蝕性。
反射用金屬層12是由白金(Pt)和銀(Ag)的合金 所製成的情形下，該合金是包含白金10~40重量%，剩餘部具有由銀和不可避免雜質所構成的組成為佳，尤其包含白金20%重量，剩餘部具有由銀及不可避免雜質所構成的組成更佳。
另一方面，反射用金屬層12是由金(Au)和銀(Ag)的合金所製成的情形下，該合金是包含金5~50重量%，剩餘部具有由銀和不可避免雜質所構成的組成為佳，尤其包含金20%重量，剩餘部具有由銀及不可避免雜質所構成的組成更佳。
反射用金屬層12是其厚度形成極薄，具體而言是0.005μm~0.2μm為佳。
又，在本體部11和反射用金屬層12之間，是從本體部11側依序層積有鍍銅層13及鍍銀層14。
當中鍍銅層13，是供鍍銀層14作為基礎層使用，具有提高與鍍銀層14和本體部11之接合性的功能。該鍍銅層13的厚度是0.005μm~0.1μm為佳。
又，鍍銀層14，是供反射用金屬層12作為基礎層使用，具有提高與鍍銅層13和反射用金屬層12之接合性的功能。再者，鍍銀層14的厚度是比反射用金屬層12更厚，例如1μm~5μm為佳。
鍍銀層14亦可以由無光澤鍍銀或光澤鍍銀之任一所製成。如上所述，反射用金屬層12的厚度極薄，就能表現出鍍銀層14的外型。例如：鍍銀層14由無光澤電鍍所製成之情形下，反射用金屬層12的表面也能形成無光 澤，鍍銀層14由光澤電鍍所形成之情形下，反射用金屬層12的表面也能帶有光澤。
再者，如第2圖(a)所示，也可為不設鍍銅層13的構成。此情形下，發光二極體用導線框或基板10，是具有：本體部11；設置在本體部11之載置面11a的鍍銀層14；和設置在鍍銀層14上的反射用金屬層12。
又，如第2圖(b)所示，也可為不設鍍銀層14的構成。此情形下，發光二極體用導線框或基板10，是具有：本體部11；設置在本體部11之載置面11a的鍍銅層13；和設置在鍍銅層13上的反射用金屬層12。
再又，如第2圖(c)所示，也可為不設鍍銅層13以及鍍銀層14的構成。此情形下，發光二極體用導線框或基板10，是具有：本體部11；和直接設置在本體部11之載置面11a的反射用金屬層12。
半導體裝置之構成
接著，根據第3圖，針對使用第1圖所示的發光二極體用導線框或基板的半導體裝置之第1實施形態做說明。第3圖是表示藉由本發明之第1實施形態的半導體裝置(SON型)的剖面圖。
如第3圖所示，半導體裝置20是具備：發光二極體用導線框10；載置在導線框10之本體部11的載置面11a上的發光二極體元件21；和電性連接導線框10和發光二極體元件21的接合線(導電部)22。
又，如包圍發光二極體元件21地設置具有凹部23a的外側樹脂部23。該外側樹脂部23是與導線框10一體化。進而，發光二極體元件21和接合線22，是利用透光性的密封樹脂部24而密封。密封樹脂部24是填充在外側樹脂部23的凹部23a內。
以下，針對構成此類的半導體裝置20之各構成構件，依序做說明。
導線框10是具有：具有載置面11a的本體部11；設置在本體部11上的鍍銅層13；設置在鍍銅層13上的鍍銀層14；設置在鍍銀層14上，作為用來反射來自發光二極體元件21之光的反射層功能的反射用金屬層12。在導線框10的表面(上面)，形成有為了提高與導線框10和外側樹脂部23的密著性的溝槽19。針對該導線框10的層構成，因為採用第1圖而與已經說明的構成相同，所以在此省略詳細的說明。再者，作為導線框10的層構成，也可使用第2圖(a)-(c)所示者。
在本實施形態中，導線框10的本體部11是具有：發光二極體元件21側的第一部分25(晶片銲墊)；和與第一部分25分離的第二部分26(導線部)。在該些第一部分25與第二部分26之間，填充外側樹脂部23，第一部分25與第二部分26就會互相地電性絕緣。又，在第一部分25的底面形成有第一外導線部27，在第二部分26的底面形成有第二外導線部28。第一外導線部27與第二外導線部28，是分別從外側樹脂部23露出到外邊。
發光二極體元件21，係作為發光層例如藉由適當選擇由GaP、GaAs、GaAlAs、GaAsP、AlInGaP或InGaN等之化合物半導體單結晶所形成的材料，就能選擇從紫外光涵蓋到紅外光的發光波長。作為此類的發光二極體元件21，可使用以往一般所採用的元件。
又，發光二極體元件21，係利用銲錫或晶粒接合膏(die bonding paste)，在外側樹脂部23的凹部23a內而固定在本體部11的載置面11a上(緊密於反射用金屬層12上)。再者，利用晶粒接合膏的情形下，可選擇由具有耐光性的環氧樹脂、矽膠樹脂所製成的晶粒接合膏。
接合線22是例如由金等之導電性良好的材料所製成，其一端是連接在發光二極體元件21的端子部21a，並且其另一端是連接在導線框10之本體部11的第二部分26表面上。
外側樹脂部23，是例如在導線框10上將熱可塑性樹脂或熱硬化性樹脂加以射出成型或移轉成型，藉此所形成的。外側樹脂部23的形狀，可藉由使用於射出成型或移轉成型之模具的設計，來實現各種形狀。例如外側樹脂部23的整體形狀可為矩形體、圓筒形以及錐形等的形狀。凹部23a的底面可為圓形、橢圓形或多角形等。凹部23a之側壁的斷面形狀，如第3圖可以由直線所構成，或者也可以由曲線所構成。
有關使用於外側樹脂部23的熱可塑性樹脂或熱硬化性樹脂，特別希望能選擇耐熱性、耐候性以及機械性強度 優的。作為熱可塑性樹脂的種類可使用：聚醯胺、聚鄰苯二甲醯胺、聚二苯硫化物、液晶聚合物、聚環氧乙烷、聚對苯二甲酸二丁酯、聚醚酰亞胺等，熱硬化性樹脂的種類可使用：矽系樹脂、環氧系樹脂、以及聚氨脂等。更又，在該些樹脂中作為光反射劑而添加二氧化鈦、二氧化鋯、鈦酸鉀、氮化鋁、以及氮化硼之中的任一種，藉此在凹部23a的底面(第一部分25與第二部分26之間)以及側面，使得來自發光二極體元件21之光的反射率增大，且可使得半導體裝置20整體的光輸出效率增大。
作為密封樹脂部24，為了提昇光的輸出效率，希望選擇在半導體裝置20的發光波長中，可提高光透射率，還有折射率高的材料。因而，作為滿足耐熱性、耐候性、以及機械性強度高之特性的樹脂，可選擇環氧樹脂和矽樹脂。尤其在作為發光二極體元件21而使用高亮度發光二極體的情形下，為了使密封樹脂部24成為強光，密封樹脂部24以具有高耐候性的矽樹脂所形成為佳。
發光二極體用導線框之製造方法
接著，針對應用於第3圖所示的半導體裝置20的發光二極體用導線框10之製造方法，根據第4圖(a)-(g)做說明。
首先，如第4圖(a)所示，準備由金屬基板所製成的本體部11。
作為該本體部11如上述所可使用由銅、銅合金、42 合金(Ni41%之Fe合金)等所製成的金屬基板。再者，本體部11是使用對該兩面施以進行脫脂等之洗淨處理者為佳。
接著，將感光性光阻劑塗佈在本體部11的表裏加以乾燥，將此經過所要的光罩而曝光之後，加以顯像而形成蝕刻用光阻劑層32、33(第4(b)圖)。再者，作為感光性光阻劑，可使用以往公知的。
接著，以蝕刻用光阻劑層32、33作為耐腐蝕膜，以腐蝕液對本體部11施行蝕刻(第4圖(c))。腐蝕液可配合所使用的本體部11之材質做適當選擇，例如：作為本體部11而使用銅的情形下，通常是使用三氯化鐵溶液，從本體部11的兩面利用噴塗式蝕刻(Spray Etching)而進行。
接著，剝離蝕刻用光阻劑層32、33而予去除。如此一來，就可得到具有第一部分25和與第一部分25分離的第二部分26的本體部11(第4(d)圖)。又，此時，利用半蝕刻(Half Etching)在本體部11的表面(上面)形成有溝槽19。
接著，在本體部11的表面及裏面分別設置具有所要之圖案的電鍍用光阻劑層30、31(第4圖(e))。當中表面側的電鍍用光阻劑層30，是在相當於反射用金屬層12之形成部位之處形成有開口部30a，本體部11的載置面11a會露出該開口部30a。另一方面，裏面側的電鍍用光阻劑層31，是覆蓋本體部11的裏面全體。
接著，對覆蓋在電鍍用光阻劑層30、31的本體部11之表面側施行電解電鍍。藉此使金屬(銅)析出於本體部11上，而在本體部11上形成鍍銅層13。此情形下，作為形成鍍銅層13的電解電鍍用電鍍液，可使用以氰化銅以及氰化鉀為主成份的鍍銅液。
接著，與此相同，利用電解電鍍使金屬(銀)析出於鍍銅層13上，而形成鍍銀層14。此情形下，作為形成鍍銀層14的電解電鍍用電鍍液，可使用以氰化銀以及氰化鉀為主成份的鍍銀液。
進而使金屬析出於鍍銀層14上，而形成反射用金屬層12(第4圖(f))。
如上所述，反射用金屬層12，是由白金(Pt)和銀(Ag)的合金或金(Au)和銀(Ag)的合金所製成。在此，反射用金屬層12是由白金和銀的合金所製成的情形下，反射用金屬層12就能利用合金的濺鍍、離子鍍或蒸鍍等來形成。另一方面，反射用金屬層12是由金和銀的合金所製成的情形下，反射用金屬層12就能利用電解電鍍來形成。此情形下，作為電解電鍍用電鍍液，可使用以氰化銀、氰化金以及氰化鉀為主成份的鍍銀液。
接著，剝離電鍍用光阻劑層30、31，藉此就能得到應用於第3圖所示的半導體裝置20的導線框10(第4圖(g))。
再者，在第4圖(a)-(g)中，藉由施行蝕刻使本體部11成為既定形狀之後(第4圖(a)-(d))，在本 體部11上形成鍍銅層13、鍍銀層14以及反射用金屬層12(第4圖(e)-(g))。但並不限於此，亦可先在本體部11上形成鍍銅層13、鍍銀層14以及反射用金屬層12，然後利用蝕刻將本體部11加工至既定的形狀。
半導體裝置之製造方法
接著，針對第3圖所示的半導體裝置20之製造方法，根據第5圖(a)-(e)做說明。
先藉由上述的製程(第4圖(a)-(g))來製作具備：具有載置面11a的本體部11；和作為用來反射來自發光二極體元件21之光的反射層功能的反射用金屬層12的導線框10(第5圖(a))。
接著，對該導線框10而將熱可塑性樹脂或熱硬化性樹脂加以射出成型或移轉成型，藉此來形成外側樹脂部23(第5圖(b))。藉此，外側樹脂部23和導線框10是形成一體。又此時，藉此適當設計使用於射出成型或移轉成型的模具，在外側樹脂部23形成凹部23a，並且在該凹部23a底面，使反射用金屬層12露出到外邊。
接著，在導線框10之本體部11的載置面11a上，搭載發光二極體元件21。此情形下，使用銲錫或晶粒接合膏，而將發光二極體元件21載置在本體部11的載置面11a上(反射用金屬層12上)加以固定(晶粒接合製程)(第5圖(c))。
接著，將發光二極體元件21的端子部21a和本體部 11的第二部分26表面，利用接合線22互相地電性連接(打線接合製程)(第5圖(d))。
然後，在外側樹脂部23的凹部23a內填充密封樹脂部24，利用密封樹脂部24來密封發光二極體元件21和接合線22，藉此就能得到第3圖所示的半導體裝置20(第5圖(e))。
此情形下，亦可事先在導線框10上搭載複數個發光二極體元件21，分別將各發光二極體元件21間的外側樹脂部23加以切割，藉此來製作各半導體裝置20(參考後述之第2實施形態至第4實施形態)。
本實施形態之作用效果
接著，針對藉由本實施形態之作用效果做說明。在藉由本實施形態之半導體裝置20中，如上所述，在本體部11的載置面11a設有作為反射層功能的反射用金屬層12。該反射用金屬層12，是由白金和銀的合金或金和銀的合金所製成。藉此得到如下之作用效果。
亦即，製造半導體裝置20之後，且經過一定時間之後，例如具有從外側樹脂部23和密封樹脂部24之間，使空氣中的氧和硫化氫氣體等的腐蝕性氣體滲透到半導體裝置20的情形。藉由本實施形態，在本體部11的載置面11a設置作為反射層功能的反射用金屬層12，且該反射用金屬層12是由白金和銀的合金或金和銀的合金所製成。藉此，即使在腐蝕性氣體滲透到半導體裝置20內部的情 形下，反射層(反射用金屬層12)產生變色或腐蝕的情形還是很少，其反射率不會下降。另一方面，作為比較例，反射層僅為以鍍銀層所製成的情形下，在腐蝕性氣體滲透時，就有可能會在反射層產生變色和腐蝕。
再者藉由本實施形態，因反射層是由反射用金屬層12所形成，具有高反射特性，故能效率良好地反射來自發光二極體元件21的光。
再者藉由本實施形態，反射用金屬層12，如上所述，是由極薄(0.005μm~0.2μm)的膜所形成。因而，在晶粒接合時或打線接合，反射用金屬層12會因這時所施加的能量被部分地破壞。因而，就可得到大致上與直接在鍍銀上進行晶粒接合或打線接合的情形同等的接合強度。
又藉由本實施形態，極薄地形成反射用金屬層12，藉此即使使用比較高價的白金或金的情形下，成本的上昇幅度還是很少。再者，反射用金屬層12是由白金和銀的合金或金和銀的合金所製成，藉此與作為反射用金屬層12的材料只使用白金或金的情形相比，可抑制製造成本。
變形例
以下，針對藉由本實施形態之半導體裝置的各變形例，參照第6圖至第11圖做說明。在第6圖至第11圖中，在與第3圖所示的實施形態相同的部分附上相同的符號，詳細的說明予以省略。
再者，在第6圖至第11圖所示的各變形例中，與第3圖所示的實施形態相同，反射用金屬層12是由白金和銀的合金或金和銀的合金所製成。
第6圖是表示藉由本實施形態之半導體裝置之一變形例(SON型)的剖面圖。第6圖所示的實施形態是作為導電部使用錫球41a、41b之點有所不同，其他構成大致與上述之第3圖所示的實施形態相同。
在第6圖所示的半導體裝置40中，在導線框10之本體部11的載置面11a上，載置有發光二極體元件21。此情形下，發光二極體元件21，是橫跨於本體部11之第一部分25(晶片銲墊)和第二部分26(導線部)而載置。
又發光二極體元件21取代接合線22，利用錫球(導電部)41a、41b而連接在導線框10的反射用金屬層12(倒裝晶片方式)。再者如第6圖所示，錫球41a、41b之中，一方的錫球41a是連接在第一部分25，另一方的錫球41b是連接在第二部分26。
再者，取代錫球41a、41b，也可使用由金凸塊所製成的導電部。
第7圖是表示藉由本實施形態之半導體裝置之一變形例(LGA型)的剖面圖。第7圖所示的實施形態是基板10的構成等與第3圖所示的實施形態相異。
在第7圖所示的半導體裝置50中，基板10具有：設有載置發光二極體元件21之載置面11a的本體部11；和設置在本體部11的載置面11a，作為用來反射來自發光 二極體元件21之光的反射層功能的反射用金屬層12。
當中本體部11是具有：載置發光二極體元件21的第一部分(晶片銲墊)51；和與第一部分51分離的第二部分(端子部)52。在該些第一部分51與第二部分52之間，填充密封樹脂部24，第一部分51與第二部分52就會互相地電性絕緣。又，在第一部分51的底面形成有第一外部端子53，在第二部分52的底面形成有第二外部端子54。第一外部端子53與第二外部端子54，是分別從密封樹脂部24露出到外邊。
再者在第7圖中，本體部11也可以是由層積一個電鍍層或複數個電鍍層的構成所形成。
此情形下，發光二極體元件21，是在第一部分51而載置在本體部11的載置面11a上。又基板10的第二部分52和發光二極體元件21，是利用接合線(導電部)22而電性連接。亦即接合線22的一端是連接在發光二極體元件21的端子部21a，接合線22的另一端是連接在第二部分52的表面上。
另一方面，透光性的密封樹脂部24，是密封基板10的上側部分、發光二極體元件21、以及接合線22。
再者在第7圖中雖未設置外側樹脂部23，但並不限於此，與第3圖相同地，也可以包圍發光二極體元件21地設置外側樹脂部23。
第8圖是表示藉由本實施形態之半導體裝置之一變形例(PLCC型)的剖面圖。第8圖所示的實施形態是導線 框10的構成與第3圖所示的實施形態相異。
在第8圖所示的半導體裝置60中，導線框10具有：設有載置發光二極體元件21之載置面11a的本體部11；和設置在本體部11的載置面11a，作為用來反射來自發光二極體元件21之光的反射層功能的反射用金屬層12。
當中本體部11是具有：載置發光二極體元件21的第一部分(晶片銲墊)61；和與第一部分61分離的第二部分(端子部)62以及第三部分(端子部)63。在該些第一部分61與第二部分62之間、以及第一部分61與第三部分63之間，分別填充外側樹脂部23。藉此，第一部分61與第二部分62就會互相地電性絕緣，且第一部分61與第三部分63就會互相地電性絕緣。
又第二部分62以及第三部分63，是分別彎曲成斷面略J字狀。再者在第二部分62的端部形成有第一外導線部64，在第三部分63的端部形成有第二外導線部65。該些第一外導線部64與第二外導線部65，是分別從外側樹脂部23露出到外邊。
此情形下，發光二極體元件21，是在第一部分61而載置在本體部11的載置面11a上。又發光二極體元件21，是在導線框10的本體部11的第二部分62以及第三部分63，分別經由接合線(導電部)22而電性連接。
第9圖是表示藉由本實施形態之半導體裝置之一變形例(基板型)的剖面圖。第9圖所示的實施形態是基板10配置在非導電性基板74上之點等與第3圖所示的實施 形態相異。
在第9圖所示的半導體裝置70中，基板10具有：設有載置發光二極體元件21之載置面11a的本體部11；和設置在本體部11的載置面11a，作為用來反射來自發光二極體元件21之光的反射層功能的反射用金屬層12。
當中本體部11是具有：第一部分71；和與該第一部分71分離的第二部分72。在該些第一部分71與第二部分72之間，填充密封樹脂部24，第一部分71與第二部分72就會互相地電性絕緣。此情形下，發光二極體元件21，是橫跨在第一部分71與第二部分72而載置。
又發光二極體元件21取代接合線22，利用錫球(導電部)73a、73b而連接在導線框10的反射用金屬層12(倒裝晶片方式)。再者如第9圖所示，錫球73a、73b之中，錫球73a是連接在第一部分71，錫球73b是連接在第二部分72。
再者，取代錫球73a、73b，也可使用由金凸塊所製成的導電部。
可是在第9圖中，基板10是配置在非導電性基板74上。非導電性基板74可為有機基板或無機基板。作為有機基板可列舉例如：聚醚(PES)、聚萘二甲酸乙二醇酯(PEN)、聚醯胺、聚對苯二甲酸丁二醇酯、聚對苯二甲酸乙二醇酯、聚二苯硫化物、聚醚醚酮、液晶聚合物、含氟樹脂、聚碳酸酯、聚原冰片烯系樹脂、聚碸、聚芳基酸酯、聚醯胺亞胺、聚醚酰亞胺、或熱可塑性聚醯亞胺等所 製成的有機基板、或該些的複合基板。又，作為無機基板可列舉例如：玻璃基板、矽基板、陶瓷基板等。
在非導電性基板74是形成有複數個通孔75。又在各通孔75內分別填充導電性物質76。而且本體部11的第一部分71及第二部分72，是分別經由各通孔75內的導電性物質76，而電性連接在第一外部端子77以及第二外部端子78。再者，作為導電性物質76可列舉：利用電鍍形成在通孔75內之銅等的導電性金屬，或是含有銅粒子、銀粒子等之導電性粒子的導電性膏等。
再者在第9圖中雖未設置外側樹脂部23，但並不限於此，與第3圖所示的實施形態相同地，也可以包圍發光二極體元件21地設置外側樹脂部23。
第10圖是表示藉由本實施形態之半導體裝置之一變形例(模組型)的剖面圖。第10圖所示的實施形態是在一個非導電性基板74上配置複數個基板10之點有所不同，其他構成大致與上述之第9圖所示的實施形態相同。
在第10圖所示的半導體裝置80中，在一個非導電性基板74上配置有複數個基板10。各基板10具有：設有載置發光二極體元件21之載置面11a的本體部11；和設置在本體部11的載置面11a，作為用來反射來自發光二極體元件21之光的反射層功能的反射用金屬層12。
除此之外，在第10圖中，在與第9圖所示的實施形態相同的部分附上相同的符號，詳細的說明予以省略。
第11圖是表示藉由本實施形態之半導體裝置之一變 形例(SON型)的剖面圖。第11圖所示的實施形態，是在本體部11的第一部分(晶片銲墊)91的周圍，設有兩個導線部(第二部分92及第三部分93)之點有所不同，其他構成大致與上述之第3圖所示的實施形態相同。
亦即在第11圖所示的半導體裝置90中，本體部11是具有：載置發光二極體元件21的第一部分(晶片銲墊)91；和在第一部分(晶片銲墊)91的周圍，設置在以夾持第一部分91而互相地面對面的位置的一對導線部(第二部分92及第三部分93)。
在第11圖中，發光二極體元件21具有一對端子部21a，該一對端子部21a，是分別經由接合線22而電性連接在第二部分92及第三部分93。
即使在藉由以上說明的本實施形態的各變形例的半導體裝置40、50、60、70、80、90(第6圖至第11圖)中，也可得到大致與第3圖所示的半導體裝置20相同的作用效果。
[實施例]
接著，針對藉由本實施形態之發光二極體用導線框或基板之具體實施例做說明。
製作以下所示的三種基板(實施例1-A、實施例1-B、比較例1-A)。
(實施例1-A)
在以銅板所製成的本體部11上形成鍍銅層13(厚度0.05μm)，且在該鍍銅層13上施予鍍銀層14(厚度3μm)。接著，在鍍銀層14上電鍍形成以金(Au)和銀(Ag)的合金所製成的反射用金屬層12(厚度0.1μm)，藉此來製作基板10(實施例1-A)。此情形下，反射用金屬層12是包含金50重量%，且剩餘部是具有以銀及不可避免雜質所構成的組成。
(實施例1-B)
反射用金屬層12是包含金30重量%，且剩餘部是具有以銀及不可避免雜質所構成的組成，以外與實施例1-A相同而來製作基板10(實施例1-B)。
(比較例1-A)
在由銅板所製成的本體部上形成鍍銅層(厚度0.05μm)，且在該鍍銅層上形成鍍銀層，藉此來製作基板(比較例1-A)。
<初期反射率>
測定該三種基板(實施例1-A、實施例1-B、比較例1-A)之表面的反射率(初期反射率)。再者，反射率的測定，是採用島津製作所製的分光光度計，MPC-2200、UV-2550。
<溶液試驗後之反射率>
為了調查上述三種基板(實施例1-A、實施例1-B、比較例1-A)的耐硫化性，對各基板進行溶液試驗。具體是將各基板在0.25%硫化銨水溶液(R.T)中浸漬5分鐘。然後，利用與上述初期反射率之情形相同的方法來測定反射率(溶液試驗後的反射率)。
<氣體試驗後之反射率>
為了調查上述三種基板(實施例1-A、實施例1-B、比較例1-A)的耐硫化性，對各基板進行氣體試驗。具體是將各基板在包含3ppm的H2S、溫度40℃、濕度80%Rh的氣體中曝光一個小時。然後，利用與上述初期反射率之情形相同的方法來測定反射率(氣體試驗後的反射率)。
將該結果標示於第12圖及第13圖。第12圖及第13圖是分別針對實施例1-A(金50重量%)以及比較例1-A(銀)，來表示初期反射率、溶液試驗後之反射率、以及氣體試驗後之反射率之座標圖。
該結果得知實施例1-A(金50重量%)的基板，是溶液試驗後的反射率以及氣體試驗後的反射率之任一方，在紫外光、可視光範圍全體，自初期反射率起的下降變小，反射層用金屬層12因硫化氫氣體等的腐蝕性氣體而予腐蝕的可能小性。
實施例1-B(金30重量%)的基板，在可視光範圍全體，具有與銀(比較例1-A)等高的初期反射率，溶液試 驗後之反射率以及氣體試驗後之反射率的兩方，雖然也是反射率自初期反射率起略為下降，但在長波長範圍的下降是些微，且在藍色範圍(例如波長460nm)的反射率之值，是維持在與上述實施形態1-A(金50重量%)的情形相等。
比較例1-A(銀)的基板，在可視光範圍全區，溶液試驗後之反射率以及氣體試驗後之反射率都是從初期反射率之下降大，尤其藍色範圍(例如波長460nm)的反射率之值，也比上述實施例1-A(金50重量%)和實施例1-B(金30重量%)的情形更低。因而，鍍銀層可稱得上具有因硫化氫氣體等之腐蝕性氣體而予腐蝕之虞。
<打線接合(W/B)之連續性>
調查在上述三種基板(實施例1-A、實施例1-B、比較例1-A)的表面，是否可連續地進行打線接合。具體上是使用打線接合試驗裝置(Panasonic Factory Solutions Co.,Ltd製、HW27U-HF)，對基板連續性地進行二十次打線接合，來調查此時的接合線是否斷線。
<打線接合(W/B)強度>
針對在上述三種基板(實施例1-A、實施例1-B、比較例1-A)的表面進行打線接合之情形的打線接合強度做調查。具體上是使用拉伸試驗機(DAGE公司製黏結強度試驗機4000(Bond testers))，以0.2mm/sec來拉伸接 合線時，測定接合線斷線的荷重。
<銲錫濕潤性>
針對上述三種基板(實施例1-A、實施例1-B、比較例1-A)的濕潤性做調查。具體上是使用Solde checker(RHESCA公司製、SAT-5200)，利用弧面狀沾錫法(meniscograph method)來測定基板的銲錫濕潤性。此時，以銲錫溫度：240℃、浸漬時間10sec、浸漬深度：2mm、速度：2mm/sec為條件。再者，所謂弧面狀沾錫法是測定將試驗片(基板)浸漬在溶解的銲錫中，且使銲錫不濕潤地反彈於試驗片的力，於濕潤之後朝向拉伸試驗片之力改變的時間，進行銲錫浸漬性的評估。此情形下，測定銲錫於試驗片濕潤之濕潤力的向量改變之前的時間「零點交叉時間(zero-cross time)」。
此結果，上述三種基板(實施例1-A、實施例1-B、比較例1-A)的任一個之打線接合(W/B)的連續性、打線接合(W/B)強度、以及銲錫濕潤性全變優。整理以上的結果標示於表1。
(第2實施形態)
接著，針對本發明之第2實施形態，參照第14圖至第29圖做說明。第14圖至第29圖所示的第2實施形態，係設置在本體部11的載置面11a上的各層之構成有所不同，其他構成大致與上述之第1實施形態相同。在第14圖至第29圖中，在與上述之第1實施形態相同的部分附上相同的符號，詳細的說明予以省略。
發光二極體用導線框或基板之構成
首先，根據第14圖及第16圖，針對發光二極體用導線框或基板之概略做說明。再者，在第14圖及第15圖中，為了說明發光二極體用導線框或基板之層構成，權宜上，以矩形形狀來表示發光二極體用導線框或基板的斷面。
如第14圖所示，藉由本實施形態的發光二極體用導 線框或基板10A(以下亦稱之為導線框10A或基板10A)，是具備：具有載置發光二極體元件21之載置面11a的本體部11；和設置在本體部11之載置面11a的反射用電鍍層12A。
當中本體部11是由金屬板所製成。作為構成本體部11的金屬板之材料，例如：可列舉銅、銅合金、42合金(Ni 41%之Fe合金)等。雖然該本體部11的厚度是根據半導體裝置的構成，但在導線框10A的情形下以0.05mm~0.5mm、在基板10A的情形下以0.005mm~0.03mm為佳。
反射用電鍍層12A，是作為用來反射來自發光二極體元件21之光的反射層功能，位於發光二極體用導線框或基板10A的最表面側。此情形下，該反射用電鍍層12A是由錫(Sn)和銀(Ag)的合金，可視光之反射率高，且具有對氧及硫化氫氣體的高耐腐蝕性。
反射用電鍍層12A是包含錫10~50重量%，剩餘部具有以銀和不可避免雜質所構成的組成為佳，尤其包含錫10~25%重量，剩餘部具有以銀及不可避免雜質所構成的組成更佳。
第16圖是表示Ag-Sn合金之相圖(出典：長崎誠三、平林真編著、「二元合金狀態圖集」，AGNE Gijutsu Center刊物)。一般在製造半導體裝置之際的接合製程和晶粒接合製程中，發光二極體用導線框或基板10A，例如具有加熱到400℃左右的情形。因此，構成反射用電鍍層 12A之錫的比率高於25重量%，發光二極體用導線框或基板10A被加熱之際，因反射用電鍍層12A產生再結晶化，故其性能易改變。又，若錫的比率低於10重量%，由於錫的比率變少，因此反射用電鍍層12A有可能會因空氣中的氧和硫化氫氣體等的腐蝕性氣體而變得易被腐蝕。
再者，若構成反射用電鍍層12A之錫的比率高於70重量%，由於反射用電鍍層12A的熔點下降(參照第16圖)，發光二極體用導線框或基板10A，例如被加熱到400℃左右之際，反射用電鍍層12A有熔融之虞。又，構成反射用電鍍層12A之錫的比率高於50重量%的情形下，反射用電鍍層12A的反射特性和接合性有下降之虞。
再者，藉由製造半導體裝置之方法，發光二極體用導線框或基板10A，亦也有未必會被加熱到高溫(例如400℃左右)的情形。此情形下，反射用電鍍層12A就沒有因熱之作用而產生再結晶化，或熔融之虞。因而，構成反射用電鍍層12A之錫的比率，並不限於上述之範圍。
又，反射用電鍍層12A是其厚度形成極薄，具體而言是0.005μm~0.2μm為佳。
一方面，在本體部11和反射用電鍍層12A之間，介設有基礎電鍍層13A。作為構成基礎電鍍層13A的金屬電鍍，例如可列舉鍍銅或鍍鎳。
該基礎電鍍層13A，是供反射用電鍍層12A作為基礎層使用，具有提高與反射用電鍍層12和本體部11之接合性的功能。該基礎電鍍層13A的厚度是0.005μm~0.1μm 為佳。
再者，如第15圖所示，也可為不設基礎電鍍層13A的構成。此情形下，發光二極體用導線框或基板10A，是具有：本體部11；和直接設置在本體部11之載置面11a的反射用電鍍層12A。
半導體裝置之構成
接著，根據第17圖及第18圖，針對使用第14圖所示的發光二極體用導線框或基板的半導體裝置之第2實施形態做說明。第17圖以及第18圖是表示藉由本發明之第2實施形態的半導體裝置(SON型)的圖。
如第17圖及第18圖所示，藉由本實施形態的半導體裝置20A是具備：發光二極體用導線框10A；載置在導線框10A之本體部11的載置面11a上的發光二極體元件21；和電性連接導線框10A和發光二極體元件21的接合線(導電部)22。
又，如包圍發光二極體元件21地設置具有凹部23a的外側樹脂部23。該外側樹脂部23是與導線框10A一體化。進而，發光二極體元件21和接合線22，是利用透光性的密封樹脂部24而密封。該密封樹脂部24是填充在外側樹脂部23的凹部23a內。
導線框10A是具有：具有載置面11a的本體部11；設置在本體部11上的基礎電鍍層13A；和設置在基礎電鍍層13A上，作為用來反射來自發光二極體元件21之光 的反射層功能的反射用電鍍層12A。在導線框10A的表面(上面)，形成有為了提高與導線框10A和外側樹脂部23的密著性的溝槽19。針對該導線框10A的層構成，因為採用第14圖而與已經說明的構成相同，所以在此省略詳細的說明。再者，作為導線框10A的層構成，也可使用第15圖所示者。
除此之外，因構成半導體裝置20A之各構成構件的構成，是與上述之第1實施形態相同，故在與上述之第1實施形態相同的部分附上相同的符號而詳細的說明予以省略。
發光二極體用導線框之製造方法
接著，針對應用於第17圖及第18圖所示的半導體裝置20A的發光二極體用導線框10A之製造方法，根據第19圖(a)-(g)做說明。再者，於以下中，有關與上述之第1實施形態之共通部分省略一部分說明。
首先，與第1實施形態之情形同樣地(第4圖(a)-(d))，製作具有第一部分25和與第一部分25分離的第二部分26的本體部11(第19圖(a)-(d))。
接著，在本體部11的表面及裏面分別設置具有所要之圖案的電鍍用光阻劑層30、31(第19圖(e))，對覆蓋在電鍍用光阻劑層30、31的本體部11的表面側施行電解電鍍。藉此使金屬(銅)析出於本體部11上，而在本體部11上形成基礎電鍍層13A。基礎電鍍層13A是由 鍍銅所形成的情形下，作為電解電鍍用電鍍液，可使用以氰化銅以及氰化鉀為主成份的鍍銅液。
接著，利用電解電鍍使金屬析出於基礎電鍍層13A上，而形成反射用電鍍層12A(第19圖(f))。
如上所述，反射用電鍍層12A，是由錫(Sn)和銀(Ag)的合金所製成。作為供形成反射用電鍍層12A的電解電鍍用的電鍍液，可使用包含銀及錫之鹽的非氰基酸性電鍍液。
接著，剝離電鍍用光阻劑層30、31，藉此就能得到應用於半導體裝置20A的導線框10A(第19圖(g))。
再者，在第19圖(a)-(g)中，藉由施行蝕刻使本體部11成為既定形狀之後(第19圖(a)-(d))，在本體部11上形成基礎電鍍層13A、以及反射用電鍍層12A(第19圖(e)-(g))。但並不限於此，亦可先在本體部11上形成基礎電鍍層13A、以及反射用電鍍層12A，然後利用蝕刻將本體部11加工至既定的形狀。
半導體裝置之製造方法
其次，針對第17圖及第18圖所示的半導體裝置20A之製造方法，根據第20圖(a)-(g)做說明。再者，在第20圖(a)-(g)中，在與上述之第1實施形態相同的部分附上相同的符號。
首先，藉由第19圖(a)-(g)所示的製程，來製作導線框10A(第20圖(a))，對該導線框10A而將熱可 塑性樹脂或熱硬化性樹脂加以射出成型或移轉成型，藉此來形成外側樹脂部23(第20圖(b))。
其次，在導線框10A之本體部11的載置面11a上，搭載發光二極體元件21。此情形下，使用銲錫或晶粒接合膏，而將發光二極體元件21載置在本體部11的載置面11a上(反射用電鍍層12A上)加以固定(晶粒接合製程)(第20圖(c))。
其次，將發光二極體元件21的端子部21a和本體部11的第二部分26表面，利用接合線22互相地電性連接(打線接合製程)(第20圖(d))。
然後，在外側樹脂部23的凹部23a內填充密封樹脂部24，利用密封樹脂部24來密封發光二極體元件21和接合線22(第20圖(e))。
其次，藉由切割各發光二極體元件21間的外側樹脂部23，將導線框10A與每個發光二極體元件21分離(第20圖(f))。此時，先將導線框10A載置在切割膠帶37上而予固定，然後例如利用由鑽石磨石等所製成的刀片38，朝垂直方向來切斷各發光二極體元件21間的外側樹脂部23。
如此一來，就可得到第17圖及第18圖所示的半導體裝置20A(第20圖(g))。
本實施形態之作用效果
其次，針對藉由本實施形態之作用效果做說明。在藉 由本實施形態之半導體裝置20A中，如上所述，在本體部11的載置面11a設有作為反射層功能的反射用電鍍層12A。該反射用電鍍層12A，是由錫和銀的合金所製成。藉此，與上述之第1實施形態之情形相同，製造半導體裝置20A之後，且經過一定時間之後，即使在腐蝕性氣體滲透到半導體裝置20A內部的情形下，反射層(反射用電鍍層12A)產生變色或腐蝕的情形還是很少，其反射率不會下降。
又藉由本實施形態，因反射用電鍍層12A，是由錫和銀的合金所製成，具有高反射特性，故能效率良好地反射來自發光二極體元件21的光。
再者藉由本實施形態，反射用電鍍層12A，如上所述，是由極薄(0.005μm~0.2μm)的膜所形成。因而，在晶粒接合時或打線接合時，反射用電鍍層12A會因這時所施加的能量被部分性地破壞。因而，就可得到大致上與直接在鍍銀上進行晶粒接合或打線接合的情形同等的接合強度。
變形例
以下，針對藉由本實施形態之半導體裝置的各變形例，參照第21圖至第28圖做說明。在第21圖至第28圖中，在與第6圖及第11圖所示的形態相同的部分附上相同的符號，詳細的說明予以省略。
在第21圖至第28圖所示的各變形例中，與第17圖 及第18圖所示的實施形態相同，反射用電鍍層12A是由錫和銀的合金所製成。
第21圖是表示藉由本實施形態之半導體裝置之一變形例(SON型)的剖面圖。第21圖所示的半導體裝置40A，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第6圖所示的半導體裝置40的構成相同。
第22圖是表示藉由本實施形態之半導體裝置之一變形例(LGA型)的剖面圖。第22圖所示的半導體裝置50A，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第7圖所示的半導體裝置50的構成相同。
第23圖是表示藉由本實施形態之半導體裝置之一變形例(PLCC型)的剖面圖。第23圖所示的半導體裝置60A，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第8圖所示的半導體裝置60的構成相同。
第24圖是表示藉由本實施形態之半導體裝置之一變形例(基板型)的剖面圖。第24圖所示的半導體裝置70A，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第9圖所示的半導體裝置70的構成相同。
第25圖是表示藉由本實施形態之半導體裝置之一變形例(模組型)的剖面圖。第25圖所示的半導體裝置 80A，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第10圖所示的半導體裝置80的構成相同。
第26圖是表示藉由本實施形態之半導體裝置之一變形例(SON型)的剖面圖。第26圖所示的半導體裝置90A，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第11圖所示的半導體裝置90的構成相同。
第27圖是表示藉由本實施形態之半導體裝置之一變形例(附透鏡整批模製型)的剖面圖。第27圖所示的實施形態是在發光二極體元件21的周圍不設外側樹脂部23之點、在密封樹脂部24設置透鏡101之點有所不同，其他構成大致與上述之第21圖所示的實施形態相同。
亦即在第27圖所示的半導體裝置100A中，外側樹脂部23是填充在本體部11的第一部分25和第二部分26之間。另一方面，與第21圖所示的實施形態相異，在導線框10A上不設外側樹脂部23。
又在第27圖中，在密封樹脂部24的表面(上面)，形成有控制來自發光二極體元件21之光的照射方向的圓拱狀透鏡101。
第28圖是表示半導體裝置之一變形例(整批模製)的剖面圖。
第28圖所示的實施形態是只利用密封樹脂部24來密封發光二極體元件21和接合線22之點有所不同，其他構 成大致與上述之第17圖及第18圖所示的實施形態相同。
亦即在第28圖所示的半導體裝置110A中，不使用外側樹脂部23，只利用密封樹脂部24而整批密封發光二極體元件21和接合線22。在本體部11的第一部分25與第二部分26之間，填充密封樹脂部24。
即使在藉由以上說明的本實施形態的各變形例的半導體裝置40A、50A、60A、70A、80A、90A、100A、110A(第21圖至第28圖)中，也可得到大致與第17圖及第18圖所示的半導體裝置20A相同的作用效果。
[實施例]
接著，使用第29圖，針對藉由本實施形態之發光二極體用導線框或基板之具體實施例做說明。
製作以下所示的三種基板(實施例2-1、實施例2-2、比較例2-1)。
(實施例2-1)
在由矩形狀的銅板所製成的本體部11上，作為基礎電鍍層13A而施予鍍鎳。其次，在該基礎電鍍層13A上形成由錫(Sn)和銀(Ag)的合金所製成的反射用電鍍層12A，藉此來製作基板10A(實施例2-1)。此情形下，反射用電鍍層12A是包含錫20重量%，且剩餘部是具有由銀及不可避免雜質所構成的組成。
(實施例2-2)
反射用電鍍層12A是包含錫35重量%，且剩餘部是具有由銀及不可避免雜質所構成的組成，以外與實施例2-1相同而來製作基板10A(實施例2-2)。
(比較例2-1)
反射用電鍍層是由鍍銀層所形成，以外與實施例2-1相同而來製作基板(比較例2-1)。
其次，測定該三種基板(實施例2-1、實施例2-2、比較例2-1)之表面的光澤度。再者，光澤度的測定，是採用微小面分光色差計(日本電色工業股份有限公司(NIPPON DENSHOKU INDUSTRIES CO.,LTD.)製VSR300)。此結果，關於實施例2-1的基板10A，光澤度為0.32，呈現半光澤(乳白色)的外觀。又，關於實施例2-2的基板10A，光澤度為1.25~0.47，與實施例2-1的基板10A相比，光澤高。另一方面，比較例2-1之基板的光澤為1.28。結果，三種基板(實施例2-1、實施例2-2、比較例2-1)的光澤度，無論任何一者均足以作為反射來自發光二極體元件之光的反射層所用的值。
接著，對上述的三種基板(實施例2-1、實施例2-2、比較例2-1)進行耐蝕試驗。具體上是直接將三種基板分別放置在包含SO2(10ppm)以及H2S(3ppm)的混合氣體中。再者，此期間，基板周圍的溫度維持在40℃，濕度維持在75%Rh。然後，開始放置後，以目視來觀察兩 小時後、五小時後、以及十小時後的基板之表面狀態，比較檢討其優劣(第29圖)。
此結果，比較例2-1的基板，於兩小時後全部開始產生變色，十小時後完全變色。對此，實施例2-1及實施例2-2的基板，經過十小時後幾乎未發現變色。
(第3實施形態)
接著，針對本發明之第3實施形態，參照第30圖至第46圖做說明。第30圖至第46圖所示的第3實施形態，係設置在本體部11的載置面11a上的各層之構成有所不同，其他構成大致與上述之第1實施形態及第2實施形態相同。在第30圖至第46圖中，在與上述之第1實施形態及第2實施形態相同的部分附上相同的符號，詳細的說明予以省略。
發光二極體用導線框或基板之構成
首先，根據第30圖及第31圖，針對發光二極體用導線框或基板之概略做說明。再者，在第30圖及第31圖中，為了說明發光二極體用導線框或基板之層構成，權宜上，以矩形形狀來表示發光二極體用導線框或基板的斷面。
如第30圖所示，發光二極體用導線框或基板10B(以下亦稱之為導線框10B或基板10B)，是應用於用來載置發光二極體元件21(後述)，具備：具有載置發光 二極體元件21之載置面11a的本體部11；和設置在本體部11之載置面11a的鍍銦層12B。
當中本體部11是由金屬板所製成。作為構成本體部11的金屬板之材料，例如：可列舉銅、銅合金、42合金(Ni41%之Fe合金)等。雖然該本體部11的厚度是根據半導體裝置的構成，但在導線框10B的情形下以0.05mm~0.5mm、在基板10B的情形下以0.005mm~0.03mm為佳。
鍍銦層12B，是作為用來反射來自發光二極體元件21之光的反射層功能，位於發光二極體用導線框或基板10B的最表面側。該鍍銦層12B是由銦(In)的電鍍層所製成，可視光之反射率高，且具有對氧及硫化氫氣體的高耐腐蝕性。又，鍍銦層12B是其厚度形成極薄，具體而言是0.005μm~0.2μm為佳。
一方面，在本體部11和鍍銦層12B之間，是從本體部11側依序介設有基礎電鍍層13B及鍍銀層14。
當中基礎電鍍層13B，是供鍍銀層14作為基礎層使用，具有提高與鍍銀層14和本體部11之接合性的功能。作為構成基礎電鍍層13B的金屬電鍍，例如可列舉鍍銅或鍍鎳。該基礎電鍍層13B的厚度是0.005μm~0.1μm為佳。
又，鍍銀層14，是供鍍銦層12B作為基礎層使用，具有提高與基礎電鍍層13B和鍍銦層12B之接合性的功能。再者，鍍銀層14的厚度是比鍍銦層12B更厚，例如 1μm~5μm為佳。
鍍銀層14亦可由無光澤鍍銀或光澤鍍銀之任一所製成。如上所述，鍍銦層12B的厚度極薄，就能表現出鍍銀層14的外型。例如：鍍銀層14由無光澤電鍍所製成之情形下，鍍銦層12B的表面也能形成無光澤，鍍銀層14由光澤電鍍所形成之情形下，鍍銦層12B的表面也能帶有光澤。
再者，如第31圖所示，也可為不設基礎電鍍層13B的構成。此情形下，發光二極體用導線框或基板10B，是具有：本體部11；設置在本體部11之載置面11a的鍍銀層14；和設置在鍍銀層14上的鍍銦層12B。
半導體裝置之構成
接著，根據第32圖及第33圖，針對使用第30圖所示的發光二極體用導線框或基板的半導體裝置之第3實施形態做說明。第32圖以及第33圖是表示藉由本發明之第3實施形態的半導體裝置(SON型)的圖。
如第32圖及第33圖所示，藉由本實施形態的半導體裝置20B是具備：發光二極體用導線框10B；載置在導線框10B之本體部11的載置面11a上的發光二極體元件21；和電性連接導線框10B和發光二極體元件21的接合線(導電部)22。
又，如包圍發光二極體元件21地設置具有凹部23a的外側樹脂部23。該外側樹脂部23是與導線框10B一體 化。進而，發光二極體元件21和接合線22，是利用透光性的密封樹脂部24而密封。該密封樹脂部24是填充在外側樹脂部23的凹部23a內。
導線框10B是具有：具有載置面11a的本體部11；設置在本體部11上的基礎電鍍層13B；設置在基礎電鍍層13B上的鍍銀層14；設置在鍍銀層14上，作為用來反射來自發光二極體元件21之光的反射層功能的鍍銦層12B。在導線框10B的表面(上面)，形成有為了提高與導線框10B和外側樹脂部23的密著性的溝槽19。針對該導線框10B的層構成，因為採用第30圖而與已經說明的構成相同，所以在此省略詳細的說明。再者，作為導線框10B的層構成，也可使用第31圖所示者。
除此之外，因構成半導體裝置20B之各構成構件的構成，是與上述之第1實施形態及第2實施形態相同，故在與上述之第1實施形態及第2實施形態相同的部分附上相同的符號而詳細的說明予以省略。
發光二極體用導線框之製造方法
其次，針對應用於第32圖及第33圖所示的半導體裝置20B的發光二極體用導線框10B之製造方法，根據第34圖(a)-(g)做說明。再者，於以下中，有關與上述之第1實施形態及第2實施形態之共通部分省略一部分說明。
首先，與第1實施形態及第2實施形態之情形同樣地 (第4圖(a)-(d))以及第19圖(a)-(d))，製作具有第一部分25和與第一部分25分離的第二部分26的本體部11(第34圖(a)-(d))。
其次，在本體部11的表面及裏面分別設置具有所要之圖案的電鍍用光阻劑層30、31(第34圖(e))，對覆蓋在電鍍用光阻劑層30、31的本體部11的表面側施行電解電鍍。藉此使金屬析出於本體部11上，而在本體部11上形成基礎電鍍層13B。基礎電鍍層13B是以銅所形成的情形下，作為形成基礎電鍍層13B的電解電鍍用電鍍液，可使用以氰化銅以及氰化鉀為主成份的鍍銅液。
接著，與此相同，利用電解電鍍使金屬(銀)析出於基礎電鍍層13B上，而形成鍍銀層14。此情形下，作為形成鍍銀層14的電解電鍍用電鍍液，可使用以氰化銀以及氰化鉀為主成份的鍍銀液。
再者與此相同，利用電解電鍍使金屬(銦)析出於鍍銀層14上，而形成鍍銦層12B(第34圖(f))。作為供形成鍍銦層12B的電解電鍍用的電鍍液，可使用以有機酸銦鹽為主成份的快速電鍍(flash plat)液。
其次，剝離電鍍用光阻劑層30、31，藉此就能得到應用於半導體裝置20B的導線框10B(第34圖(g))。
再者，在第34圖(a)-(g)中，藉由施行蝕刻使本體部11成為既定形狀之後(第34圖(a)-(d))，在本體部11上形成基礎電鍍層13B、鍍銀層14以及鍍銦層12B(第34圖(e)-(g))。但並不限於此，亦可先在 本體部11上依序形成基礎電鍍層13B、鍍銀層14以及鍍銦層12B，然後利用蝕刻將本體部11加工至既定的形狀。
半導體裝置之製造方法
其次，針對第32圖及第33圖所示的半導體裝置20B之製造方法，根據第35圖(a)-(g)做說明。再者，在第35圖(a)-(g)中，在與上述之第1實施形態及第2實施形態相同的部分附上相同的符號。
首先，藉由第34圖(a)-(g)所示的製程，來製作導線框10B(第35圖(a))，對該導線框10B而將熱可塑性樹脂或熱硬化性樹脂加以射出成型或移轉成型，藉此來形成外側樹脂部23(第35圖(b))。
其次，在導線框10B之本體部11的載置面11a上，搭載發光二極體元件21。此情形下，使用銲錫或晶粒接合膏，而將發光二極體元件21載置在本體部11的載置面11a上(鍍銦層12B上)加以固定(晶粒接合製程)(第35圖(c))。
其次，將發光二極體元件21的端子部21a和本體部11的第二部分26表面，利用接合線22互相地電性連接(打線接合製程)(第35圖(d))。
然後，在外側樹脂部23的凹部23a內填充密封樹脂部24，利用密封樹脂部24來密封發光二極體元件21和接合線22(第35圖(e))。
其次，藉由切割各發光二極體元件21間的外側樹脂部23，將導線框10B與每個發光二極體元件21分離(第35圖(f))。
如此一來，就可得到第32圖及第33圖所示的半導體裝置20B(第35圖(g))。
本實施形態之作用效果
其次，針對藉由本實施形態之作用效果做說明。在藉由本實施形態之半導體裝置20B中，如上所述，在本體部11的載置面11a側設有作為反射層功能的鍍銦層12B。藉此，與上述之第1實施形態及第2實施形態之情形相同，製造半導體裝置20B之後，且經過一定時間之後，即使在腐蝕性氣體滲透到半導體裝置20B內部的情形下，反射層(鍍銦層12B)產生變色或腐蝕的情形還是很少，其反射率不會下降。
又藉由本實施形態，因鍍銦層12B是具有高反射特性，故能效率良好地反射來自發光二極體元件21的光。
再者藉由本實施形態，鍍銦層12B，如上所述，是由極薄(0.005μm~0.2μm)的膜所形成。因而，在晶粒接合時或打線接合時，鍍銦層12B會因這時所施加的能量被部分性地破壞。因而，就可得到大致上與直接在鍍銀上進行晶粒接合或打線接合的情形同等的接合強度。
變形例
以下，針對藉由本實施形態之半導體裝置的各變形例，參照第36圖至第43圖做說明。在第36圖至第43圖中，在與第6圖至第11圖以及第21圖至第28圖所示的形態相同的部分附上相同的符號，詳細的說明予以省略。
在第36圖至第43圖所示的各變形例中，與第32圖及第33圖所示的實施形態相同，在本體部11的載置面11a側設有鍍銀層14，在該鍍銀層14上，設有作為用來反射來自發光二極體元件21之光的反射層功能的鍍銦層12B。
第36圖是表示藉由本實施形態之半導體裝置之一變形例(SON型)的剖面圖。第36圖所示的半導體裝置40B，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第6圖所示的半導體裝置40及第21圖所示的半導體裝置40A的構成相同。
第37圖是表示藉由本實施形態之半導體裝置之一變形例(LGA型)的剖面圖。第37圖所示的半導體裝置50B，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第7圖所示的半導體裝置50及第22圖所示的半導體裝置50A的構成相同。
第38圖是表示藉由本實施形態之半導體裝置之一變形例(PLCC型)的剖面圖。第38圖所示的半導體裝置60B，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第8圖所示的半導體裝置60及第23圖所示的半導體裝置60A的構成相同。
第39圖是表示藉由本實施形態之半導體裝置之一變形例(基板型)的剖面圖。第39圖所示的半導體裝置70B，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第9圖所示的半導體裝置70及第24圖所示的半導體裝置70A的構成相同。
第40圖是表示藉由本實施形態之半導體裝置之一變形例(模組型)的剖面圖。第40圖所示的半導體裝置80B，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第10圖所示的半導體裝置80及第25圖所示的半導體裝置80A的構成相同。
第41圖是表示藉由本實施形態之半導體裝置之一變形例(SON型)的剖面圖。第41圖所示的半導體裝置90B，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第11圖所示的半導體裝置90及第26圖所示的半導體裝置90A的構成相同。
第42圖是表示藉由本實施形態之半導體裝置之一變形例(附透鏡整批模製型)的剖面圖。第42圖所示的半導體裝置100B，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第27圖所示的半導體裝置100A的構成相同。
第43圖是表示藉由本實施形態之半導體裝置之一變形例(整批模製)的剖面圖。第43圖所示的半導體裝置110B，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第28圖所示的半導體 裝置110A的構成相同。
即使在藉由以上說明的本實施形態的各變形例的半導體裝置40B、50B、60B、70B、80B、90B、100B、110B(第36圖至第43圖)中，也可得到大致與第32圖及第33圖所示的半導體裝置20B相同的作用效果。
[實施例]
接著，使用第44圖至第46圖，針對藉由本實施形態之發光二極體用導線框或基板之具體實施例做說明。
(實施例3-1)
先在以矩形狀的銅板所製成的本體部11上，施行鍍鎳作為基礎電鍍層13B。其次在該基礎電鍍層13B上，利用電解電鍍來形成光澤性的鍍銀層14。然後，在鍍銀層14上利用電解電鍍(快速電鍍)來形成鍍銦層12B，藉此來製作基板10B(實施例3-1)。
(比較例3-1)
在矩形狀的銅板上，施行鍍鎳作為基礎電鍍層，接著在該基礎電鍍層上形成鍍銀層，藉此來製作基板(比較例3-1)。此情形下，鍍銀層是作為反射來自發光二極體之光的反射層功能。
其次，測定該兩個基板(實施例3-1及比較例3-1)之表面的光澤度。再者，光澤度的測定，是採用微小面分 光色差計(日本電色工業股份有限公司製VSR300)。此結果，針對有關實施例3-1的基板10B，光澤度為1.33。另一方面，有關比較例3-1之基板的光澤為1.28。結果，該兩個基板(實施例3-1及比較例3-1)的光澤度，無論任何一者均足以作為反射來自發光二極體元件之光的反射層所用的值。
接著，對上述的兩個基板(實施例3-1及比較例3-1)進行耐蝕試驗。具體上是直接將該些基板分別放置在包含SO2(10ppm)以及H2S(3ppm)的混合氣體中。再者，此期間，基板周圍的溫度維持在40℃，濕度維持在75%Rh。然後，開始放置後，以目視來觀察兩小時後、五小時後、以及十小時後的基板之表面狀態，比較檢討其優劣(第44圖)。
此結果，有關比較例3-1的基板，於兩小時後全部開始產生變色，十小時後完全變色。對此，有關實施例3-1的基板10B，經過十小時後幾乎未發現變色。由此情形得知，設置在基板10B的鍍銀層14上的鍍銦層12B，具有高耐蝕性。
其次，製作以下所示的三種基板(實施例3-A、實施例3-B、比較例3-A)。
(實施例3-A)
在以銅板所製成的本體部11上形成以鍍鎳所形成的基礎電鍍層13B(厚度0.1μm)，且在該基礎電鍍層13B 上施予鍍銀層14(厚度3μm)。其次，在鍍銀層14上利用電解電鍍(快速電鍍)來形成鍍銦層12B(厚度約50nm)，藉此來製作基板10B(實施例3-A)。
(實施例3-B)
鍍銦層12B的厚度約為10nm，以外與實施例3-A相同而來製作基板10B(實施例3-B)。
(比較例3-A)
在以銅板所製成的本體部11上形成鍍銅層(厚度0.1μm)，且在該鍍銅層上形成鍍銀層(厚度3μm)，藉此來製作基板(比較例3-A)。再者，該基板(比較例3-A)，是與有關上述之比較例1-A的基板相同。
<初期反射率>
測定該三種基板(實施例3-A、實施例3-B、比較例3-A)之表面的反射率(初期反射率)。
<溶液試驗後之反射率>
又，為了調查上述三種基板(實施例3-A、實施例3-B、比較例3-A)的耐硫化性，對各基板進行溶液試驗，測定溶液試驗後的反射率。
<氣體試驗後之反射率>
再者，為了調查上述三種基板(實施例3-A、實施例 3-B、比較例3-A)的耐硫化性，對各基板進行氣體試驗，測定溶液試驗後的反射率。
再者，初期反射率、溶液試驗後的反射率、以及氣體試驗後之反射率的測定方法，是與上述之第1實施形態(實施例1-A、實施例1-B、比較例1-A)的情形相同。
將該結果標示於第45圖、第46圖及第13圖。第45圖、第46圖及第13圖是分別針對實施例3-A、實施例3-B以及比較例3-A，來表示初期反射率、溶液試驗後之反射率、以及氣體試驗後之反射率之座標圖(有關第13圖所示的比較例3-A是與比較例1-A的情形相同)。
此結果得知，實施例3-A(In約50nm)的基板，除了初期反射率與比較例1-A(銀)相比，在紫外光範圍的反射率高且良好之外，初期反射之溶液試驗後之反射率以及氣體試驗後之反射率的任何一者，在紫外光、可視光範圍全區，從初期反射率開始幾乎沒有變化，鍍銦層12B因硫化氫氣體等之腐蝕性氣體而腐蝕之虞小。
實施例3-B(In約10nm)的基板，除了初期反射率在可視光範圍全區與比較例1-A(銀)同等而良好之外，有關氣體試驗後的反射率，自初期反射率起的下降，在紫外光可視範圍全區很小。一方面，有關溶液試驗後的反射率，在長波長範圍的下降為些微，且即使在藍色範圍也會自初期反射率起略為下降，但為沒有問題的值。
比較例3-A(銀)(比較例1-A(銀))的基板可說具有：溶液試驗後的反射率以及氣體試驗後的反射率之任 何一方，自初期反射率起的下降大，且鍍銀層因硫化氫氣等的腐蝕性氣體而予腐蝕之虞。
<打線接合(W/B)之連續性>
調查在上述三種基板(實施例3-A、實施例3-B、比較例3-A)的表面，是否可連續地進行打線接合。
<打線接合(W/B)強度>
針對在上述三種基板(實施例3-A、實施例3-B、比較例3-A)的表面進行打線接合之情形的打線接合強度做調查。
<銲錫濕潤性>
針對上述三種基板(實施例3-A、實施例3-B、比較例3-A)的銲錫濕潤性做調查。
再者，打線接合(W/B)之連續性、打線接合(W/B)強度、以及銲錫濕潤性的測定方法，是與上述之第1實施形態(實施1-A、實施例1-B、比較例1-A)的情形相同。
此結果，上述三種基板(實施例3-A、實施例3-B、比較例3-A)之中，有關實施例3-B及比較例3-A的基板，係打線接合(W/B)的連續性、打線接合(W/B)強度、以及銲錫濕潤性全變優。有關實施例3-A的基板，雖然有關打線接合(W/B)的連續性、打線接合(W/B)強 度、以及銲錫濕潤性，比有關實施例3-B的基板更低，但因所使用的場所為沒有問題的等級。整理以上的結果標示於表2。
(第4實施形態)
接著，針對本發明之第4實施形態，參照第47圖至第60圖做說明。
發光二極體用導線框或基板之構成
首先，根據第47圖及第48圖，針對發光二極體用導線框或基板之概略做說明。再者，在第47圖及第48圖中，為了說明發光二極體用導線框或基板之層構成，權宜上，以矩形形狀來表示發光二極體用導線框或基板的斷面。
如第47圖所示，發光二極體用導線框或基板10C (以下亦稱之為導線框10C或基板10C)，是應用於用來載置發光二極體元件21(後述)，具備：具有載置發光二極體元件21之載置面11a的本體部11；和設置在本體部11之載置面11a的反射用金屬層12C。
當中本體部11是由金屬板所製成。作為構成本體部11的金屬板之材料，例如：可列舉銅、銅合金、42合金(Ni41%之Fe合金)等。雖然該本體部11的厚度是根據半導體裝置的構成，但在導線框10C的情形下以0.05mm~0.5mm、在基板10C的情形下以0.005mm~0.03mm為佳。
反射用金屬層12C，是作為用來反射來自發光二極體元件21之光的反射層功能，位於發光二極體用導線框或基板10C的最表面側。該反射用金屬層12C是由白金(Pt)和銀(Ag)的合金，或金(Au)和銀(Ag)的合金所製成，可視光之反射率高，且具有對氧及硫化氫氣體的高耐腐蝕性。
反射用金屬層12C是由白金(Pt)和銀(Ag)的合金所製成的情形下，該合金是包含白金10~40重量%，剩餘部具有由銀和不可避免雜質所構成的組成為佳，尤其包含白金20%重量，剩餘部具有以銀及不可避免雜質所構成的組成更佳。
一方面，反射用金屬層12C是由金(Au)和銀(Ag)的合金所製成的情形下，該合金是包含金5~50重量%，剩餘部具有由銀和不可避免雜質所構成的組成為 佳，尤其包含金20%重量，剩餘部具有由銀及不可避免雜質所構成的組成更佳。
反射用金屬層12C是其厚度形成極薄，具體而言是0.005μm~0.2μm為佳。
又，在本體部11和反射用金屬層12C之間，是設有中間介設層15。
中間介設層15，係具有：從本體部11側依序地配置的銅層16(Cu)；和鎳層17(Ni)、金屬層18(Au)。
當中銅層16，是供鍍鎳層17作為基礎層使用，具有提高與鍍鎳層17和本體部11之接合性的功能。該銅層16，例如可利用電解電鍍來形成。該銅層16的厚度是0.005μm~0.8μm為佳。
又鎳層17，係在銅層16上例如利用電解電鍍法來形成，例如具有0.5μm~1μm的厚度。
又金層18，係在鎳層17上例如利用電解電鍍法來形成，以極薄的層所製成，例如具有0.002μm~0.1μm的厚度。
又，如第48圖所示，也可為不設銅層16的構成。此情形下，中間介設層15，係具有：設置在本體部11上的鎳層17；和設置在鎳層17上的金層18。
半導體裝置之構成
接著，根據第49圖及第50圖，針對使用第47圖所示的發光二極體用導線框或基板的半導體裝置之第4實施 形態做說明。第49圖是表示藉由本發明之第4實施形態的半導體裝置(SON型)的剖面圖，第50圖是表示藉由本發明之第4實施形態的半導體裝置的俯視圖。
如第49圖及第50圖所示，半導體裝置20C是具備：發光二極體用導線框10C；載置在導線框10C之本體部11的載置面11a上的發光二極體元件21；和電性連接導線框10C和發光二極體元件21的接合線(導電部)22。
又，如包圍發光二極體元件21地設置具有凹部23a的外側樹脂部23。該外側樹脂部23是與導線框10C一體化。再者，發光二極體元件21和接合線22，是利用透光性的密封樹脂部24而密封。密封樹脂部24是填充在外側樹脂部23的凹部23a內。
導線框10C是具有：具有載置面11a的本體部11；設置在本體部11上的中間介設層15；和設置在中間介設層15上，作為用來反射來自發光二極體元件21之光的反射層功能的反射用金屬層12C。中間介設層15，係從本體部11側依序地具有：銅層16(Cu)；和鎳層17、金層18。在導線框10C的表面(上面)，形成有為了提高與導線框10C和外側樹脂部23的密著性的溝槽19。針對該導線框10C的層構成，因為採用第47圖而與已經說明的構成相同，所以在此省略詳細的說明。再者，作為導線框10C的層構成，也可使用第48圖所示者。
除此之外，因構成半導體裝置20C之各構成構件的構成，是與上述之第1實施形態至第3實施形態相同，故在 與上述之第1實施形態至第3實施形態相同的部分附上相同的符號而詳細的說明予以省略。
發光二極體用導線框之製造方法
其次，針對應用於第49圖及第50圖所示的半導體裝置20C的發光二極體用導線框10C之製造方法，根據第51圖(a)-(g)做說明。再者，於以下中，有關與上述之第1實施形態至第3實施形態之共通部分省略一部分說明。
首先，與第1實施形態至第3實施形態之情形同樣地(第4圖(a)-(d)、第19圖(a)-(d)、以及(第34圖(a)-(d))，製作具有第一部分25和與第一部分25分離的第二部分26的本體部11(第51圖(a)-(d))。
接著，在本體部11的表面及裏面分別設置具有所要之圖案的電鍍用光阻劑層30、31(第51圖(e))。當中表面側的電鍍用光阻劑層30，是在相當於反射用金屬層12C之形成部位之處形成有開口部30a，本體部11的載置面11a會露出該開口部30a。另一方面，裏面側的電鍍用光阻劑層31，是覆蓋住本體部11的裏面全體。
其次，在本體部11的表面側，形成中間介設層15和反射用金屬層12C(第51圖(f))。
此時，先對覆蓋在電鍍用光阻劑層30、31的本體部11之表面側施行電解電鍍。藉此使金屬(銅)析出於本 體部11上，而在本體部11上形成銅層16。作為形成銅層16的電解電鍍用電鍍液，可使用以氰化銅以及氰化鉀為主成份的鍍銅液。
接著，與此相同，利用電解電鍍使金屬(鎳)析出於銅層16上，而形成鎳層17。作為形成鎳層17的電解電鍍用電鍍液，可使用高鎳濃度的氨基磺酸鎳電鍍液。
其次，利用電解電鍍使金屬(金)析出於鎳層17上，而形成金層18。作為形成金層18的電解電鍍用電鍍液，可使用以氰化金以及氰化鉀為主成份的鍍金液。
藉由該些銅層16、鎳層17以及金層18，構成中間介設層15。
再者使金屬析出於中間介設層15的金層18上，而形成反射用金屬層12C(第51圖(f))。
如上所述，反射用金屬層12C，是由白金(Pt)和銀(Ag)的合金或金(Au)和銀(Ag)的合金所製成。在此，反射用金屬層12C是由白金和銀的合金所製成的情形下，反射用金屬層12C就能利用合金的濺鍍、離子鍍或蒸鍍等來形成。
一方面，反射用金屬層12C是由金和銀的合金所製成的情形下，反射用金屬層12C除了合金的濺鍍、離子鍍或蒸鍍之外，還可利用電解電鍍來形成。此情形下，作為電解電鍍用電鍍液，可使用以氰化銀、氰化金以及氰化鉀為主成份的鍍銀液。
其次，剝離電鍍用光阻劑層30、31，藉此就能得到 應用於第49圖及第50圖所示的半導體裝置20C的導線框10C(第51圖(g))。
再者，在第51圖(a)-(g)中，藉由施行蝕刻使本體部11成為既定形狀之後(第51圖(a)-(d))，在本體部11上形成銅層16、鎳層17、金層18以及反射用金屬層12C(第51圖(e)-(g))。但並不限於此，亦可先在本體部11上形成銅層16、鎳層17、金層18以及反射用金屬層12C，然後利用蝕刻將本體部11加工至既定的形狀。
或者，亦可以在第51圖(a)-(d)之製程利用蝕刻將本體部11加工至既定的形狀之後，取代第51圖(e)-(g)的部分電鍍之製程，在本體部的全面依序地利用電鍍來形成銅層16、鎳層17、金層18以及反射用金屬層12C之各層。
半導體裝置之製造方法
其次，針對第49圖及第50圖所示的半導體裝置20C之製造方法，根據第52圖(a)-(g)做說明。再者，在第52圖(a)-(g)中，在與上述之第1實施形態至第3實施形態相同的部分附上相同的符號。
首先，藉由第51圖(a)-(g)所示的製程，來製作導線框10C(第52圖(a))，對該導線框10C而將熱可塑性樹脂或熱硬化性樹脂加以射出成型或移轉成型，藉此來形成外側樹脂部23(第52圖(b))。
其次，在導線框10C之本體部11的載置面11a上，搭載發光二極體元件21。此情形下，使用銲錫或晶粒接合膏，而將發光二極體元件21載置在本體部11的載置面11a上(反射用金屬層12上)加以固定(晶粒接合製程)(第52圖(c))。
其次，將發光二極體元件21的端子部21a和本體部11的第二部分26表面，利用接合線22互相地電性連接(打線接合製程)(第52圖(d))。
然後，在外側樹脂部23的凹部23a內填充密封樹脂部24，利用密封樹脂部24來密封發光二極體元件21和接合線22(第52圖(e))。
其次，藉由切割各發光二極體元件21間的外側樹脂部23，將導線框10C與每個發光二極體元件21分離(第52圖(f))。
如此一來，就可得到第49圖及第50圖所示的半導體裝置20C(第52圖(g))。
本實施形態之作用效果
其次，針對藉由本實施形態之作用效果做說明。在藉由本實施形態之半導體裝置20C中，如上所述，在反射用金屬層12C和本體部11之間設置中間介設層15，該中間介設層15，係具有：從本體部11側依序地配置的銅層16、鎳層17和金層18。藉此得到如下之作用效果。
製造半導體裝置20C之際，例如在晶粒接合時(第52圖(c))，或者打線接合時(第52圖(d))，具有 對導線框10C加熱的情形。具體上是在晶粒接合時，例如在銲錫接合的情形下具有加熱300℃~400℃左右的情形，例如在膏連接的情形下具有加熱150℃~200℃左右的情形。又，在打線接合時例如具有加熱150℃~250℃左右的情形。
此情形下，如第53圖所示，來自本體部11或銅層16的銅(Cu)，會與上層的鎳形成合金。在本實施形態中，來自本體部11或銅層16的銅(Cu)，係成為與鎳的合金，且形成隨著濃度梯度的安定化。結果其擴散因鎳層17而停止，不會朝向比金層18更上方擴散。
在此，本體部為銅合金，且未設銅層16的情形，在鎳之合金形成時，雖具有因銅合金之銅以外的成份之擴散受阻，且產生可根戴爾微孔(Kirkendall void)的情形，但設置銅層16，就能防止該微孔。
因而，來自本體部11或銅層16的銅(Cu)，會防止朝向反射用金屬層12C之表面擴散，故可藉由銅(Cu)之擴散而防止反射用金屬層12C之表面的銲錫潤濕性和接合性下降。
又，來自鎳層17的鎳(Ni)，係朝向上方的Au而予擴散(pileup)。在此，所謂堆積係在Au結晶的移位(dislocation)之間，藉由因Au之熱性的振動之結晶間的移動(再結晶)，Ni原子會稍微移動，Ni會極局部地出現在Au的表面。因該擴散會在金層18和反射用金屬層12C的界面被阻止，不會朝向反射用金屬層12C，故可因 鎳(Ni)的擴散而防止反射用金屬層12C之表面的銲錫潤濕性和接合性下降。
更又，因為銀及銀合金會穿透空氣中的氧，使基礎的金屬氧化，令接著性下降，但由於金不會穿透氧，因此來自空氣中的氧(O2)會在金屬18被阻止，不會朝向本體部11及鎳層17，故可防止氧(O2)從反射用金屬層12C的表面朝向本體部11而滲透。藉此，就能防止鎳層17因來自空氣中的氧(O2)而氧化，使鎳層17和反射用金屬層12C之間的接著強度下降，反射用金屬層12C自鎳層17剝離。
像這樣，就能藉由本實施形態，防止包含在本體部11或銅層16的銅(Cu)擴散到反射用金屬層12C的表面，並且氧(O2)會從反射用金屬層12C的表面朝向本體部11而穿透。藉此就能提高半導體裝置20C的耐熱性，並且使反射用金屬層12C和本體部11之間的中間介設層15的厚度變薄。
可是，在藉由本實施形態之半導體裝置20C中，如上所述，在本體部11的載置面11a設有作為反射層功能的反射用金屬層12C。該反射用金屬層12C，是由白金和銀的合金或金和銀的合金所製成。藉此，與上述之第1實施形態至第3實施形態之情形相同，製造半導體裝置20C之後，且經過一定時間之後，即使在腐蝕性氣體滲透到半導體裝置20C內部的情形下，反射層(反射用金屬層12C)產生變色或腐蝕的情形還是很少，其反射率不會下降。
又藉由本實施形態，因反射層是由反射用金屬層12C所形成，具有高反射特性，故能效率良好地反射來自發光二極體元件21的光。
再者藉由本實施形態，極薄地形成反射用金屬層12C，藉此即使使用比較高價的白金或金的情形下，成本的上昇幅度還是很少。再者，反射用金屬層12C是由白金和銀的合金或金和銀的合金所製成，藉此與作為反射用金屬層12C的材料只使用白金或金的情形相比，可抑制製造成本。
再者藉由本實施形態，因可變薄中間介設層15的厚度(例如約1μm~2μm)，故與使用相對性厚度的銀層(Ag層)的情形相比，可減低製造成本。
再者，藉由本實施形態，如第51圖(g)所示，進行部分的金屬處理，藉此與在全面進行金屬處理的情形相比，可減低製造成本。
再者，藉由本實施形態，由於反射用金屬層12C、中間介設層15很薄，且由於必然能減少厚度之不勻，在進行外側樹脂部23之成型時，就能減低經由將模具抵壓於金屬面所產生的壓痕，還能減低因樹脂朝模具與金屬面之模穴漏出所產生的毛邊。
再者，藉由本實施形態，由於反射用金屬層12C、中間介設層15很薄，故可令半導體裝置20C變薄。
以下，針對藉由本實施形態之半導體裝置的各變形例，參照第54圖至第59圖做說明。在第54圖至第59圖 中，在與第6圖至第11圖、第21圖至第28圖以及第36圖至第43圖所示的形態相同的部分附上相同的符號，詳細的說明予以省略。
在第54圖至第59圖所示的各變形例中，與第49圖及第50圖所示的實施形態相同，在本體部11的載置面11a側設有中間介設層15，在該中間介設層15上，設有作為用來反射來自發光二極體元件21之光的反射層功能的反射用金屬層12C。
第54圖是表示藉由本實施形態之半導體裝置之一變形例(SON型)的剖面圖。第54圖所示的半導體裝置40C，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第6圖所示的半導體裝置40、第21圖所示的半導體裝置40A及第36圖所示的半導體裝置40B的構成相同。
第55圖是表示藉由本實施形態之半導體裝置之一變形例(LGA型)的剖面圖。第55圖所示的半導體裝置50C，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第7圖所示的半導體裝置50、第22圖所示的半導體裝置50A及第37圖所示的半導體裝置50B的構成相同。
第56圖是表示藉由本實施形態之半導體裝置之一變形例(PLCC型)的剖面圖。第56圖所示的半導體裝置60C，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第8圖所示的半導體裝置 60、第23圖所示的半導體裝置60A及第38圖所示的半導體裝置60B的構成相同。
第57圖是表示藉由本實施形態之半導體裝置之一變形例(基板型)的剖面圖。第57圖所示的半導體裝置70C，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第9圖所示的半導體裝置70、第24圖所示的半導體裝置70A及第39圖所示的半導體裝置70B的構成相同。
第58圖是表示藉由本實施形態之半導體裝置之一變形例(模組型)的剖面圖。第58圖所示的半導體裝置80C，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第10圖所示的半導體裝置80、第25圖所示的半導體裝置80A及第40圖所示的半導體裝置80B的構成相同。
第59圖是表示藉由本實施形態之半導體裝置之一變形例(SON型)的剖面圖。第59圖所示的半導體裝置90C，係設置在本體部11的載置面11a上之各層的構成有所不同，其他構成大致與上述之第11圖所示的半導體裝置90、第26圖所示的半導體裝置90A及第41圖所示的半導體裝置90B的構成相同。
即使在藉由以上說明的本實施形態的各變形例的半導體裝置40C、50C、60C、70C、80C、90C(第54圖至第59圖)中，也可得到大致與第49圖及第50圖所示的半導體裝置20C相同的作用效果。
[實施例]
其次，針對藉由本實施形態之發光二極體用導線框或基板之具體實施例做說明。
(實施例4-1)
製作由第47圖所示的構成所形成的基板10C(實施例4-1)。該基板10C，是在本體部11(銅基材)上依序層積：銅層16(Cu)、鎳層17(Ni)、金層18(Au)、以及反射用金屬層12C(金(Au)和銀(Ag)的合金)。以下，將此種的層構成標記為「本體部(銅基材)/銅層(Cu)/鎳層(Ni)/金層(Au)/反射用金屬層(合金)」。
(實施例4-2)
製作由第48圖所示的構成所形成的基板10C(實施例4-2)。該基板10C(實施例4-2)，是由本體部(銅基材)/鎳層(Ni)/金層(Au)/反射用金屬層(合金)的層構成所形成。
(比較例4-1)
製作不設中間介設層15，且直接在本體部11上層積反射用金屬層12C的基板(比較例4-1)。該基板(比較例4-1)，是由本體部(銅基材)/反射用金屬層(合金) 的層構成所形成。
(比較例4-2)
製作在本體部11和反射用金屬層12C之間僅介設有銅層16的基板(比較例4-2)。該基板(比較例4-2)，是由本體部(銅基材)/銅層(Cu)/反射用金屬層(合金)的層構成所形成。
(比較例4-3)
製作在本體部11和反射用金屬層12C之間僅介設有銀層(Ag)的基板(比較例4-3)。該基板(比較例4-3)，是由本體部(銅基材)/銀層(Ag)/反射用金屬層(合金)的層構成所形成。
(比較例4-4)
製作在本體部11和反射用金屬層12C之間介設有銅層16及銀層(Ag)的基板(比較例4-4)。該基板(比較例4-4)，是由本體部(銅基材)/銅層(Cu)/銀層(Ag)/反射用金屬層(合金)的層構成所形成。
(比較例4-5)
製作在本體部11和反射用金屬層12C之間僅介設有鎳層17的基板(比較例4-5)。該基板(比較例4-5)，是由本體部(銅基材)/鎳層(Ni)/反射用金屬層(合 金)的層構成所形成。
(比較例4-6)
製作在本體部11和反射用金屬層12C之間介設有銅層16及鎳層17的基板(比較例4-6)。該基板(比較例4-6)，是由本體部(銅基材)/銅層(Cu)/鎳層(Ni)/反射用金屬層(合金)的層構成所形成。
(比較例4-7)
製作在本體部11和反射用金屬層12C之間介設有鎳層17及銅層的基板(比較例4-7)。該基板(比較例4-7)，是由本體部(銅基材)/鎳層(Ni)/銅層(Cu)/反射用金屬層(合金)的層構成所形成。
(比較例4-8)
製作在本體部11和反射用金屬層12C之間介設有銅層16、鎳層17及銅層的基板(比較例4-8)。該基板(比較例4-8)，是由本體部(銅基材)/銅層(Cu)/鎳層(Ni)/銅層(Cu)/反射用金屬層(合金)的層構成所形成。
其次，針對該各基板(實施例4-1、4-2及比較例4-1~4-8)，調查構成各層之金屬間的接著強度。又，驗證在加熱各基板時，包含在本體部11的銅是否會擴散到反射用金屬層12C的表面。將該結果標示於表3。
如表3所示，有關實施例4-1、4-2的基板10C，係構成各層的金屬間之接著強度良好，且加熱時銅也不會擴散到反射用金屬層12C的表面。
有關比較例4-3、4-4的基板，係構成各層的金屬間之接著強度良好，且銀層(Ag)的厚度超過1μm的情形下，加熱時銅不會擴散到反射用金屬層12C的表面。可是，銀層(Ag)的厚度為1μm以下的情形下，發現加熱時銅擴散到反射用金屬層12C之表面的現象。
有關其它比較例(比較例4-1、4-2、4-5~4-8)的基板，係構成各層的金屬間之接著強度一部分很低(比較例4-3、4-5、4-6、4-7)，或是在加熱時，在反射用金屬層12C的表面產生銅擴散(比較例4-3、4-4、4-7、4-8)。
再者，在該各基板(實施例4-1、4-2及比較例4-1~4-8)中，作為反射用金屬層係使用金(Au)和銀(Ag)的合金，但即使是使用白金(Pt)和銀(Ag)的合金之情形下，也可得到同樣的結果。
其次，製作以下所示的兩種基板(實施例4-A及比較例4-A)。
(實施例4-A)
在以銅基材所形成的本體部11上，依序層積銅層16(厚度0.1μm)、鎳層17(厚度1μm)、金層18(厚度0.01μm)，在該金層18上形成由金和銀的合金所形成的反射用金屬層12C，藉此來製作基板10C(實施例4- A)。此情形下，反射用金屬層12C是包含金50重量%，且剩餘部是具有由銀及不可避免雜質所構成的組成。
(比較例4-A)
在以銅板所製成的本體部11上形成鍍銅層(厚度0.1μm)，且在該鍍銅層上形成鍍銀層(厚度3μm)，藉此來製作基板(比較例4-A)。再者，該基板(比較例4-A)，是與有關上述之比較例1-A的基板相同。
<初期反射率>
測定該兩種基板(實施例4-A及比較例4-A)之表面的反射率(初期反射率)。
<耐熱試驗後之反射率>
又，為了評估上述兩種基板(實施例4-A及比較例4-A)的耐熱性，對各基板進行耐熱試驗。具體是將各基板在150℃的環境氣下放置1008小時(42天)。然後，利用與上述初期反射率之情形相同的方法來測定反射率(耐熱試驗後的反射率)。
於第60圖表示該結果。第60圖是針對實施例4-A及比較例4-A，比較初期反射率和耐熱試驗後之反射率所示的座標圖。
該結果得知實施例4-A(鎳/金/金銀合金)的基板，係耐熱試驗後的反射率從初期反射率沒有大變化，且反射 用金屬層12C的耐熱性提高，反射率因熱而下降之虞小。
比較例1-A(銀)的基板，係耐熱試驗後的反射率從初期反射率大幅地下降。因而，鍍銀層可說具有反射率因熱而下降之虞。
<溶液試驗後之反射率>
其次，為了調查上述兩種基板(實施例4-A及比較例4-A)的耐硫化性，對各基板進行溶液試驗，測定溶液試驗後的反射率。
<氣體試驗後之反射率>
再者，為了調查上述兩種基板(實施例4-A及比較例4-A)的耐硫化性，對各基板進行氣體試驗，測定氣體試驗後的反射率。
<打線接合(W/B)之連續性>
調查在上述兩種基板(實施例4-A及比較例4-A)的表面，是否可連續地進行打線接合。
<打線接合(W/B)強度>
針對在上述兩種基板(實施例4-A及比較例4-A)的表面進行打線接合之情形的打線接合強度做調查。
<銲錫濕潤性>
針對上述兩種基板(實施例4-A及比較例4-A)的銲錫濕潤性做調查。
再者，該些初期反射率、溶液試驗後的反射率、氣體試驗後的反射率、打線接合(W/B)之連續性、打線接合(W/B)強度、以及銲錫濕潤性的測定方法，是與上述之第1實施形態(實施1-A、實施例1-B、比較例1-A)的情形相同。
整理以上的結果標示於表4。
該結果得知實施例4-A(鎳/金/金銀合金)的基板，是溶液試驗後的反射率以及氣體試驗後的反射率之任何一方，自初期反射率起幾乎不變，且反射層用金屬層12C因硫化氫氣體等的腐蝕性氣體而予腐蝕之虞小。
比較例4-A(銀)的基板可說是具有：溶液試驗後的反射率以及氣體試驗後的反射率之任何一方，自初期反射率起的下降大，且鍍銀層因硫化氫氣體等的腐蝕性氣體而 予腐蝕之虞。
又，上述兩種基板(實施例4-A及比較例4-A)，係打線接合(W/B)的連續性、打線接合(W/B)強度、以及銲錫濕潤性全變優。
10‧‧‧發光二極體用導線框或基板
11‧‧‧本體部
11a‧‧‧載置面
12‧‧‧反射用金屬層
13‧‧‧鍍銅層
14‧‧‧鍍銀層

Claims (4)

  1. 一種附有樹脂導線框，其特徵係具備：載置LED元件之銲墊、和於前述銲墊之周圍，藉著空間而設置之導線部、和形成於銲墊與前述導線部之外側樹脂部；前述銲墊與前述導線部係各別具有對向面，前述銲墊之前述對向面與前述導線部之前述對向部係藉著空間相互對向，前述銲墊係具有載置前述LED元件之載置面、和位於前述載置面之相反側之底面；前述銲墊之前述對向面中，於前述銲墊之厚度方向中央部，形成朝向前述空間突出之突起部，前述銲墊之剖面視之，於前述突起部與前述底面之間，形成曲線，前述曲線係向前述載置面側彎曲，前述外側樹脂部係填充於前述銲墊與前述導線部之間之前述空間。
  2. 一種半導體裝置，其特徵係具備：銲墊、和於前述銲墊之周圍，藉著空間而設置之導線部、和載置於銲墊上之LED元件、和電性連接於前述導線部與前述LED元件之導電部、和封閉於前述LED元件與前述導電部之封閉樹脂部、 和形成於銲墊與前述導線部之外側樹脂部；前述銲墊與前述導線部係各別具有對向面，前述銲墊之前述對向面與前述導線部之前述對向部係藉著空間相互對向，前述銲墊係具有載置前述LED元件之載置面、和位於前述載置面之相反側之底面；前述銲墊之前述對向面中，於前述銲墊之厚度方向中央部，形成朝向前述空間突出之突起部，前述銲墊之剖面視之，於前述突起部與前述底面之間，形成曲線，前述曲線係向前述載置面側彎曲，前述外側樹脂部係填充於前述銲墊與前述導線部之間之前述空間。
  3. 一種附有樹脂導線框之製造方法，其特徵係具備：製作經由蝕刻金屬基板，載置LED元件之銲墊，以及於前述銲墊之周圍，藉著空間而設置之導線部的工程、和於銲墊與前述導線部，形成外側樹脂部之工程；前述銲墊與前述導線部係各別具有對向面，前述銲墊之前述對向面與前述導線部之前述對向部係藉著空間相互對向，前述銲墊係具有載置前述LED元件之載置面、和位於前述載置面之相反側之底面；前述銲墊之前述對向面中，於前述銲墊之厚度方向中央部，形成朝向前述空間突出之突起部，前述銲墊之剖面視之，於前述突起部與前述底面之 間，形成曲線，前述曲線係向前述載置面側彎曲，前述外側樹脂部係填充於前述銲墊與前述導線部之間之前述空間。
  4. 一種半導體裝置之製造方法，其特徵係具備：製作經由蝕刻金屬基板，載置LED元件之銲墊，以及於前述銲墊之周圍，藉著空間而設置之導線部的工程、和於銲墊與前述導線部，形成外側樹脂部之工程、和載置於前述銲墊上之LED元件的工程、和將前述導線部與前述LED元件，經由導電部電性連接的工程、和將前述LED元件與前述導電部，經由光透過性之封閉樹脂部加以封閉的工程；前述銲墊與前述導線部係各別具有對向面，前述銲墊之前述對向面與前述導線部之前述對向部係藉著空間相互對向，前述銲墊係具有載置前述LED元件之載置面、和位於前述載置面之相反側之底面；前述銲墊之前述對向面中，於前述銲墊之厚度方向中央部，形成朝向前述空間突出之突起部，前述銲墊之剖面視之，於前述突起部與前述底面之間，形成曲線，前述曲線係向前述載置面側彎曲，前述外側樹脂部係填充於前述銲墊與前述導線部之間之前述空間。
TW105126387A 2010-03-30 2011-03-30 Light-emitting diode lead frame or substrate, semiconductor device, and light-emitting diode lead frame or substrate manufacturing method TWI596796B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010078854 2010-03-30
JP2010162086 2010-07-16
JP2010167298A JP5922326B2 (ja) 2010-07-26 2010-07-26 Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201642491A true TW201642491A (zh) 2016-12-01
TWI596796B TWI596796B (zh) 2017-08-21

Family

ID=44712359

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105126387A TWI596796B (zh) 2010-03-30 2011-03-30 Light-emitting diode lead frame or substrate, semiconductor device, and light-emitting diode lead frame or substrate manufacturing method
TW100111028A TWI557933B (zh) 2010-03-30 2011-03-30 A manufacturing method of a wire frame or a substrate for a light emitting diode, a semiconductor device, and a wire frame or a substrate for a light emitting diode

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100111028A TWI557933B (zh) 2010-03-30 2011-03-30 A manufacturing method of a wire frame or a substrate for a light emitting diode, a semiconductor device, and a wire frame or a substrate for a light emitting diode

Country Status (5)

Country Link
US (3) US9263315B2 (zh)
KR (1) KR101867106B1 (zh)
CN (2) CN102804428B (zh)
TW (2) TWI596796B (zh)
WO (1) WO2011122665A1 (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050179B2 (en) * 2010-10-12 2018-08-14 Rohm Co., Ltd. LED module
CN102760824B (zh) * 2011-04-29 2016-06-08 展晶科技(深圳)有限公司 发光二极管封装结构
US8878215B2 (en) * 2011-06-22 2014-11-04 Lg Innotek Co., Ltd. Light emitting device module
TW201330332A (zh) * 2012-01-02 2013-07-16 Lextar Electronics Corp 固態發光元件及其固態發光封裝體
CN104081547A (zh) * 2012-02-15 2014-10-01 松下电器产业株式会社 发光装置以及其制造方法
JP5985201B2 (ja) * 2012-02-20 2016-09-06 シャープ株式会社 発光装置および照明装置
WO2013133594A1 (en) * 2012-03-05 2013-09-12 Seoul Opto Device Co., Ltd. Light-emitting device and method of manufacturing the same
JP2013239539A (ja) * 2012-05-14 2013-11-28 Shin Etsu Chem Co Ltd 光半導体装置用基板とその製造方法、及び光半導体装置とその製造方法
JP2013239540A (ja) * 2012-05-14 2013-11-28 Shin Etsu Chem Co Ltd 光半導体装置用基板とその製造方法、及び光半導体装置とその製造方法
US9590155B2 (en) * 2012-06-06 2017-03-07 Cree, Inc. Light emitting devices and substrates with improved plating
CN103531670B (zh) * 2012-07-06 2016-09-07 哈尔滨化兴软控科技有限公司 发光二极管制造方法
DE112012006689B4 (de) * 2012-07-10 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Verkapselung eines optoelektronischen Bauelements und Leuchtdioden-Chip
JP6107136B2 (ja) 2012-12-29 2017-04-05 日亜化学工業株式会社 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置
JP6291713B2 (ja) * 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
CN103199187B (zh) * 2013-04-19 2015-11-25 安徽三安光电有限公司 一种发光二极管封装基板与封装结构及其制作方法
MY181753A (en) 2013-05-03 2021-01-06 Honeywell Int Inc Lead frame construct for lead-free solder connections
CN103247743B (zh) * 2013-05-24 2016-04-20 安徽三安光电有限公司 贴面式发光器件及其制作方法
JP6484396B2 (ja) 2013-06-28 2019-03-13 日亜化学工業株式会社 発光装置用パッケージ及びそれを用いた発光装置
US9515241B2 (en) * 2013-07-12 2016-12-06 Lite-On Opto Technology (Changzhou) Co., Ltd. LED structure, metallic frame of LED structure, and carrier module
CN104425700A (zh) * 2013-09-06 2015-03-18 郑榕彬 用于led倒装晶片封装的浮动散热铜片支架及led封装件
DE102013221429A1 (de) * 2013-10-22 2015-05-07 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
KR102282209B1 (ko) 2013-12-06 2021-07-28 루미리즈 홀딩 비.브이. 장착 조립체 및 조명 디바이스
EP3084850B1 (en) 2013-12-19 2022-03-09 Lumileds LLC Light emitting device package
KR102409220B1 (ko) * 2014-01-07 2022-06-16 루미리즈 홀딩 비.브이. 발광 디바이스 패키지
CN104810456A (zh) * 2014-01-29 2015-07-29 亚世达科技股份有限公司 发光二极管封装模组
JP2015176960A (ja) * 2014-03-14 2015-10-05 株式会社東芝 発光装置
KR102279212B1 (ko) * 2014-11-13 2021-07-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
EP2988341B1 (en) * 2014-08-22 2017-04-05 LG Innotek Co., Ltd. Light emitting device package
DE102014112540A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
US9379087B2 (en) * 2014-11-07 2016-06-28 Texas Instruments Incorporated Method of making a QFN package
US9859481B2 (en) * 2014-12-22 2018-01-02 Nichia Corporation Light emitting device
DE102014119390A1 (de) * 2014-12-22 2016-06-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US9590158B2 (en) 2014-12-22 2017-03-07 Nichia Corporation Light emitting device
JP6206442B2 (ja) * 2015-04-30 2017-10-04 日亜化学工業株式会社 パッケージ及びその製造方法、並びに発光装置
CN104993041B (zh) * 2015-06-04 2019-06-11 陈建伟 一种led倒装芯片固晶导电粘接结构及其安装方法
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente
DE102015112967A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015114579B4 (de) * 2015-09-01 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
JP6506899B2 (ja) * 2015-10-08 2019-04-24 日亜化学工業株式会社 発光装置、集積型発光装置および発光モジュール
JP2017147272A (ja) 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
DE102016103354A1 (de) * 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil mit einem leiterrahmen
SG10201601865XA (en) * 2016-03-10 2017-10-30 Rokko Leadframes Pte Ltd Semiconductor device and method of manufacture
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
US9847468B1 (en) * 2016-06-20 2017-12-19 Asm Technology Singapore Pte Ltd Plated lead frame including doped silver layer
CN109690765B (zh) * 2016-09-12 2023-05-09 株式会社电装 半导体装置
DE102016124270A1 (de) * 2016-12-13 2018-06-14 Infineon Technologies Ag Halbleiter-package und verfahren zum fertigen eines halbleiter-package
US10164159B2 (en) * 2016-12-20 2018-12-25 Samsung Electronics Co., Ltd. Light-emitting diode package and method of manufacturing the same
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法
US9972558B1 (en) 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
DE102017115798A1 (de) 2017-07-13 2019-01-17 Alanod Gmbh & Co. Kg Reflektierendes Verbundmaterial, insbesondere für oberflächenmontierte Bauelemente (SMD), und lichtemittierende Vorrichtung mit einem derartigen Verbundmaterial
DE102017119344A1 (de) 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
JP6635152B2 (ja) * 2017-08-31 2020-01-22 日亜化学工業株式会社 リードフレーム、発光装置用パッケージ、発光装置及び発光装置の製造方法
US10483445B2 (en) * 2017-08-31 2019-11-19 Nichia Corporation Lead frame, package for light emitting device, light emitting device, and method for manufacturing light emitting device
DE102017128457A1 (de) * 2017-11-30 2019-06-06 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer bauelemente
JP6784342B2 (ja) * 2018-05-01 2020-11-11 株式会社村田製作所 電子デバイスおよびそれを搭載した指紋認証装置
US11024785B2 (en) * 2018-05-25 2021-06-01 Creeled, Inc. Light-emitting diode packages
DE212019000110U1 (de) 2018-09-19 2020-03-05 Rohm Co., Ltd. Halbleiterbauteil
JP2020047500A (ja) * 2018-09-20 2020-03-26 矢崎総業株式会社 端子嵌合構造
JP7148792B2 (ja) * 2018-09-27 2022-10-06 日亜化学工業株式会社 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP7148793B2 (ja) * 2018-09-27 2022-10-06 日亜化学工業株式会社 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
US10810932B2 (en) * 2018-10-02 2020-10-20 Sct Ltd. Molded LED display module and method of making thererof
JP7174240B2 (ja) * 2018-11-30 2022-11-17 日亜化学工業株式会社 発光装置の製造方法
JP6947988B2 (ja) * 2019-01-28 2021-10-13 日亜化学工業株式会社 発光装置の製造方法
DE102019104325A1 (de) * 2019-02-20 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
JP7295437B2 (ja) 2019-11-29 2023-06-21 日亜化学工業株式会社 発光装置
JP7391694B2 (ja) * 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
IT202000029441A1 (it) * 2020-12-02 2022-06-02 St Microelectronics Srl Dispositivo a semiconduttore, procedimenti di fabbricazione e componente corrispondenti
CN113299814A (zh) * 2021-05-20 2021-08-24 中国科学院半导体研究所 Led陶瓷封装基板及其制备方法
JP7389363B2 (ja) * 2021-05-26 2023-11-30 日亜化学工業株式会社 発光装置
DE102021113592A1 (de) * 2021-05-26 2022-12-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und paneel
DE102021123663A1 (de) * 2021-09-13 2023-03-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung und verfahren zur herstellung

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038459A (ja) 1989-06-05 1991-01-16 Geinzu:Kk シャワーヘッド
JPH0543560U (ja) 1991-11-14 1993-06-11 日本ビクター株式会社 発光ダイオード装置
JP3198243B2 (ja) 1995-12-13 2001-08-13 富士通株式会社 半導体装置及びその製造方法
JPH10270618A (ja) 1997-03-24 1998-10-09 Seiko Epson Corp リードフレーム、リードフレームの製造方法および半導体装置
JPH10335566A (ja) 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
JP3574026B2 (ja) 2000-02-01 2004-10-06 三洋電機株式会社 回路装置およびその製造方法
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
TW507482B (en) * 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
JP4574868B2 (ja) * 2001-01-12 2010-11-04 ローム株式会社 半導体装置
JP3879410B2 (ja) 2001-02-06 2007-02-14 凸版印刷株式会社 リードフレームの製造方法
JP4703903B2 (ja) 2001-07-17 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
JP4889169B2 (ja) * 2001-08-30 2012-03-07 ローム株式会社 半導体装置およびその製造方法
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
JP3606837B2 (ja) 2001-12-19 2005-01-05 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JP2003258183A (ja) 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
EP1500136A1 (en) 2002-04-11 2005-01-26 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
JP2003309241A (ja) 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
DE10243247A1 (de) 2002-09-17 2004-04-01 Osram Opto Semiconductors Gmbh Leadframe-basiertes Bauelement-Gehäuse, Leadframe-Band, oberflächenmontierbares elektronisches Bauelement und Verfahren zur Herstellung
JP3940124B2 (ja) 2003-01-16 2007-07-04 松下電器産業株式会社 装置
JP2004247613A (ja) 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3910171B2 (ja) 2003-02-18 2007-04-25 シャープ株式会社 半導体発光装置、その製造方法および電子撮像装置
JP3782406B2 (ja) 2003-07-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその製造方法
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
JP4455166B2 (ja) 2004-05-28 2010-04-21 アピックヤマダ株式会社 リードフレーム
JP4359195B2 (ja) 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
US7087461B2 (en) 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
JP2006072013A (ja) 2004-09-02 2006-03-16 Noritsu Koki Co Ltd 情報記録システム
JP2006100500A (ja) 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
TWI277223B (en) 2004-11-03 2007-03-21 Chen-Lun Hsingchen A low thermal resistance LED package
US20060131708A1 (en) 2004-12-16 2006-06-22 Ng Kee Y Packaged electronic devices, and method for making same
JP2006245032A (ja) 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
US20070034886A1 (en) 2005-08-11 2007-02-15 Wong Boon S PLCC package with integrated lens and method for making the package
JP2007109887A (ja) 2005-10-13 2007-04-26 Toshiba Corp 半導体発光装置
JP5232369B2 (ja) 2006-02-03 2013-07-10 日立化成株式会社 光半導体素子搭載用パッケージ基板の製造方法およびこれを用いた光半導体装置の製造方法
JP2007287800A (ja) 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 配線とこれを用いた半導体装置用パッケージ部品及び配線基板
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP2007294631A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Works Ltd 樹脂反射鏡及びこれを用いた照明器具
US8044418B2 (en) 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
JP2008041699A (ja) 2006-08-01 2008-02-21 Showa Denko Kk Ｌｅｄパッケージ
JP2008091818A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
US7741704B2 (en) 2006-10-18 2010-06-22 Texas Instruments Incorporated Leadframe and mold compound interlock in packaged semiconductor device
TW200820463A (en) 2006-10-25 2008-05-01 Lighthouse Technology Co Ltd Light-improving SMD diode holder and package thereof
JP4963950B2 (ja) 2006-12-12 2012-06-27 スタンレー電気株式会社 半導体発光装置およびその製造方法
EP2109157B1 (en) * 2006-12-28 2018-11-28 Nichia Corporation Light emitting device and method for manufacturing the same
JP5004601B2 (ja) 2007-01-22 2012-08-22 パナソニック株式会社 パッケージ部品の製造方法および半導体装置の製造方法
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
JP5122172B2 (ja) 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
KR101318969B1 (ko) 2007-03-30 2013-10-17 서울반도체 주식회사 발광 다이오드
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
TW200843130A (en) 2007-04-17 2008-11-01 Wen Lin Package structure of a surface-mount high-power light emitting diode chip and method of making the same
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
JP4489791B2 (ja) 2007-05-14 2010-06-23 株式会社ルネサステクノロジ Ｑｆｎパッケージ
US20110036621A1 (en) 2007-06-29 2011-02-17 The Furukawa Electric Co., Ltd. Metal material, method for producing the same, and electrical/electronic component using the same
JP2009021481A (ja) 2007-07-13 2009-01-29 Toshiba Lighting & Technology Corp 発光装置
JP5245594B2 (ja) 2007-07-27 2013-07-24 日亜化学工業株式会社 発光装置及びその製造方法
KR100877881B1 (ko) * 2007-09-06 2009-01-08 엘지이노텍 주식회사 발광다이오드 패키지 및 그 제조방법
JP2009065002A (ja) 2007-09-07 2009-03-26 Nichia Corp 発光装置
JP4758976B2 (ja) * 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置
CN101256989B (zh) * 2008-01-31 2010-06-02 金芃 垂直结构的半导体外延薄膜封装及制造方法
JP2009224536A (ja) 2008-03-17 2009-10-01 Citizen Holdings Co Ltd Ｌｅｄデバイスおよびその製造方法
JP2009260077A (ja) 2008-04-17 2009-11-05 Toshiba Corp 発光装置およびリードフレーム
JP2009272345A (ja) * 2008-04-30 2009-11-19 Panasonic Electric Works Tatsuno Co Ltd 発光素子用リードフレームのめっき構造
JP5355219B2 (ja) * 2008-05-21 2013-11-27 京セラ株式会社 発光素子搭載用基板および発光装置
TW201003991A (en) 2008-07-03 2010-01-16 jia-han Xie Package structure of LED and light bar using the same
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP2010103164A (ja) 2008-10-21 2010-05-06 Seiko Instruments Inc 電子部品及びその製造方法
CN102257647B (zh) * 2008-12-19 2014-07-23 古河电气工业株式会社 光半导体装置用引线框及其制造方法
JP2010166044A (ja) * 2008-12-19 2010-07-29 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム及びその製造方法
EP2372800A4 (en) * 2008-12-26 2014-05-14 Furukawa Electric Co Ltd HOUSING FRAME FOR OPTICAL SEMICONDUCTOR ELEMENT, METHOD FOR THE PRODUCTION THEREOF AND OPTICAL SEMICONDUCTOR ELEMENT
JP2009076948A (ja) * 2009-01-14 2009-04-09 Panasonic Corp 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
JP2010199105A (ja) * 2009-02-23 2010-09-09 Stanley Electric Co Ltd 発光装置およびその製造方法
JP5322801B2 (ja) * 2009-06-19 2013-10-23 スタンレー電気株式会社 半導体発光装置及びその製造方法
KR20120089567A (ko) 2009-06-24 2012-08-13 후루카와 덴키 고교 가부시키가이샤 광반도체 장치용 리드 프레임, 광반도체 장치용 리드 프레임의 제조방법, 및 광반도체 장치
JP5710128B2 (ja) 2010-01-19 2015-04-30 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP5473738B2 (ja) 2010-04-14 2014-04-16 武海 秋元 Ｌｅｄパッケージ
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
JP5908874B2 (ja) 2013-08-27 2016-04-26 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP5758459B2 (ja) 2013-08-27 2015-08-05 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP6026397B2 (ja) 2013-12-10 2016-11-16 大日本印刷株式会社 樹脂付リードフレームの製造方法
JP6115836B2 (ja) 2015-03-10 2017-04-19 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法

Also Published As

Publication number Publication date
US20120313131A1 (en) 2012-12-13
TWI596796B (zh) 2017-08-21
US20150325763A1 (en) 2015-11-12
US20160099395A1 (en) 2016-04-07
TW201220524A (en) 2012-05-16
US9966517B2 (en) 2018-05-08
CN102804428A (zh) 2012-11-28
CN102804428B (zh) 2016-09-21
US9887331B2 (en) 2018-02-06
WO2011122665A1 (ja) 2011-10-06
US9263315B2 (en) 2016-02-16
CN106067511A (zh) 2016-11-02
KR101867106B1 (ko) 2018-06-12
TWI557933B (zh) 2016-11-11
KR20130007592A (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
TWI596796B (zh) Light-emitting diode lead frame or substrate, semiconductor device, and light-emitting diode lead frame or substrate manufacturing method
US10263166B2 (en) Light emitting device
JP5922326B2 (ja) Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
JP5307824B2 (ja) 光半導体装置用パッケージおよびこれを用いた光半導体装置、並びにこれらの製造方法
JP5871174B2 (ja) Ｌｅｄ用リードフレームまたは基板、半導体装置、およびｌｅｄ用リードフレームまたは基板の製造方法
JP5737605B2 (ja) Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2004241766A (ja) 装置
JP2011228687A (ja) Ｌｅｄ用リードフレームまたは基板、半導体装置、およびｌｅｄ用リードフレームまたは基板の製造方法
JP6015231B2 (ja) Ｌｅｄ素子搭載用基板及びその製造方法、並びにｌｅｄ素子搭載用基板を用いた半導体装置
JP2017092500A (ja) Ｌｅｄ用リードフレーム、光半導体装置、およびｌｅｄ用リードフレームの製造方法
JP2011222603A (ja) 光半導体装置用リードフレームおよび光半導体装置
JP6025026B2 (ja) Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2010206034A (ja) 光半導体装置用リードフレーム，光半導体装置用パッケージ，光半導体装置，光半導体装置用リードフレームの製造方法，光半導体装置用パッケージの製造方法および光半導体装置の製造方法
JP2022168010A (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP2014049594A (ja) 光半導体装置用リードフレーム及びそれを用いた光半導体装置
JP6094695B2 (ja) Ｌｅｄ用リードフレームの製造方法
JP7116308B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP2012134435A (ja) バックライト用発光装置
JP7148793B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP7339566B2 (ja) 光半導体装置用金属構造の製造方法、パッケージ、及びポリアリルアミン重合体を含む溶液
JP6011010B2 (ja) Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2016001702A (ja) 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄパッケージおよびその製造方法
JP2017017330A (ja) Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees