JP2009272345A - 発光素子用リードフレームのめっき構造 - Google Patents

発光素子用リードフレームのめっき構造 Download PDF

Info

Publication number
JP2009272345A
JP2009272345A JP2008119222A JP2008119222A JP2009272345A JP 2009272345 A JP2009272345 A JP 2009272345A JP 2008119222 A JP2008119222 A JP 2008119222A JP 2008119222 A JP2008119222 A JP 2008119222A JP 2009272345 A JP2009272345 A JP 2009272345A
Authority
JP
Japan
Prior art keywords
plating layer
silver
gold
lead frame
silver alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008119222A
Other languages
English (en)
Inventor
Yasunori Ono
靖則 小野
Shunichi Nakayama
俊一 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Industrial Devices SUNX Tatsuno Co Ltd
Original Assignee
Panasonic Electric Works Tatsuno Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Tatsuno Co Ltd filed Critical Panasonic Electric Works Tatsuno Co Ltd
Priority to JP2008119222A priority Critical patent/JP2009272345A/ja
Publication of JP2009272345A publication Critical patent/JP2009272345A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】銀めっき層の変色を防いで高い反射率を保持することができると共に、ワイヤーボンディング性にも優れた発光素子用リードフレームのめっき構造を提供する。
【解決手段】リードフレーム1の上に形成された銀めっき層2の表面に、パラジウムめっき層3を介して金−銀合金めっき層4を形成する。銀めっき層2を金−銀合金めっき層4で被覆して、銀めっき層2が硫化物等で腐食されることを防ぐことができる。また最表面の金−銀合金めっき層4によって、ワイヤーボンディング性を高く得ることができる。
【選択図】図1

Description

本発明は、半導体発光装置においてLEDなどの発光素子の実装に用いられるリードフレームのめっき構造に関するものである。
LED発光装置など半導体発光装置は、例えば図2に示すように、パッケージ10の実装用凹部11内にLEDなどの発光素子12を実装すると共に透明封止材13で封止することによって、形成されている。そしてパッケージ10にはリードフレーム1が、その一端部を実装用凹部11内の底部に配置させると共に他端部をパッケージ10の外方へ突出させるように設けてあり、発光素子12をこのリードフレーム1の上に搭載してワイヤーボンディング14を行なうことによって、発光素子12を実装するようにしてある。
このような半導体発光装置にあって、発光素子12から発光した光の一部は、実装用凹部11内に位置するリードフレーム1の表面で反射して、実装用凹部11の開口から出射されることになる。
そこでリードフレーム1の表面に銀めっき層2を設けてリードフレーム1の表面を高い反射率に形成し、半導体発光装置の発光効率を高めるようにしている。図3はその一例を示すものであり、リードフレーム1の素材表面に銅ストライクめっき層15を介して銀めっき層2を設けるようにしてある。
光の反射率は銀が最も高いので、リードフレーム1の表面に銀めっき層2を設けることによって、発光効率を高めることができるのであるが、一方、銀は耐変色性に劣り、とりわけ硫化物で腐食されることによる変色が顕著である。従って、銀めっき層2がこのように変色すると反射率も大きく低下することになり、半導体発光装置の発光効率を高く得ることができなくなる。
そこで、特許文献1では、リードフレーム1のうち、パッケージ10の実装用凹部11内に位置するインナーリード部1aは最表面を上記のように銀めっき層2で形成して高い光反射率を実現し、パッケージ10の外部に位置するアウターリード部1bは最表面を耐食性の高い金のめっき層で形成するようにしている。
また特許文献2では、銀めっき層を銀以外のめっき層で覆い、さらにガラスなどで形成される透光性の層で覆うようにしている。
特開2004−241766号公報 特開2006−72013号公報
しかし、上記特許文献1のものでは、透明封止材13で封止される実装用凹部11に位置するインナーリード部1aに銀めっき層2が設けられているため、半導体発光装置を組み立てた後は、銀めっき層2に変色が生じることを防ぐことができるが、インナーリード部1aに銀めっき層2を形成した後、半導体発光装置に組み付けるまでの間に、周囲環境(特に硫化雰囲気)の影響により変色が発生することを防止することについては考慮されていない。
また引用文献2のものでは、銀めっき層2をガラス等の透光性材料で被覆するために、ワイヤーボンディング性に問題が生じるものであった。
本発明は上記の点に鑑みてなされたものであり、銀めっき層の変色を防いで高い反射率を保持することができると共に、ワイヤーボンディング性にも優れた発光素子用リードフレームのめっき構造を提供することを目的とするものである。
本発明に係る発光素子用リードフレームのめっき構造は、リードフレーム1の上に形成された銀めっき層2の表面に、パラジウムめっき層3を介して金−銀合金めっき層4を形成して成ることを特徴とするものである。
この発明によれば、銀めっき層2を金−銀合金めっき層4で被覆して、銀めっき層2が硫化物等で腐食されることを防ぐことができ、変色を防止して高い反射率を保持することができるものであり、また銀めっき層2から銀が金−銀合金めっき層4に拡散することをパラジウムめっき層3で防ぐことができるものである。しかも最表面の金−銀合金めっき層4によって、ワイヤーボンディング性を高く得ることができるものである。
また本発明において、上記の金−銀合金めっき層4は、金を5〜20質量%含有する金−銀合金からなることを特徴とするものである。
この発明によれば、金−銀合金めっき層4の金と銀の合金質量比率を金が5〜20質量%となるように設定することによって、反射率を低下させることなく、金の耐食性で銀めっき層2の変色を防ぐ効果を高く得ることができるものである。
また本発明において、上記の金−銀合金めっき層4の膜厚は、0.01〜0.1μmであることを特徴とするものである。
この発明によれば、反射率を低下させることなく、金の耐食性で銀めっき層2の変色を防ぐ効果を高く得ることができるものである。
また本発明において、上記のパラジウムめっき層の膜厚は、0.01〜0.1μmであることを特徴とするものである。
この発明によれば、反射率を低下させることなく、金の耐食性で銀めっき層2の変色を防ぐ効果を高く得ることができるものである。
本発明によれば、銀めっき層2を金−銀合金めっき層4で被覆して、銀めっき層2が硫化物等で腐食されることを防ぐことができ、変色を防止して高い反射率を保持することができるものであり、また銀めっき層2から銀が金−銀合金めっき層4に拡散することをパラジウムめっき層3で防ぐことができるものである。しかも最表面の金−銀合金めっき層4によって、ワイヤーボンディング性を高く得ることができるものである。
この結果、半導体発光素子の高発光効率を達成することができると共に長寿命化を図ることができるものであり、また金−銀合金めっき層4の形成によって、銀めっき層2の膜厚を薄く形成することが可能になって、コスト低減が可能になるものである。
以下、本発明を実施するための最良の形態を説明する。
図1に、本発明においてリードフレーム1に形成されるめっき構造を示す。まず鉄合金や銅合金など任意の金属で形成されるリードフレーム1の表面に銅などの薄いストライクめっきを施す。銅ストライクめっきを行なう際のめっき浴としては、例えば金属銅15〜30g/L、遊離シアン15〜30g/L、炭酸アルカリ30g/L以下の組成のものを用いることができ、液温40〜60℃、電流密度1〜3A/dmの条件でめっきすることによって、0.3〜1.0μm厚程度の銅ストライクめっき層15を形成することができる。
次に銅ストライクめっき層15の上に銀めっき層2を形成する。銀めっきを行なう際のめっき浴としては、例えば金属銀40〜80g/L、遊離シアン60〜120g/L、炭酸アルカリ10〜50g/L、光沢剤適量の組成のものを用いることができ、液温20〜30℃、電流密度0.5〜5A/dmの条件でめっきすることによって、銀めっき層2を形成することができる。リードフレーム1の表面の反射率を高めるために形成されるこの銀めっき層2の膜厚は、3〜8μmが一般的であるが、本発明では後述のように最表面に金−銀合金めっき層4を設けることによって、銀めっき層2の厚みを薄く形成することができ、1〜2μm程度に薄く形成することが可能である。
そして本発明は、この銀めっき層2の上にまずパラジウムめっき層3を形成し、さらにその上に金−銀合金めっき層4を形成するものである。
パラジウムめっきに用いるめっき浴としては、例えば金属パラジウム5〜20g/L、塩化アンモニウム15〜30g/Lの組成のものを用いることができ、液温20〜50℃、電流密度1〜2A/dmの条件でめっきすることによって、パラジウムめっき層3を形成することができる。このパラジウムめっき層3は膜厚を0.01〜0.1μmの範囲で形成することが好ましい。
また金−銀合金めっきに用いるめっき浴としては、例えば金属金1〜5g/L、金属銀2〜10g/L、シアン5〜15g/L、光沢剤適量の組成のものを用いることができ、液温20〜30℃、電流密度0.5〜2A/dmの条件でめっきすることによって、金−銀合金めっき層4を形成することができる。この金−銀合金めっき層4は膜厚を0.01〜0.1μmの範囲で形成することが好ましい。またこの金−銀合金めっき層4は金を5〜20質量%(残りは銀)含有する合金組成で形成するのが好ましい。
上記のようなめっき構造でめっきを施したリードフレーム1は、既述の図2のようにLEDなどの発光素子12を実装する半導体発光装置に用いられるものである。すなわち、リードフレーム1の一端部のインナーリード部1aが実装用凹部11内の底部に位置し、他端部のアウターリード部1bを外部に突出させるように、リードフレーム1がパッケージ10に取り付けてある。そしてパッケージ10の実装用凹部11内にLEDなどの発光素子12を搭載して、発光素子12とリードフレーム1のインナーリード部1aの間にワイヤーボンディング14を行ない、実装用凹部11内に発光素子12を実装した後、さらに実装用凹部11内に透明封止材13を充填して封止することによって、半導体発光装置を形成することができるものである。
このように形成される半導体発光装置にあって、発光素子12から発光された光は実装用凹部11の開口を通して取り出されるが、発光素子12から発光された光の一部は、リードフレーム1のインナーリード部1aの表面で反射されて、実装用凹部11の開口を通して取り出される。このとき、リードフレーム1のインナーリード部1aの表面には金−銀合金めっき層4が設けてあるので、半導体発光装置の発光効率を高く得ることができるものである。また上記のようにワイヤーボンディングを行なうにあたって、銀めっき層2によって適度な硬さ、溶着度、粗さをリードフレーム1に付与することができ、良好なワイヤーボンディング性を安定して確保することができるものである。
ここで、既述のように銀めっき層2は、リードフレーム1に銀めっき層2を形成した後、半導体発光装置に組み付けるまでの間に変色が発生し易く、また半導体発光装置に組み付けた後においても硫化雰囲気など周囲環境の影響によって変色が発生するおそれがあるが、銀めっき層2の表面は金−銀合金めっき層4で被覆してあるので、金を含有して耐食性の高い金−銀合金めっき層4で銀めっき層2を保護することができ、銀めっき層2に変色が発生することを防ぐことができるものである。
また最表面の金−銀合金めっき層4は銀を含有するために、光の反射率を高く形成することができるものであり、発光素子12から発光された光の反射率を高く保持することができるものである。このとき金−銀合金めっき層4において、金の含有率が低くなると耐食性が低下する傾向を示し、金の含有率が高くなると反射率が低下する傾向を示すため、金−銀合金めっき層4の金の含有率を上記のように5〜20質量%の範囲に設定するのが好ましいのである。
ここで、金−銀合金めっき層4の膜厚が0.01μm未満であると、銀めっき層2の変色を防止する効果を十分に得ることができないものであり、また金−銀合金めっき層4の膜厚を0.1μmを超えて厚くしてもこの変色防止の効果は殆ど変らず、金の消費量が多くなるためにコスト的に不利になると共に、銀めっき層2による光の反射を阻害することになるおそれもある。このため、金−銀合金めっき層4の膜厚は上記のように0.01〜0.1μmの範囲に設定するのが好ましいのである。
また銀は拡散し易く、特に熱が加わった際に拡散し易い。例えばリードフレーム1にめっきを施した後の成形加工やワイヤーボンディングの際などに熱が加わり、銀が拡散し易い。このために本発明では、銀めっき層2と金−銀合金めっき層4の間にパラジウムめっき層3を設け、層間での銀の拡散を防いで、金−銀合金めっき層4に組成変化が生じることを防止し、金−銀合金めっき層4の性能が変化することを防いでいるものである。このとき、パラジウムめっき層3の膜厚が0.01μm未満であると、銀の拡散を防止する効果を十分に得ることができないものであり、またパラジウムめっき層3の膜厚を0.1μmを超えて厚くしてもこの拡散防止の効果は殆ど変らず、光の反射を阻害することになるおそれもある。このため、パラジウムめっき層3の膜厚は上記のように0.01〜0.1μmの範囲に設定するのが好ましいのである。
次に、本発明を実施例によって具体的に説明する。
(実施例1)
リードフレーム1の表面に銅ストライクめっき層15を0.4μmの膜厚で形成し、その上に銀めっき層2を3μmの膜厚で形成した。次に、銀めっき層2の上にパラジウムめっき層3を0.01μmの膜厚で形成し、さらにその上に金の含有率が10質量%の金−銀合金めっき層4を0.01μmの膜厚で形成して、リードフレーム1の表面をめっき加工した。
(実施例2〜6)
パラジウムめっき層3の膜厚、金-銀合金めっき層4の膜厚、金-銀合金めっき層4の金の含有比率を、表1のように設定するようにした他は、実施例1と同様にしてリードフレーム1の表面をめっき加工した。
(比較例1)
パラジウムめっき層3及び金-銀合金めっき層4を形成しないようにした他は、実施例1と同様にしてリードフレーム1の表面をめっき加工した。
(比較例2)
パラジウムめっき層3を膜厚0.1μmで形成し、金-銀合金めっき層4を形成しないようにした他は、実施例1と同様にしてリードフレーム1の表面をめっき加工した。
(比較例3)
金の含有率20質量%の金−銀合金めっき層4を0.1μmの膜厚で形成し、パラジウムめっき層3を形成しないようにした他は、実施例1と同様にしてリードフレーム1の表面をめっき加工した。
(実施例7)
リードフレーム1の表面に銅ストライクめっき層15を0.4μmの膜厚で形成し、その上に銀めっき層2を1.5μmの膜厚で形成した。次に、銀めっき層2の上にパラジウムめっき層3を0.01μmの膜厚で形成し、さらにその上に金の含有率が20質量%の金−銀合金めっき層4を0.01μmの膜厚で形成して、リードフレーム1の表面をめっき加工した。
(実施例8〜10)
パラジウムめっき層3の膜厚、金-銀合金めっき層4の膜厚を、表1のように設定するようにした他は、実施例7と同様にしてリードフレーム1の表面をめっき加工した。
(比較例4)
パラジウムめっき層3及び金-銀合金めっき層4を形成しないようにした他は、実施例7と同様にしてリードフレーム1の表面をめっき加工した。
上記のように実施例1〜10及び比較例1〜4で得たリードフレーム1のめっき加工部について、耐変色性、反射率、ワイヤーボンディング性を測定した。
耐変色性の試験は、リードフレーム1の表面の色度(白さを表す値)を色差計を用いて測定し、次にこのリードフレーム1を2質量%濃度の硫化カリウム溶液に30秒間浸漬した後、再度リードフレーム1の表面の色度を色差計で測定し、硫化カリウム溶液への浸漬の前後の色度の差を求めて変色変化量に数値化することによって行なった。そして変色変化量が0〜0.02未満のものを「○」、0.02〜0.04未満のものを「△」、0.04以上のものを「×」と評価した。
反射率の測定は、分光光度計によって全光線反射率を測定することによって行ない、波長550nmと450nmの2点の平均値を求めた。そして比較例1を100として相対比を求め、96〜100を「○」、90〜96未満を「△」、90未満を「×」と評価した。
ワイヤーボンディング性は、25μm径の金線を用い、発光素子(LED)12への金線の接合を荷重10g、超音波出力20mWの条件に、リードフレーム1への金線の接合を荷重30g、超音波出力30mWの条件に、それぞれ設定してワイヤーボンディングを行ない、ボンディングした金線のプル強度を測定することによって評価した。そして10個の試料の平均値をとり、比較例1と比較して5%以内であるものを「○」、それ以下を「×」と判定した。
Figure 2009272345
表1にみられるように、銀めっき層2が表層となる比較例1や比較例4では、反射率は高いが、耐変色性が劣るものであった。一方、この銀めっき層2の上にパラジウムめっき層3を介して金−銀合金めっき層4が最表層となるように形成した各実施例では、反射率を大きく低下させることなく、耐変色性を向上することができるものであった。
また金−銀合金めっき層4を形成することによって、実施例7〜10にみられるように、銀めっき層2の厚みを半分にしても、同等の反射率や耐変色性を確保することができることが確認される。
本発明の実施の形態の一例を示す、一部の拡大した断面図である。 半導体発光装置を示す断面図である。 従来例(比較例1)を示す、一部の拡大した断面図である。
符号の説明
1 リードフレーム
2 銀めっき層
3 パラジウムめっき層
4 金−銀合金めっき層

Claims (4)

  1. リードフレームの上に形成された銀めっき層の表面に、パラジウムめっき層を介して金−銀合金めっき層を形成して成ることを特徴とする発光素子用リードフレームのめっき構造。
  2. 金−銀合金めっき層は、金を5〜20質量%含有する金−銀合金からなることを特徴とする請求項1に記載の発光素子用リードフレームのめっき構造。
  3. 金−銀合金めっき層の膜厚は、0.01〜0.1μmであることを特徴とする請求項1又は2に記載の発光素子用リードフレームのめっき構造。
  4. パラジウムめっき層の膜厚は、0.01〜0.1μmであることを特徴とする請求項1乃至3のいずれか1項に記載の発光素子用リードフレームのめっき構造。
JP2008119222A 2008-04-30 2008-04-30 発光素子用リードフレームのめっき構造 Pending JP2009272345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008119222A JP2009272345A (ja) 2008-04-30 2008-04-30 発光素子用リードフレームのめっき構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008119222A JP2009272345A (ja) 2008-04-30 2008-04-30 発光素子用リードフレームのめっき構造

Publications (1)

Publication Number Publication Date
JP2009272345A true JP2009272345A (ja) 2009-11-19

Family

ID=41438671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008119222A Pending JP2009272345A (ja) 2008-04-30 2008-04-30 発光素子用リードフレームのめっき構造

Country Status (1)

Country Link
JP (1) JP2009272345A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129658A (ja) * 2009-12-17 2011-06-30 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
WO2011122665A1 (ja) * 2010-03-30 2011-10-06 大日本印刷株式会社 Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
JP2011228687A (ja) * 2010-03-30 2011-11-10 Dainippon Printing Co Ltd Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
JP2012160638A (ja) * 2011-02-02 2012-08-23 Toppan Printing Co Ltd 半導体発光装置用リードフレーム及び半導体発光装置
CN102903823A (zh) * 2012-07-17 2013-01-30 孙百贵 新型top led金属支架及其制造方法
JP2013183067A (ja) * 2012-03-02 2013-09-12 Hitachi Cable Ltd 半導体発光装置、半導体発光装置の製造方法、リードフレームおよびリードフレームの製造方法
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091818A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091818A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129658A (ja) * 2009-12-17 2011-06-30 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
WO2011122665A1 (ja) * 2010-03-30 2011-10-06 大日本印刷株式会社 Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
JP2011228687A (ja) * 2010-03-30 2011-11-10 Dainippon Printing Co Ltd Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
KR20130007592A (ko) * 2010-03-30 2013-01-18 다이니폰 인사츠 가부시키가이샤 Led용 리드 프레임 또는 기판, 반도체 장치, 및 led용 리드 프레임 또는 기판의 제조 방법
US9263315B2 (en) 2010-03-30 2016-02-16 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
US9887331B2 (en) 2010-03-30 2018-02-06 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
US9966517B2 (en) 2010-03-30 2018-05-08 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
KR101867106B1 (ko) * 2010-03-30 2018-06-12 다이니폰 인사츠 가부시키가이샤 Led용 수지 부착 리드 프레임, 반도체 장치, 반도체 장치의 제조 방법 및 led용 수지 부착 리드 프레임의 제조 방법
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2012160638A (ja) * 2011-02-02 2012-08-23 Toppan Printing Co Ltd 半導体発光装置用リードフレーム及び半導体発光装置
JP2013183067A (ja) * 2012-03-02 2013-09-12 Hitachi Cable Ltd 半導体発光装置、半導体発光装置の製造方法、リードフレームおよびリードフレームの製造方法
CN102903823A (zh) * 2012-07-17 2013-01-30 孙百贵 新型top led金属支架及其制造方法

Similar Documents

Publication Publication Date Title
JP2009272345A (ja) 発光素子用リードフレームのめっき構造
KR101267718B1 (ko) 광반도체 장치용 리드 프레임 및 그 제조방법
JP5546495B2 (ja) 光半導体装置用リードフレーム、その製造方法および光半導体装置
KR101485226B1 (ko) 광반도체 장치용 리드 프레임, 광반도체 장치용 리드 프레임의 제조방법 및 광반도체 장치
JP5503388B2 (ja) Led用リードフレーム
WO2010150824A1 (ja) 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
JP5578960B2 (ja) 光半導体装置用リードフレーム及びその製造方法
JP5695841B2 (ja) Led用リードフレーム
JP3940124B2 (ja) 装置
JP5110804B2 (ja) Ledの製造方法
US20120097545A1 (en) Silver electroplated and/or silver alloy electroplated article having an oxidation layer on its surface
JP2016219498A (ja) 光半導体装置用リードフレーム又は基板、並びにそれを用いた光半導体装置
JP6175822B2 (ja) 光半導体装置用のリードフレーム又は基板
JP2010166044A (ja) 光半導体装置用リードフレーム及びその製造方法
JP2013128076A (ja) Led用リードフレームおよびその製造方法
JP2005347375A (ja) 発光素子用ステム及び光半導体装置
JP2013026427A (ja) 光半導体装置用リードフレーム及びその製造方法
JP2013174865A (ja) 銅又は銅合金層上にインジウム−銀合金層を有する積層構造物、及び該積層構造物の製造方法
JP2012151289A (ja) 光半導体実装用基板、その製造方法、及び光半導体装置
JP2012028626A (ja) パッケージ成型体、ランプおよびパッケージ成型体の製造方法
JP2011129658A (ja) 光半導体装置用リードフレーム、光半導体装置用リードフレームの製造方法、および光半導体装置
JP5472969B2 (ja) 光反射材及びそれを用いた発光ダイオードデバイス
JP6635152B2 (ja) リードフレーム、発光装置用パッケージ、発光装置及び発光装置の製造方法
JP5554155B2 (ja) 光半導体装置用リードフレームおよび光半導体装置
JP2013173347A (ja) 銅又は銅合金層上にインジウム−銀−コバルト合金層を有する積層構造物、及び該積層構造物の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206