JP2010103164A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP2010103164A JP2010103164A JP2008270966A JP2008270966A JP2010103164A JP 2010103164 A JP2010103164 A JP 2010103164A JP 2008270966 A JP2008270966 A JP 2008270966A JP 2008270966 A JP2008270966 A JP 2008270966A JP 2010103164 A JP2010103164 A JP 2010103164A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- flexible substrate
- package
- glass
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Wire Bonding (AREA)
- Led Device Packages (AREA)
Abstract
【課題】ガラスパッケージ2を回路基板に実装したときに、回路基板の加えられる応力によりガラスパッケージ2に割れや欠けが生じないようにする。
【解決手段】表面にパッケージ電極11が形成されたガラスパッケージ2のパッケージ電極11が形成された表面に、第1貫通電極10が形成されたフレキシブル基板3を接着材4を介して貼り合わされた構造を備えており、パッケージ電極11と第1貫通電極10とが電気的に接続する構造を有する電子部品1とした。
【選択図】図1
【解決手段】表面にパッケージ電極11が形成されたガラスパッケージ2のパッケージ電極11が形成された表面に、第1貫通電極10が形成されたフレキシブル基板3を接着材4を介して貼り合わされた構造を備えており、パッケージ電極11と第1貫通電極10とが電気的に接続する構造を有する電子部品1とした。
【選択図】図1
Description
本発明は、ガラスパッケージに素子を封止した構成の電子部品、その製造方法に関し、特に、ガラスパッケージの電極形成部にフレキシブル基板を貼り合わせた構造の電子部品に関する。
近年、ガラスパッケージを使用した電子部品が実用化されている。ガラス材料は、外部から浸入する水分や汚染物質を防止する機密性が高い。また、ガラス材料は、半導体素子を形成するシリコン基板と熱膨張係数が近似するので、ガラスパッケージに半導体素子を実装したときの実装面や接合面の信頼性が高い。また、ガラス材料は安価なので、製品のコスト上昇を抑制することができる。
図14は、ガラス材料にLED素子を実装したLED発光装置の断面図である(特許文献1の図1)。ガラス基板51には貫通電極52が形成されている。貫通電極52の上には接続用の電極メタライズ53Bが形成され、電極メタライズ53Bの上には複数のLED素子56Aが実装されている。LED素子56Aの上面と電極メタライズ53Bとはワイヤーにより電気的に接続されている。ガラス基板51の下面には外部と接続用の電極メタライズ53Aが形成さている。電極メタライズ53Aは貫通電極52に電気的に接続されている。従って、LED素子56Aに対して、下面に形成した電極メタライズ53Aから電力を供給することができる。
ガラス基板51の上面には、貫通孔58が形成されたSi基板54が、LED素子56Aを囲むように設置されている。Si基板54はガラス基板51の表面に陽極接合されている。Si基板54の内壁面は傾斜し、その表面には反射膜55が形成されている。LED素子56Aで発光した光は反射膜55により反射して、上方向に指向性のある光を照射する。LED素子は複数個実装されているので、発光の強度を高くすることができる。また、LED素子56Aから生成される熱は、貫通電極52及び電極メタライズ53Aを介して外部へ放熱することができる。そのため、発光効率の高いLED発光装置をコンパクトに、且つ低コストで提供することができる、というものである。
特開2007−42781号公報
上記図14に示すLED発光装置は、通常、ガラス基板51の下面に形成した電極メタライズ53A側をベース回路基板に向けて面実装される。この場合に、周囲の温度変化やベース回路基板の落下等によりベース回路基板には応力が加わる。しかし、ガラス基板51は硬度が大きく、ベース回路基板から加えられる応力はガラス基板51の接着部や端部に集中する。そのために、ガラス基板51の接着部や端部に割れや欠けが発生した。
本発明においては、上記課題を解決するために、以下の構成とした。
(1)表面にパッケージ電極が形成されたガラスパッケージと、第1貫通電極が形成されたフレキシブル基板と、前記パッケージ電極と前記第1貫通電極とを対向させて、前記ガラスパッケージと前記フレキシブル基板とを接着する接着材とから構成されており、前記フレキシブル基板は、前記ガラスパッケージとは反対側の表面に形成された導体膜を備え、前記第1貫通電極は、前記フレキシブル基板を貫通する第1貫通孔に導電ペーストを充填して固化した第1導電材料を有し、前記パッケージ電極と前記導体膜とは、前記第1導電材料を介在して電気的に接続されてなる電子部品とした。
(1)表面にパッケージ電極が形成されたガラスパッケージと、第1貫通電極が形成されたフレキシブル基板と、前記パッケージ電極と前記第1貫通電極とを対向させて、前記ガラスパッケージと前記フレキシブル基板とを接着する接着材とから構成されており、前記フレキシブル基板は、前記ガラスパッケージとは反対側の表面に形成された導体膜を備え、前記第1貫通電極は、前記フレキシブル基板を貫通する第1貫通孔に導電ペーストを充填して固化した第1導電材料を有し、前記パッケージ電極と前記導体膜とは、前記第1導電材料を介在して電気的に接続されてなる電子部品とした。
(2)上記(1)の電子部品において、前記ガラスパッケージは第2貫通電極を備え、前記ガラスパッケージの表面において露出して前記パッケージ電極を構成し、前記フレキシブル基板の前記導体膜は前記第1貫通孔の側壁まで延在するようにした。
(3)上記(1)又は(2)の電子部品において、前記フレキシブル基板は、絶縁性フィルムと前記導体膜の積層構造を有し、前記絶縁性フィルムは、前記ガラスパッケージに前記接着材を介して貼り合わされるようにした。
(4)表面にパッケージ電極が形成されたガラスパッケージを準備する工程と、絶縁性フィルムに貫通孔が形成され、前記貫通孔の側壁と前記絶縁性フィルムの少なくとも一方の表面に導体膜が形成されたフレキシブル基板を準備する工程と、前記ガラスパッケージと前記フレキシブル基板とを、前記パッケージ電極の位置に前記貫通孔が対応するように接着材を介して貼り合わせる貼り合せ工程と、前記フレキシブル基板の貫通孔に導電性材料を充填して、貫通電極を形成する貫通電極形成工程と、を含む電子部品の製造方法とした。
(5)上記(4)の電子部品の製造方法において、前記フレキシブル基板を準備する工程は、前記フレキシブル基板の上に形成された前記導体膜の一部を除去して前記絶縁性フィルムを露出させるパターン形成工程を含み、前記貼り合わせ工程の後に、前記導体膜の一部が除去された領域にレーザー光を照射し、前記ガラスパッケージのガラス表面に切断用ラインを形成する切断ライン形成工程と、前記切断用ライン上に応力を加えて、前記ガラスパッケージ及びフレキシブル基板を切断分離する切断分離工程と、を備えるようにした。
(6)上記(4)又は(5)の電子部品の製造方法において、前記フレキシブル基板を準備する工程において、前記絶縁性フィルムに第1導体膜を形成した後に前記貫通孔を形成し、前記貫通孔の側壁と前記フレキシブル基板の少なくとも一方の表面に第2導体膜を形成する工程を含むこととした。
本発明の電子部品は、表面にパッケージ電極が形成されたガラスパッケージと、第1貫通電極が形成されたフレキシブル基板とを、接着材により貼り合わせた構造である。これにより、電子部品をベース回路基板に面実装した場合でも、フレキシブル基板が緩衝材として機能し、ベース回路基板に加えられた応力が緩和されて、ガラスパッケージの割れや欠けを防止することができる。
(実施例1)
図1は、本発明の実施例1に係る電子部品1の模式的な縦断面図であり、本発明の基本的な構造を表している。電子部品1は、ガラスパッケージ2とフレキシブル基板3が接着材4を介して貼り付けられた構造である。ガラスパッケージ2の内部には素子12が封入されている。ガラスパッケージ2のフレキシブル基板3側の表面には、パッケージ電極11a、11bが形成されている。パッケージ電極11a、11bは、内部に封入された素子と電気的に接続している。
図1は、本発明の実施例1に係る電子部品1の模式的な縦断面図であり、本発明の基本的な構造を表している。電子部品1は、ガラスパッケージ2とフレキシブル基板3が接着材4を介して貼り付けられた構造である。ガラスパッケージ2の内部には素子12が封入されている。ガラスパッケージ2のフレキシブル基板3側の表面には、パッケージ電極11a、11bが形成されている。パッケージ電極11a、11bは、内部に封入された素子と電気的に接続している。
フレキシブル基板3は、ベースとなる絶縁性フィルム6と、ガラスパッケージ2の反対側の裏面に積層して形成された導体膜7a、7bを備えている。導体膜7aと導体膜7bは電気的に分離している。フレキシブル基板3には、ガラスパッケージ2のパッケージ電極11a、11bの夫々に対応する第1貫通孔8a、8bが穿設されている。絶縁性フィルム6の裏面に形成された導体膜7a、7bは、第1貫通孔8a、8bの側壁まで延在している。接着材4にも、第1貫通孔8a、8bの対応する位置に貫通孔がある。従って、フレキシブル基板3をガラスパッケージ2に接着材4を介して用いて貼り付けたときは、フレキシブル基板3側からパッケージ電極11a、11bの表面を望むことができる。
第1貫通孔8a、8bには、第1導電材料9が充填されている。第1導電材料9は、Ag等の導体粒子を含む導電ペーストであり、充填後に加熱されて固化している。第1導電材料9は、パッケージ電極11aと導体膜7a、パッケージ電極11bと導体膜7bを夫々電気的に接続する。第1導電材料9と第1貫通孔8aの壁面に形成された導体膜7aにより第1貫通電極10aが形成され、第1導電材料9と第1貫通孔8bの壁面に形成された導体膜7bにより第1貫通電極10bが形成されている。第1貫通電極10aと10bは互いに電気的に分離している。
なお、ガラスパッケージ2に封止される素子12は、電子回路や半導体チップ、また、発光素子や水晶振動子である。接着材4は、エポシキ系樹脂等の接着材やシート状の接着材又は粘着材を使用することができる。絶縁性フィルム6は、ポリイミド等からなる高分子フィルムを使用することができる。導体膜7a、7bは、Ni、Cu、Au等の金属めっき膜を使用することができる。
実施例1のように構成した電子部品1は、導体膜7a、7b側をベース回路基板の電極等に実装することができる。従って、ガラスパッケージ2はフレキシブル基板3及び接着材4を介してベース回路基板に固定される。その結果、ベース回路基板に応力が加えられて伸縮やたわみが生じても、フレキシブル基板3が応力に対する緩衝材として機能するので、ガラスパッケージ2に割れや欠けが発生することを防止することができる。
(実施例2)
図2は、本発明の実施例2に係る電子部品1の模式的な縦断面図である。ここでは、素子12として発光ダイオード(LED)を用いている。同一の部分又は同一の機能を有する部分には同一の符号を付している。
図2は、本発明の実施例2に係る電子部品1の模式的な縦断面図である。ここでは、素子12として発光ダイオード(LED)を用いている。同一の部分又は同一の機能を有する部分には同一の符号を付している。
電子部品1は、ガラスパッケージ2とフレキシブル基板3が接着材4を介して貼り合わせて接着されている。ガラスパッケージ2は、ガラス5の窪みにLED15が封止された構成である。ガラス5の窪みの底部から裏面にかけて第2貫通孔13が穿設され、導電材料が充填されて第2貫通電極14a、14bが構成されている。第2貫通電極14a、14bの裏面側に露出する部分がパッケージ電極となる。ガラス5の窪みの底面には電極17a、17bが形成され、互いに電気的に分離している。電極17a、17bは窪みの傾斜面まで延在して、反射面18を構成している。LED15は、導電性接着材16を介して窪みの底面に形成した電極17aに固定されている。LED15の裏面には図示しない電極が形成され、この電極と電極17aとは電気的に接続される。LED15の上面に形成した図示しない電極と窪みの底面に形成した電極17bとはワイヤー20により電気的に接続されている。透明な保護材19がガラス5の窪みに塗布され、LED15が封止される。
フレキシブル基板3の裏面には導体膜7a、7bが形成され、第1貫通孔8a、8bの壁面まで延在している。第1貫通孔8a、8bには第1導電材料9が充填されて、導体膜7a、7bとともに第1貫通電極10a、10bを構成している。第1貫通電極10a、10bと第2貫通電極14a、14bは第1導電材料9により電気的に接続する。これにより、LED15のフレキシブル基板3側の裏面に形成した図示しない電極は、導電性接着材16、電極17a、第2貫通電極14a、第1貫通電極10aを通して導体膜7aに電気的に接続する。同様に、LED15の表面に形成した図示しない電極は、ワイヤー20、電極17b、第2貫通電極14b、第1貫通電極10bを通して導体膜7bに電気的に接続する。
上記のように構成した結果、電子部品1をベース回路基板に実装したときは、ベース回路基板とガラスパッケージ2との間にフレキシブル基板3や接着材4が介在する。フレキシブル基板3や接着材4は、ベース回路基板に応力が加えられたときに緩衝材として機能する。そのために、ガラスパッケージ2の割れや欠けを防止することができる。また、LED15は駆動電力が供給されて発光すると発熱する。LED15は高温になると発光効率が低下する。LED15の下部に形成した第2貫通電極14a、14b、第1貫通電極10a、10b及び導体膜7a、7bは、LED15で発熱した熱を放熱するための放熱流路として機能する。しかも、その放熱流路の距離が短いので効果的に外部に放熱することができる。そのため、LED15の温度上昇を効果的に抑制することができる。
(実施例3)
図3は、本発明の実施例3に係る電子部品1の模式的な縦断面図であり、特に、フレキシブル基板3の構成例を表している。同一の部分又は同一の機能を有する部分には同一の符号を付した。
図3は、本発明の実施例3に係る電子部品1の模式的な縦断面図であり、特に、フレキシブル基板3の構成例を表している。同一の部分又は同一の機能を有する部分には同一の符号を付した。
電子部品1は、ガラスパッケージ2とフレキシブル基板3とが接着材4を介して貼り合わされている。ガラスパッケージ2には第2貫通孔13が形成され、第2貫通孔13には第2貫通電極14が形成されている。なお、ガラスパッケージ2は下側のみ部分的に描かれている。フレキシブル基板3は、ベースとなる絶縁性フィルム6と、積層構造を有する導体膜7から構成されている。導体膜7は、第1貫通孔8の壁面、及び、接着材4側の表面の第1貫通孔8の周辺部まで延在する。第1貫通孔8には第1導電材料9が充填され、導体膜7の壁面部と第1導電材料9により第1貫通電極10が構成されている。
絶縁性フィルム6は厚さ20μm〜30μmのポリイミド樹脂から形成されている。導体膜7は、厚さ5μm〜50μmの特殊電解銅箔25、厚さ5μm〜15μmの銅めっき層26、厚さ約0.5μm〜約2μmのNiめっき層27、厚さ約0.03μm以上のAuめっき層28の積層構造を有している。絶縁性フィルム6の接着材4側の表面にも第1貫通孔8の近傍に同様の積層構造を有する導体膜が形成されている。更に、第1貫通孔8の側壁にも、銅めっき層26、Niめっき層27及びAuめっき層28が表面から延在している。第1導電材料9は、第2貫通電極14と導体膜7とを電気的に接続している。
この構成により、導体膜7と絶縁性フィルム6の密着性が向上し、導体膜の比抵抗を小さくすることが出来る。また、熱伝導率を向上させることができる。また、スパッタリング法や蒸着法を使用しないで導体膜7を形成することができるので、製造が容易となり、製品コストを低減することができる。なお、第1貫通孔8の接着材4側の表面近傍に形成した導体膜7は、省いてもよい。しかし、接着材4側に導体膜を形成したほうが、第1貫通孔8の側壁に導体膜7を延在させることが容易となる。
(実施例4)
図4〜図12は、本発明による電子部品1の製造方法を説明するための模式図である。図4がガラスパッケージ2を準備する準備工程を表す。図5が絶縁性フィルム6に第1導体膜34を形成する導体膜形成工程、図6がフレキシブル基板3に貫通孔を形成する貫通孔形成工程、図7がフレキシブル基板3に第2導体膜を形成して、第1導体膜34及び第2導体膜35の一部を除去するパターン形成工程であり、フレキシブル基板3の準備工程を表す。また、図8がガラスパッケージ2とフレキシブル基板3を接着材4により貼り合わせる貼り合せ工程を、図9が第1貫通孔8に第1貫通電極10を形成する第1貫通電極形成工程を、図10がLED15をガラスパッケージ2に実装する素子実装工程を、図11がガラスパッケージ2に切断用ラインを形成する切断ライン形成工程を、図12が個々の電子部品に分離する切断分離工程を夫々表す。同一の部分又は同一の機能を有す部分には同一の符号を付した。
図4〜図12は、本発明による電子部品1の製造方法を説明するための模式図である。図4がガラスパッケージ2を準備する準備工程を表す。図5が絶縁性フィルム6に第1導体膜34を形成する導体膜形成工程、図6がフレキシブル基板3に貫通孔を形成する貫通孔形成工程、図7がフレキシブル基板3に第2導体膜を形成して、第1導体膜34及び第2導体膜35の一部を除去するパターン形成工程であり、フレキシブル基板3の準備工程を表す。また、図8がガラスパッケージ2とフレキシブル基板3を接着材4により貼り合わせる貼り合せ工程を、図9が第1貫通孔8に第1貫通電極10を形成する第1貫通電極形成工程を、図10がLED15をガラスパッケージ2に実装する素子実装工程を、図11がガラスパッケージ2に切断用ラインを形成する切断ライン形成工程を、図12が個々の電子部品に分離する切断分離工程を夫々表す。同一の部分又は同一の機能を有す部分には同一の符号を付した。
図4は、ガラスパッケージを準備する準備工程を表す。図4(a)は、板状のガラス5と、ガラス5に転写するための凹凸が形成された金型30の模式的な縦断面図である。ガラス5を軟化点まで加熱し金型30に押圧する。ガラス5には金型30の表面形状が転写される。図4(b)は、ガラスパッケージ2の模式的な縦断面図である。ガラスパッケージ2には金型30の表面形状が転写され、窪み31や凹部32が形成されている。
図4(c)は、ガラスパッケージ2に電極を形成した状態を表す模式的な縦断面図である。ガラスパッケージ2の凹部32には金属材料からなる第2導電材料33を充填する。更に、窪み31の底面及び傾斜面にはデスペンサーによりAgペーストを塗布して電極17及び反射面18を形成する。図4(d)は、ガラスパッケージ2の裏面を研磨した状態を表す模式的な縦断面図である。ガラスパッケージ2の裏面を研磨して第2導電材料33を露出させて第2貫通電極14を形成する。第2貫通電極14の下面の露出面がパッケージ電極となる。その結果、ガラスパッケージ2の裏面は平滑な表面となり、フレキシブル基板3の貼り付けが容易になる。
なお、ガラスパッケージの形成方法は、上記の成形法による形成方法に限定されない。ガラス材料を研削して窪み31や第2貫通電極14用の貫通孔を形成してもよい。また、第2貫通電極14を形成した板状ガラスと、LED15を収納するための土手部を貼り合わせて、窪み31を形成することができる。ただし、この場合は製造工程数が増加する。
図5は、絶縁性フィルム6の両面に第1導体膜を形成する導体膜形成工程を表す。絶縁性フィルム6として、例えば厚さ20μm〜30μmのポリイミドフィルム等からなる高分子フィルムを使用することができる。第1導体膜34として厚さ5μm〜50μmの銅箔フィルムを使用することができる。絶縁性フィルム6と第1導体膜34を貼り合わせてフレキシブル基板3を構成する。図5においては、両面に第1導体膜34を貼り付けているが、例えば下側の表面のみに貼り付けてもよい。また、銅箔フィルムの貼り付けに代えて、銅箔フィルムをめっき法、スパッタリング法、蒸着法、或いは印刷法等により形成してもよい。
図6は、フレキシブル基板3に第1貫通孔8を形成する貫通孔形成工程を表す。フレキシブル基板3は、絶縁性フィルム6の両面に第1導体膜34が形成された構成である。フレキシブル基板3には、ガラスパッケージ2に形成される第2貫通電極14に対応する位置に、第1貫通孔8を穿設する。
図7は、第1導体膜及び第2導体膜の一部をエッチング除去するパターン形成工程を表す。第1貫通孔8を形成した後に、第1貫通孔8近傍を除いてフレキシブル基板3の上面の第1導体膜34を除去する。次に、第1導体膜34の表面と第1貫通孔8の側面に第2導体膜35を堆積する。第2導体膜35は、例えば、銅のめっき処理により銅薄膜を厚さ5μm〜15μmに形成する。次に、フレキシブル基板3の上面及び下面にフォトレジストを塗布して、露光及び現像してA部及びB部のレジスト膜を除去する。次に、フレキシブル基板3をエッチング液に浸漬して、A部及びB部の第2導体膜35及び第1導体膜34を除去し、絶縁性フィルム6を露出させる。これにより、A部を境にして導体膜7aと導体膜7bは電気的に分離される。B部は、図11及び図12に示す電子部品1aと電子部品1bに分離切断するために電極が除去されている。このパターニング工程の後に、更に、NiとAuをめっき処理により堆積する。Ni膜は厚さ0.5μm〜2μmとし、Au膜は厚さ0.03μm以上として、導体膜7a、7bの抵抗を低下させる。図7では、このNi及びAu膜を含めて第2導体膜としている。このとき、Ni及びAu膜は第1貫通孔8の側壁の第2導体膜35の上にも堆積される。その結果、第1貫通孔8の側壁の導電体の抵抗も低下する。図7B部の幅は5μm〜50μmを有する。
なお、上記フレキシブル基板3の準備工程において、第1導体膜34形成→第1貫通孔8穿設→第2導体膜35形成(Cu)→パターン形成→第2導体膜(Ni、Au)の順序であるが、これに限定されない。第1貫通孔8穿設→第1導体膜形成(加えて第2導体膜形成)→パターン形成でもよいし、第2導体膜形成を省略してもよい。また、第1導体膜34形成→パターン形成→第1貫通孔8穿設→第2導体膜35形成の順であってもよい。この場合、第2導体膜35はめっき処理により形成するので第1導体膜34の上に堆積することとなり、自動的にパターンが形成される。
図8は、ガラスパッケージ2とフレキシブル基板3を、接着材4を介して貼り合わせる貼り合せ工程を表す。接着材4として、第1貫通孔8の対応する位置に貫通孔が形成された接着シートを使用した。ガラスパッケージ2の第2貫通電極14とフレキシブル基板3の第1貫通孔8とを対応させて貼り合わせる。貼り合わせた後は加熱して接着材4を固化する。
図9は、フレキシブル基板3の第1貫通孔8に第1導電材料9を充填して第1貫通電極10を形成した第1貫通電極形成工程を表す。第1貫通孔8に第1導電材料9として導電ペーストを充填する。導電ペーストの充填はデスペンサーや印刷法により行うことができる。印刷法によれば、1回のスキージ走査により導電ペーストを各第1貫通孔8に充填することができるので、サイクルタイムを短縮することができる。導電ペーストを充填後に加熱して固化する。
図10は、LED15をガラスパッケージ2に実装する素子実装工程を表す。ガラスパッケージ2の電極17の上に、導電性接着材16を介してLED15を実装する。更に、図示しないLED15の上面電極と電極17とをAuからなるワイヤー20により接続する。その後、窪み31に例えば金属アルコキシド又は金属アルコキシドから形成されたポリメタロキサンをデスペンサーにより塗布し、加熱処理又は重合反応により固化して保護材19を形成する。
図11は、B部にレーザー光36を照射して切断ラインを形成する切断ライン形成工程を表す。フレキシブル基板3の裏面側からB部に紫外線レーザー光36を照射してガラス5の表面にスクライブライン37を形成する。スクライブライン37はガラス5の表面に形成されるキズである。このキズは、必ずしもライン状でなく、破線状や点線状であってもよい。導体膜7が除去されているので、レーザー光36は絶縁性フィルム6及び接着材4を通してガラスパッケージ2の裏面に照射することができる。
図12は、ガラスパッケージ2側からスクライブライン37上に衝撃板38を介して応力を加えて、電子部品1aと1bとを切断分離する切断分離工程を表す。この分離方法によれば、ガラスの欠けや割れのない切断面を得ることができる。また、電子部品1aと1bの切断幅を5μm〜50μm以下に狭くすることができるので、電子部品1の取り個数を増加させることができる。例えば、B部の切断幅を10μmとしても問題なく切断できる。
図13は、多数の電子部品1を形成したウエハ40の裏面の状態を表す説明図である。図7に示すパターン形成において、導体膜7(第1導体膜34と第2導体膜35の積層導体膜)の一部をエッチング除去して部分Aと部分Bのライン状のパターンが形成されている。図13(a)は、ウエハ40の裏面図であり、ここでは86個の電子部品1が形成されている。縦ライン41Bと横ライン42Bは部分Bのラインであり、横ライン42B間に形成した横ライン42Aは、部分Aのラインである。図13(b)は、1個の電子部品1の裏面図である。切断用の縦ライン41Bと横ライン42Bにより囲まれている。横ライン42Aは、導体膜7を導体膜7aと導体膜7bに電気的に分離している。導体膜7aの領域には4つの第1貫通電極10aが形成され、導体膜7bの領域には1つの第1貫通電極10bが形成されている。電子部品1は縦ライン41Bと横ライン42Bにより分離切断される。第1貫通電極10a、10bの数は上記例に限定されない。1個ずつ形成してもよいし、更に多数形成してもよい。
なお、上記電子部品1の製造方法において、図7に示した第1導体膜34及び第2導体膜35の一部を除去するパターン形成工程を、図8に示した、ガラスパッケージ2とフレキシブル基板3とを貼り合わせる貼り合せ工程の後に行うことができる。また、図10に示したガラスパッケージ2にLED15等の素子を実装する素子実装工程は、図8に示すフレキシブル基板3を貼り合わせる貼り合せ工程の前に行ってもよい。また、図6に示す第1貫通孔形成において、第1導体膜34が少なくとも下面にのみ形成されたフレキシブル基板3を使用することができる。また、第1導体膜34が形成されていないフレキシブル基板3を使用し、後に形成する第2導体膜35により裏面電極とすることもできる。
以上説明してきたように、本発明の電子部品1及びその製造方法は、電子部品1の多数個取りに好適である。個々の電子部品1に切断する際には、ダイヤモンドブレードを使用する必要がないので、ガラスパッケージ2の切断面に欠けやキズが発生し難い。また、他のベースとなる回路基板に実装した場合に、フレキシブル基板3が応力緩衝機能を有することから、ベース回路基板に応力が加わる場合でも、ガラスパッケージ2に割れやキズが発生し難い利点を有する。また、ガラスパッケージ2に発熱する素子が封入される場合でも、第1貫通電極10や第2貫通電極14及びフレキシブル基板3の裏面に形成した導体膜7を介して短経路で外部へ放熱することができるので、熱の蓄積により素子の発光効率低下を防止することができる。
1 電子部品
2 ガラスパッケージ
3 フレキシブル基板
4 接着材
5 ガラス
6 絶縁性フィルム
7 導体膜
8 第1貫通孔
9 第1導電材料
10 第1貫通電極
15 LED
2 ガラスパッケージ
3 フレキシブル基板
4 接着材
5 ガラス
6 絶縁性フィルム
7 導体膜
8 第1貫通孔
9 第1導電材料
10 第1貫通電極
15 LED
Claims (6)
- 表面にパッケージ電極が形成されたガラスパッケージと、
第1貫通電極が形成されたフレキシブル基板と、
前記パッケージ電極と前記第1貫通電極とを対向させて、前記ガラスパッケージと前記フレキシブル基板とを接着する接着材と、を備え、
前記フレキシブル基板には、前記ガラスパッケージとは反対側の表面に導体膜が形成され、
前記第1貫通電極は、前記フレキシブル基板を貫通する第1貫通孔に導電ペーストを充填して固化した第1導電材料を有し、
前記パッケージ電極と前記導体膜とは、前記第1導電材料を介在して電気的に接続されてなる電子部品。 - 前記ガラスパッケージは第2貫通電極を備え、前記ガラスパッケージの表面において露出して前記パッケージ電極を構成し、
前記フレキシブル基板の前記導体膜は前記第1貫通孔の側壁まで延在することを特徴とする請求項1に記載の電子部品。 - 前記フレキシブル基板は、絶縁性フィルムと前記導体膜の積層構造を有し、
前記絶縁性フィルムは、前記ガラスパッケージに前記接着材を介して貼り合わされていることを特徴とする請求項1又は2に記載の電子部品。 - 表面にパッケージ電極が形成されたガラスパッケージを準備する工程と、
絶縁性フィルムに貫通孔が形成され、前記貫通孔の側壁と前記絶縁性フィルムの少なくとも一方の表面に導体膜が形成されたフレキシブル基板を準備する工程と、
前記ガラスパッケージと前記フレキシブル基板とを、前記パッケージ電極の位置に前記貫通孔が対応するように接着材を介して貼り合わせる貼り合せ工程と、
前記フレキシブル基板の貫通孔に導電性材料を充填して、貫通電極を形成する貫通電極形成工程と、を含む電子部品の製造方法。 - 前記フレキシブル基板を準備する工程は、前記フレキシブル基板の上に形成された前記導体膜の一部を除去して前記絶縁性フィルムを露出させるパターン形成工程を含み、
前記貼り合わせ工程の後に、前記導体膜の一部が除去された領域にレーザー光を照射し、前記ガラスパッケージのガラス表面に切断用ラインを形成する切断ライン形成工程と、
前記切断用ライン上に応力を加えて、前記ガラスパッケージ及びフレキシブル基板を切断分離する切断分離工程と、を備える請求項4に記載の電子部品の製造方法。 - 前記フレキシブル基板を準備する工程において、前記絶縁性フィルムに第1導体膜を形成した後に前記貫通孔を形成し、前記貫通孔の側壁と前記フレキシブル基板の少なくとも一方の表面に第2導体膜を形成する工程を含むことを特徴とする請求項4又は5に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270966A JP2010103164A (ja) | 2008-10-21 | 2008-10-21 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270966A JP2010103164A (ja) | 2008-10-21 | 2008-10-21 | 電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010103164A true JP2010103164A (ja) | 2010-05-06 |
Family
ID=42293585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008270966A Pending JP2010103164A (ja) | 2008-10-21 | 2008-10-21 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010103164A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012019107A (ja) * | 2010-07-08 | 2012-01-26 | Seiko Instruments Inc | 貫通電極付きガラス基板の製造方法及び電子部品の製造方法 |
JP2012019106A (ja) * | 2010-07-08 | 2012-01-26 | Seiko Instruments Inc | 貫通電極付きガラス基板の製造方法及び電子部品の製造方法 |
JP2012124364A (ja) * | 2010-12-09 | 2012-06-28 | Dainippon Printing Co Ltd | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 |
JP2012253197A (ja) * | 2011-06-02 | 2012-12-20 | Fuji Mach Mfg Co Ltd | 半導体装置及びその製造方法 |
US9263315B2 (en) | 2010-03-30 | 2016-02-16 | Dai Nippon Printing Co., Ltd. | LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate |
US9773960B2 (en) | 2010-11-02 | 2017-09-26 | Dai Nippon Printing Co., Ltd. | Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements |
US11439019B2 (en) | 2018-09-28 | 2022-09-06 | Nichia Corporation | Printed circuit board and method of manufacturing the same |
-
2008
- 2008-10-21 JP JP2008270966A patent/JP2010103164A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9263315B2 (en) | 2010-03-30 | 2016-02-16 | Dai Nippon Printing Co., Ltd. | LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate |
US9887331B2 (en) | 2010-03-30 | 2018-02-06 | Dai Nippon Printing Co., Ltd. | LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate |
US9966517B2 (en) | 2010-03-30 | 2018-05-08 | Dai Nippon Printing Co., Ltd. | LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate |
JP2012019107A (ja) * | 2010-07-08 | 2012-01-26 | Seiko Instruments Inc | 貫通電極付きガラス基板の製造方法及び電子部品の製造方法 |
JP2012019106A (ja) * | 2010-07-08 | 2012-01-26 | Seiko Instruments Inc | 貫通電極付きガラス基板の製造方法及び電子部品の製造方法 |
US9773960B2 (en) | 2010-11-02 | 2017-09-26 | Dai Nippon Printing Co., Ltd. | Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements |
JP2012124364A (ja) * | 2010-12-09 | 2012-06-28 | Dainippon Printing Co Ltd | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 |
JP2012253197A (ja) * | 2011-06-02 | 2012-12-20 | Fuji Mach Mfg Co Ltd | 半導体装置及びその製造方法 |
US11439019B2 (en) | 2018-09-28 | 2022-09-06 | Nichia Corporation | Printed circuit board and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5871967B2 (ja) | サブマウント、これを備えた光モジュール、及びサブマウントの製造方法 | |
CN105144416B (zh) | 具有光电子器件的照明设备 | |
JP2010103164A (ja) | 電子部品及びその製造方法 | |
KR100933920B1 (ko) | 발광유니트 및 그 제조방법 | |
JP5940799B2 (ja) | 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法 | |
JP2006245032A (ja) | 発光装置およびledランプ | |
JP2011119557A (ja) | 発光装置及びその製造方法 | |
JP2011129946A (ja) | 電力表面取り付けの発光ダイ・パッケージ | |
CN105409017B (zh) | 可表面安装的光电子半导体组件和用于制造至少一个可表面安装的光电子半导体组件的方法 | |
WO2016136733A1 (ja) | 発光素子搭載用パッケージ、発光装置および発光モジュール | |
JP2006278766A (ja) | 発光素子の実装構造及び実装方法 | |
KR100828174B1 (ko) | 표면 실장형 발광 다이오드 램프 및 그 제조 방법 | |
US8030753B2 (en) | Semiconductor device and method for making the same | |
KR20130051206A (ko) | 발광소자 모듈 | |
JP4174366B2 (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP4132038B2 (ja) | 発光装置 | |
JP2004288937A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2011060859A (ja) | 電子部品の製造方法および電子部品 | |
JP6121099B2 (ja) | 発光素子搭載用基板およびその製造方法 | |
JP2010157682A (ja) | 電子デバイス | |
JP2004311920A (ja) | 発光素子収納用パッケージおよび発光装置 | |
KR100998151B1 (ko) | 발광다이오드 모듈 및 그 제조방법 | |
KR101163893B1 (ko) | 방열회로기판 및 그의 제조 방법 | |
JP2009283654A (ja) | 発光装置およびその製造方法 | |
JP2004327504A (ja) | 発光素子収納用パッケージおよび発光装置 |