JP2012019107A - 貫通電極付きガラス基板の製造方法及び電子部品の製造方法 - Google Patents

貫通電極付きガラス基板の製造方法及び電子部品の製造方法 Download PDF

Info

Publication number
JP2012019107A
JP2012019107A JP2010156171A JP2010156171A JP2012019107A JP 2012019107 A JP2012019107 A JP 2012019107A JP 2010156171 A JP2010156171 A JP 2010156171A JP 2010156171 A JP2010156171 A JP 2010156171A JP 2012019107 A JP2012019107 A JP 2012019107A
Authority
JP
Japan
Prior art keywords
glass
glass substrate
electrode
unit cell
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010156171A
Other languages
English (en)
Other versions
JP5432077B2 (ja
Inventor
Noboru Kawai
昇 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010156171A priority Critical patent/JP5432077B2/ja
Priority to TW100122212A priority patent/TWI527279B/zh
Priority to US13/135,495 priority patent/US8567052B2/en
Priority to KR1020110067289A priority patent/KR101722268B1/ko
Priority to EP11173337.4A priority patent/EP2405470A3/en
Priority to CN201110197152.1A priority patent/CN102332885B/zh
Publication of JP2012019107A publication Critical patent/JP2012019107A/ja
Application granted granted Critical
Publication of JP5432077B2 publication Critical patent/JP5432077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/022—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the cantilever type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Abstract

【課題】複数の貫通電極７を形成したガラス基板３の平坦性を向上させる。
【解決手段】板状ガラス１が切断分離される最小領域を単位セルとして、この単位セルに複数の貫通孔４を穿設して有効単位セルＥＵを形成するとともに、この有効単位セルＥＵが形成される領域に貫通孔を形成しないダミー単位セルＤＵを分散させる貫通孔形成工程Ｓ１と、電極部材６を貫通孔４に挿入する電極挿入工程Ｓ２と、板状ガラス１をその軟化点よりも高い温度に加熱して、板状ガラス１と電極部材６とを溶着させる溶着工程Ｓ３と、板状ガラス１の両面を電極部材６とともに研削し、複数の電極部材６を前記板状ガラス１の両面に露出させ、互いに電気的に分離する複数の貫通電極７とする研削工程Ｓ４と、を備える。
【選択図】図１

Description

本発明は、ガラス基板に複数の貫通電極を形成するガラス基板の製造方法及びこれを用いた電子部品の製造方法に関する。
近年、携帯電話や携帯情報端末機器の時刻源やタイミング源に水晶等を利用した圧電振動子が用いられている。圧電振動子には様々なものが知られているが、その一つとして表面実装型の圧電振動子が知られている。この圧電振動子として、圧電振動片が形成された圧電基板をベース基板とリッド基板で上下から挟みこんで接合した３層構造タイプのものが知られている。圧電振動片はベース基板とリッド基板との間に形成されたキャビティ内に収納されている。
また、最近では、２層構造タイプの圧電振動子が開発されている。このタイプは、ベース基板とリッド基板を直接接合した２層構造タイプのパッケージからなり、ベース基板とリッド基板の間に構成されるキャビティ内に圧電振動片が収納されている。２層構造タイプの圧電素子は３層構造タイプに比べて薄型化を図ることができるなどの点において優れている。
特許文献１及び特許文献２には２層構造タイプの水晶振動子パッケージが記載されている。ベース基板やリッド基板のパッケージ材料としてガラスを使用している。ガラスを使用するので、セラミックスを使用した場合と比べて成形が容易であり、製造コストを下げることができる。また、ガラスは熱伝導率が小さいので断熱性に優れ、内部の圧電振動子を温度変化から保護することができる。
特許文献３には、上記と同様の２層構造タイプの水晶振動子パッケージを多数個同時に形成する方法が記載されている。この場合も、ベース基板にガラスを用い、このベース基板に金属材料を用いた貫通電極を形成する方法が記載されている。ガラスに貫通電極を形成する際に、まずガラス板に貫通孔を形成している。図１１は、ガラス板１３１に金属ピン１１５からなる貫通電極を形成する方法を表している（特許文献３の図３）。図１１（ａ）はガラス板１３１に貫通孔１１９を形成する方法を示す。ガラス板１３１をダイ１２６の底部に設置する。ダイ１２６にはヒータ１２５が設置され、ガラス板１３１を加熱することができる。ダイ１２６の上部にはパンチ１２９からなる穴開け機が設置されている。パンチ１２９のガラス板１３１側には孔開けピン１２８が設置され、また、パンチ１２９にもヒータ１２７が設置されている。そして、ガラス板１３１を所定の温度に加熱した後に、パンチ１２９を下げて貫通孔１１９を形成する。
図１１（ｂ）はガラス板１３１の貫通孔１１９に金属ピン１１５を打ち込む方法を示している。貫通孔１１９を形成したガラス板１３１を台１３５に設置し、ガラスフリット吹き付け機１３３により貫通孔１１９にガラスフリット１３２を吹き付け、金属ピン打ち込み機１３４により金属ピン１１５を貫通孔１１９に打ち込む。
図１２は、プレス成型工程を表している（特許文献３の図４）。図１２（ａ）に示されるように、金属ピン１１５を貫通孔１１９に打ち込んだガラス板１３１をプレス下型１３６とプレス上型１３７の間に設置する。プレス上型１３７には間仕切り凸条１３８、ピン頭収納凹部１３９や凹部形成用凸条１４１が形成されている。この型を電気炉に投入して、プレス上型１３７をプレス下型１３６に押圧しながら温度１０００℃以上に加熱する。その結果、図１２（ｂ）に示されるように、プレス上型１３７の表面の凹凸がガラス板１３１に転写され、分割用溝１４２や凹部１１６がガラス板１３１に形成される。同時にシール性が確保された金属ピン１１５からなる貫通電極がガラス板１３１に形成される。
特開２００２−１２４８４５号公報 特開２００２−１２１０３７号公報 特開２００３−２０９１９８号公報
しかしながら、ガラス板１３１に形成した貫通孔１１９に金属ピン１１９を挿入し、プレス上型１３７により押圧しながら加熱し、ガラスと金属ピンを溶着した後に冷却すると、ガラスの流動や冷却時の熱の不均一性、またガラスと金属ピンの熱膨張率の差により内部応力が発生し、ガラス板１３１が複雑に歪んだ。研削して反りを修正しようとしてもガラス板１３１が薄い場合はこの反りを除去することができない。また、研削量が多くなって多数個取りの目的が達成できない。また、凹部１１６を囲む側壁上面の平坦性が悪いと、この上面に接合する蓋の気密性が確保できなくなり、電子部品の信頼性が低下する、という課題があった。
本発明は上記の課題に鑑みてなされたものであり、平坦性に優れた貫通電極付きのガラス基板を提供する目的でなされた。
本発明による貫通電極付きガラス基板の製造方法は、板状ガラスが切断分離される最小領域を単位セルとして、前記単位セルに複数の貫通孔を穿設して有効単位セルを形成するとともに、前記有効単位セルが形成される領域に貫通孔を形成しないダミー単位セルを分散させる貫通孔形成工程と、電極部材を前記貫通孔に挿入する電極挿入工程と、前記板状ガラスを前記板状ガラスの軟化点よりも高い温度に加熱して、前記板状ガラスと前記電極部材とを溶着させる溶着工程と、前記板状ガラスの両面を前記電極部材とともに研削し、前記複数の電極部材を前記板状ガラスの両面に露出させ、互いに電気的に分離する複数の貫通電極とする研削工程と、を備える。
また、前記貫通孔形成工程は、前記有効単位セルに対する前記ダミー単位セルの割合が４対１から２０対１であることとした。
また、前記貫通孔形成工程は、前記有効単位セルに対する前記ダミー単位セルの割合が、前記板状ガラスの中心部よりも周縁部の方が大きい請求項１又は２に記載の貫通電極付きガラス基板の製造方法。
こととした。
また、前記電極挿入工程は、基台にピンが立設する電極部材の前記ピンを前記有効単位セルの貫通孔に挿入することとした。
また、前記溶着工程において、前記ピンを挿入した前記ガラス基板を、受型と加圧型により挟持して加圧することとした。
また、前記貫通孔形成工程は、カーボン材料からなる受型と加圧型のいずれかの型に複数の凸部を設け、前記受型と前記加圧型の間に前記ガラス基板を挟持して加熱し、前記ガラス基板の一方の表面に複数の凹部を形成する凹部形成工程と、前記ガラス基板の一方の表面とは反対側の他方の表面を研削し、前記複数の凹部を前記一方の表面から他方の表面に貫通させる貫通工程と、を備えることとした。
また、前記溶着工程の後に前記ガラス基板と前記電極部材とを冷却する冷却工程を含み、前記冷却工程において、前記ガラス基板の歪点よりも５０℃高い温度までの冷却速度よりも、歪点よりも５０℃高い温度から歪点よりも５０℃低い温度までの冷却速度を遅くすることとした。
本発明による電子部品の製造方法は、上記いずれかに記載のガラス基板の製造方法に基づいてガラス基板を形成し、前記ガラス基板に電極を形成してベース基板とするベース基板形成工程と、前記ベース基板に電子部品を実装する実装工程と、前記電子部品を実装したベース基板にリッド基板を接合する接合工程を備える。
本発明の貫通電極付き板状ガラスの製造方法は、板状ガラスが切断分離される最小領域を単位セルとして、この単位セルに複数の貫通孔を穿設して有効単位セルを形成するとともに、有効単位セルが形成される領域に貫通孔を形成しないダミー単位セルを分散させる貫通孔形成工程と、電極部材を貫通孔に挿入する電極挿入工程と、板状ガラスをその軟化点よりも高い温度に加熱して、板状ガラスと電極部材とを溶着させる溶着工程と、板状ガラスの両面を電極部材とともに研削し、複数の電極部材を板状ガラスの両面に露出させ、互いに電気的に分離する複数の貫通電極とする研削工程と、を備える。これにより、ガラスの流動を低減し、またガラス内における電極材料の体積割合を低下させることによって残留内部応力を低減し、平坦性に優れ気密性の高い貫通電極付きのガラス基板を形成することができる。
本発明の実施形態に係るガラス基板の製造方法を表す工程図である。 本発明の実施形態に係るガラス基板の製造方法に基づいて製造した貫通電極付きガラス基板の斜視図である。 本発明の実施形態に係るガラス基板の製造方法を説明するための図である。 本発明の実施形態に係るガラス基板の製造方法を説明するための図であり、有効単位セルとダミー単位セルのレイアウトを表す。 本発明の実施形態に係るガラス基板の製造方法を説明するための図であり、有効単位セルとダミー単位セルのレイアウトを表す。 本発明の実施形態に係るガラス基板の製造方法を説明するための図であり、有効単位セルとダミー単位セルのレイアウトを表す。 本発明の実施形態に係る電子部品の製造方法を表す工程図である。 本発明の実施形態に係る電子部品の製造方法を表し、ガラス基板に圧電振動片を実装した状態を示す断面模式図である。 本発明の実施形態に係る電子部品の製造方法を表し、圧電振動子の断面模式図である。 本発明の実施形態に係る電子部品の製造方法により製造した圧電振動子を組み込んだ発振器の上面模式図である。 従来公知のガラス板に貫通孔を形成し、ピンを打ち込む方法を表す。 従来公知のプレス成型方法によりガラス板を成型する状態を表す。
図１は、本発明に係る貫通電極付きガラス基板の製造方法を表す工程図であり、本発明の基本的構成を表す。図２は、上記貫通電極付きガラス基板３の模式的な斜視図である。本発明に係る貫通電極付きガラス基板は多数の電子部品を同時にパッケージするためのものである。まず、貫通孔形成工程Ｓ１において、板状ガラスが切断分離される最小領域を単位セルとして、この単位セルに複数の貫通孔を穿設して有効単位セルを形成するとともに、この有効単位セルが形成される領域に貫通孔を形成しないダミー単位セルを分散させる。貫通孔形成工程Ｓ１は、サンドブラスト、ドリル研削、或いは型成形と研削により板状ガラスに貫通孔を形成することができる。型成形と研削による場合は、受型と加圧型のいずれかの型に複数の凸部を設け、受型と加圧型の間に板状ガラスを挟持して加熱し、板状ガラスの一方の表面に複数の凹部を形成する凹部形成工程と、凹部を形成した板状ガラスの一方の表面とは反対側の他方の表面を研削し、複数の凹部を一方の表面から他方の表面に貫通させる貫通工程とを通して貫通孔を形成することができる。
次に、電極挿入工程Ｓ２において、電極部材を有効単位セルの貫通孔に挿入する。次に、溶着工程Ｓ３において、板状ガラスをその軟化点よりも高い温度に加熱して、板状ガラスと電極部材とを溶着させる。次に、研削工程Ｓ４において、板状ガラスの両面を電極部材とともに研削し、複数の電極部材を板状ガラスの両面に露出させ、互いに電気的に分離する複数の貫通電極とする。図２はこのように製造したガラス基板３の斜視図であり、有効単位セルＥＵが形成される領域Ｒにダミー単位セルＤＵが分散している。その結果、ガラスの流動量が低減し、またガラス材料に占める電極部材の体積比率が低下してガラス内部の残留応力が低減し、ガラス基板３の平坦性が向上する。なお、電極挿入工程Ｓ２において、台座にピンが立設する電極部材のピンを貫通孔に挿入し、溶着工程Ｓ３において、当該ピンを挿入した板状ガラスを受型と加圧型に挟持し、加圧しながら加熱することができる。これにより、ガラスとピンを短時間で確実に溶着することができる。
また、有効単位セルに対するダミー単位セルの割合を４対１から２０対１とすることができる。この割合を４対１よりも大きくすると、多数個取りの取り個数が減少して生産性が低下し、２０対１よりも小さくすると、ダミー単位セルを構成してガラス基板の平坦性を改善させる効果が低下する。また、有効単位セルに対するダミー単位セルの割合を板状ガラスの中央部から周辺部に向かって高くする。これにより、外周部の有効単位セルが形成されない領域と有効単位セルが形成される領域との間で板状ガラスに対する電極材料の体積割合が徐々に変化し、これに伴い残留内部応力も徐々に変化するのでガラス基板の反りが低減する。
なお、板状ガラスとしてソーダ石灰ガラス、ホウケイ酸ガラス、鉛ガラス等を使用することができる。電極部材としてＮｉ−Ｆｅ合金、例えば４２アロイやコバールを使用することができる。これらの合金を使用すれば熱膨張係数をガラスに近似させることができるので、ガラス基板の反りを低減し、更に熱変化に対するガラスと貫通電極間の界面劣化を防止することができる。
また、溶着工程Ｓ３の後に板状ガラスを冷却する冷却工程において、ガラス基板の歪点よりも５０℃高い温度までの冷却速度よりも、歪点よりも５０℃高い温度から歪点よりも５０℃低い温度までの冷却速度を遅くすることができる。これにより、ガラス基板に残留する歪みが低減し、ワイヤーとガラス基板との間に生じる間隙やクラックの発生を防止し、気密性の高い貫通電極を形成することができる。以下、本発明について図面を用いて詳細に説明する。
（第一実施形態）
図３は、本発明の第一実施形態に係るガラス基板の製造方法を説明するための図である。以下、図面に沿って説明する。まず、貫通孔形成工程Ｓ１を説明する。貫通孔形成工程Ｓ１は、ガラス準備工程Ｓ１ａと、凹部形成工程Ｓ１ｂと、貫通工程Ｓ１ｃを備えている。ガラス準備工程Ｓ１ａにおいて、図３（ａ）に示すように板状ガラス１を用意する。板状ガラス１はソーダ石灰ガラスを使用した。次に、凹部形成工程Ｓ１ｂにおいて、図３（ｂ）に示すように、表面に凸部を形成した受型１２と表面が平坦な加圧型１３との間に板状ガラス１を挟み、加圧型１３により押圧しながら板状ガラス１を軟化点以上の温度に加熱する。受型１２及び加圧型１３はガラスに対する離型性に優れたカーボン材料を使用した。
図３（ｃ）は板状ガラス１を冷却し型から取り出した状態を表す。板状ガラス１の一方の表面には受型１２の凸部が転写された複数の凹部１１が形成されている。次に、貫通工程Ｓ１ｃにおいて図３（ｄ）に示すように、板状ガラス１の一方の表面とは反対側の他方の表面を研削して、複数の凹部１１を一方の表面から他方の表面に貫通させる。これにより、２つの貫通孔４からなる有効単位セルＥＵと、貫通孔を形成しないダミー単位セルＤＵを形成する。各貫通孔４は、断面が台形の円錐台の形状にして離型性をよくした。なお、ダミー単位セルＤＵのレイアウトについては、第二〜第四実施形態において詳細に説明する。
次に、電極挿入工程Ｓ２において、図３（ｅ）に示すように、基台６ａにピン６ｂを立設した電極部材６のピン６ｂを貫通孔４に装着し、これを加圧型９と受型１０の間に装着する。電極部材６は、板状ガラス１の熱膨張係数と近似する材料が好ましく、本実施形態ではＦｅ−Ｎｉ合金の４２アロイを使用した。加圧型９には残留気泡を外部に抜くためのスリット１４を設けている。受型１０は基台６ａを受けるための凹部を有している。次に、溶着工程Ｓ３の加熱加圧工程Ｓ３ａにおいて、図３（ｆ）に示すように、加圧型９と受型１０とを上下に反転し、加圧型９を押圧（例えば３０ｇ〜５０ｇ／ｃｍ2）しながら板状ガラス１の軟化点以上の温度（例えば９００℃）に加熱する。するとガラス材料が軟化して流動し、ピン６ｂの側面と貫通孔４の内壁面が溶着する。
次に、溶着工程Ｓ３の後の取出し工程Ｓ３ｂにおいて、板状ガラス１を冷却し、図３（ｇ）に示すように板状ガラス１を型から取り出す。ダミー単位セルＤＵは、残留応力の発生源となる電極部材６が無く、またガラスの流動も少ないので、板状ガラス１の反りや歪みを低減させるように機能する。なお、板状ガラス１の冷却は、板状ガラス１の歪点よりも５０℃高い温度までの冷却速度よりも、歪点よりも５０℃高い温度から歪点よりも５０℃低い温度までの冷却速度を遅くすることができる。これにより板状ガラス１の残留歪みを低減させ、ピン６ｂと板状ガラス１との界面に熱膨張差による間隙やクラックの発生を防止することができる。
次に、研削工程Ｓ４において、図３（ｈ）に示すように、板状ガラス１の両面を電極部材６とともに研削及び研磨して、電極部材６が両面に露出する貫通電極７付きガラス基板３を形成した。貫通電極７が形成される有効単位セルＥＵの領域にダミー単位セルＤＵを分散させたことにより、内部応力が低減して平坦性に優れ気密性の高い貫通電極付きのガラス基板を形成することができる。
（第二実施形態）
図４は、本発明の第二実施形態に係る貫通電極付きガラス基板の製造方法を表し、貫通孔形成工程Ｓ１において形成する有効単位セルＥＵとダミー単位セルＤＵのレイアウトを示す。ガラス基板３の製造工程は第一実施形態と同じなので説明を省略する。
図４に示すように、板状ガラス１の表面には、切断ライン８で仕切られる多数の有効単位セルＥＵと、有効単位セルＥＵを形成した領域Ｒに分散させたダミー単位セルＤＵが配列している。切断ライン８は、ガラス基板３のウエハーを多数の単位セルＵに切断分離するためのラインである。各有効単位セルＥＵには複数の貫通孔４を形成した。
ここで、有効単位セルＥＵが形成される領域Ｒにおいて、有効単位セルＥＵに対するダミー単位セルＤＵの割合を８対１とした。即ち、９個の単位セルＵにより区画される領域中に、２つの貫通孔４を有する有効単位セルＥＵを８個、貫通孔４を有しないダミー単位セルＤＵを１個の割合で設置した。これにより、ガラスの流動が低下し、ガラス内における電極材料の体積割合が低下して残留内部応力が低減する。その結果、平坦性に優れ気密性の高い貫通電極付きのガラス基板を形成することができる。なお、有効単位セルに対するダミー単位セルの割合を４対１から２０対１の割合とすることができる。この割合を４対１よりも大きくすると、多数個取りの取り個数が減少して生産性を低下させ、２０対１よりも小さくすると、平坦性を改善させる効果が低下する。
（第三実施形態）
図５は、本発明の第三実施形態に係る貫通電極付きガラス基板の製造方法を表し、貫通孔形成工程Ｓ１において形成する有効単位セルＥＵとダミー単位セルＤＵの他のレイアウトを示す。第二実施形態と異なるのは、ダミー単位セルＤＵを有効単位セルＥＵの形成領域に均等に分散させることに代えて、分布を持たせた点である。ガラス基板３の製造工程は第一実施形態と同じなので説明を省略する。
図５に示すように、板状ガラス１の有効単位セルＥＵが形成される領域Ｒにおいて、有効単位セルＥＵに対するダミー単位セルＤＵの割合を、板状ガラス１の中心部よりも周縁部の方を大きくした。これにより、外周部の有効単位セルＥＵが形成されない領域と有効単位セルＥＵが形成される領域との間の板状ガラス１に対する電極材料６の体積割合が徐々に変化するので残留内部応力が徐々に変化し、ガラス基板３の反りを低減することができる。
（第四実施形態）
図６は、本発明の第四実施形態に係る貫通電極付きガラス基板の製造方法を表し、貫通孔形成工程Ｓ１において形成する有効単位セルＥＵとダミー単位セルＤＵの他のレイアウトを示す。第二及び第三実施形態と異なるのは、有効単位セルＥＵを形成した領域を４分割し、板状ガラス１の中央部に十字状の単位セルＵを構成しない領域、又は十字状に連続するダミー単位セルＤＵを形成した点である。ガラス基板３の製造工程は第一実施形態と同じなので説明を省略する。
図６に示すように、板状ガラス１の周辺部と中央部に十字状に単位セルＵを形成しない領域を設け、有効単位セルＥＵを４つの領域Ｒ１、Ｒ２、Ｒ３、Ｒ４に分割して設けた。各領域Ｒ１、Ｒ２、Ｒ３、Ｒ４において、有効単位セルＥＵに対するダミー単位セルＤＵの割合を略６対１としてダミー単位セルＤＵをほぼ均一に分散させた。板状ガラス１の中央から外周にかけて十字状に有効単位セルＥＵを形成しない領域、即ち板状ガラス１に電極部材６を埋め込まない連続的な領域を設けたことにより、板状ガラス１の反りを低減させることができる。加えて、領域Ｒ１、Ｒ２、Ｒ３、Ｒ４では有効単位セルＥＵに対するダミー単位セルＤＵの割合を略６対１とし、ガラス材料に占める電極部材６の体積比率を低減してガラス基板３の反りを低下させた。
以上、第二〜第四実施形態において、ガラス基板３は外形が１インチ〜４インチ、厚さが０．２〜０．６ｍｍであり、単位セルの大きさは１ｍｍ〜３ｍｍであり、貫通電極７の直径が０．０５〜１ｍｍである。また、有効単位セルＥＵに２個の貫通電極７を設置した例を説明したが、貫通電極７を更に多数個形成してもよいことは言うまでもない。
（第五実施形態）
図７は、本発明の第五実施形態に係る電子部品の製造方法を表す工程図である。ガラス基板に実装する電子部品として圧電振動子を用いた例を示す。図８は、貫通電極７が形成されたガラス基板３に圧電振動片１８を実装した状態を表す断面模式図であり、図９は完成した圧電振動子２０の断面模式図である。本第五実施形態はベース基板形成工程Ｓ４０、リッド基板形成工程Ｓ２０、及び圧電振動片作成工程Ｓ３０を備えている。以下、順に説明する。
まず、研磨、洗浄、エッチング処理Ｓ０において、板状ガラス１を準備し、研磨、洗浄及びエッチング処理等を行う。また、貫通電極７を形成するための、例えば基台６ａにピン６ｂを立設した電極部材６を準備する。貫通孔形成工程Ｓ１において、板状ガラス１が切断分離される最小領域を単位セルとして、この単位セルに複数の貫通孔を穿設して有効単位セルＥＵを形成し、この有効単位セルＥＵが形成される領域に貫通孔を形成しないダミー単位セルＤＵを分散させる。この場合に、板状ガラス１をその軟化点以上の温度に加熱し、多数の凸部を形成した型に押圧して、板状ガラス１の表面に同時に多数の凹部を形成する。そして、板状ガラス１を研削して多数の貫通孔４を形成することができる。
次に、電極挿入工程Ｓ２において電極部材６を貫通孔４に挿入する。次に、溶着工程Ｓ３において、板状ガラス１をその軟化点よりも高い温度に加熱して、板状ガラス１と電極部材６とを溶着させる。受型１０と加圧型９との間に電極部材６を装着した板状ガラス１を挟持して、加圧型９を押圧しながら溶着させる。これにより、ガラスの流動を促進して溶着時間を短縮することができる。次に、冷却して型から板状ガラス１を取出す。次に、研削工程Ｓ４において、板状ガラス１を両面研削して複数の電極部材６をその表面に露出させる。このように、互いに電気的に分離する複数の貫通電極７を形成した平坦性の良好なガラス基板３を得る。以上が、ガラス基板形成工程Ｓ４１である。
次に、接合膜形成工程Ｓ４２において、ガラス基板３の各単位セルＵの外周領域に陽極接合を行うための接合膜を堆積する。接合膜としてアルミニュウム膜を堆積した。次に、引回し電極形成工程Ｓ４３において、一方の貫通電極７の上面からガラス基板３の外周部に沿って引回し電極１６を形成してベース基板２３とする。引回し電極１６、１６’は、スパッタリング法によりＡｕ／Ｃｒ膜を堆積し、フォトリソグラフィ及びエッチング処理によりパターニングして形成した。引回し電極１６、１６’は、スパッタリング法に代えて、印刷法等により形成することができる。以上がベース基板形成工程Ｓ４０である。
次に、リッド基板形成工程Ｓ２０を説明する。リッド基板１９はベース基板２３と接合したときの熱膨張差を縮小させるためにベース基板２３と同じ材料を使用することが好ましい。ベース基板２３としてソーダ石灰ガラスを使用したときは、リッド基板１９も同じソーダ石灰ガラスを使用する。まず、研磨、洗浄、エッチング工程Ｓ２１において、ガラス基板を研磨し、ガラス基板をエッチング処理して最表面の加工変質層を除去し、洗浄する。
次に、凹部形成工程Ｓ２２において、型成形により凹部２２を形成する。凹部２２は凸部を有する受型と凹部を有する加圧型の間にガラス基板を挟持し、ガラスの軟化点以上に加熱し押圧して成型する。成形用型は、カーボン材料から形成するのが好ましい。ガラスに対する離型性、気泡の吸収性が優れているからである。次に、研磨工程Ｓ２３において、ベース基板２３に接合する接合面を平坦面に研磨する。これにより、ベース基板２３と接合したときの密閉性を向上させることができる。
次に、圧電振動片作成工程Ｓ３０において、水晶板からなる圧電振動片１８を準備する。圧電振動片１８の両表面には互いに電気的に分離した図示しない励振電極を形成し、圧電振動片１８の一端の表面に形成した端子電極に電気的に接続しておく。次に、実装工程Ｓ１１において、ベース基板２３の貫通電極７と引回し電極１６’の端部に又は圧電振動片１８の端子電極に導電性接着材１７、例えば金バンプを形成する。この導電性接着材１７により圧電振動片１８を片持ち梁状に実装する。これにより、圧電振動片１８の両面に形成した励振電極は互いに電気的に分離して２つの貫通電極７に導通する。
次に、周波数調整工程Ｓ１２において、圧電振動片１８の振動周波数を所定の周波数に調整する。次に、重ね合せ工程Ｓ１３において、ベース基板２３の上にリッド基板１９を設置し接合材２１を介して重ね合わせる。次に、接合工程Ｓ１４において、重ね合わせたベース基板２３とリッド基板１９を加熱し、ベース基板２３とリッド基板１９間に高電圧を印加して陽極接合する。次に、外部電極形成工程Ｓ１５において、ベース基板２３の外面に貫通電極７のそれぞれに電気的に接続する外部電極１５を形成する。次に、切断工程Ｓ１６において、切断ライン８に沿って分離切断して、個々の圧電振動子２０を得る。
このように、板状ガラス１の有効単位セルＥＵを形成した領域にダミー単位セルＤＵを分散させたので、気密性の優れた貫通電極７付きの平坦なガラス基板３を作成することができる。これにより信頼性の高い圧電振動子２０を提供することができる。なお、上記実施形態において、外部電極形成工程Ｓ１５において形成する外部電極１５をガラス基板形成工程Ｓ４０において先に形成しておいてもよい。また、周波数調整工程Ｓ１２は切断工程Ｓ１６の後に行ってもよい。
図１０は、上記第五実施形態において説明した製造方法により製造した圧電振動子２０を組み込んだ発振器４０の上面模式図である。図１０に示すように、発振器４０は、基板４３、この基板上に設置した圧電振動子２０、集積回路４１及び電子部品４２を備えている。圧電振動子２０は、外部電極６、７に与えられる駆動信号に基づいて一定周波数の信号を生成し、集積回路４１及び電子部品４２は、圧電振動子２０から供給される一定周波数の信号を処理して、クロック信号等の基準信号を生成する。本発明による圧電振動子２０は、高信頼性でかつ小型に形成することができるので、発振器４０の全体をコンパクトに構成することができる。
１ 板状ガラス
３ ガラス基板
４ 貫通孔
６ 電極部材
７ 貫通電極
８ 切断ライン
９、１３ 加圧型
１０、１２ 受型
１１ 凹部
ＥＵ 有効単位セル
ＤＵ ダミー単位セル

Claims (8)

  1. 板状ガラスが切断分離される最小領域を単位セルとして、前記単位セルに複数の貫通孔を穿設して有効単位セルを形成するとともに、前記有効単位セルが形成される領域に貫通孔を形成しないダミー単位セルを分散させる貫通孔形成工程と、
    電極部材を前記貫通孔に挿入する電極挿入工程と、
    前記板状ガラスを前記板状ガラスの軟化点よりも高い温度に加熱して、前記板状ガラスと前記電極部材とを溶着させる溶着工程と、
    前記板状ガラスの両面を前記電極部材とともに研削し、前記複数の電極部材を前記板状ガラスの両面に露出させ、互いに電気的に分離する複数の貫通電極とする研削工程と、を備える貫通電極付きガラス基板の製造方法。
  2. 前記貫通孔形成工程は、
    前記有効単位セルに対する前記ダミー単位セルの割合が４対１から２０対１である請求項１に記載の貫通電極付きガラス基板の製造方法。
  3. 前記貫通孔形成工程は、
    前記有効単位セルに対する前記ダミー単位セルの割合が、前記板状ガラスの中心部よりも周縁部の方が大きい請求項１又は２に記載の貫通電極付きガラス基板の製造方法。
  4. 前記電極挿入工程は、基台にピンが立設する電極部材の前記ピンを前記有効単位セルの貫通孔に挿入する請求項１〜３のいずれか一項に記載の貫通電極付きガラス基板の製造方法。
  5. 前記溶着工程において、前記ピンを挿入した前記ガラス基板を、受型と加圧型により挟持して加圧する請求項４に記載の貫通電極付きガラス基板の製造方法。
  6. 前記貫通孔形成工程は、
    カーボン材料からなる受型と加圧型のいずれかの型に複数の凸部を設け、前記受型と前記加圧型の間に前記ガラス基板を挟持して加熱し、前記ガラス基板の一方の表面に複数の凹部を形成する凹部形成工程と、
    前記ガラス基板の一方の表面とは反対側の他方の表面を研削し、前記複数の凹部を前記一方の表面から他方の表面に貫通させる貫通工程と、を備える請求項１〜５のいずれか一項に記載の貫通電極付きガラス基板の製造方法。
  7. 前記溶着工程の後に前記ガラス基板と前記電極部材とを冷却する冷却工程を含み、
    前記冷却工程において、前記ガラス基板の歪点よりも５０℃高い温度までの冷却速度よりも、歪点よりも５０℃高い温度から歪点よりも５０℃低い温度までの冷却速度を遅くする請求項１〜６のいずれか一項に記載の貫通電極付きガラス基板の製造方法。
  8. 前記請求項１〜７のいずれか一項に記載のガラス基板の製造方法に基づいてガラス基板を形成し、前記ガラス基板に電極を形成してベース基板とするベース基板形成工程と、
    前記ベース基板に電子部品を実装する実装工程と、
    前記電子部品を実装したベース基板にリッド基板を接合する接合工程を備える電子部品の製造方法。
JP2010156171A 2010-07-08 2010-07-08 貫通電極付きガラス基板の製造方法及び電子部品の製造方法 Active JP5432077B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010156171A JP5432077B2 (ja) 2010-07-08 2010-07-08 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
TW100122212A TWI527279B (zh) 2010-07-08 2011-06-24 A method of manufacturing a glass substrate with a through electrode, and a method of manufacturing the same
US13/135,495 US8567052B2 (en) 2010-07-08 2011-07-07 Method of manufacturing through electrode-attached glass substrate and method of manufacturing electronic component
KR1020110067289A KR101722268B1 (ko) 2010-07-08 2011-07-07 관통 전극을 갖는 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
EP11173337.4A EP2405470A3 (en) 2010-07-08 2011-07-08 Method of manufacturing through electrode-attached glass substrate and method of manufacturing electronic component
CN201110197152.1A CN102332885B (zh) 2010-07-08 2011-07-08 带贯通电极的玻璃基板的制造方法及电子部件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010156171A JP5432077B2 (ja) 2010-07-08 2010-07-08 貫通電極付きガラス基板の製造方法及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2012019107A true JP2012019107A (ja) 2012-01-26
JP5432077B2 JP5432077B2 (ja) 2014-03-05

Family

ID=44514491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010156171A Active JP5432077B2 (ja) 2010-07-08 2010-07-08 貫通電極付きガラス基板の製造方法及び電子部品の製造方法

Country Status (6)

Country Link
US (1) US8567052B2 (ja)
EP (1) EP2405470A3 (ja)
JP (1) JP5432077B2 (ja)
KR (1) KR101722268B1 (ja)
CN (1) CN102332885B (ja)
TW (1) TWI527279B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745966A (zh) * 2014-01-23 2014-04-23 无锡江南计算技术研究所 封装基板表层铜柱电镀的辅助图形结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169376A (ja) * 2011-02-10 2012-09-06 Seiko Instruments Inc 陽極接合装置、パッケージ製造方法、圧電振動子、発振器、電子機器および電波時計
US9981844B2 (en) * 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
CN111966044B (zh) * 2020-07-15 2022-04-08 成都飞机工业（集团）有限责任公司 一种基于振动监测的弱刚性结构钻孔方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209198A (ja) * 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd 電子部品パッケージ
WO2004019668A1 (ja) * 2002-08-21 2004-03-04 Hoya Corporation ホール形成基板及びその製造方法並びにウェハ一括コンタクトボード
JP2008199660A (ja) * 2008-04-24 2008-08-28 Epson Toyocom Corp 圧電基板、圧電振動素子、圧電振動子、圧電発振器、圧電基板ウェハ及び圧電基板ウェハの製造方法
JP2009196879A (ja) * 2008-01-21 2009-09-03 Nippon Electric Glass Co Ltd ガラス基板の製造方法及びガラス基板
JP2010056232A (ja) * 2008-08-27 2010-03-11 Seiko Instruments Inc 電子部品パッケージ及びその製造方法
JP2010103164A (ja) * 2008-10-21 2010-05-06 Seiko Instruments Inc 電子部品及びその製造方法
JP2010129646A (ja) * 2008-11-26 2010-06-10 Seiko Instruments Inc パッケージ部材及び電子部品パッケージ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233946A (ja) * 1998-02-10 1999-08-27 Matsushita Electric Ind Co Ltd 高密度配線形成用基板とその製造方法及び高密度配線基板の製造方法
JP2002121037A (ja) 2000-08-07 2002-04-23 Nippon Sheet Glass Co Ltd 電子部品パッケージ用多数個取りガラス板の製造方法
JP2002124845A (ja) 2000-08-07 2002-04-26 Nippon Sheet Glass Co Ltd 水晶振動子パッケージ及びその製造方法
JP4230815B2 (ja) * 2003-05-02 2009-02-25 浜松ホトニクス株式会社 電極基板及びその製造方法
EP1688770B1 (en) * 2003-11-27 2012-11-14 Ibiden Co., Ltd. Ic chip mounting board, substrate for mother board, device for optical communication, method for manufacturing substrate for mounting ic chip thereon, and method for manufacturing substrate for mother board
JP4493481B2 (ja) * 2004-11-26 2010-06-30 京セラ株式会社 多数個取り配線基板
JP2009115524A (ja) * 2007-11-05 2009-05-28 Tokyo Electron Ltd 中間構造体の製造方法及び検査装置
JP5103297B2 (ja) * 2008-06-24 2012-12-19 セイコーインスツル株式会社 圧電振動子の製造方法
JP2010080800A (ja) * 2008-09-29 2010-04-08 Seiko Instruments Inc 発光デバイス及びその製造方法
JP5223571B2 (ja) * 2008-09-30 2013-06-26 富士通株式会社 半導体装置、基板設計方法、基板設計装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209198A (ja) * 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd 電子部品パッケージ
WO2004019668A1 (ja) * 2002-08-21 2004-03-04 Hoya Corporation ホール形成基板及びその製造方法並びにウェハ一括コンタクトボード
JP2009196879A (ja) * 2008-01-21 2009-09-03 Nippon Electric Glass Co Ltd ガラス基板の製造方法及びガラス基板
JP2008199660A (ja) * 2008-04-24 2008-08-28 Epson Toyocom Corp 圧電基板、圧電振動素子、圧電振動子、圧電発振器、圧電基板ウェハ及び圧電基板ウェハの製造方法
JP2010056232A (ja) * 2008-08-27 2010-03-11 Seiko Instruments Inc 電子部品パッケージ及びその製造方法
JP2010103164A (ja) * 2008-10-21 2010-05-06 Seiko Instruments Inc 電子部品及びその製造方法
JP2010129646A (ja) * 2008-11-26 2010-06-10 Seiko Instruments Inc パッケージ部材及び電子部品パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745966A (zh) * 2014-01-23 2014-04-23 无锡江南计算技术研究所 封装基板表层铜柱电镀的辅助图形结构
CN103745966B (zh) * 2014-01-23 2016-04-13 无锡江南计算技术研究所 封装基板表层铜柱电镀的辅助图形结构

Also Published As

Publication number Publication date
EP2405470A3 (en) 2014-02-26
CN102332885A (zh) 2012-01-25
TWI527279B (zh) 2016-03-21
KR101722268B1 (ko) 2017-03-31
US8567052B2 (en) 2013-10-29
JP5432077B2 (ja) 2014-03-05
CN102332885B (zh) 2015-09-30
KR20120005399A (ko) 2012-01-16
TW201222905A (en) 2012-06-01
EP2405470A2 (en) 2012-01-11
US20120005893A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5466102B2 (ja) 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
JP2012019108A (ja) ガラス基板の製造方法及び電子部品の製造方法
JP5550373B2 (ja) パッケージの製造方法
JP5432077B2 (ja) 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
US8499443B2 (en) Method of manufacturing a piezoelectric vibrator
TW201222743A (en) Package manufacturing method, package, piezoelectric vibrator, and oscillator
TWI514521B (zh) A manufacturing method of a package, a piezoelectric vibrator and an oscillator
JP5511557B2 (ja) ガラス基板の製造方法及び電子部品の製造方法
JP2012186532A (ja) ウエハ、パッケージの製造方法、及び圧電振動子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130510

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5432077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250