CN103745966B - 封装基板表层铜柱电镀的辅助图形结构 - Google Patents

封装基板表层铜柱电镀的辅助图形结构 Download PDF

Info

Publication number
CN103745966B
CN103745966B CN201410031229.1A CN201410031229A CN103745966B CN 103745966 B CN103745966 B CN 103745966B CN 201410031229 A CN201410031229 A CN 201410031229A CN 103745966 B CN103745966 B CN 103745966B
Authority
CN
China
Prior art keywords
copper post
top layer
auxiliary
base plate
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410031229.1A
Other languages
English (en)
Other versions
CN103745966A (zh
Inventor
李成虎
吴小龙
吴梅珠
刘秋华
胡广群
梁少文
徐杰栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jiangnan Computing Technology Institute
Original Assignee
Wuxi Jiangnan Computing Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jiangnan Computing Technology Institute filed Critical Wuxi Jiangnan Computing Technology Institute
Priority to CN201410031229.1A priority Critical patent/CN103745966B/zh
Publication of CN103745966A publication Critical patent/CN103745966A/zh
Application granted granted Critical
Publication of CN103745966B publication Critical patent/CN103745966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供了一种封装基板表层铜柱电镀的辅助图形结构,包括:布置在有效表层铜柱结构区域中的封装基板表层铜柱以及布置在辅助铜柱图形区域中的辅助铜柱;其中,封装基板表层铜柱与基板接触的作为散热层的第二侧的尺寸大于封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸;而且,辅助铜柱与基板接触的第二侧的尺寸大于辅助铜柱与基板背离的第一侧的尺寸;并且其中,在与基板接触的第一侧,所有辅助铜柱在辅助铜柱图形区域中的面积百分比大于所有封装基板表层铜柱在有效表层铜柱结构区域中的面积百分比。

Description

封装基板表层铜柱电镀的辅助图形结构
技术领域
本发明涉及集成电路封装领域,更具体地说,本发明涉及一种封装基板表层铜柱电镀的辅助图形结构。
背景技术
对于采用丝印介质层加铜柱电镀工艺的封装基板,由于基板封装的需求,对基板的平整性要求非常高,对封装基板表层铜柱结构(presolder,采用电镀工艺制作的位于封装基板表层并用于实现基板和芯片封装互连的铜柱结构)的高度均匀性要求更高。
常规铜柱图形,考虑到电流的边缘效应,铜柱图形设计时会在板边无效图形区增加辅助铜柱,辅助铜柱的直径和分布密度与板内有效图形区相同,这样可以保证有效图形区铜柱高度均匀一致,方便后续的铜柱磨平。
但是,如图1所示,对于封装基板表层铜柱结构的图形,图形设计上本身就存在均匀性分布差的问题。介质层1上的第一侧(A面)的铜柱为信号层,用于芯片封装时与芯片互连,铜柱直径较小,一般小于150um;第二侧(B面)的铜柱为散热层,用于芯片运行时的散热,铜柱直径一般都比较大,一般大于500um。因此,B面的铜柱面积也比A面要大很多。如果封装基板表层铜柱结构的电镀辅助图形也按照常规铜柱的辅助图形设计,则由于B面电流比A面大很多,因此会有部分B面的电流分流到A面,导致A面边缘的电流密度异常偏大,铜柱高出干膜2很多,出现边缘铜柱高、图形内铜柱低的现象,给铜柱磨平流程带来很大的困难,很容易因过度研磨造成介质层厚度不均的问题。
即使按照常规的设计方式,在板边等无效图形区增加辅助铜柱(辅助铜柱的直径和分布密度与图形区铜柱相同),仍然无法均衡电流分布,还是会出现边缘铜柱异常长大的现象。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够使封装基板表层铜柱结构电镀后整板铜柱高度一致的封装基板表层铜柱电镀的辅助图形结构。
根据本发明,提供了一种封装基板表层铜柱电镀的辅助图形结构,其特征在于包括:布置在有效表层铜柱结构区域中的封装基板表层铜柱以及布置在辅助铜柱图形区域中的辅助铜柱;其中,封装基板表层铜柱与基板接触的作为散热层的第二侧的尺寸大于封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸;而且,辅助铜柱与基板接触的第二侧的尺寸大于辅助铜柱与基板背离的第一侧的尺寸;并且其中,在与基板接触的第一侧,所有辅助铜柱在辅助铜柱图形区域中的面积百分比大于所有封装基板表层铜柱在有效表层铜柱结构区域中的面积百分比。
优选地,辅助铜柱与基板背离的第一侧的尺寸大于封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸。
优选地,辅助铜柱与基板背离的第一侧的尺寸比封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸大5-20倍。
优选地,辅助铜柱与基板背离的第一侧的尺寸等于封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸;而且,布置在辅助铜柱图形区域中的辅助铜柱的密度大于布置在有效表层铜柱结构区域中的封装基板表层铜柱的密度。
优选地,布置在辅助铜柱图形区域中的辅助铜柱的密度比布置在有效表层铜柱结构区域中的封装基板表层铜柱的密度大5-20倍。
优选地,辅助铜柱与基板背离的第一侧的尺寸大于封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸,并且布置在辅助铜柱图形区域中的辅助铜柱的密度大于布置在有效表层铜柱结构区域中的封装基板表层铜柱的密度。
优选地,辅助铜柱图形区域200为基板上的无效图形区。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了现有技术中存在边缘铜柱高、图形内铜柱低的情况。
图2示意性地示出了根据本发明优选实施例的封装基板表层铜柱电镀的辅助图形结构示例。
图3示意性地示出了根据本发明优选实施例的封装基板表层铜柱电镀的辅助图形结构所获得的技术效果。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
按照现有的方法设计封装基板表层铜柱电镀的辅助图形结构,由于A、B面铜柱面积差异较大,A面的实际电流比理论电流大很多,且电流主要集中在板边缘,导致板边缘的铜柱异常长大,使板边缘的铜柱比板内铜柱要高出很多,给后续的铜柱磨平工作造成很大的难度,甚至会出现严重的介质层厚度不均的现象,影响产品品质。
由此,本发明提供了一种封装基板表层铜柱电镀的辅助图形结构的特殊设计方案,可以使封装基板表层铜柱结构电镀后整板铜柱高度一致,不存在边缘铜柱异常长大的现象,方便后续铜柱磨平,同时保证介质层厚度的均匀性。
具体地,根据封装基板的功能设计需求,封装基板表层铜柱结构图形第一侧(A面)为信号层、铜柱直径较小,第二侧(B面)为散热层、铜柱直径较大。
由于第二侧(B面)铜柱面积比第一侧(A面)大很多,第二侧(B面)的电流就比第一侧要高很多,由于电镀的边缘效应和电流的分流效果,导致第一侧(A面)边缘的电流密度比图形内的电流密度大很多。
根据电流分布的特点,需要对第一侧(A面)电镀辅助图形进行特殊设计。在具体示例中,可以在不改变铜柱分布密度的情况下增大第一侧(A面)电镀辅助图形的铜柱的直径(优选地增大5-20倍),或者在不改变第一侧(A面)电镀辅助图形铜柱直径的情况下增加第一侧(A面)电镀辅助图形铜柱的分布密度(优选地增大5-20倍),来提高辅助图形的面积百分比,从而使板边缘的电流密度与图形内相当。
由此,本发明加大第一侧(A面)铜柱辅助图形的直径,或提高第一侧(A面)辅助铜柱的分布密度,来增加辅助图形的面积百分比,降低第一侧(A面)板边缘的电流密度,从而使板边缘铜柱的电流密度与图形内相当,获得高度均匀一致的铜柱。按照以上方法设计封装基板表层铜柱电镀的辅助图形结构,电镀后可以获得高度均匀一致的铜柱,铜柱磨平工作也很顺利,同时可以获得厚度均匀的绝缘介质层。
<第一优选实施例>
具体地说,图2示意性地示出了根据本发明优选实施例的封装基板表层铜柱电镀的辅助图形结构的示例。其中示出了第一侧(A面)的铜柱结构示例。
更具体地说,根据本发明优选实施例的封装基板表层铜柱结构包括:布置在有效表层铜柱结构区域100中的封装基板表层铜柱10以及布置在辅助铜柱图形区域200中的辅助铜柱20。优选地,辅助铜柱图形区域200为基板上的无效图形区。
具体地说,在具体实施方式中,封装基板表层铜柱10与基板接触的作为散热层的第二侧的尺寸大于封装基板表层铜柱10与基板背离的作为信号层的第一侧的尺寸。而且,辅助铜柱20与基板接触的第二侧的尺寸大于辅助铜柱20与基板背离的第一侧的尺寸。
而且,在与基板接触的第一侧,所有辅助铜柱20在辅助铜柱图形区域200中的面积百分比(即,所有辅助铜柱20的总面积与辅助铜柱图形区域200的面积之比)大于所有封装基板表层铜柱10在有效表层铜柱结构区域100中的面积百分比(即,所有封装基板表层铜柱10的总面积与有效表层铜柱结构区域100的面积之比)。
例如,铜柱10为圆柱形铜柱时,尺寸表示直径。或者说,尺寸也可以表示截面积。
而且,优选地,辅助铜柱20与基板背离的第一侧的尺寸大于封装基板表层铜柱10与基板背离的作为信号层的第一侧的尺寸。优选地,辅助铜柱20与基板背离的第一侧的尺寸比封装基板表层铜柱10与基板背离的作为信号层的第一侧的尺寸大5-20倍。
进一步地,优选地,为了有效地制作出上述尺寸比例结构,显然,辅助铜柱20与基板接触的第二侧的尺寸大于封装基板表层铜柱10与基板接触的作为散热层的第二侧的尺寸。
<第二优选实施例>
除了上述结构的截面尺寸控制之外,还可以通过密度控制来实现本发明的技术效果。
具体地说,同样,根据本发明优选实施例的封装基板表层铜柱电镀的辅助图形结构包括:布置在有效表层铜柱结构区域100中的封装基板表层铜柱10以及布置在辅助铜柱图形区域200中的辅助铜柱20。
优选地,辅助铜柱图形区域200为基板上的无效图形区。
具体地说,在具体实施方式中,封装基板表层铜柱10与基板接触的作为散热层的第二侧的尺寸大于封装基板表层铜柱10与基板背离的作为信号层的第一侧的尺寸。而且,辅助铜柱20与基板接触的第二侧的尺寸大于辅助铜柱20与基板背离的第一侧的尺寸。例如,铜柱10为圆柱形铜柱时,尺寸表示直径。或者说,尺寸也可以表示截面积。
而且,在与基板接触的第一侧,所有辅助铜柱20在辅助铜柱图形区域200中的面积百分比(即,所有辅助铜柱20的总面积与辅助铜柱图形区域200的面积之比)大于所有封装基板表层铜柱10在有效表层铜柱结构区域100中的面积百分比(即,所有封装基板表层铜柱10的总面积与有效表层铜柱结构区域100的面积之比)。
在本实施例中,辅助铜柱20与基板背离的第一侧的尺寸等于封装基板表层铜柱10与基板背离的作为信号层的第一侧的尺寸;但是,布置在辅助铜柱图形区域200中的辅助铜柱20的密度大于布置在有效表层铜柱结构区域100中的封装基板表层铜柱10的密度。
优选地,布置在辅助铜柱图形区域200中的辅助铜柱20的密度比布置在有效表层铜柱结构区域100中的封装基板表层铜柱10的密度大5-20倍。
<第三优选实施例>
显然可以将上述两个实施例的方案进行组合,使得辅助铜柱20与基板背离的第一侧的尺寸大于封装基板表层铜柱10与基板背离的作为信号层的第一侧的尺寸,并且布置在辅助铜柱图形区域200中的辅助铜柱20的密度大于布置在有效表层铜柱结构区域100中的封装基板表层铜柱10的密度。由此,实现所有辅助铜柱20在辅助铜柱图形区域200中的面积百分比(即,所有辅助铜柱20的总面积与辅助铜柱图形区域200的面积之比)大于所有封装基板表层铜柱10在有效表层铜柱结构区域100中的面积百分比(即,所有封装基板表层铜柱10的总面积与有效表层铜柱结构区域100的面积之比)。
<技术效果>
如图3所示,本发明加大第一侧(A面)铜柱辅助图形的直径,和/或提高第一侧(A面)辅助铜柱的分布密度,来增加辅助图形的面积百分比,降低第一侧(A面)板边缘的电流密度,从而使板边缘铜柱的电流密度与图形内相当,获得高度均匀一致的铜柱。按照以上方法设计封装基板表层铜柱电镀的辅助图形结构,电镀后可以获得高度均匀一致的铜柱,铜柱磨平工作也很顺利,同时可以获得厚度均匀的绝缘介质层。
此外,需要说明的是,除非特别指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种封装基板表层铜柱电镀的辅助图形结构,其特征在于包括:布置在有效表层铜柱结构区域中的封装基板表层铜柱以及布置在辅助铜柱图形区域中的辅助铜柱;其中,封装基板表层铜柱与基板接触的作为散热层的第二侧的尺寸大于封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸;而且,辅助铜柱与基板接触的第二侧的尺寸大于辅助铜柱与基板背离的第一侧的尺寸;并且其中,在与基板接触的第一侧,所有辅助铜柱在辅助铜柱图形区域中的面积百分比大于所有封装基板表层铜柱在有效表层铜柱结构区域中的面积百分比。
2.根据权利要求1所述的封装基板表层铜柱电镀的辅助图形结构,其特征在于,辅助铜柱与基板背离的第一侧的尺寸大于封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸。
3.根据权利要求2所述的封装基板表层铜柱电镀的辅助图形结构,其特征在于,辅助铜柱与基板背离的第一侧的尺寸比封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸大5-20倍。
4.根据权利要求1所述的封装基板表层铜柱电镀的辅助图形结构,其特征在于,辅助铜柱与基板背离的第一侧的尺寸等于封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸;而且,布置在辅助铜柱图形区域中的辅助铜柱的密度大于布置在有效表层铜柱结构区域中的封装基板表层铜柱的密度。
5.根据权利要求4所述的封装基板表层铜柱电镀的辅助图形结构,其特征在于,布置在辅助铜柱图形区域中的辅助铜柱的密度比布置在有效表层铜柱结构区域中的封装基板表层铜柱的密度大5-20倍。
6.根据权利要求1或2所述的封装基板表层铜柱电镀的辅助图形结构,其特征在于,辅助铜柱与基板背离的第一侧的尺寸大于封装基板表层铜柱与基板背离的作为信号层的第一侧的尺寸,并且布置在辅助铜柱图形区域中的辅助铜柱的密度大于布置在有效表层铜柱结构区域中的封装基板表层铜柱的密度。
7.根据权利要求1或2所述的封装基板表层铜柱电镀的辅助图形结构,其特征在于,辅助铜柱图形区域为基板上的无效图形区。
CN201410031229.1A 2014-01-23 2014-01-23 封装基板表层铜柱电镀的辅助图形结构 Active CN103745966B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410031229.1A CN103745966B (zh) 2014-01-23 2014-01-23 封装基板表层铜柱电镀的辅助图形结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410031229.1A CN103745966B (zh) 2014-01-23 2014-01-23 封装基板表层铜柱电镀的辅助图形结构

Publications (2)

Publication Number Publication Date
CN103745966A CN103745966A (zh) 2014-04-23
CN103745966B true CN103745966B (zh) 2016-04-13

Family

ID=50502976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410031229.1A Active CN103745966B (zh) 2014-01-23 2014-01-23 封装基板表层铜柱电镀的辅助图形结构

Country Status (1)

Country Link
CN (1) CN103745966B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109496080B (zh) * 2018-10-08 2021-04-09 江苏长电科技股份有限公司 一种线路板电镀工艺方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346479B1 (en) * 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US6958247B2 (en) * 2003-04-28 2005-10-25 Advanced Micro Devices, Inc. Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent CMP process
CN101740401A (zh) * 2008-11-26 2010-06-16 北大方正集团有限公司 一种制作高精度定位孔的方法
TW201101398A (en) * 2009-06-25 2011-01-01 Advanced Semiconductor Eng Package process and package structure
JP2012019107A (ja) * 2010-07-08 2012-01-26 Seiko Instruments Inc 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
CN102903683A (zh) * 2012-10-18 2013-01-30 日月光半导体(上海)股份有限公司 封装基板的构造及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737740B2 (en) * 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
DE102008007216A1 (de) * 2007-05-29 2008-12-11 Samsung Electro - Mechanics Co., Ltd., Suwon Gedruckte Leiterplatte und Herstellungsverfahren derselben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346479B1 (en) * 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US6958247B2 (en) * 2003-04-28 2005-10-25 Advanced Micro Devices, Inc. Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent CMP process
CN101740401A (zh) * 2008-11-26 2010-06-16 北大方正集团有限公司 一种制作高精度定位孔的方法
TW201101398A (en) * 2009-06-25 2011-01-01 Advanced Semiconductor Eng Package process and package structure
JP2012019107A (ja) * 2010-07-08 2012-01-26 Seiko Instruments Inc 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
CN102903683A (zh) * 2012-10-18 2013-01-30 日月光半导体(上海)股份有限公司 封装基板的构造及其制造方法

Also Published As

Publication number Publication date
CN103745966A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
US10562273B2 (en) Cover glass lamination structure and manufacturing method thereof
US20170330851A1 (en) Double plated conductive pillar package substrate
CN1475030A (zh) 集成电路电感器结构以及非破坏性蚀刻深度测量
CN1187812C (zh) 半导体器件、半导体器件的制造方法和半导体器件的设计方法
CN107732450A (zh) 用于移动数字电视的多层渐变分形缝隙石墨烯天线
US9472509B2 (en) Dummy metal structure and method of forming dummy metal structure
CN103745966B (zh) 封装基板表层铜柱电镀的辅助图形结构
CN103189984A (zh) 半导体装置
ATE504079T1 (de) Verdrahtungsstruktur für eine integrierte schaltung mit verringerter kapazität innerhalb von ebenen
CN103247592A (zh) Mom电容器及其制作方法
CN102446756A (zh) 一种提高硅片金属层图形密度均一性的方法
CN105934094B (zh) 一种内埋电容线路板及其制作方法
CN105101683A (zh) 多层厚铜电路板及其制作方法
CN207587965U (zh) 用于移动数字电视的多层渐变分形缝隙石墨烯天线结构
CN104465650A (zh) 一种在光刻版图中添加冗余图形的方法
US9847294B2 (en) Semiconductor device allowing metal layer routing formed directly under metal pad
CN104854965A (zh) 器件载体和器件载体装置
CN109375840A (zh) 触控电极单元、触控面板及触控显示器
CN102573336A (zh) 多层电路板的制作方法和用于多层电路板层的压合结构
CN203800035U (zh) 封装基板及包含该封装基板的集成电路
CN1728380B (zh) 半导体器件
US20190006197A1 (en) Wafer part and chip packaging method
CN103310990A (zh) 固态电解电容基板模块及包括其的电路板
CN102610476A (zh) 一种静电吸盘
CN103838051B (zh) 电致变色显示盒及电致变色显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant