CN102903683A - 封装基板的构造及其制造方法 - Google Patents
封装基板的构造及其制造方法 Download PDFInfo
- Publication number
- CN102903683A CN102903683A CN2012103987783A CN201210398778A CN102903683A CN 102903683 A CN102903683 A CN 102903683A CN 2012103987783 A CN2012103987783 A CN 2012103987783A CN 201210398778 A CN201210398778 A CN 201210398778A CN 102903683 A CN102903683 A CN 102903683A
- Authority
- CN
- China
- Prior art keywords
- packaging
- base plate
- conductive pole
- area
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开一种封装基板的构造及其制造方法,所述封装基板包含:一电路层,所述电路层上具有至少一连接垫;至少一导电柱,形成在所述连接垫上,所述导电柱具有一第一表面、一第二表面及一侧壁连接所述第一表面和所述第二表面,所述第二表面的面积大于所述第一表面的面积,所述第二表面结合于所述连接垫;以及一介电层,覆盖于所述电路层上,并包覆所述导电柱。
Description
技术领域
本发明是有关于一种封装基板的构造及其制造方法,特别是有关于一种可增加层间导通孔结合可靠度的的封装基板的构造及其制造方法。
背景技术
现今,半导体封装产业为了满足各种高密度及微型化的封装需求,以供更多有源、无源元件及电路载接,半导体封装亦逐渐由双层电路发展出多层电路板(multi-layer circuit board),在有限空间下利用层间连接技术(Interlayerconnection)以扩大半导体封装基板(substrate)上可供运用的电路布局面积,以达到高电路密度的积体电路需要,降低封装基板的厚度,以在相同基板单位面积下容纳更大量的电路及电子元件。
一般多层电路电路封装基板主要由多个电路层(circuit layer)及多个介电层(dielectric layer)交替迭合所构成。通常电路层是由铜箔层搭配图案化光刻胶及蚀刻的工艺所制成,一般具有至少一电路及至少一连接垫;而介电层形成于电路层之间,用以保护并隔开各个电路层;且一般各电路层是利用激光钻孔在介电层上形成激光烧灼孔,之后再用金属材料将孔填起形成导通孔(via)结构。但由于激光照射加热的特性,所形成的激光烧灼孔径通常是一上宽下窄的倒锥状孔,造成导通孔与连接垫所接触结合的面积较小。此种结合面积较小的导通孔对于高电流的应用,可能会造成高电阻的限制,因而影响电磁信号传递性能,甚至影响导体的可靠性和产品寿命。
再者,另一种形成层间导通的方式则是以图案化光刻胶搭配电镀的方式,在图案化光刻胶裸露的电路层上电镀形成铜柱(copper pillar),接着再移除图案化光刻胶及压合介电层,所述铜柱可以是圆柱形或可为其他形状的柱状体。此种铜柱通常是有等宽的孔径,虽较激光钻孔技术所形成的接触面积相对较大些,但为了更进一步降低与连接垫之间的结合接触面的电阻,并提高电磁信号的性能,故仍有必要提供一种封装基板的构造及其制造方法,以解决现有技术所存在的问题。
发明内容
有鉴于此,本发明提供一种封装基板的构造,以解决现有技术所存在的电路基板接触结合面可靠度的问题。
本发明的主要目的在于提供一种封装基板的构造及其制造方法,其可以通过可调控激光照射搭配图案化光刻胶层的工艺,实现封装基板层间结合接触面积的扩增,进而降低与电路层之间的结合接触面的电阻,以提高电磁信号的性能。
为达成本发明的前述目的,本发明一实施例提供一种封装基板的构造,其中所述封装基板的构造包含:一电路层、至少一导电柱及一介电层。所述电路层具有至少一连接垫。所述导电柱形成于所述连接垫上,所述导电柱具有一第一表面、一第二表面及一侧壁连接所述第一表面和所述第二表面,所述第二表面的面积大于所述第一表面的面积,所述第二表面结合于所述连接垫。所述介电层覆盖于所述电路层上,并包覆所述导电柱。
再者,本发明另一实施例提供另一种封装基板的制造方法,其中所述制造方法包含以下步骤:提供一电路层;形成一光刻胶层于所述电路层上;以一可调控光源照射所述光刻胶层以形成至少一开孔,其中所述开孔具有一小孔部,一大孔部及一侧孔壁连接所述小孔部和所述大孔部,所述大孔部的面积大于所述小孔部的面积,所述大孔部相对接近所述连接垫;在所述开孔中电镀上一导电材料,以形成至少一导电柱在所述连接垫上,所述导电柱各具有一第一表面、一第二表面及一侧壁连接所述第一表面和所述第二表面,所述第二表面的面积大于所述第一表面的面积,所述第二表面结合于所述连接垫;移除所述光刻胶层;以及形成一介电层于所述电路层上,并包覆所述导电柱。
与现有技术相比较,本发明的封装基板的构造,这样不但可使电路层及导电柱之间的电性连接结构更可靠,还可以确保芯片的信号传输效果。
为让本发明的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下:
附图说明
图1是本发明一实施例封装基板的剖面示意图。
图1A是本发明另一实施例封装基板的导电柱的局部放大剖面示意图。
图1B是本发明又一实施例封装基板的导电柱的局部放大剖面示意图。
图2是本发明再一实施例封装基板的剖面示意图。
图3A-3H是以剖面示意图的方式表示本发明一实施例制造方法的步骤。
具体实施方式
以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。再者,本发明所提到的方向用语,例如「上」、「下」、「顶」、「底」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「周围」、「中央」、「水平」、「横向」、「垂直」、「纵向」、「轴向」、「径向」、「最上层」或「最下层」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
请参照图1所示,本发明一实施例的封装基板1主要包含:一电路层11’、至少一连接垫111’,至少一导电柱12及一介电层13。所述电路层11’具有至少一连接垫111’。所述导电柱12形成于所述连接垫111’上,具有一第一表面121、一第二表面122及一侧壁123连接所述第一表面121和所述第二表面122,所述第二表面122的面积大于所述第一表面121的面积,所述第二表面122结合于所述连接垫111’。所述介电层13覆盖于所述电路层11’上,并包覆所述导电柱12,并且所述导电柱12的具有一圆形或者多边形的横截面,其中多边形可能是三角形,四边形或者其他形状。
在本实施例中,所述电路层11’是以铜箔层搭配图案化光刻胶及蚀刻的工艺形成至少一图案电路及至少一连接垫111’于一承载板或工作台上,并与所述导电柱12电性连接。所述电路层11’的材质例如为铜、镍、金、银或铝等,但并不限于此。所述电路层11’在此可做为一外电路层使用,并可选择再涂布一层阻焊层(未绘示),仅由所述阻焊层裸露一部份所述电路层11’,以做为焊垫用途。
请再参照图1所示,一并参照图1A及1B,在本实施例中,所述导电柱12是预先以图案化光刻胶搭配电镀的工艺形成的,接着才被包埋在所述介电层13内。并且所述导电柱12具有一第一表面121、一第二表面122及一侧壁123连接所述第一表面121和所述第二表面122,并且所述第二表面122的面积大于所述第一表面121的面积,使所述导电柱12呈现一端大另一端小的柱体,例如,如图1A所示,所述导电柱12的形状为一段约为一等横截面积直柱状体部分与一段具有内凹弧面的柱状体部分的结合,也就是所述侧壁123具有一内凹弧面结构,所述内凹弧面结构的高度优选小于或等于所述导电柱12的高度的一半,如所述内凹弧面结构的高度等于所述导电柱12的高度的1/3,1/4或者更少;如图1B所示,所述导电柱12的形状亦可为一段约为一等横截面积的直柱状体部分与一段具有平直倾斜面的柱状体部分的结合,也就是所述侧壁123具有一平直倾斜面结构,所述平直倾斜面的高度优选小于或等于所述导电柱12的高度的一半,如所述平直倾斜面的高度等于所述导电柱12的高度的1/3,1/4或者更少。另外,所述导电柱12还可以是所述侧壁123从所述第一表面121开始逐渐外扩至所述第二表面122,即具有一内凹弧面连续增大的内凹弧面结构,即所述内凹弧面结构的高度等于所述导电柱12的高度。所述第二表面122结合于所述连接垫111’,且所述第二表面的面积小于所述连接垫的上表面的面积(所述连接垫的上表面是指与所述第二表面122结合的表面),所述第一表面121则相对远离所述连接垫111’。这些特殊形状的导电柱12可通过一可调控的激光照射光刻胶层及电镀等工艺加以实现。
再者,所述介电层13内的导电柱12的材质例如为铜、镍、金、银或铝等,但并不限于此。所述第二表面122的面积小于所述连接垫111’的面积。所述侧壁123可具有一内凹弧面结构(如图1所示),所述内凹弧面结构的高度优选小于或等于所述导电柱12的高度的一半。所述导电柱12的高度大于40微米,但并不限于此。当所述导电柱12的横截面积是圆形时,所述导电柱12的第一表面121的直径大于50微米。所述导电柱12的第二表面122的直径与所述第一表面121的直径相差大于30微米,如所述导电柱12的第二表面122的直径比所述第一表面121的直径大50微米或100微米。所述电路层11’的厚度通常明显小于所述导电柱12的高度。
再者,本实施例的介电层13的材料可为绝缘树脂材料,例如玻璃纤维层经过含浸环氧树脂(epoxy)并干燥硬化后所制成的B阶化胶片(B-stageprepreg),其利用其在高温高压中的再熔胶以及流胶特性,压合在所述电路层11’与一承载板或工作台上,接着再次加热固化即可得到所述介电层13,所述介电层13的高度约介于30至150微米之间,但并不限于此。
在本实施例中,相似的,可在所述介电层13上再形成一电路层,及在上可再形成至少一一端大另一端小的导电柱,并同样压合另一介电层,如此即可形成具有二层电路的封装基板1的构造。
请参照图2所示,其揭示本发明再一实施例封装基板的剖面示意图,图2的封装基板2基本上相似于图1的封装基板1,但图2的封装基板2是进一步形成另二组电路层、导电柱及介电层于原本的所述介电层13上,以便达到增层目的,例如可形成具有三层或以上电路的封装基板2构造。
本发明图1及图2的封装基板1、2可以通过一可调控激光照射搭配图案化光刻胶层及电镀的工艺,实现封装基板层间结合接触面积的扩增,进而降低结合接触面的电阻,以提高电磁信号的性能。
本发明将于下文利用图3A至3H逐一详细说明,本发明一实施例封装基板1的制造方法,其主要包含下列步骤:
首先,请参照图3A所示,先提供一支撑板10,所述支撑板10上电镀上一金属层11,所述支撑板10是一临时性支撑用的板体,例如可以是玻璃板或金属板;
接着,请参照图3B所示,对所述金属层11进行图案化,以形成所述电路层11’,所述电路层11’具有至少一连接垫111’,上述图案化工艺例如是利用一图案化的光刻胶层(未绘示)及蚀刻等现有工艺来图案化所述金属层11;
之后,如图3C所示,利用一图案化的光刻胶层(photoresist)20,并以一可调控光源I1照射所述光刻胶层20形成至少一柱状开孔(如虚线所示),其中所述可调控光源I1例如是一紫外光源,其通过调整所述可调控光源I1的能量或波长,或限定能量或波长的数值,使所述可调控光源I1在靠近所述开孔处形成光的衰减,因而使得在所述光刻胶层20在曝光反应区有不同大小的光照范围。例如,所述可调控光源I1搭配一光掩膜(photomask,未绘示)使用,其中所述光掩膜在欲照光处具有通孔,因此所述可调控光源I1在远离所述开孔处的部分,其光照范围较广;同时,所述可调控光源I1在靠近所述开孔处的光照范围则因通孔边缘效应而逐渐衰减,以便所述光刻胶层20形成所述柱状开孔的初步形状;
接着,请参照图3D所示,通过显影液处理上述被形成柱状开孔的光刻胶层20’,以去除未被所述可调控光源I1照射的光刻胶,因此所述的光刻胶层20’上形成所述柱状开孔。所述柱状开孔具有一小孔部201、一大孔部202及一侧孔壁203连接所述小孔部201和所述大孔部202,所述大孔部202的面积(所述大孔部202的面积是指开孔底部边缘所围成的面积)大于所述小孔部201的面积(所述小孔部201的面积是指开孔顶部边缘所围成的面积),所述大孔部202相对接近所述电路层11’的连接垫111’,所述开孔可以有不同的形状的横截面积,如圆形或者多边形,其中多边形可能是三角形,四边形或者其他形状,所述开孔在垂直方向也可能有不同的形状,如所述开孔的形状可为一段约为一等横截面积的直柱状空孔部分与一段具有内凹弧面的柱状空孔部分的结合,也就是所述侧孔壁203具有一内凹弧面结构,所述内凹弧面结构的高度优选小于或等于所述开孔的高度的一半,如所述内凹弧面结构的高度等于所述开孔的高度的1/3,1/4或者更少;所述开孔的形状亦可为一段约为一等横截面积的直柱状空孔部分与一段具有平直倾斜面的柱状空孔部分的结合,也就是所述侧孔壁203具有一平直倾斜面结构,所述平直倾斜面结构的高度优选小于或等于所述开孔的高度的一半,如所述平直倾斜面结构的高度等于所述开孔的高度的1/3,1/4或者更少。另外,所述开孔还可以是所述侧孔壁203从所述小孔部201开始逐渐外扩至所述大孔部202,即具有一内凹弧面连续增大的内凹弧面结构,即所述内凹弧面结构的高度等于所述开孔的高度;
之后,如图3E所示,在所述开孔中电镀填上一导电材料,以形成至少一导电柱12在所述连接垫111’上,所述导电柱12各具有一第一表面121,一第二表面122及一侧壁123连接所述第一表面121和所述第二表面122,所述第二表面122的面积大于所述第一表面121的面积,所述第二表面122结合于所述连接垫111’,并且所述导电柱12的具有一圆形或者多边形的横截面,其中多边形可能是三角形,四边形或者其他形状,当所述导电柱12的横截面是圆形时,所述小孔部201及第一表面121的直径是分别大于50微米,例如大于80微米,所述大孔部202及第二表面122的直径与所述小孔部201及第一表面121的直径相差分别大于30微米(即所述大孔部202的直径与所述小孔部201的直径相差大于30微米,所述第二表面122的直径与所述第一表面121的直径相差大于30微米),例如所述大孔部202及第二表面122的直径是分别比所述小孔部201及第一表面121的直径大50微米或者100微米,当所述导电柱12的横截面是多边形时,所述小孔部201及第一表面121的面积设置成相当于所述导电柱12的横截面是圆形时大小。上述导电材料的材质例如为铜、镍、金、银或铝等,但并不限于此。所述导电柱12的高度大于40微米,例如约介于50至150微米之间,但并不限于此;
然后,请参照图3F所示,以有机溶剂或撕除的方式移除所述光刻胶层20’;
之后,请参照图3G所示,形成一介电层13覆盖于所述电路层11’上,并包覆所述导电柱12,所述介电层13的材料可为绝缘树脂材料,例如玻璃纤维层经过含浸环氧树脂并干燥硬化后所制成的B阶化胶片,其利用其在高温高压中的再熔胶以及流胶特性,压合在所述电路层11’与一承载板或工作台上,接着再次加热固化即可得到所述介电层13。所述介电层13裸露所述导电柱12的一端(即所述第一表面121的顶端);
最后,请参照图3H所示,移除所述支撑板10,即可制作完成一具有单层电路的封装基板。若要增层,可重复上述步骤在所述介电层13上重复形成又一组的电路层、至少一导电柱及一介电层,便可达到增层的目的,可形成如图1二层电路的封装基板1,同理亦可形成三层或以上电路的封装基板2(如图2所示)。
如上所述,本发明利用一封装基板1及其制造方法,通过调整所述可调控光源I1的能量或波长,或限定能量或波长的数值,使所述可调控光源I1在靠近所述开孔处形成光的衰减,以便所述开孔形成柱状开孔(即形成所述小孔部201及大孔部202),电镀填上所述导电柱12后,所述导电柱12各具有一第一表面121,一第二表面122,及一侧壁123连接所述第一表面121和所述第二表面122,所述第二表面122的面积大于所述第一表面121的面积,且所述第二表面122结合于所述连接垫111’,因而本发明可以利用所述第二表面122增大的接触面积,使电路层11’及导电柱12之间的电性连接结构更可靠,同时还可以确保芯片的信号传输效果。
本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已公开的实施例并未限制本发明的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。
Claims (16)
1.一种封装基板的构造,其特征在于:所述封装基板的构造包含:
一电路层,所述电路层具有至少一连接垫;
至少一导电柱,形成在所述连接垫上,所述导电柱具有一第一表面、一第二表面及一侧壁连接所述第一表面和所述第二表面,所述第二表面的面积大于所述第一表面的面积,所述第二表面结合于所述连接垫;以及一介电层,覆盖于所述电路层上,并包覆所述导电柱。
2.如权利要求1所述的封装基板的构造,其特征在于:所述导电柱的材料为铜。
3.如权利要求1所述的封装基板的构造,其特征在于:所述第二表面的面积小于所述连接垫的一上表面的面积。
4.如权利要求1所述的封装基板的构造,其特征在于:所述侧壁具有一内凹弧面结构。
5.如权利要求4所述的封装基板的构造,其特征在于:所述内凹弧面结构的高度等于所述导电柱的高度。
6.如权利要求4所述的封装基板的构造,其特征在于:所述内凹弧面结构的高度小于或等于所述导电柱的高度的一半。
7.如权利要求1所述的封装基板的构造,其特征在于:所述导电柱的高度大于40微米。
8.如权利要求1所述的封装基板的构造,其特征在于:所述导电柱的横截面为圆形。
9.如权利要求8所述的封装基板的构造,其特征在于:所述导电柱的第一表面的直径大于50微米。
10.如权利要求8所述的封装基板的构造,其特征在于:所述导电柱的第二表面的直径与所述第一表面的直径相差大于30微米。
11.一种封装基板的制造方法,其特征在于:所述制造方法包含步骤:
(a)提供一电路层;
(b)形成一光刻胶层于所述电路层上;
(c)以一可调控光源照射所述光刻胶层以形成至少一开孔,其中所述开孔具有一小孔部、一大孔部及一侧孔壁连接所述小孔部和所述大孔部,所述大孔部的面积大于所述小孔部的面积,所述大孔部相对接近所述连接垫;
(d)在所述开孔中电镀上一导电材料,以形成至少一导电柱在所述连接垫上,所述导电柱各具有一第一表面、一第二表面及一侧壁连接所述第一表面和所述第二表面,所述第二表面的面积大于所述第一表面的面积,所述第二表面结合于所述连接垫;
(e)移除所述光刻胶层;以及
(f)形成一介电层于所述电路层上,并包覆所述导电柱。
12.如权利要求11所述的封装基板构造的制造方法,其特征在于:在步骤(a)中,包含:
(a1)先提供一支撑板,所述支撑板上具有一金属层;以及
(a2)对所述金属层进行图案化,以形成所述电路层。
13.如权利要求11所述的封装基板的制造方法,其特征在于:所述步骤(f)之后,另包含:
(f1)移除所述支撑板。
14.如权利要求11所述的封装基板的制造方法,其特征在于:所述开孔和所述导电柱的横截面为圆形。
15.如权利要求14所述的封装基板的制造方法,其特征在于:所述小孔部及所述第一表面的直径分别大于50微米。
16.如权利要求14所述的封装基板的制造方法,其特征在于:所述大孔部及所述第二表面的直径与所述小孔部及所述第一表面的直径相差分别大于30微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210398778.3A CN102903683B (zh) | 2012-10-18 | 2012-10-18 | 封装基板的构造及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210398778.3A CN102903683B (zh) | 2012-10-18 | 2012-10-18 | 封装基板的构造及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102903683A true CN102903683A (zh) | 2013-01-30 |
CN102903683B CN102903683B (zh) | 2015-04-22 |
Family
ID=47575859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210398778.3A Active CN102903683B (zh) | 2012-10-18 | 2012-10-18 | 封装基板的构造及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102903683B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745966A (zh) * | 2014-01-23 | 2014-04-23 | 无锡江南计算技术研究所 | 封装基板表层铜柱电镀的辅助图形结构 |
CN109216206A (zh) * | 2018-08-23 | 2019-01-15 | 江苏中科智芯集成科技有限公司 | 一种晶圆级扇出封装方法以及封装结构 |
WO2021203887A1 (zh) * | 2020-04-10 | 2021-10-14 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
CN2612064Y (zh) * | 2003-02-19 | 2004-04-14 | 威盛电子股份有限公司 | 垂直绕线结构 |
US20080296055A1 (en) * | 2007-05-29 | 2008-12-04 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of fabricating the same |
CN202871782U (zh) * | 2012-10-18 | 2013-04-10 | 日月光半导体(上海)股份有限公司 | 封装基板的构造 |
-
2012
- 2012-10-18 CN CN201210398778.3A patent/CN102903683B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
CN2612064Y (zh) * | 2003-02-19 | 2004-04-14 | 威盛电子股份有限公司 | 垂直绕线结构 |
US20080296055A1 (en) * | 2007-05-29 | 2008-12-04 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of fabricating the same |
CN202871782U (zh) * | 2012-10-18 | 2013-04-10 | 日月光半导体(上海)股份有限公司 | 封装基板的构造 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745966A (zh) * | 2014-01-23 | 2014-04-23 | 无锡江南计算技术研究所 | 封装基板表层铜柱电镀的辅助图形结构 |
CN103745966B (zh) * | 2014-01-23 | 2016-04-13 | 无锡江南计算技术研究所 | 封装基板表层铜柱电镀的辅助图形结构 |
CN109216206A (zh) * | 2018-08-23 | 2019-01-15 | 江苏中科智芯集成科技有限公司 | 一种晶圆级扇出封装方法以及封装结构 |
WO2021203887A1 (zh) * | 2020-04-10 | 2021-10-14 | 长鑫存储技术有限公司 | 半导体器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102903683B (zh) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
JP6687343B2 (ja) | 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法 | |
US9330941B2 (en) | Package carrier and manufacturing method thereof | |
US7484293B2 (en) | Semiconductor package and manufacturing method therefor | |
CN103178043A (zh) | 布线基板及其制造方法 | |
US20150098204A1 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
US7751202B2 (en) | Multi-layered printed circuit board having integrated circuit embedded therein | |
TWI542263B (zh) | 中介基板及其製法 | |
CN109390290A (zh) | 半导体组件 | |
WO2016162938A1 (ja) | 半導体装置 | |
US10187971B2 (en) | Wiring board and method of manufacturing wiring board | |
US20120307466A1 (en) | Component-embedded substrate | |
CN103794515A (zh) | 芯片封装基板和结构及其制作方法 | |
JP2015146346A (ja) | 多層配線板 | |
TW201328447A (zh) | 印刷電路板及其製造方法 | |
TWI545997B (zh) | 中介基板及其製法 | |
US10879188B2 (en) | Wiring substrate | |
CN102903683A (zh) | 封装基板的构造及其制造方法 | |
CN202871782U (zh) | 封装基板的构造 | |
US20140029223A1 (en) | Circuit board with reduced adhesive overflow and circuit structure thereof | |
KR100923784B1 (ko) | 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법 | |
CN202940225U (zh) | 封装基板 | |
JP2015012286A (ja) | 印刷回路基板及びその製造方法 | |
CN202940236U (zh) | 封装基板构造 | |
US20090108444A1 (en) | Chip package structure and its fabrication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent of invention or patent application | ||
CB02 | Change of applicant information |
Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300 Applicant after: Advanced Semiconductor (Shanghai) Co., Ltd. Address before: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300 Applicant before: Advanced Semiconductor (Shanghai), Inc. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC. TO: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |