CN109216206A - 一种晶圆级扇出封装方法以及封装结构 - Google Patents

一种晶圆级扇出封装方法以及封装结构 Download PDF

Info

Publication number
CN109216206A
CN109216206A CN201810966212.3A CN201810966212A CN109216206A CN 109216206 A CN109216206 A CN 109216206A CN 201810966212 A CN201810966212 A CN 201810966212A CN 109216206 A CN109216206 A CN 109216206A
Authority
CN
China
Prior art keywords
layer
wafer
coupled
convex point
landing pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810966212.3A
Other languages
English (en)
Other versions
CN109216206B (zh
Inventor
姚大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke Core Integrated Technology Co Ltd
Original Assignee
Jiangsu Zhongke Core Integrated Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Zhongke Core Integrated Technology Co Ltd filed Critical Jiangsu Zhongke Core Integrated Technology Co Ltd
Priority to CN201810966212.3A priority Critical patent/CN109216206B/zh
Publication of CN109216206A publication Critical patent/CN109216206A/zh
Application granted granted Critical
Publication of CN109216206B publication Critical patent/CN109216206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种提供的晶圆级扇出封装方法以及封装结构，其中封装方法包括如下步骤：提供一晶圆芯片，并在晶圆芯片的器件面上贴装光敏性干膜；光照并显影光敏性干膜，以使光敏性干膜上形成显露晶圆芯片的管芯焊盘的通孔；在通孔中形成导电柱；导电柱与管芯焊盘相耦合；在导电柱远离管芯焊盘的一端形成导电微凸点；将预先制备的重布线层的上表面的接合焊盘耦合至导电微凸点。通过将预先制备的重布线层与晶圆芯片的管芯焊盘相耦合，完成具有重布线层的晶圆芯片的制备，能够防止直接在晶圆芯片上制备重布线层，损坏晶圆芯片，从而能够提高具备重布线层的晶圆级扇出封装结构的制备成功率，降低了制备成本。

Description

一种晶圆级扇出封装方法以及封装结构
技术领域
本发明涉及半导体封装技术领域，尤其涉及到一种晶圆级扇出封装方法以及封装结构。
背景技术
晶圆级扇出型封装是在晶圆一级加工制造的埋置型封装，也是一种针对输入/输出端口(Input/Output，I/O)的数量大、集成灵活性高的主要先进封装工艺。而且它能在一件封装内实现垂直和水平方向多芯片集成且不用衬底，可以将器件封装体积做到很小。这样，扇出型封装目前是下一代封装制造的首选技术，例如多芯片、厚度超薄封装和三维系统级封装等等。
晶圆级扇出型封装采用晶圆级塑封技术把测试合格的芯片整体塑封并重构晶圆。然后采用重布线层将I/O引脚互连扇出到芯片周围的塑封区域。再经植球回流，切割等工艺形成独立的封装器件。相对于扇入工艺，扇出型封装支持更大的再布线面积，非常适合引脚数目众多的应用场合。
现有技术中，常用的扇出型封装的晶圆芯片的重布线层的制备方法为直接在晶圆芯片上形成重布线层，但是，当通过测试的晶圆芯片上制备的重布线层出错时，将会导致晶圆芯片本身也无法继续使用，同时，制备重布线层的过程中还会产生大量的热量，也容易损坏晶圆芯片，从而提高了具备重布线层的晶圆级扇出封装结构的制备成本。
发明内容
因此，本发明要解决的技术问题在于解决现有技术中直接在晶圆芯片上制备重布线层容易导致晶圆芯片的废弃或损坏，具备重布线层的晶圆级扇出封装结构的制备成本较高的问题。
为此，根据第一方面，本发明提供了一种晶圆级扇出封装方法，包括如下步骤：提供一晶圆芯片，并在晶圆芯片的器件面上贴装光敏性干膜；光照并显影光敏性干膜，以使光敏性干膜上形成显露晶圆芯片的管芯焊盘的通孔；在通孔中形成导电柱；导电柱与管芯焊盘相耦合；在导电柱远离管芯焊盘的一端形成导电微凸点；将预先制备的重布线层的上表面的接合焊盘耦合至导电微凸点。
可选地，将预先制备的重布线层的上表面的接合焊盘耦合至导电微凸点，包括如下步骤：提供一临时基板，并在基板上形成粘贴层；在粘贴层上形成绝缘层，并在绝缘层中形成重布焊盘；在绝缘层上形成若干个堆叠的第一介质层，并在每个第一介质层中形成重布线；在第一介质层上形成第二介质层，并在第二介质层中形成接合焊盘；接合焊盘通过重布线与重布焊盘相耦合；将接合焊盘耦合至导电微凸点。
可选地，接合焊盘与导电微凸点相耦合的端面的面积，大于接合焊盘与重布线相耦合的端面的面积。
可选地，晶圆级扇出封装方法还包括如下步骤：在重布线层的上表面形成封装体；去除临时基板，以及粘贴层；清洗重布线层下表面上的重布焊盘，并在重布焊盘上的植球。
可选地，重布线层的尺寸大于晶圆芯片的尺寸。
根据第二方面，本发明提供了一种晶圆级扇出封装结构，包括：晶圆芯片，晶圆芯片的器件面上贴装有光敏性干膜，光敏性干膜中设置有导电柱，导电柱的一端与晶圆芯片的管芯焊盘相耦合，另一端形成有导电微凸点；重布线层，重布线层上表面的接合焊盘与导电微凸点相耦合。
可选地，晶圆级扇出封装结构还包括：封装体，设置于重布线层的上表面；封装体内部封装有晶圆芯片、光敏性干膜和导电微凸点。
可选地，重布线层的下表面的重布焊盘上设置有焊球，焊球通过重布焊盘以及重布线层中的重布线与接合焊盘相耦合。
可选地，接合焊盘与管芯焊盘相耦合的端面的面积，大于接合焊盘与重布线相耦合的端面的面积。
可选地，重布线层的尺寸大于晶圆芯片的尺寸。
本发明提供的技术方案，具有如下优点：
1、本发明提供的晶圆级扇出封装方法，包括如下步骤：提供一晶圆芯片，并在晶圆芯片的器件面上贴装光敏性干膜；光照并显影光敏性干膜，以使光敏性干膜上形成显露晶圆芯片的管芯焊盘的通孔；在通孔中形成导电柱；导电柱与管芯焊盘相耦合；在导电柱远离管芯焊盘的一端形成导电微凸点；将预先制备的重布线层的上表面的接合焊盘耦合至导电微凸点。通过将预先制备的重布线层与晶圆芯片的管芯焊盘相耦合，完成具有重布线层的晶圆芯片的制备，能够防止在晶圆芯片上制备重布线层时，制备过程中产生的热量对晶圆芯片造成损坏，提高了具备重布线层的晶圆级扇出封装结构的制备成功率，同时，由于预先制备的重布线层只有在通过检测后才会被耦合至晶圆芯片，因而还能够减小由于在通过测试的晶圆芯片上制备的重布线层出错，导致的晶圆芯片本身也无法继续使用的问题产生的可能性，从而，进一步提高了具备重布线层的晶圆级扇出封装结构的制备成功率，降低了制备成本。
此外，在晶圆芯片的管芯焊盘上制备体积相对于传统的焊球较小的导电微凸点，并通过导电微凸点耦合管芯焊盘和重布线层的接合焊盘，使尺寸较小、管芯焊盘较多的晶圆芯片也能够成功与预先制备的重布线层相耦合，从而能够减小由于相邻的焊球之间距离过近影响晶圆芯片和重布线层之间的正常耦合，或者由于相邻的管芯焊盘之间的距离过近而无法形成焊球的问题产生的可能性，扩大了该晶圆级扇出封装方法的应用范围。
此外，在制备导电微凸点之前，先在晶圆芯片的器件面上贴装低介电常数的光敏性干膜作为介质层，遮盖晶圆芯片器件面上除了管芯焊盘以外的芯片绝缘层区域，能够防止芯片绝缘层在导电微凸点制备之前对管芯焊盘造成污染，从而能够减少管芯焊盘表面在导电微凸点制备之前形成的碳化物，而碳化物的电阻率较大，因此，在制备导电微凸点之前，先在晶圆芯片的器件面上贴装低介电常数的光敏性干膜作为介质层，能够减小使用该晶圆级扇出封装方法制备的封装结构的接触电阻。
2、本发明提供的晶圆级扇出封装方法，接合焊盘与导电微凸点相耦合的端面的面积，大于接合焊盘与重布线相耦合的端面的面积。由于导电微凸点的尺寸较小，重布线层中的重布线端面的尺寸也较小，因此，若不增大接合焊盘与导电微凸点相耦合的端面的面积，则导电微凸点与接合焊盘稍有错位可能就无法成功耦合，具备重布线层的晶圆级扇出封装结构的制备成功率较低，因而，使接合焊盘与导电微凸点相耦合的端面的面积，大于接合焊盘与重布线相耦合的端面的面积，能够提高该晶圆级扇出封装方法的容错能力，提高具备重布线层的晶圆级扇出封装结构的制备成功率，降低生产成本。
3、本发明提供的晶圆级扇出封装方法，重布线层的尺寸大于晶圆芯片的尺寸。通过将重布线层的尺寸设置为大于晶圆芯片的尺寸，使重布线具有更为宽松的布置区域，从而，能够提高使用该晶圆级扇出封装方法制备的晶圆级扇出型封装结构的布局灵活性，减少其由于输入/输出端口的设置而产生的应用局限。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为实施例1提供的一种晶圆级扇出封装方法的工艺流程图；
图2为执行实施例1中步骤S100所呈现的结构示意图；
图3为执行实施例1中步骤S200所呈现的结构示意图；
图4为执行实施例1中步骤S300所呈现的结构示意图；
图5为执行实施例1中步骤S400所呈现的结构示意图；
图6为执行实施例1中步骤S500所呈现的结构示意图；
图7为实施例1中步骤S500的具体工艺流程图；
图8为实施例1中提供的重布线层的结构示意图；
图9为实施例1和实施例2提供的晶圆级扇出封装结构的结构示意图；
附图标记说明：
1-晶圆芯片；11-管芯焊盘；12-芯片绝缘层；2-光敏性干膜；3-导电柱；4-导电微凸点；5-重布线层；51-接合焊盘；52-绝缘层；53-重布焊盘；54-第一介质层；55-重布线；56-第二介质层；6-临时基板；7-粘贴层；8-封装体；9-焊球。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
实施例1
本实施例提供了一种晶圆级扇出封装方法，如图1所示。需要说明的是，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。该流程包括如下步骤：
步骤S100，提供一晶圆芯片，并在晶圆芯片的器件面上贴装光敏性干膜。在本实施例中，如图2所示，晶圆芯片1为切割后的单颗芯片，晶圆芯片1的器件面是指晶圆芯片1的管芯焊盘11所在的平面。在本实施例中，在贴装光敏性干膜2之前，还需要对晶圆芯片1的器件面进行清洗，以去除器件面上的污染物，以及管芯焊盘11上的氧化层，在具体实施例中，湿法清洗或者稀释化学法清洗等常规晶圆清洗方法均可用以完成对晶圆芯片1的器件面的清洗，在此不做任何限制。
步骤S200，光照并显影光敏性干膜，以使光敏性干膜上形成显露晶圆芯片的管芯焊盘的通孔。在本实施例中，如图3所示，光敏性干膜2选用低介电常数的光敏性干膜，具体地，光敏性干膜2由硅氧烷的聚合物制成。在制备导电微凸点4之前，先在晶圆芯片1的器件面上贴装低介电常数的光敏性干膜2作为介质层，遮盖晶圆芯片1器件面上除了管芯焊盘11以外的芯片绝缘层12区域，能够防止芯片绝缘层12在导电微凸点4制备之前对管芯焊盘11造成污染，从而能够减少管芯焊盘11表面在导电微凸点4制备之前形成的碳化物，而碳化物的电阻率较大，因此，在制备导电微凸点4之前，先在晶圆芯片1的器件面上贴装低介电常数的光敏性干膜2作为介质层，能够减小使用该晶圆级扇出封装方法制备的封装结构的接触电阻。
步骤S300，在通孔中形成导电柱。在本实施例中，如图4所示，导电柱3与管芯焊盘11相耦合，导电柱3可以为铜柱、铝柱、金柱等金属柱，优选地，导电柱3为铜柱。
在本实施例中，可以采用电镀工艺在通孔中从形成导电柱3，其具体步骤如下：
步骤S301，在光敏性干膜2和管芯焊盘11上形成种子层。在本实施例中，可以使用真空溅射或者化学沉积等工艺形成种子层，种子层可以为铝、铜、金、铬等金属或者以上金属的合金。在本实施例中，当导电柱3为铜柱时，在形成种子层之前，还可以在在光敏性干膜2和管芯焊盘11上形成阻挡层，用以防止铜的扩散，同样地，阻挡层也可以使用真空溅射或者化学沉积等工艺形成。
步骤S302，在种子层上形成光阻膜。在本实施例中，可以通过喷涂或者旋涂液态光刻胶的方式形成光阻膜，也可以通过贴装薄膜状的光刻胶的方式形成光阻膜。
步骤S303，光照、显影光阻膜，显露出管芯焊盘11上的种子层。
步骤S304，使用电镀工艺形成导电柱3。
在本实施例中，需要说明的是，上述使用电镀工艺形成导电柱3的方式仅为一个示例，现有技术中其他任何能够在通孔中形成金属柱的工艺均可以用于形成本实施例中的导电柱3，例如，还可以通过在通孔中植锡膜包裹的铜棒，或者在通孔中填入导电胶后固化等方式形成导电柱3，上述示例均不能构成对本实施例的限制。
步骤S400，在导电柱远离管芯焊盘的一端形成导电微凸点。在本实施例中，如图5所示，可以通过在导电柱3远离管芯焊盘11的一端电镀锡或者银等金属的方式形成导电微凸点4，并使用回流焊工艺使导电微凸点4成型。在本实施例中，当步骤S300中的导电柱3为使用电镀工艺形成时，在形成导电微凸点4后，还需要去除光敏性干膜2上的光阻膜，种子层以及阻挡层。
在本实施例中，如图4和图5所示，晶圆芯片1的器件面上的光敏性干膜2会随着时间逐渐固化收缩，使部分导电柱3的上部显露，导电微凸点4更加凸出，从而更方便步骤S500的执行。
在本实施例中，在晶圆芯片1的管芯焊盘11上制备体积相对于传统的焊球较小的导电微凸点4，并通过导电微凸点4耦合管芯焊盘11和重布线层5的接合焊盘51，使尺寸较小、管芯焊盘11较多的晶圆芯片1也能够成功与预先制备的重布线层5相耦合，从而能够减小由于相邻的焊球之间距离过近影响晶圆芯片1和重布线层5之间的正常耦合，或者由于相邻的管芯焊盘11之间的距离过近而无法形成焊球的问题产生的可能性，扩大了该晶圆级扇出封装方法的应用范围。
步骤S500，将预先制备的重布线层的上表面的接合焊盘耦合至导电微凸点。在本实施例中，如图6所示，重布线层5的上表面的接合焊盘51与导电微凸点4，即与晶圆芯片1的管芯焊盘11对应设置，在具体实施例中，可以通过焊接的方式耦合接合焊盘51和导电微凸点4，具体地，可以先在接合焊盘51上涂敷助焊剂，再将晶圆芯片1倒贴在重布线55上表面的接合焊盘51处，晶圆芯片1上的导电微凸点4与对应的接合焊盘51对齐，再使用回流焊工艺固定导电微凸点4与接合焊盘51。
本实施例提供的晶圆级扇出封装方法，通过将预先制备的重布线层5与晶圆芯片1的管芯焊盘11相耦合，完成具有重布线层5的晶圆芯片1的制备，能够防止在晶圆芯片1上制备重布线层5时，制备过程中产生的热量对晶圆芯片1造成损坏，提高了具备重布线层5的晶圆级扇出封装结构的制备成功率，同时，由于预先制备的重布线55只有在通过检测时才会被耦合至晶圆芯片1，还能够减少由于在通过测试的晶圆芯片1上制备的重布线层5出错，导致的晶圆芯片1本身也无法继续使用的问题产生的可能性，从而，进一步提高了具备重布线层5的晶圆级扇出封装结构的制备成功率，降低了制备成本。
在可选的实施例中，如图7所示，步骤S500包括如下步骤：
步骤S501，提供一临时基板，并在基板上形成粘贴层。在本实施例中，如图8所示，临时基板6的材料可以为金属基板或者玻璃基板，粘贴层7可以为热剥离胶层或者UV胶膜等，在具体实施例中，可以采用喷涂、旋转涂或贴膜等方式将粘贴层7设置在临时基板6上。优选地，粘贴层7为方便去除的临时键合膜。
步骤S502，在粘贴层7上形成绝缘层52，并在绝缘层52中形成重布焊盘53。在本实施例中，绝缘层52为光敏性绝缘层，优选地，绝缘层52为光敏性干膜层。在本实施例中，通过对绝缘层52进行曝光和显影，在预设的重布焊盘53处形成对应的通孔，再使用电镀工艺或者湿法刻蚀金属膜的工艺在通孔中形成重布焊盘53，电镀工艺和湿法刻蚀金属膜的工艺都属于现有技术中的成熟工艺，具体的实施方法在此不再赘述。
步骤S503，在绝缘层上形成若干个堆叠的第一介质层，并在每个第一介质层中形成重布线。在本实施例中，第一介质层54的数量以及每个第一介质层54中的重布线55的图案可以根据实际应用场景的需要进行相应的设置，在此不做任何限制。
步骤S504，在第一介质层上形成第二介质层，并在第二介质层中形成接合焊盘。在本实施例中，如图8所示，接合焊盘51通过重布线55与重布焊盘53相耦合，接合焊盘51与晶圆芯片1的管芯焊盘11对应设置。
步骤S505，将接合焊盘耦合至导电微凸点。
在可选的实施例中，步骤S500还包括如下步骤：
步骤S506，在重布线层5的上表面形成封装体8。在本实施例中，如图9所示，封装体8可以包封住整个晶圆芯片1、晶圆芯片1器件面上的光敏性干膜2和导电微凸点4，当然，封装体8也可以仅设置于重布线层5和晶圆芯片1器件面上的光敏性干膜2之间，填充完二者之间的间隙即可。
步骤S507，去除临时基板6，以及粘贴层7。
步骤S507，清洗重布线层5下表面上的重布焊盘53，并在重布焊盘53上贴装焊球9。在本实施例中，在重布焊盘53上贴装焊球9的具体工艺为现有技术中的成熟技术工艺，在此不再赘述。
在可选的实施例中，如图6、图8和图9所示，接合焊盘51与导电微凸点4相耦合的端面的面积，大于接合焊盘51与重布线55相耦合的端面的面积。在本实施例中，通过在第二介质层56中形成上端开口大，下端开口小的通孔，并在通孔中形成接合焊盘51的方式，使接合焊盘51与导电微凸点4相耦合的端面的面积，大于接合焊盘51与重布线55相耦合的端面的面积，在本实施例中，接合焊盘51与导电微凸点4相耦合的端面的面积略大于导电微凸点4的端面面积。
在本实施例中，由于导电微凸点4的尺寸较小，重布线层5中的重布线55端面的尺寸也较小，因此，若不增大接合焊盘51与导电微凸点4相耦合的端面的面积，则导电微凸点4与接合焊盘51稍有错位可能就无法成功耦合，具备重布线层5的晶圆级扇出封装结构的制备成功率较低，因而，使接合焊盘51与导电微凸点4相耦合的端面的面积，大于接合焊盘51与重布线55相耦合的端面的面积，并使接合焊盘51与导电微凸点4相耦合的端面的面积也略大于导电微凸点4的端面面积，能够提高该晶圆级扇出封装方法的容错能力，提高具备重布线层5的晶圆级扇出封装结构的制备成功率，降低生产成本。
在可选的实施例中，如图6和图9所示，重布线层5的尺寸大于晶圆芯片1的尺寸。通过将重布线层5的尺寸设置为大于晶圆芯片1的尺寸，使重布线55具有更为宽松的布置区域，从而，能够提高使用该晶圆级扇出封装方法制备的晶圆级扇出型封装结构的布局灵活性，减少其由于输入/输出端口的设置而产生的应用局限。
实施例2
本实施例提供了一种晶圆级扇出封装结构，该封装结构为根据上述实施例1及其优选实施方式制备，已经进行过说明的不再赘述。
本实施例提供的晶圆级扇出封装结构，如图9所示，包括：晶圆芯片1和重布线层5，其中，晶圆芯片1的器件面上贴装有光敏性干膜2，光敏性干膜2中设置有导电柱3，导电柱3的一端与晶圆芯片1的管芯焊盘11相耦合，另一端形成有导电微凸点4；重布线层5，重布线层5上表面的接合焊盘51与导电微凸点4相耦合。在本实施例中，导电柱3可以为铜柱、铝柱、金柱等金属柱，优选地，导电柱3为铜柱。在本实施例中，重布线层5的上表面的接合焊盘51与导电微凸点4，即与晶圆芯片1的管芯焊盘11对应设置。
在可选的实施例中，如图9所示，晶圆级扇出封装结构还包括：封装体8，设置于重布线层5的上表面；封装体8内部封装有晶圆芯片1、光敏性干膜2和导电微凸点4。当然，如实施例1所述，封装体8也可仅设置于重布线层5的上表面和光敏性干膜2之间，填充完重布线层5和光敏性干膜2之间的间隙即可。
在可选的实施例中，重布线层5的下表面的重布焊盘53上设置有焊球9，焊球9通过重布焊盘53以及重布线层5中的重布线55与接合焊盘51相耦合。
在可选的实施例中，接合焊盘51与管芯焊盘11相耦合的端面的面积，大于接合焊盘51与重布线55相耦合的端面的面积。
在可选的实施例中，重布线层5的尺寸大于晶圆芯片1的尺寸。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种晶圆级扇出封装方法，其特征在于，包括如下步骤：
提供一晶圆芯片(1)，并在所述晶圆芯片(1)的器件面上贴装光敏性干膜(2)；
光照并显影所述光敏性干膜(2)，以使所述光敏性干膜(2)上形成显露所述晶圆芯片(1)的管芯焊盘(11)的通孔；
在所述通孔中形成导电柱(3)；所述导电柱(3)与所述管芯焊盘(11)相耦合；
在所述导电柱(3)远离所述管芯焊盘(11)的一端形成导电微凸点(4)；
将预先制备的重布线层(5)的上表面的接合焊盘(51)耦合至所述导电微凸点(4)。
2.根据权利要求1所述的晶圆级扇出封装方法，其特征在于，将预先制备的重布线层(5)的上表面的接合焊盘(51)耦合至所述导电微凸点(4)，包括如下步骤：
提供一临时基板(6)，并在所述基板上形成粘贴层(7)；
在所述粘贴层(7)上形成绝缘层(52)，并在所述绝缘层(52)中形成重布焊盘(53)；
在所述绝缘层(52)上形成若干个堆叠的第一介质层(54)，并在每个所述第一介质层(54)中形成重布线(55)；
在所述第一介质层(54)上形成第二介质层(56)，并在所述第二介质层(56)中形成所述接合焊盘(51)；所述接合焊盘(51)通过所述重布线(55)与所述重布焊盘(53)相耦合；
将所述接合焊盘(51)耦合至所述导电微凸点(4)。
3.根据权利要求2所述的晶圆级扇出封装方法，其特征在于，所述接合焊盘(51)与所述导电微凸点(4)相耦合的端面的面积，大于所述接合焊盘(51)与所述重布线(55)相耦合的端面的面积。
4.根据权利要求2或3所述的晶圆级扇出封装方法，其特征在于，还包括如下步骤：
在所述重布线层(5)的上表面形成封装体(8)；
去除所述临时基板(6)，以及所述粘贴层(7)；
清洗所述重布线层(5)下表面上的所述重布焊盘(53)，并在所述重布焊盘(53)上贴装焊球(9)。
5.根据权利要求1-4任一项所述的晶圆级扇出封装方法，其特征在于，所述重布线层(5)的尺寸大于所述晶圆芯片(1)的尺寸。
6.一种晶圆级扇出封装结构，其特征在于，包括：
晶圆芯片(1)，所述晶圆芯片(1)的器件面上贴装有光敏性干膜(2)，所述光敏性干膜(2)中设置有导电柱(3)，所述导电柱(3)的一端与所述晶圆芯片(1)的管芯焊盘(11)相耦合，另一端形成有导电微凸点(4)；
重布线层(5)，所述重布线层(5)上表面的接合焊盘(51)与所述导电微凸点(4)相耦合。
7.根据权利要求6所述晶圆级扇出封装结构，其特征在于，还包括：
封装体(8)，设置于所述重布线层(5)的上表面；所述封装体(8)内部封装有所述晶圆芯片(1)、所述光敏性干膜(2)和所述导电微凸点(4)。
8.根据权利要求6或7所述晶圆级扇出封装结构，其特征在于，所述重布线层(5)的下表面的重布焊盘(53)上设置有焊球(9)，所述焊球(9)通过所述重布焊盘(53)以及所述重布线层(5)中的重布线(55)与所述接合焊盘(51)相耦合。
9.根据权利要求8所述晶圆级扇出封装结构，其特征在于，所述接合焊盘(51)与所述管芯焊盘(11)相耦合的端面的面积，大于所述接合焊盘(51)与所述重布线(55)相耦合的端面的面积。
10.根据权利要求6-9任一项所述的晶圆级扇出封装结构，其特征在于，所述重布线层(5)的尺寸大于所述晶圆芯片(1)的尺寸。
CN201810966212.3A 2018-08-23 2018-08-23 一种晶圆级扇出封装方法以及封装结构 Active CN109216206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810966212.3A CN109216206B (zh) 2018-08-23 2018-08-23 一种晶圆级扇出封装方法以及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810966212.3A CN109216206B (zh) 2018-08-23 2018-08-23 一种晶圆级扇出封装方法以及封装结构

Publications (2)

Publication Number Publication Date
CN109216206A true CN109216206A (zh) 2019-01-15
CN109216206B CN109216206B (zh) 2021-12-10

Family

ID=64989559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810966212.3A Active CN109216206B (zh) 2018-08-23 2018-08-23 一种晶圆级扇出封装方法以及封装结构

Country Status (1)

Country Link
CN (1) CN109216206B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652573A (zh) * 2020-12-07 2021-04-13 海光信息技术股份有限公司 一种封装方法及芯片
CN112820706A (zh) * 2020-12-30 2021-05-18 南通通富微电子有限公司 扇出型封装结构及封装方法
CN116193972A (zh) * 2023-04-27 2023-05-30 宁波中车时代传感技术有限公司 一种传感器制备方法及结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903683A (zh) * 2012-10-18 2013-01-30 日月光半导体（上海）股份有限公司 封装基板的构造及其制造方法
CN105633049A (zh) * 2014-09-11 2016-06-01 矽品精密工业股份有限公司 封装结构及其制法
CN107195607A (zh) * 2017-07-03 2017-09-22 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构
CN107615171A (zh) * 2015-05-28 2018-01-19 富士胶片株式会社 电路配线的制造方法、电路配线、输入装置及显示装置
CN107768337A (zh) * 2016-08-19 2018-03-06 联发科技股份有限公司 预先凸起的重分布层结构及半导体封装
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN207624689U (zh) * 2017-12-22 2018-07-17 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903683A (zh) * 2012-10-18 2013-01-30 日月光半导体（上海）股份有限公司 封装基板的构造及其制造方法
CN105633049A (zh) * 2014-09-11 2016-06-01 矽品精密工业股份有限公司 封装结构及其制法
CN107615171A (zh) * 2015-05-28 2018-01-19 富士胶片株式会社 电路配线的制造方法、电路配线、输入装置及显示装置
CN107768337A (zh) * 2016-08-19 2018-03-06 联发科技股份有限公司 预先凸起的重分布层结构及半导体封装
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN107195607A (zh) * 2017-07-03 2017-09-22 京东方科技集团股份有限公司 一种芯片封装方法及芯片封装结构
CN207624689U (zh) * 2017-12-22 2018-07-17 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
马建标主编: "《功能高分子材料》", 31 July 2000, 化学工业出版社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652573A (zh) * 2020-12-07 2021-04-13 海光信息技术股份有限公司 一种封装方法及芯片
CN112820706A (zh) * 2020-12-30 2021-05-18 南通通富微电子有限公司 扇出型封装结构及封装方法
CN116193972A (zh) * 2023-04-27 2023-05-30 宁波中车时代传感技术有限公司 一种传感器制备方法及结构

Also Published As

Publication number Publication date
CN109216206B (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
CN206657808U (zh) 电子装置
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN104681456B (zh) 一种扇出型晶圆级封装方法
CN103681613B (zh) 具有离散块的半导体器件
CN105206592B (zh) 扇出型封装的结构和制作方法
CN110197793A (zh) 一种芯片及封装方法
TW200830502A (en) Structure of super thin chip scale package and method of the same
TWI254425B (en) Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
CN103730429B (zh) 封装结构
CN106711092A (zh) 集成扇出结构以及形成方法
TW200836311A (en) Semiconductor device package with multi-chips and method of the same
TW201209991A (en) Stackable molded microelectronic packages with area array unit connectors
CN109216206A (zh) 一种晶圆级扇出封装方法以及封装结构
CN108122784A (zh) 封装单体化的方法
WO2017024854A1 (zh) 一种基于铝基板的三维封装用垂直互连结构及其制备方法
CN106653628B (zh) 一种半导体存储器及其制作方法
CN103794569A (zh) 封装结构及其制法
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
TW200903763A (en) Inter-connecting structure for semiconductor device package and method of the same
CN107481945A (zh) 一种晶圆级扇出型堆叠封装工艺方法
CN108010889A (zh) 芯片封装结构及封装方法
CN107564822A (zh) 一种集成芯片的封装方法及系统级封装的集成芯片
CN107507816A (zh) 扇出型晶圆级多层布线封装结构
TW200845237A (en) Sensor-type semiconductor device and manufacturing method thereof
CN102683309B (zh) 晶圆级植球印刷填充通孔的转接板结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant