CN203800035U - 封装基板及包含该封装基板的集成电路 - Google Patents
封装基板及包含该封装基板的集成电路 Download PDFInfo
- Publication number
- CN203800035U CN203800035U CN201320890501.2U CN201320890501U CN203800035U CN 203800035 U CN203800035 U CN 203800035U CN 201320890501 U CN201320890501 U CN 201320890501U CN 203800035 U CN203800035 U CN 203800035U
- Authority
- CN
- China
- Prior art keywords
- packaging
- conduction column
- base plate
- line layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 title claims abstract description 12
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 68
- 230000001680 brushing effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
本实用新型是关于封装基板及包含该封装基板的集成电路。本实用新型的一实施例提供一封装基板，该封装基板包含：第一线路层、第二线路层、位于该第一线路层与第二线路层之间的介电层、嵌埋于该介电层的导通柱，及设置于该导通柱旁侧的虚拟导通柱。该导通柱的上端连接该第二线路层，下端连接该第一线路层以电导通该第一线路层与第二线路层。该虚拟导通柱不电导通该第一线路层与第二线路层。本实用新型的封装基板及包含该封装基板的集成电路可以尽可能低的封装基板翘曲度实现集成电路的小型化。
Description
技术领域
本实用新型涉及集成电路领域，特别是关于集成电路领域的封装基板及包含该封装基板的集成电路。
背景技术
随着电子技术的发展，消费者对电子产品的要求越来越高。人们希望同一电子产品上集成的功能越来越来越多，但体积却日益轻薄。而要满足这种高整合度及微型化的要求，主要依赖的还是作为核心部件的集成电路产品的改进。
改进的途径之一就是使用多层封装基板，在有限的空间下运用层间连接技术以扩大封装基板上可供利用的线路布局面积，配合高线路密度的集成电路的使用需求，降低封装基板的厚度，从而达到封装产品多功能、小型化的目的。
目前多层封装基板主要有两种，一种是有载板的封装基板，或称有核心层的封装基板，其由一具有内层线路的核心板及形成于该核心板两侧的线路增层结构构成，核心板可保证整个封装基板的平整；另一种则是无载板的封装基板，或称无核心层的封装基板，其在增层后移除载板从而进一步缩短导线长度及降低整体厚度。由于没有载板支撑，无核心层的封装基板很容易发生翘曲，因此任何可能影响无核心层的封装基板的平整性的因素都要慎重考虑。
实用新型内容
本实用新型的目的之一在于提供封装基板及包含该封装基板的集成电路，以尽可能低的封装基板翘曲度实现集成电路的小型化。
本实用新型的一实施例提供一封装基板，该封装基板包含：第一线路层、第二线路层、位于该第一线路层与第二线路层之间的介电层、嵌埋于该介电层的导通柱，及设置于该导通柱旁侧的虚拟导通柱。该导通柱的上端连接该第二线路层，下端连接该第一线路层以电导通该第一线路层与第二线路层。该虚拟导通柱不电导通该第一线路层与第二线路层。
根据本实用新型的一实施例，该封装基板是无核心层基板。在该介电层内，以该导通柱为圆心，半径大于等于700um的圆周内无其它导通柱或散热条区。该虚拟导通柱与该导通柱之间的距离不大于700um。该虚拟导通柱可与该封装基板的的接地线路电连接，且可以是长条形或多边形等各种形状的金属凸块。
本实用新型的另一实施例还提供了包含该封装基板的集成电路。
相较于现有技术，本实用新型的封装基板及包含该封装基板的集成电路通过在导通柱稀疏区域设置虚拟导通柱提供支撑，降低封装基板刷磨造成的不平整，进而提高封装基板和集成电路的质量。
附图说明
图1是一现有封装基板在制造过程中的剖面结构示意图
图2是根据本实用新型一实施例的封装基板的剖面结构示意图
图3是根据本实用新型一实施例的封装基板在完成第一次导通柱埋入后的剖面结构示意图
具体实施方式
为更好的理解本实用新型的精神，以下结合本实用新型的部分优选实施例对其作进一步说明。
集成电路主要是由芯片和承载该芯片的封装基板组成。而封装基板特别是无核心层封装基板在制作过程中，可双面同时进行增层作业及制作线路结构，且每次增层后都要进行刷磨以露出其中的金属结构。
图1是一现有封装基板10在制造过程中的剖面结构示意图。简单起见，图1中仅给出了对应一个封装单元的封装基板单体，如本领域技术人员所知每条封装基板10包含若干封装基板单体。
如图1所示，目前的封装基板10中主要存在两种金属结构：一种是用于散热的金属凸块，可称散热条（bar）12；另一种用于支撑及电路导通的金属凸块，可称导通柱(pillar)14。Bar12通常是多个集中组成一散热条区120，主要在用作功率放大器的封装体内使用，可设置在芯片（未图示）的下方并与芯片连接以起到为芯片散热的作用。相对于封装基板10里的有效电性线路（不包含单纯接地线路），bar12是电性独立的。Pillar14则是散落的，可导通上下层电路（未图示），通常是圆柱形。
由于封装基板10的设计需考虑多种因素，散热条区120和Pillar14很难作到均匀、高密度排列。但另一方面，封装基板10的基材16与金属结构之间的强度差异较大，如基材16是半固化片(prepreg-pp)，是由树脂和增强材料构成的一种预浸材料，而金属结构则是铜块。在封装基板12进行双面同时刷磨时，刷磨相同的次数后，强度小的材料受到强度大的材料的反作用力而相对刷压偏大，更容易被刷磨掉。因此封装基板10在制造过程中，往往存在因刷磨造成的不平整现象，因而影响后续增层结构的质量。
根据本实用新型实施例的封装基板与包含该封装基板的集成电路则很好的解决了这一问题，其在分布相对稀疏的导通柱旁侧设置虚拟导通柱以提高金属结构的分布密度和均匀性，极大降低了因基材与金属结构的强度不同及金属结构分布不均引起的刷磨不平整性。
图2是根据本实用新型一实施例的封装基板20的剖面结构示意图。
如图2所示，该封装基板20包含若干线路层及分别设于两线路层间的介电层。具体的，该封装基板20包含第一线路层200、第二线路层202、第三线路层204、第四线路层206、第五线路层208、设置在第一线路层200与第二线路层202间的第一介电层210、设置在第二线路层202与第三线路层204间的第二介电层212、设置在第三线路层204与第四线路层206间的第三介电层214，及设置在第四线路层206与第五线路层208间的第四介电层216。各介电层内设有若干导通柱220，分别导通相邻的两线路层。例如，第一介电层210内的导通柱220上端连接第二线路层202，下端连接第一线路层200从而可电导通该第一线路层200与第二线路层202；该第二介电层212内的导通柱220上端连接第三线路层202，下端连接第二线路层202从而可电导通该第二线路层200与第三线路层204，以此类推。
对于导通柱220分布稀疏区域，如第二介电层212的中间两个导通柱220之间没有任何的导通柱220，本实用新型的封装基板20提供了虚拟导通柱222的布置。具体的，在第二介电层212的中间两个导通柱220之间增加了两个类似导通柱220但不电导通线路层的金属结构，即虚拟导通柱222。这些虚拟导通柱222可在金属结构分布稀疏区提供一定的支撑，从而提高该区域的刷磨过程中的耐受力，进而提高封装基板20的整体平整性。
类似的，第三介电层214中也存在导通柱分布稀疏区，如中间两个导通柱220之间的区域，故该第三介电层214在该区域也包含虚拟导通柱222以提高金属结构的分布密度和均匀性。
虚拟导通柱222的具体设置可根据实际的集成电路设计需求灵活调整。例如，在同一介电层内，以一导通柱220为圆心，如周围达到一定的范围无其它导通柱或散热条区则就会在该导通柱220旁侧小于700um的圆周内设置至少一导通柱220，优选地，以一导通柱220为圆心，半径大于或等于700um的范围内无其它导通柱或散热条区则就会在该导通柱220旁侧小于700um的圆周内设置至少一导通柱220。上下两层的虚拟导通柱222可连接也可不连接，甚至可根据需求连接封装基板的接地线路，但不能电导通除接地线以外的其他有效的线路。对于平整度要求不高的介电层，如上述封装基板20的第一介电层210和第四介电层216，考虑到后续不再增层，该两层的不平整性对封装的影响不大，即使其上存在导通柱稀疏区，也可以不在其上设置虚拟导通柱222。
虚拟导通柱222的形状（即在水平方向的截面形状）通常为圆形，此外也可以根据设计的需要设置成长条形，或者多边形。
图3是根据本实用新型一实施例的封装基板20在完成第一次导通柱220埋入后的剖面结构示意图。如图3所示，虚拟导通柱222可与导通柱220以相同材料、相同工艺同时形成，因而不会复杂化封装基板20的工艺流程。当然，在其它实施例中，虚拟导通柱222也完全可以使用其它的高硬度材料，以单独的工艺流程处理完成。
本实用新型另一实施例公开了由上述封装基板封装成为的一集成电路，即一芯片设置于上述封装基板，数个金属导线将芯片与该封装基板电性连接，封胶体将芯片包封形成一集成电路结构，该集成电路的封装基板的结构已经在前文描述，在此不不赘述。
本实用新型的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此，本实用新型的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求书所涵盖。
Claims (12)
1.一种集成电路，包含：
芯片；及
封装基板，该封装基板包含：
第一线路层；
第二线路层；
位于该第一线路层与第二线路层之间的介电层；及
导通柱，嵌埋于该介电层；该导通柱的上端连接该第二线路层，下端连接该第一线路层以电导通该第一线路层与第二线路层；
其特征在于该集成电路进一步包含虚拟导通柱，设置于该导通柱旁侧而不电导通该第一线路层与第二线路层。
2.如权利要求1所述的集成电路，其特征在于在该介电层内，以该导通柱为圆心，半径大于等于700um的圆周内无其它导通柱或散热条区。
3.如权利要求1所述的集成电路，其特征在于该虚拟导通柱与该导通柱之间的距离不大于700um。
4.如权利要求1所述的集成电路，其特征在于该虚拟导通柱可与该集成电路的接地线路电连接。
5.如权利要求1所述的集成电路，其特征在于该虚拟导通柱是长条形或多边形的金属凸块。
6.如权利要求1所述的集成电路，其特征在于该封装基板是无核心层基板。
7.一种封装基板，包含：
第一线路层；
第二线路层；
位于该第一线路层与第二线路层之间的介电层；
导通柱，嵌埋于该介电层；该导通柱的上端连接该第二线路层，下端连接该第一线路层以电导通该第一线路层与第二线路层；及
虚拟导通柱，设置于该导通柱旁侧而不电导通该第一线路层与第二线路层。
8.如权利要求7所述的封装基板，其特征在于在该介电层内，以该导通柱为圆心，半径大于等于700um的圆周内无其它导通柱或散热条区。
9.如权利要求7所述的封装基板，其特征在于该虚拟导通柱与该导通柱之间的距离不大于700um。
10.如权利要求7所述的封装基板，其特征在于该虚拟导通柱可与该封装基板的接地线路电连接。
11.如权利要求7所述的封装基板，其特征在于该虚拟导通柱是长条形或多边形的金属凸块。
12.如权利要求7所述的封装基板，其特征在于该封装基板是无核心层基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320890501.2U CN203800035U (zh) | 2013-12-31 | 2013-12-31 | 封装基板及包含该封装基板的集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320890501.2U CN203800035U (zh) | 2013-12-31 | 2013-12-31 | 封装基板及包含该封装基板的集成电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203800035U true CN203800035U (zh) | 2014-08-27 |
Family
ID=51382229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320890501.2U Expired - Lifetime CN203800035U (zh) | 2013-12-31 | 2013-12-31 | 封装基板及包含该封装基板的集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203800035U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700647A (zh) * | 2013-12-31 | 2014-04-02 | 日月光半导体(上海)有限公司 | 封装基板及包含该封装基板的集成电路 |
-
2013
- 2013-12-31 CN CN201320890501.2U patent/CN203800035U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700647A (zh) * | 2013-12-31 | 2014-04-02 | 日月光半导体(上海)有限公司 | 封装基板及包含该封装基板的集成电路 |
| CN103700647B (zh) * | 2013-12-31 | 2018-03-16 | 日月光半导体(上海)有限公司 | 封装基板及包含该封装基板的集成电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110930879B (zh) | 一种显示装置 | |
| JP2011176279A5 (zh) | ||
| CN105304584B (zh) | 中介基板及其制造方法 | |
| CN105323948B (zh) | 中介基板及其制造方法 | |
| KR20210110174A (ko) | Ic 패키지의 인-플레인 인덕터 | |
| CN102610584B (zh) | 用于基板的交错布置的引脚结构 | |
| CN108617089A (zh) | 内埋元件柔性电路板及其制造方法 | |
| WO2009061789A3 (en) | Methods of forming magnetic vias to maximize inductance in integrated circuits and structures formed thereby | |
| CN103383940A (zh) | 半导体封装件及其制法 | |
| CN104795356A (zh) | 半导体封装件及其制法 | |
| CN203800035U (zh) | 封装基板及包含该封装基板的集成电路 | |
| US11171114B2 (en) | Die stack with cascade and vertical connections | |
| CN101699930A (zh) | 线路板灌胶压合方法 | |
| CN103700647A (zh) | 封装基板及包含该封装基板的集成电路 | |
| US20180342431A1 (en) | Interposer with conductive routing exposed on sidewalls | |
| CN102709255A (zh) | 金属结构有序增强的聚合物复合材料转接板 | |
| CN102693968A (zh) | 芯片堆叠封装结构 | |
| CN109638000A (zh) | 一种集成电感结构和集成电路 | |
| CN206650056U (zh) | 双面载放零件的电子芯片模块 | |
| CN103050475B (zh) | 抗翘曲封装基板 | |
| CN201332093Y (zh) | 电路基板及电路板模块 | |
| CN205140976U (zh) | 封装基板 | |
| CN203071058U (zh) | 抗翘曲封装基板 | |
| CN209199923U (zh) | 一种集成电感结构和集成电路 | |
| CN202940236U (zh) | 封装基板构造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140827 |
|
| CX01 | Expiry of patent term |