CN209199923U - 一种集成电感结构和集成电路 - Google Patents
一种集成电感结构和集成电路 Download PDFInfo
- Publication number
- CN209199923U CN209199923U CN201920153379.8U CN201920153379U CN209199923U CN 209199923 U CN209199923 U CN 209199923U CN 201920153379 U CN201920153379 U CN 201920153379U CN 209199923 U CN209199923 U CN 209199923U
- Authority
- CN
- China
- Prior art keywords
- planar
- inductance
- planar inductor
- integrated
- inductance structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种集成电感结构和集成电路。其中,集成电感结构包括:至少两个平面电感,所述至少两个平面电感依次层叠设置,且不同的所述平面电感形成于不同功能模块的金属层中;至少一个连接部件,所述至少一个连接部件设置于相邻两个所述功能模块之间,且任意相邻两个所述平面电感通过所述连接部件电连接。本实用新型的技术方案通过将构成电感的平面电感分别设置于不同的功能模块中,在保证电路集成度的情况下提高了电感的品质因数。
Description
技术领域
本实用新型实施例涉及集成电路技术领域,尤其涉及一种集成电感结构和集成电路。
背景技术
随着电子产品的日益发展,各类元器件的研发都朝着高集成化、多功能的方向发展,因此,对集成电路的要求也在日益提高。
在集成电路设计中电感的设计常常是一个难题。现阶段,集成电路中的电感常常存在两个问题,一个是电感的品质因数(即Q值)较低,会影响电路性能;另一个是电感面积较大,会影响电路集成度、大小以及制作成本。但是,如何在保持电感面积不变的前提下提高电感的Q值,一直是工业界的一大难题。
实用新型内容
有鉴于此,本实用新型的目的是提出一种集成电感结构和集成电路,以在保证电路集成度的情况下提高电感的Q值。
为实现上述目的,本实用新型采用如下技术方案:
一方面,本实用新型实施例提供了一种集成电感结构,包括:
至少两个平面电感,所述至少两个平面电感依次层叠设置,且不同的所述平面电感形成于不同功能模块的金属层中;
至少一个连接部件,所述至少一个连接部件设置于相邻两个所述功能模块之间,且任意相邻两个所述平面电感通过所述连接部件电连接。
可选的,所述至少两个平面电感串联和/或并联。
可选的,在垂直于所述平面电感所在平面的方向上,任意相邻两个所述平面电感存在交叠。
可选的,任意相邻两个所述平面电感对应交叠的部分具有相同的电流方向。
可选的,所述平面电感为平面螺旋结构。
可选的,所述连接部件包括焊球和/或金属柱。
可选的,所述至少两个平面电感包括第一平面电感和第二平面电感,所述功能模块包括芯片和封装基板;
所述第一平面电感形成于所述芯片的金属层中,所述第二平面电感形成于所述封装基板的金属层中。
可选的,所述芯片为倒装芯片。
可选的,所述连接部件为用于贴合所述倒装芯片的锡球和/或铜柱。
另一方面,本实用新型实施例提供了一种集成电路,包括本实用新型任一实施例提供的集成电感结构。
本实用新型的有益效果是:本实用新型提供的集成电感结构包括至少两个平面电感,至少两个平面电感依次层叠设置,且不同的平面电感形成于不同功能模块的金属层中;至少一个连接部件,至少一个连接部件设置于相邻两个功能模块之间,且任意相邻两个平面电感通过连接部件电连接。本实用新型的技术方案通过设置依次层叠的至少两个平面电感,且不同的平面电感形成于不同功能模块的金属层中,可以使相邻两个平面电感之间的距离大于平面电感的厚度,一方面可以在保持电感面积不变的前提下有效提高电感的Q值,即在保证电路集成度的情况下提高电感的Q值,或者在保持电感的Q值的前提下降低电感的面积,进而减小集成电路的面积;另一方面可以减小各平面电感之间的干扰,在没有大幅降低不同平面电感之间互感的情况下,可以大幅降低不同平面电感之间的寄生电容。另外,至少两个平面电感依次层叠设置,可以增加集成电感结构中电感的感值。
附图说明
下面将通过参照附图详细描述本实用新型的示例性实施例,使本领域的普通技术人员更清楚本实用新型的上述及其他特征和优点,附图中:
图1是本实用新型实施例提供的一种集成电感结构的剖面结构示意图;
图2是本实用新型实施例提供的一种集成电感结构的立体结构示意图;
图3是本实用新型实施例提供的一种集成电感结构中的电感的平面结构示意图;
图4是本实用新型实施例提供的另一种集成电感结构的剖面结构示意图;
图5是现有的一种集成电感结构中的电感的平面结构示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部结构。
图1是本实用新型实施例提供的一种集成电感结构的剖面结构示意图。本实用新型实施例提供的集成电感结构,适用于对电感Q值要求较高的集成电路。如图1所示,本实施例提供的集成电感结构,包括:
至少两个平面电感21,至少两个平面电感21依次层叠设置,且不同的平面电感21形成于不同功能模块10的金属层20中;
至少一个连接部件30,至少一个连接部件30设置于相邻两个功能模块10之间,且任意相邻两个平面电感21通过连接部件30电连接。
本实施例中,功能模块10可以为芯片或基板(如封装基板),示例性的,不同的功能模块10可以为不同的芯片、不同的基板或芯片及基板的组合;不同的平面电感21形成于不同功能模块10的已有金属层20(形成电路图案的金属层)中,此时可利用功能模块10已有的金属层20同时图案化出平面电感21,以减少工序以及集成电感结构的厚度。
目前,在集成电路中,对电感的设置具有较高的要求,在一些应用中既要求集成电路中电感具有较高的感值和Q值,又要求降低集成电路的面积,以便可以实现高度集成化。
一般情况下,为了获得更高Q值的电感,需要增大电感线圈的厚度。但是,增大电感线圈的厚度会造成单位面积内的电感感值下降,而通过增大电感面积来提高电感感值又会导致电感的Q值降低,影响电路性能。设计师在这种情况下就必须对单位面积内的感值和Q值做出取舍。于是,如何在相同面积内实现感值和/或Q值的提升成为一个难题。
基于上述技术问题,实用新型人发现设置至少两层层叠的平面电感,并通过连接部件将各平面电感电连接,以整体形成电感堆叠结构,可以在保持电感面积不变的前提下增大电感感值;同时,在设置相邻两个平面电感之间的距离大于平面电感的厚度时,可以提高电感的Q值。然而,实用新型人进一步研究发现,当在同一衬底上形成上述电感堆叠结构时,需要单独形成制备连接部件的连接层,增加集成电路的厚度,同时工艺难度增加,且连接层的厚度较小使得电感Q值的提升不明显。
基于此,本实用新型实施例通过将不同的平面电感设置于不同的功能模块中,并通过功能模块之间的连接部件实现各平面电感的电连接,形成集成电感结构。由于功能模块本身的厚度较大,因此可以设置相邻两个平面电感之间的距离较大,从而有效提高电感的Q值。另外,连接部件可以利用功能模块之间的连接层形成,避免了连接部件的单独制备,降低了工艺难度,减小了集成电路的厚度。
需要说明的是,图1仅示例性地示出了集成电感结构包括两个平面电感。如图1所示,集成电感结构包括第一平面电感211、第二平面电感212和连接部件30,第一平面电感211和第二平面电感212层叠设置,第一平面电感211设置与第一功能模块101的第一金属层201中,第二平面电感212设置与第二功能模块102的第二金属层202中,第一平面电感211和第二平面电感212通过连接部件30电连接。
另外,各功能模块中可对应形成多个平面电感,以形成多个电感。本实用新型对电感的个数、平面分布、所占面积以及平面电感所在功能模块等不作限制,具体视实际情况而定。
本实用新型实施例提供的集成电感结构,通过设置依次层叠的至少两个平面电感,且不同的平面电感形成于不同功能模块的金属层中,可以使相邻两个平面电感之间的距离大于平面电感的厚度,一方面可以在保持电感面积不变的前提下有效提高电感的Q值,即在保证电路集成度的情况下提高电感的Q值,或者在保持电感的Q值的前提下降低电感的面积,进而减小集成电路的面积;另一方面可以减小各平面电感之间的干扰,在没有大幅降低不同平面电感之间互感的情况下,可以大幅降低不同平面电感之间的寄生电容。另外,至少两个平面电感依次层叠设置,可以增加集成电感结构中电感的感值。
为了确保上述集成电感结构的导电性能,连接部件30可以为高电导率的金属形成。可选的,连接部件30包括焊球和/或金属柱。
图2是本实用新型实施例提供的一种集成电感结构的立体结构示意图;图3是本实用新型实施例提供的一种集成电感结构中的电感的平面结构示意图。如图2和图3所示,平面电感21可以为平面螺旋结构。
需要说明的是,平面螺旋电感易整合,成本低,因此可以设置平面电感为平面螺旋结构。但是平面电感为平面螺旋结构仅是本实施例提供的一种具体示例,并非对本申请的限制,平面电感也可以为其他形状结构。
可选的,上述至少两个平面电感串联和/或并联。
各层金属层20中的平面电感21可以根据实际需要通过连接部件30进行连接,各平面电感21之间可以串联连接,可以并联连接也可以部分串联连接,部分并联连接。
示例性的,参见图2,当各平面电感21串联时,该集成电感结构中总的感值为各平面电感21的感值之和,因此,需要该集成电感结构中感值较大时,可以设置各平面电感21串联连接。
可选的,在垂直于平面电感所在平面的方向上,任意相邻两个平面电感存在交叠。
示例性的,参见图3,在垂直于平面电感21所在平面的方向上,相邻两个平面电感(第一平面电感211和第二平面电感212)存在交叠,可以进一步减小平面电感所构成的电感所占的面积,以此实现减小集成电路面积的目的。
可选的,任意相邻两个平面电感对应交叠的部分具有相同的电流方向。
当相邻的平面电感21之间具有一定的距离时,平面电感21之间可以产生互感,当相邻的平面电感21具有相同的电流方向(图2中I的指向),且在垂直于平面电感所在平面的方向上具有交叠区域时,相邻的平面电感21具有相同方向的磁场,通过平面电感21的磁通量会增大,会增大平面电感21之间的互感感值,进而增大该集成电感结构的总感值。
可选的,至少两个平面电感包括第一平面电感和第二平面电感,功能模块包括芯片和封装基板;第一平面电感形成于芯片的金属层中,第二平面电感形成于封装基板的金属层中。
示例性的,如图4所示,至少两个平面电感包括第一平面电感211和第二平面电感212,功能模块包括芯片101和封装基板102;第一平面电感211形成于芯片101的第一金属层201中,第二平面电感212形成于封装基板102的第二金属层201中。其中,芯片可以为倒装芯片,连接部件30可以为用于贴合倒装芯片的锡球和/或铜柱。如图4所示,连接部件30位锡球,利用贴合倒装芯片的锡球形成连接部件30,可使得连接部件30的厚度大于50μm,此时,可使第一平面电感211和第二平面电感212之间的距离足够大,能够有效提高电感的Q值。
基于上述技术方案,本实用新型实施例分别对图2及图3所示的本申请的集成电感结构和图5所示的现有的单层平面电感结构进行了电磁仿真,仿真结果如表1所示。其中,两者所占面积相同,且长和宽均为0.9mm,两者中的平面电感的厚度均为20μm,且设置两者的感值均为4.3nH。本申请中的连接部件的厚度为60μm,第一平面电感和第二平面电感通过连接部件串联。
表1为现有技术与本实施例中电感的感值和品质因数。
长(mm) | 宽(mm) | 面积(mm<sup>2</sup>) | 感值(nH@1GHz) | Q值(@1GHz) | |
现有技术 | 0.9 | 0.9 | 0.81 | 4.3 | 43 |
本实施例 | 0.9 | 0.9 | 0.81 | 4.3 | 58 |
注:感值的单位为nH,测量频率为1GHz,表示方式为nH@1GHz。Q值无量纲,测量频率为1GHz,表示方式为@1GHz。
参见表1,与现有技术中的电感结构相比,本实施例可以在相同的电感面积以及电感感值下,使得电感的Q值有较为明显的提升。
另一方面,本实用新型实施例提供了一种集成电路,包括本实用新型任一实施例提供的集成电感结构。
本实施例提供的集成电路包括上述实施例提供的集成电感结构,具有相同的功能和有益效果,此处不再赘述。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。
Claims (10)
1.一种集成电感结构,其特征在于,包括:
至少两个平面电感,所述至少两个平面电感依次层叠设置,且不同的所述平面电感形成于不同功能模块的金属层中;
至少一个连接部件,所述至少一个连接部件设置于相邻两个所述功能模块之间,且任意相邻两个所述平面电感通过所述连接部件电连接。
2.根据权利要求1所述的集成电感结构,其特征在于,所述至少两个平面电感串联和/或并联。
3.根据权利要求1所述的集成电感结构,其特征在于,在垂直于所述平面电感所在平面的方向上,任意相邻两个所述平面电感存在交叠。
4.根据权利要求3所述的集成电感结构,其特征在于,任意相邻两个所述平面电感对应交叠的部分具有相同的电流方向。
5.根据权利要求1所述的集成电感结构,其特征在于,所述平面电感为平面螺旋结构。
6.根据权利要求1所述的集成电感结构,其特征在于,所述连接部件包括焊球和/或金属柱。
7.根据权利要求1所述的集成电感结构,其特征在于,所述至少两个平面电感包括第一平面电感和第二平面电感,所述功能模块包括芯片和封装基板;
所述第一平面电感形成于所述芯片的金属层中,所述第二平面电感形成于所述封装基板的金属层中。
8.根据权利要求7所述的集成电感结构,其特征在于,所述芯片为倒装芯片。
9.根据权利要求8所述的集成电感结构,其特征在于,所述连接部件为用于贴合所述倒装芯片的锡球和/或铜柱。
10.一种集成电路,其特征在于,包括如权利要求1-9任一所述的集成电感结构。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920153379.8U CN209199923U (zh) | 2019-01-29 | 2019-01-29 | 一种集成电感结构和集成电路 |
KR1020217025147A KR20210111837A (ko) | 2019-01-29 | 2019-05-24 | 집적 인덕터 구조 및 집적 회로 |
PCT/CN2019/088229 WO2020155478A1 (zh) | 2019-01-29 | 2019-05-24 | 集成电感结构和集成电路 |
JP2021544204A JP7398753B2 (ja) | 2019-01-29 | 2019-05-24 | 集積インダクタ構造及び集積回路 |
US17/426,246 US20220093309A1 (en) | 2019-01-29 | 2019-05-24 | Integrated inductor structure and integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920153379.8U CN209199923U (zh) | 2019-01-29 | 2019-01-29 | 一种集成电感结构和集成电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209199923U true CN209199923U (zh) | 2019-08-02 |
Family
ID=67431872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920153379.8U Active CN209199923U (zh) | 2019-01-29 | 2019-01-29 | 一种集成电感结构和集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209199923U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109638000A (zh) * | 2019-01-29 | 2019-04-16 | 安徽安努奇科技有限公司 | 一种集成电感结构和集成电路 |
-
2019
- 2019-01-29 CN CN201920153379.8U patent/CN209199923U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109638000A (zh) * | 2019-01-29 | 2019-04-16 | 安徽安努奇科技有限公司 | 一种集成电感结构和集成电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10256286B2 (en) | Integrated inductor for integrated circuit devices | |
US8143952B2 (en) | Three dimensional inductor and transformer | |
US7038296B2 (en) | Electrical component structure | |
US20180168043A1 (en) | Microelectronic device having an air core inductor | |
KR20170058595A (ko) | 코일 부품 및 그 실장 기판 | |
US7646583B2 (en) | Common centroid symmetric structure capacitor | |
CN109638000A (zh) | 一种集成电感结构和集成电路 | |
CN209199923U (zh) | 一种集成电感结构和集成电路 | |
Bontzios et al. | Prospects of 3D inductors on through silicon vias processes for 3D ICs | |
CN207993862U (zh) | 一种电感堆叠结构 | |
CN105101642B (zh) | 一种增加多层pcb板金属箔面积的方法及多层pcb板 | |
CN104733426A (zh) | 螺旋差分电感器 | |
CN101034614B (zh) | 对称式差动电感结构 | |
US7208403B2 (en) | Tile-based routing method of a multi-layer circuit board and related structure | |
US7502218B2 (en) | Multi-terminal capacitor | |
CN207719380U (zh) | 运用螺线管式硅通孔电感的无源谐振器 | |
TW200524157A (en) | A vertically-stacked co-planar transmission line structure for IC design | |
US20220093309A1 (en) | Integrated inductor structure and integrated circuit | |
CN204795853U (zh) | Ltcc-ltcf复合电路基板结构 | |
CN101587776A (zh) | 电容电感互连结构 | |
CN104780704A (zh) | Ltcc-ltcf复合电路基板结构 | |
CN113555338A (zh) | 半导体基板结构及其形成方法 | |
CN115424997A (zh) | 集成基板及功率集成电路 | |
CN101840906B (zh) | 高q值芯片集成电感 | |
CN114823048A (zh) | 一种片上堆叠式差分电感 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |