CN113555338A - 半导体基板结构及其形成方法 - Google Patents

半导体基板结构及其形成方法 Download PDF

Info

Publication number
CN113555338A
CN113555338A CN202110587193.5A CN202110587193A CN113555338A CN 113555338 A CN113555338 A CN 113555338A CN 202110587193 A CN202110587193 A CN 202110587193A CN 113555338 A CN113555338 A CN 113555338A
Authority
CN
China
Prior art keywords
conductive path
conductive
semiconductor substrate
layer
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110587193.5A
Other languages
English (en)
Inventor
黄文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202110587193.5A priority Critical patent/CN113555338A/zh
Publication of CN113555338A publication Critical patent/CN113555338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开了一种半导体基板结构及其形成方法。半导体基板结构包括：载板；多个导电柱，穿过载板；线路层，设置于载板的相对侧上，线路层中的线路与多个导电柱连接以形成第一导电路径和第二导电路径；其中，第一导电路径和第二导电路径分别相对于相同的中心线对称设置。

Description

半导体基板结构及其形成方法
技术领域
本发明涉及半导体技术领域，具体来说，涉及一种半导体基板结构及其形成方法。
背景技术
随着封装技术的演进，各式各样的封装结构亦推陈出新，整体封装尺寸也越来越小。另外，随着功能也越来越多，对被动元件的需求亦越来越高。传统被动元件大多是贴片在基板表面，电性表现比较不好。因此业界开始内埋被动元件，以改善电性问题。但内埋被动元件需要在基板中挖出空腔、将被动元件放置在空腔中、再填充空腔等多道制程，亦伴随良率与其他问题，故如何有效整合基板与被动元件便显重要。
以电感为例，先前技术将线圈设置在基板各层线路上，但是这种做法的空间利用率有限。在一些情况下，基板尺寸是依照整体封装所需设计出来，尺寸无法变更，若在基板中内埋大电感值的电感器则会有厚度过厚的问题。增加电感值有两种方法，一种是增加电感数量、另一种选用厚度大的大电感。而无论选用哪一种，在限制基板大小及厚度情况下都无法满足需求。
发明内容
针对相关技术中的问题，本发明提出一种半导体基板结构及其形成方法。
本发明的技术方案是这样实现的：
根据本发明的一个方面，提供了一种半导体基板结构，包括：载板；多个导电柱，穿过载板；线路层，设置于载板的相对侧上，线路层中的线路与多个导电柱连接以形成第一导电路径和第二导电路径。其中，第一导电路径和第二导电路径分别相对于相同的中心线对称设置。
在上述半导体基板结构中，第一导电路径包覆第二导电路径。
在上述半导体基板结构中，第一导电路径的长度大于第二导电路径的长度。
在上述半导体基板结构中，还包括：保护层，设置于线路层上，第二导电路径包括由保护层暴露的第二焊盘。
在上述半导体基板结构中，第一导电路径和第二导电路径对应的电感线圈具有不同的电感值。
在上述半导体基板结构中，第一导电路径包括第一焊盘，连接于第一焊盘下方的导电柱穿过第二导电路径。
在上述半导体基板结构中，第一焊盘和导电柱之间设置有通孔。
在上述半导体基板结构中，线路层中的线路与多个导电柱连接还形成第三导电路径。其中，第三导电路径相对于中心线对称设置，第三导电路径包覆第一导电路径。
在上述半导体基板结构中，第一线路层不连接第二线路层。
根据本发明的另一个方面，还提供了一种形成半导体基板结构的方法，包括：提供载板并形成穿过载板的多个导电柱；在载板上形成连接多个导电柱的第一线路层；在第一线路层上形成连接多个导电柱的第二线路层；在第二线路层上形成保护层；在保护层上形成第一焊盘和第二焊盘分别连接第一线路层和第二线路层。其中，第一线路层不连接第二线路层。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明的实施例提供了半导体基板结构的示意图。
图2A是根据本发明实施例的半导体基板结构的俯视示意图。
图2B是根据本发明实施例的第一和第二导电路径中的任意一个的立体示意图。
图2C是根据本发明实施例的多个导电路径的组合的立体示意图。
图3是对第一、第二和第三导电路径所形成电感器进行串联或并联的多个实施例的连接方式的示意图。
图4A至图4E是根据本发明实施例的形成半导体基板结构的方法的各个阶段的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
根据本发明的实施例提供了一种半导体基板结构。如图1所示，半导体基板结构100包括载板110。本发明对载板110的材料没有限制，可以是半导体基板的核心层(core)材料、电容材料、磁性材料等。还设置有穿过所述载板110的多个导电柱112。线路层120设置于所述载板110的相对侧上。所述线路层120中的线路125与所述多个导电柱112连接以形成第一导电路径151和第二导电路径152。线路135可以包括位于邻近载板的第一层线路121和位于第一层线路121上方的第二层线路122。并且，第一导电路径151可以通过导电柱112与第一层线路121的连接来形成。
第二导电路径152可以通过导电柱112与第二层线路122的连接来形成。
图2A是根据本发明实施例的半导体基板结构的俯视示意图。图2B是根据本发明实施例的第一和第二导电路径中的任意一个的立体示意图。图2C是根据本发明实施例的多个导电路径的组合的立体示意图。结合图2A至图2C所示，所述第一导电路径151和所述第二导电路径152分别相对于相同的中心线115对称设置。在一些实施例中，第一导电路径151和第二导电路径152是以载板110在横向方向上延伸的中心线115对称设置。在一些实施例中，所述第一导电路径151和所述第二导电路径152均为电感线圈。
本发明采用利用导电柱112搭配基板结构内线路125的第一层线路121，组合形成第一层3D电感器(由第二导电路径152形成)；本发明又利用基板中例如通过通孔与导电柱112连接搭配第二层线路122的重新设计，形成第二层的3D电感器(由第一导电路径151形成)。本发明只需变更原本简单的线路设计，增加形成电感器的导电路径，即可完成，既不用增加而外的制程和成本。本发明的多个电感器以该基板中心线配置，具高度对称性，可达到有效抑制翘曲(warpage)的效果。
此外，所述线路层120中的线路125与所述多个导电柱112连接还形成第三导电路径153。所述第三导电路径153与第一和第二导电路径151、152相对于相同的所述中心线115对称设置。根据需要，借由本发明的设计思想，可以依线路层120中的线路所在层的顺序形成多于两个(例如三个或更多个)3D电感器。
在示出的实施例中，所述第一导电路径151包覆所述第二导电路径152。所述第一导电路径151的长度可以大于所述第二导电路径152的长度。所述第三导电路径153包覆所述第一导电路径151。所述第三导电路径153的长度可以大于所述第一导电路径151的长度。所述第一导电路径151、第二导电路径152和第三导电路径153对应的电感线圈具有不同的电感值。也就是说，本发明的3D电感器会随着线路的所处层的上升而增加长度及导电路径所形成环路的大小，因此可以利用3D电感器的特性增加电感值。
继续参考图1，所述线路层120中的线路125上还设置有保护层127。保护层127的材料可以是介电材料。保护层127中可以具有通孔。所述第一导电路径151包括第一焊盘1511、1512，第一焊盘1511、1512连接于所述第一焊盘1511、1512下方的导电柱112并穿过所述第二导电路径152。所述第一焊盘1511、1512和所述导电柱112之间设置有通孔，第一焊盘1511、1512通过通孔连接到导电柱112。
所述第二导电路径152包括由保护层127暴露的第二焊盘1521、1522。相应地，所述第三导电路径153包括由保护层127暴露的第三焊盘1531、1532。在一些实施例中，可以利用第一、第二和第三焊盘分别作为第一、第二和第三导电路径153所形成电感器的连接点。第一焊盘1511、1512中的一个(如第一焊盘1511)可以用作第一导电路径151的输入端子，而第一焊盘1511、1512中的另一个(如第一焊盘1512)可以用作第一导电路径151的输出端子。第二焊盘1521、1522中的一个(如第二焊盘1521)可以用作第二导电路径152的输入端子，而第二焊盘1521、1522中的另一个(如第二焊盘1522)可以用作第二导电路径152的输出端子。第三焊盘1531、1532中的一个(如第三焊盘1531)可以用作第三导电路径153的输入端子，而第三焊盘1531、1532中的另一个(如第三焊盘1532)可以用作第三导电路径153的输出端子。在其他实施例中，亦可单独开孔制作连接点。
在一些实施例中，可视感值大小之需求进行切单。具体而言，本发明为大圈电感包小圈电感的配置，以利后续调整感值。在一些情况下可以增加电感值约4倍以上。具体来说，如果多个电容器C1，C2，...，Cn并联连接，则总电容Ceq可以表示为：
Ceq＝C1+C2+...+Cn
一般来说，电容器并联连接的目的是增加储存的总能量。电容器储存的总能量Estored可以表示为：
Figure BDA0003088102730000051
依据这样多个电容器组合可以增加电容器储存的总能量的概念，相同的概念也可以应用至电感器，若多个电感串联连接则串联之后会增加总电感值。具体的，通过串联电感器的电流保持不变，但每个电感器上的电压可以不同，其电压之和等于总电压，则串联连接多个电感器的总电感Leq可以表示为：
Leq＝L1+L2+...+Ln
举例来说，可具有50H、100H、150H三种电感值，透过前述串联方式来完成300H电感值的需求。在其他实施例中，可以根据需求对多个电感器的连接方式(包括串联和并联)进行任意的配置。图3示出了对第一、第二和第三导电路径153所形成电感器进行串联或并联的多个实施例的连接方式。本发明提出于基板内设置多组中心对称的3D电感器，后续于组装时可视产品需求进行串联或并联。或是将两组电感分开当作一次侧与二次侧以形成变压器结构。本发明不须增加基板面积及厚度，即可符合高电感的需求。
图4A至图4E是根据本发明实施例的形成半导体基板结构的方法的各个阶段的示意图。首先如图4A所示，形成载板110的材料。在一些实施例中，载板110可以通过采用半导体基板的核心层材料。
如图4B所示，形成穿过载板110的多个导电柱112。在一些实施例中，形成多个导电柱112的步骤可以包括：利用机械钻孔制程形成穿过载板110的多个通孔；在所述通孔中电镀导电材料以形成导电柱112。
如图4C所示，在多个导电柱112的两端上电镀第一层线路121。所述第一层线路121可以连接所述多个导电柱112以形成导电路径，如图1中的第二导电路径152。
如图4D所示，在第一层线路121上方形成保护层127以及位于保护层127上并通过保护层127中的通孔与第一层线路121互连的第二层线路122。所述第二层线路122可以通过通孔连接所述多个导电柱112以形成另外的导电路径，如图1中的第一导电路径151。
如图4E所示，可以重复与图4D类似的步骤，在保护层127和第二导线路122上方形成附加的保护层127以及位于保护层127上并通过保护层127中的通孔与第二层线路122互连的第三层线路123。所述第三层线路123可以通过通孔连接所述多个导电柱112以形成另外的导电路径，如图1中的第三导电路径153。第一、第二和第三导电路径151、152、153可以构造为电感值不同的电感器。图4E所示的线路层120的层数仅是示例性的，可以根据实际应用对线路层120的层数进行任何适当的配置。所形成的半导体基板结构可具有如上关于图1所讨论的有益效果。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体基板结构，包括：
载板；
多个导电柱，穿过所述载板；
线路层，设置于所述载板的相对侧上，所述线路层中的线路与所述多个导电柱连接以形成第一导电路径和第二导电路径；
其中，所述第一导电路径和所述第二导电路径分别相对于相同的中心线对称设置。
2.根据权利要求1所述的半导体基板结构，其特征在于，所述第一导电路径包覆所述第二导电路径。
3.根据权利要求1所述的半导体基板结构，其特征在于，所述第一导电路径的长度大于所述第二导电路径的长度。
4.根据权利要求1所述的半导体基板结构，其特征在于，还包括：保护层，设置于所述线路层上，所述第二导电路径包括由保护层暴露的第二焊盘。
5.根据权利要求1所述的半导体基板结构，其特征在于，所述第一导电路径和所述第二导电路径对应的电感线圈具有不同的电感值。
6.根据权利要求1所述的半导体基板结构，其特征在于，所述第一导电路径包括第一焊盘，连接于所述第一焊盘下方的导电柱穿过所述第二导电路径。
7.根据权利要求6所述的半导体基板结构，其特征在于，所述第一焊盘和所述导电柱之间设置有通孔。
8.根据权利要求1所述的半导体基板结构，其特征在于，所述线路层中的线路与所述多个导电柱连接还形成第三导电路径；
其中，所述第三导电路径相对于所述中心线对称设置，所述第三导电路径包覆所述第一导电路径。
9.根据权利要求1所述的半导体基板结构，其特征在于，所述第一线路层不连接所述第二线路层。
10.一种形成半导体基板结构的方法，包括：
提供载板并形成穿过所述载板的多个导电柱；
在所述载板上形成连接所述多个导电柱的第一线路层；
在所述第一线路层上形成连接所述多个导电柱的第二线路层；
在所述第二线路层上形成保护层；
在所述保护层上形成第一焊盘和第二焊盘分别连接所述第一线路层和所述第二线路层；
其中，所述第一线路层不连接所述第二线路层。
CN202110587193.5A 2021-05-27 2021-05-27 半导体基板结构及其形成方法 Pending CN113555338A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110587193.5A CN113555338A (zh) 2021-05-27 2021-05-27 半导体基板结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110587193.5A CN113555338A (zh) 2021-05-27 2021-05-27 半导体基板结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113555338A true CN113555338A (zh) 2021-10-26

Family

ID=78101896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110587193.5A Pending CN113555338A (zh) 2021-05-27 2021-05-27 半导体基板结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113555338A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2845168Y (zh) * 2005-10-28 2006-12-06 威盛电子股份有限公司 具有埋入式电感元件的芯片封装体
CN103219139A (zh) * 2012-01-19 2013-07-24 财团法人工业技术研究院 电感结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2845168Y (zh) * 2005-10-28 2006-12-06 威盛电子股份有限公司 具有埋入式电感元件的芯片封装体
CN103219139A (zh) * 2012-01-19 2013-07-24 财团法人工业技术研究院 电感结构

Similar Documents

Publication Publication Date Title
US9697950B2 (en) Assembled circuit and electronic component
KR101175831B1 (ko) 집적 인덕터를 포함하는 장치 및 시스템
US7339452B2 (en) Embedded inductor and application thereof
US8325002B2 (en) Power inductor structure
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US20060246674A1 (en) Passive element chip and manufacturing method thereof, and highly integrated module and manufacturing method thereof
US11557420B2 (en) Coupling inductors in an IC device using interconnecting elements with solder caps and resulting devices
CN107785334A (zh) 电子封装结构及其制法
US10912188B2 (en) High-frequency component
JP2018532260A (ja) インダクタを有するガラスウェハを使用するアドバンスドノードシステムオンチップ（ｓｏｃ）によるインダクタの集積化およびウェハ間接合
US7732904B2 (en) Multi-surface contact IC packaging structures and assemblies
TWI681414B (zh) 電子模組
US7545021B1 (en) Apparatus and method for making integrated circuit packages having integrated circuits mounted onto passive electrical components
CN113555338A (zh) 半导体基板结构及其形成方法
CN108878406B (zh) 电感组合及其线路结构
CN113421872B (zh) 集成电路
CN105009279B (zh) 半导体器件及制造半导体器件的方法
JP2755239B2 (ja) 半導体装置用パッケージ
CN108305855B (zh) 电子封装件及其基板结构
JP7398753B2 (ja) 集積インダクタ構造及び集積回路
US20240071958A1 (en) Chip package with integrated embedded off-die inductors
JPH0716100B2 (ja) 多層配線モジュール
US20230124931A1 (en) Configurable capacitor
JP2005259969A (ja) 半導体装置およびその製造方法
CN115692384A (zh) 一种射频芯片模块的堆叠结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination