JPH0716100B2 - 多層配線モジュール - Google Patents

多層配線モジュール

Info

Publication number
JPH0716100B2
JPH0716100B2 JP2313011A JP31301190A JPH0716100B2 JP H0716100 B2 JPH0716100 B2 JP H0716100B2 JP 2313011 A JP2313011 A JP 2313011A JP 31301190 A JP31301190 A JP 31301190A JP H0716100 B2 JPH0716100 B2 JP H0716100B2
Authority
JP
Japan
Prior art keywords
reference potential
conductive
conductors
signal wiring
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2313011A
Other languages
English (en)
Other versions
JPH03215995A (ja
Inventor
ダッドレイ・オウガスタス・チャンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH03215995A publication Critical patent/JPH03215995A/ja
Publication of JPH0716100B2 publication Critical patent/JPH0716100B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、多面すなわち多層配線構造の垂直あるいは層
間導体におけるインピーダンス・マッチングに関するも
のである。
特に半導体集積回路の分野では、パッケージング密度お
よび動作速度に対する要求はますます厳しくなり、配線
構造の設計が難しくなっているので、本発明はこの分野
に特に有益である。
B.従来の技術と発明が解決しようとする課題 多面すなわち多層配線技術では、複数の比較的薄い基板
が導体パターンを支持するために用いられる。そして、
これらの基板は積層され、バイア接続として近年知られ
るようになった方法により各層間の接続が行われ、各基
板に形成された配線が互いに接続される。この技術は、
パターン化導体付着技術を用いて実施され、基板を積層
した後、各パターンは、いくつかの基板あるいはすべて
の基板を貫くスルーホール・パターンによって接続さ
れ、積層基板は一つの配線パッケージとなる。半導体技
術では通常、半導体チップはこの積層配線パッケージの
上面に配置される。
全体の性能に関する仕様が増大すると、配線構造の組み
立てには高周波インピーダンス・パラメータを考慮する
ことが重要となる。“Microelectronics Packaging Han
dbook（R.R.Tummala,E.J.Rymaszewski,Van Nostrand,19
85年，ページ18,138,154）”ではこのインピーダンスの
問題が認識されている。
層の数がさらに増加し、そして電源導体に流せる電流
を、信号導体に比較して、大きくすることが必要になっ
た場合には、配線構造を構成する信号導体と電源導体と
を区別するという方法が米国特許第4,649,417号明細書
および米国特許第4,827,327号明細書に示されている。
この手法の限界は、どちらのタイプの導体をどこに配置
するかを非常に早い段階で決めなければならないという
点にあり、その結果、配線形態の組み立てにおける柔軟
性が失われる。
このインピーダンスの問題を有する従来の技術では、基
準電位導体を用いて各層表面の導体のインピーダンスを
制御している。その結果、層の厚さが数ミルでは、バイ
アが誘電体を通過しているところでの大きな信号の遅延
は発生しない。
しかし、現在要求されている性能では、複数の誘電体層
を通過するバイアのインピーダンスの不整合で生じる信
号遅延は、ピコ秒のレンジでももはや許容できない。
C.課題を解決するための手段 本発明は、面貫通バイアのパターンを標準的な特性のイ
ンピーダンスを呈する形態とすることにより、バイアの
インピーダンス・マッチングを可能とするものである。
上記パターンは中心バイアを複数の周辺バイアで囲んだ
ものとすることができる。そして多層構成において、５
つの配線“特性インピーダンス”をくり返す形態とし、
５番目のバイアを格子上の４つのバイアで囲むようにし
たとき、本発明は特に有利である。
D.実施例 従来の多面配線組み立てあるいはモジュールは、絶縁材
の比較的薄い層により分離された配線パターン層により
構成され、面間を走るバイアと呼ばれる導体により各層
の点どうしが接続されていた。そして、信号伝送電気特
性、すなわち誘導性インピーダンスおよび容量性インピ
ーダンスの影響は、平面対として知られるタイプの構成
を用い、基準電位導電面を導体面の間に配置して制御さ
れていた。このタイプの多面すなわち多層配線を第９図
〜第11図に示し、第９図には平面対タイプのモジュール
構成の平面図を、第10図および第11図にはその断面図を
示す。
第９図について説明すると、モジュール面のセクション
１には、電気的基準となる導電性金属の領域２がある。
これらのモジュールでは、各面上の配線は通常、直交し
て分布している。このことを第９図に、エレメント３と
して点線で表したＸ配線と、エレメント４として点線で
表したＹ配線とにより示す。各面上の配線の接続は、Ｚ
方向の導体、すなわちバイア５のパターンにより行われ
る。第９図には６つのバイアを示した。基準電位面部材
２は、エレメント６として示した隙間によって各バイア
５から分離されている。
第10図に、第９図のモジュールのＡ−Ａ線に沿った断面
を示す。第10図に示すように、電気的基準電位２は、絶
縁体あるいは誘電体の層７によりＸ配線３から分離さ
れ、さらにＸ配線３より下の層から分離されている。た
だし、図には２番目の層８の部分のみを示した。
次に第11図には、第９図のモジュールのバイアを通るＢ
−Ｂ線に沿った断面を示し、導電性領域２は、各バイア
５を囲む隙間６と、絶縁層8,9により隣接する面から分
離されたＹ配線４と共に示されている。製造時には、絶
縁材は配線およびバイアセグメントと共にグリーン状
態、すなわち未硬化状態で作成される。積層されたもの
全体に対して処理が行われ、絶縁層、導体、ならびにバ
イアは合体され、１つのエレメントすなわち１つのモジ
ュールとなる。この処理により絶縁層間の境界は無くな
り、したがって第11図には境界線は示されていない。
モジュールが大きくなると、誘導性リアクタンスおよび
容量性リアクタンスのインピーダンスの影響により、信
号伝達の遅延が生じる。第９図〜第11図の平面対タイプ
のモジュールでは誘導性インピーダンスおよび容量性イ
ンピーダンスの影響は、配線の形状寸法およびそれらの
電気的基準電位領域に対する位置、ならびに絶縁材料の
誘電率および厚さについて電気的伝送線設計により制御
されていた。このような努力により、Ｘ−Ｙ平面上のド
ライブ回路と終端回路のインピーダンス・マッチングが
得られるが、層の数が多くなると、バイアによるＺ方向
すなわち垂直方向の接続の影響が大きくなる。平面を接
近させ、密度を高めるため、クリアランス・ホールを小
さくすると、インピーダンスの不整合が生じ、信号速度
は低下する。
本発明によれば、標準の特性インピーダンスを持つ形態
に従うパターンでバイアを配列することにより、面貫通
バイアのインピーダンス・マッチングが可能となる。こ
のパターンは、１つのバイアとその周辺に設けた複数の
バイアとで構成できる。電気設計に関して、ハンドブッ
クにさまざまな形態に対する特性インピーダンスが示さ
れている。平面対タイプ構造の基準電位面は、従来より
知られている帯域の特性インピーダンスにもとづいてい
る。本発明では、多導体に対する特性インピーダンスを
呈するの形態で、モジュールのバイアのパターンを繰り
返している。この発明は５配線特性インピーダンス形態
を用いたとき、特に有利となる。この５配線形態では、
繰り返し格子における４つの部材からなる組の各部材か
ら等距離に配置した信号伝達バイアが追加されている。
この５配線形態を第１図に示す。図中、互いに距離Ｄだ
け離れた４つのバイア10〜13があり、その中心に、各バ
イア10〜13から距離Ｓだけ離してバイア14が配置されて
いる。バイア10〜14の直径はすべて等しく、その値はｄ
である。
５配線形態の特性インピーダンスZ0は、“the text Ref
erence Deta for Radio Engineers（1963年,Telephone
and Telegraph Corporation発行，第４版、ページ59
1）”に示されている。それによると、バイアの直径ｄ
が分離距離Ｄより小さいときは、特性インピーダンスは
第１式により表される。
ただし、εは誘電率 本発明では、絶縁材料あるいは誘電材料として誘電率が
５のガラスセラミックを用いるので、特性インピーダン
スは第２式により表される。
ただし、中心バイアと格子部材との距離は、 Ｓ＝0.707D さらに本発明では、特性インピーダンスの設計目標値を
50オームとするので、バイア間の距離はバイアの直径の
2.87倍とする。
したがって、第１図で、中心バイア14の直径を88ミクロ
ンとし、周辺の同種バイア11〜14からの距離を254ミク
ロンとすると、伝送線の特性インピーダンスは50オーム
となる。
誘電率が５のガラス・セラミックを用い、特性インピー
ダンスを50オームとし、分離距離のバイア直径に対する
比を2.87とした場合の種々の例を表１に示す。
表１ バイアの直径（ｄ） バイアの間隔（Ｓ） 単位はミクロン 単位はミクロン 99 287 89 254 71 203 53 152 第２図〜第４図に、本発明の特性インピーダンス形態の
バイア配列を用いた多層モジュールの一部を示す。第２
図は平面図、第３図，第４図は異なる部分の断面図であ
り、５配線バイア形態を示している。第２図において、
バイアの繰り返し格子のバイア20〜40のそれぞれの特性
インピーダンスは上記設計値となっている。電気的基準
電位導電領域46には、円形の隙間領域47〜55がバイア2
0,22,24,30,32,34,40,42,44の周囲に設けられている。
そして繰り返しパターンの間に、バイア26,28,36,38を
囲む空き領域が設けられ、したがってカバーされたパタ
ーン領域が交互に繰り返す形になっている。埋め込まれ
ているＸ配線導体およびＹ配線導体にはそれぞれ符号5
6,57を付した。
第３図は、第２図のバイア35〜39を通るＣ−Ｃ線に沿っ
た断面図である。第３図では、第２図の電気的基準電位
領域46の部分には符号59,60を付した。Ｘ配線には符号5
6を付した。第４図には、第２図のＹ配線57の下の領域
に拡張した断面図を示し、符号61を付した次の電気的基
準電位領域を、その符号62,63を付したＤ−Ｄ線上の部
分と共に示す。
第２図の信号バイアの数は数が十分大であるならば総数
の約４分の１であり、チップが取り付けられたときその
領域は、X,Y,Zのすべての方向で整合した伝送線および
チップに電力を供給する十分なバイアを有する導体を置
くために使用できる。
構造の各面に対して、および用いられる導電材料に対し
て、導体の位置、電気的基準電位領域の形、ならびに導
体とバイア・セグメントの選択は、積層体全体を組み立
て、合体させて１つのモジュールとするのに先だって行
う。
第５図〜第７図に、選択した短いストリップの、電気的
基準電位領域の空き領域への配置を示す。各図はモジュ
ールの一部を示し、第５図は平面図、第６図，第７図は
異なる位置の断面図である。第５図の短いストリップ6
5,66は、埋め込まれたＸ配線70に隣接する空き領域67,6
8を横断するようにこの面上で導電性材料69のレイアウ
トに組み入れられたものである。埋め込まれたＹ配線に
は符号71を付した。
第５図のＦ−Ｆ線に沿った断面図を第６図に示す。この
図はＸ配線70と電気的基準電位領域69のストリップ65,6
6を示す。
第７図に第５図のＥ−Ｅ線に沿った断面図を示す。この
図は、Ｙ配線71の下でこれに近接する面の電気的基準電
位領域72に組み入れられた追加材料を示す。
本発明によるバイアのインピーダンス・マッチングによ
り、チップの下の領域を、３方向のすべてにおいて、整
合した伝送線インピーダンス特性を有する導体として、
またチップに十分な電力を供給するバイアとする導体と
して用いることが可能となる。誘電率が５のガラス・セ
ラミックなどの絶縁材料を用いたモジュールでは、平面
対を貫通する各整合インピーダンス・バイアにより、約
３ピコ秒の信号遅延を削減することができる。本発明を
実施する場合には、バイアの直径は、チップのサイズと
入出力信号の数に応じて設定する。第８図は直交対数ス
ケールのグラフであり、３種類の大きさのチップについ
て、その関係を示す。
E.発明の効果 以上、バイア、あるいは積層配線モジュールのＺ方向に
関するインピーダンス・マッチングについて説明した。
このインピーダンス・マッチングにより、電圧の異なる
複数の面を通じて信号が伝送されるとき、誘導あるいは
容量性負荷のために生じる遅延を無くすことができる。
【図面の簡単な説明】
第１図は、５配線“特性インピーダンス”タイプ形態の
寸法を示す図、 第２図〜第４図は、本発明の実施例を示す平面図および
異なる位置の断面図であり、ガラスセラミック・モジュ
ール集積回路のパターン化したバイア構成を示す図、 第５図〜第７図は、本発明の実施例であるガラスセラミ
ック・モジュール集積回路を示す平面図および異なる位
置の断面図であり、基準面上のジグザグ電流経路を改善
するための配線の位置を示す図、 第８図は対数スケールのグラフであり、本発明の実施例
であるガラスセラミック・モジュール集積回路における
チップサイズと、バイア入出力（I/O）端子の数と、バ
イアの直径との関係を示す図、 第９図〜第11図は従来の“平面対”タイプの積層配線構
造を示す平面図および異なる位置の断面図である。 20〜24……バイア 46,61〜63……電気的基準電位導体 47〜55……隙間領域 56,70……Ｘ配線導体 57,71……Ｙ配線導体 65,66……ストリップ 67,68……空き領域

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】複数のＸ方向の信号配線導体を有する面、
    複数のＹ方向の信号配線導体を有する面、及び導電材料
    面より成る電気的基準電位導電面を含み、Ｘ方向の信号
    配線導体を有する面およびＹ方向の信号配線導体を有す
    る面の各々が電気的基準電位導電面から誘電材層により
    分離されて成る多層配線モジュールにおいて、 上記信号配線導体を有する面の少なくとも１つから他の
    面にそれらの面の間の少なくとも１つの誘電材層及び上
    記電気的基準電位導電面を通り抜けてこれらの面の信号
    配線導体を相互接続するＺ方向の接続バイアと、 上記バイアの各々は該バイアから等距離にある互いに等
    間隔の複数の導体により包囲されており、かつ該導体の
    各々は上記電気的基準電位導電面に接続されていること
    と、 上記電気的基準電位導電面において上記導体が上記バイ
    アを包囲する領域には該バイアを取り巻く隙間を残して
    上記導電材料が存在し、該領域の外では上記導電材料が
    除去されていることと、 より成る多層配線モジュール。
  2. 【請求項２】複数のＸ方向の信号配線導体を有する面、
    複数のＹ方向の信号配線導体を有する面、及び導電材料
    面より成る電気的基準電位導電面を含み、Ｘ方向の信号
    配線導体を有する面およびＹ方向の信号配線導体を有す
    る面の各々が電気的基準電位導電面から誘電材層により
    分離されて成る多層配線モジュールにおいて、 上記信号配線導体を有する面の少なくとも１つから他の
    面にそれらの面の間の少なくとも１つの誘電材層及び上
    記電気的基準電位導電面を通り抜けてこれらの面の信号
    配線導体を相互接続するＺ方向の接続バイアと、 上記バイアの各々は該バイアから等距離にある互いに等
    間隔の複数の導体により包囲されており、かつ該導体の
    各々は上記電気的基準電位導電面に接続されていること
    と、 上記電気的基準電位導電面において上記導体が上記バイ
    アを包囲する領域には該バイアを取り巻く隙間を残して
    上記導電材料が存在し、該領域の外では上記誘電材層に
    より分離された面の信号配線導体に対応する部分を除い
    て上記導電材料が除去されていることと、 より成る多層配線モジュール。
  3. 【請求項３】上記バイアを包囲する上記導体の数は４で
    ある請求項１の多層配線モジュール。
  4. 【請求項４】上記Ｘ方向の信号配線導体を有する面およ
    び上記Ｙ方向の信号配線導体を有する面が上記電気的基
    準電位導電面の対の間に配置され、該電気的基準電位導
    電面の一方において上記導電材料が存在する領域を通り
    抜けるバイアが上記電気的基準電位導電面の他方におい
    て上記導電材料が除去された領域を通り抜け、上記電気
    的基準電位導電面の他方において上記導電材料が存在す
    る領域を通り抜けるバイアが上記電気的基準電位導電面
    の一方において上記導電材料が除去された領域を通り抜
    けるように構成されて成る請求項１または２に記載の多
    層配線モジュール。
JP2313011A 1990-01-10 1990-11-20 多層配線モジュール Expired - Lifetime JPH0716100B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46306890A 1990-01-10 1990-01-10
US463,068 1990-01-10

Publications (2)

Publication Number Publication Date
JPH03215995A JPH03215995A (ja) 1991-09-20
JPH0716100B2 true JPH0716100B2 (ja) 1995-02-22

Family

ID=23838740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2313011A Expired - Lifetime JPH0716100B2 (ja) 1990-01-10 1990-11-20 多層配線モジュール

Country Status (3)

Country Link
EP (1) EP0436848B1 (ja)
JP (1) JPH0716100B2 (ja)
DE (1) DE69019713T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123150B2 (ja) * 1992-03-06 1995-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション ハイブリッド半導体モジュール
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
DE4412467C2 (de) * 1994-04-08 1999-07-22 Ind Tech Res Inst Integrierter Schaltkreis und Verfahen zur Anordnung eines integrierten Schaltkreises
US6225568B1 (en) * 1998-08-31 2001-05-01 Advanced Flexible Circuits Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
CN114501823B (zh) * 2022-04-15 2022-07-01 成都万创科技股份有限公司 一种pcb板叠层优化方法及pcb板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5373364A (en) * 1976-12-13 1978-06-29 Fujitsu Ltd Multilayer printed circuit board
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
JPS58173890A (ja) * 1982-04-05 1983-10-12 株式会社日立製作所 多層配線基板
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
JPS60211897A (ja) * 1984-04-05 1985-10-24 日本電気株式会社 多層配線基板
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体
JPS6413796A (en) * 1987-07-07 1989-01-18 Fujitsu Ltd Multilayer interconnection board
JPS6423598A (en) * 1987-07-20 1989-01-26 Sony Corp Multilayer circuit board
US4956749A (en) * 1987-11-20 1990-09-11 Hewlett-Packard Company Interconnect structure for integrated circuits

Also Published As

Publication number Publication date
EP0436848A2 (en) 1991-07-17
DE69019713T2 (de) 1996-01-25
EP0436848A3 (en) 1991-10-09
DE69019713D1 (de) 1995-06-29
EP0436848B1 (en) 1995-05-24
JPH03215995A (ja) 1991-09-20

Similar Documents

Publication Publication Date Title
US6992376B2 (en) Electronic package having a folded package substrate
US5488542A (en) MCM manufactured by using thin film multilevel interconnection technique
US6297460B1 (en) Multichip module and method of forming same
US5132878A (en) Customizable circuitry
KR100295933B1 (ko) 비아형성방법및이에의한비아구조체
US5132613A (en) Low inductance side mount decoupling test structure
US7339452B2 (en) Embedded inductor and application thereof
US5471090A (en) Electronic structures having a joining geometry providing reduced capacitive loading
US7407883B2 (en) Electronic package with improved current carrying capability and method of forming the same
EP1766683A2 (en) Universal interconnect die
JPH0236285Y2 (ja)
US7638419B2 (en) Method of fabricating a via attached to a bond pad utilizing a tapered interconnect
US5157477A (en) Matched impedance vertical conductors in multilevel dielectric laminated wiring
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
JP7473437B2 (ja) 電子部品
JPH0716100B2 (ja) 多層配線モジュール
US3386009A (en) Interconnection structure for integrated circuits and the like
JP3408590B2 (ja) 多層プリント基板の配線構造
KR100218676B1 (ko) 스피럴 인덕터의 구조
US7277006B2 (en) Chip resistor
JPH09237855A (ja) セラミックス多層配線基板
JPH07123150B2 (ja) ハイブリッド半導体モジュール
JP2000323600A (ja) 多層配線基板
CN116528461A (zh) 一种印制电路板及其制备方法、电路板模组
JPH0662569U (ja) 高速信号用回路基板の構造