CN116528461A - 一种印制电路板及其制备方法、电路板模组 - Google Patents

Abstract

一种印制电路板及其制备方法、电路板模组，印制电路板包括：位于相邻层基板之间的走线层，走线层包括走线组，走线组包括间隔设置的第一特征结构走线和第二特征结构走线，第一特征结构走线包括第一环绕区和第一连接区，第二特征结构走线包括第二环绕区和第二连接区；走线组中的第一环绕区和第二环绕区位于第一过孔导电件的两侧并共同围绕第一过孔导电件，第一环绕区和第二环绕区均与所围绕的第一过孔导电件等距离间隔设置，走线组中的第一连接区和第二连接区相对设置，且相对设置的第一连接区和第二连接区等距离间隔。兼顾降低印制电路板的信号串扰同时简化版图布局设计、降低设计时间。

Description

一种印制电路板及其制备方法、电路板模组

技术领域

本发明涉及半导体技术领域，具体涉及一种印制电路板及其制备方法、电路板模组。

背景技术

印制电路板(Printed Circuit Board，PCB)，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气相互连接的载体。板卡是印制电路板的一种，制作时带有插芯，可以插入计算机的主电路板(主板)的插槽中，用来控制硬件的运行，比如显示器、采集卡等设备，板卡安装驱动程序后，即可实现相应的硬件功能。

在Incloud服务器设计中，尤其高速信号互联拓扑链路中，随着信号传输速率的增大，板卡中走线的密集度增加，板卡中基板的叠层数量越多，板卡的厚度越来越大。在高速信号互联拓扑链路中，板卡的布线空间有限。随着高速信号的发展，芯片(例如CPU芯片)的尺寸也在增大，同时板卡的芯片焊盘区的走线被压缩的越来越细，板卡中走线的长度越来越长，带来较大的阻抗和信号损耗，因此产生造成信号完整性问题中的串扰问题。而信号完整性问题中的信号串扰问题一直是需要致力于解决的难题。

相关的技术中，参考图1，在印制电路板的内层线路中除了设置传统的走线110之外还额外设置了补偿走线120，所述补偿走线120在走线110的宽度方向上与走线110的部分区域连接。所述补偿走线120的形状近似为梯形。虽然补偿走线120的设置降低了芯片焊盘区的阻抗，但是因为补偿走线120的尺寸设计比较严苛，具体的，在设计补偿走线120的过程中需要考虑每个补偿走线120的直边的倾斜度和长度、补偿走线120至过孔焊接件100的距离、不同的补偿走线120的尺寸一致性、以及相邻的补偿走线120之间的间距，同时补偿走线120的数量要求比较严苛，因此存在版图布局设计复杂和设计时间浪费的问题。

综上，如何兼顾降低印制电路板的信号串扰同时简化版图布局设计、降低设计时间是需要解决的问题。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中无法兼顾降低印制电路板的信号串扰同时简化版图布局设计、降低设计时间的缺陷，从而提供一种印制电路板及其制备方法、电路板模组。

本发明提供一种印制电路板，包括：层叠设置的若干层基板；第一过孔导电组，所述第一过孔导电组包括若干个间隔的第一过孔导电件，所述第一过孔导电件贯穿所述若干层基板；位于相邻层基板之间的走线层，所述走线层包括走线组，所述走线组包括间隔设置的第一特征结构走线和第二特征结构走线，第一特征结构走线包括若干个间隔的第一连接区和连接相邻第一连接区的第一环绕区，第二特征结构走线包括若干个间隔的第二连接区和连接相邻第二连接区的第二环绕区；所述走线组中的第一环绕区和第二环绕区位于所述第一过孔导电件的两侧并共同围绕第一过孔导电件，第一环绕区和第二环绕区均与所围绕的第一过孔导电件等距离间隔设置，所述走线组中的第一连接区和第二连接区相对设置，且相对设置的第一连接区和第二连接区等距离间隔。

可选的，所述第一环绕区至所述第一环绕区围绕的第一过孔导电件之间的间隔距离和所述第二环绕区至所述第二环绕区围绕的第一过孔导电件之间的间隔距离相等。

可选的，所述第一环绕区至所述第一环绕区围绕的第一过孔导电件之间的间隔距离为12mil～14mil；所述第二环绕区至所述第二环绕区围绕的第一过孔导电件之间的间隔距离为12mil～14mil。

可选的，所述走线组中相对设置的所述第一连接区和所述第二连接区之间的间隔距离为3mil～5mil。

可选的，对于所述走线组中相对设置的第一连接区和第二连接区，所述第一连接区朝向所述第二连接区一侧的底边为直线，所述第二连接区朝向所述第一连接区一侧的底边为直线，第一连接区朝向第二连接区的一侧的底边和第二连接区朝向第一连接区一侧的底边平行。

可选的，所述走线层中的走线组的数量为若干个，所述第一过孔导电组的数量为若干个；所述走线层中不同的走线组包围的第一过孔导电组不同；对于所述走线层中任意相邻的两个走线组和任意相邻的两个走线组包围的第一过孔导电组，相邻的第一过孔导电组之间具有一个走线组中的第一特征结构走线和另一个走线组中的第二特征结构走线；相邻的第一过孔导电组之间的第一特征结构走线和第二特征结构走线等距离间隔设置。

可选的，对于相邻的第一过孔导电组之间的第一特征结构走线和第二特征结构走线，第一特征结构走线朝向第二特征结构走线的一侧侧壁为波浪形，第二特征结构走线朝向第一特征结构走线的一侧侧壁为波浪形。

可选的，相邻的第一过孔导电组之间的第一特征结构走线和第二特征结构走线的间隔距离等于所述走线组中相对设置的第一连接区和第二连接区之间的间隔距离。

可选的，所述走线组还包括：第一端部走线，所述第一端部走线分别位于第一特征结构走线在长度方向上的两端并与第一特征结构走线连接；第二端部走线，所述第二端部走线分别位于第二特征结构走线在长度方向上的两端并与第二特征结构走线连接；所述印制电路板还包括：若干个第二过孔导电件，所述第二过孔导电件贯穿所述若干层基板；所述第一端部走线和所述第二端部走线分别连接不同的第二过孔导电件。

可选的，所述第一特征结构走线和所述第二特征结构走线均为铺铜结构。

本发明还提供一种印制电路板的制备方法，包括：提供若干层基板，所述基板的一侧表面附着导电膜；对部分数量的基板一侧表面的导电膜进行图形化以形成走线层，所述走线层包括走线组，形成走线组的步骤包括：形成间隔设置的第一特征结构走线和第二特征结构走线，第一特征结构走线包括若干个间隔的第一连接区和连接相邻第一连接区的第一环绕区，第二特征结构走线包括若干个间隔的第二连接区和连接相邻第二连接区的第二环绕区；对部分数量的基板一侧表面的导电膜进行图形化以形成走线层之后，将若干层基板层叠在一起，使得相邻层的基板之间均具有走线层；将若干层基板层叠在一起之后，形成第一过孔导电组，所述第一过孔导电组包括若干个间隔的第一过孔导电件，所述第一过孔导电件贯穿所述若干层基板；所述走线组中的第一环绕区和第二环绕区位于所述第一过孔导电件的两侧并共同围绕第一过孔导电件，第一环绕区和第二环绕区均与所围绕的第一过孔导电件等距离间隔设置，所述走线组中的第一连接区和第二连接区相对设置，且相对设置的第一连接区和第二连接区等距离间隔。

可选的，对导电膜进行图形化的工艺包括刻蚀工艺。

可选的，所述走线层包括若干个走线组；形成第一过孔导电组的步骤为：形成若干个第一过孔导电组；所述走线层中不同的走线组包围的第一过孔导电组不同；对于所述走线层中任意相邻的两个走线组和任意相邻的两个走线组包围的第一过孔导电组，相邻的第一过孔导电组之间具有一个走线组中的第一特征结构走线和另一个走线组中的第二特征结构走线；相邻的第一过孔导电组之间的第一特征结构走线和第二特征结构走线等距离间隔设置。

可选的，形成走线组的步骤还包括：在形成第一特征结构走线的同时形成第一端部走线，所述第一端部走线分别位于第一特征结构走线在长度方向上的两端并与第一特征结构走线连接；在形成第二特征结构走线的同时形成第二端部走线，所述第二端部走线分别位于第二特征结构走线在长度方向上的两端并与第二特征结构走线连接；所述印制电路板的制备方法还包括：形成若干个第二过孔导电件，所述第二过孔导电件贯穿所述若干层基板；所述第一端部走线和所述第二端部走线分别连接不同的第二过孔导电件。

可选的，所述第一特征结构走线和所述第二特征结构走线均为铺铜结构。

本发明还提供一种电路板模组，包括：本发明的印制电路板；与所述印制电路板电学连接的芯片。

本发明技术方案，具有如下优点：

本发明技术方案提供的印刷电路板，由于设置了第一特征结构走线和第二特征结构走线，在满足走线之间的最小加工间距和避开过第一过孔导电件的基础上，最大限度的增加了第一特征结构走线和第二特征结构走线的宽度，从而避免第一特征结构走线和第二特征结构走线过细而引起阻抗增加，确保了链路的信号完整性，避免串扰带来的信号失效。由于在设计的过程中主要考虑间隔距离的因素，间隔距离的因素包括相对设置的第一连接区和第二连接区的间隔距离、第一环绕区和所围绕的第一过孔导电件的间隔距离、第二环绕区和所围绕的第一过孔导电件的间隔距离因素，因此对于第一特征结构走线和第二特征结构走线的版图布局设计较为得到简化，降低设计时间，避免了设计时间的浪费。兼顾降低印制电路板的信号串扰同时简化版图布局设计、降低设计时间。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术的印制电路板的内层的线路的示意图；

图2为本发明一实施例提供的印制电路板的结构示意图；

图3为本发明一实施例提供的印制电路板中位于相邻基板之间的走线层的结构示意图；

图4为本发明一实施例提供的印制电路板的制备过程的流程图；

图5为基板和导电膜的结构示意图；

图6为图5的俯视图；

图7为刻蚀导电膜后形成的走线层的结构示意图；

图8为将若干基板层叠在一起的结构示意图；

图9为在图8的基础上形成第一过孔导电件和第二过孔导电件的结构示意图；

图10为在图9的基础上形成焊盘的示意图；

图11为电路板模组的结构示意图；

图12为对比例1、对比例2和本发明的印制电路板的阻抗仿真对比图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本发明一实施例提供一种印制电路板，参考图2和图3，包括：

层叠设置的若干层基板A(参考图2)；

第一过孔导电组300(参考图2和图3)，所述第一过孔导电组300包括若干个间隔的第一过孔导电件301(参考图2和图3)，所述第一过孔导电件301贯穿所述若干层基板A；

位于相邻层基板A之间的走线层B(参考图2)，所述走线层B包括走线组，所述走线组包括间隔设置的第一特征结构走线400(参考图3)和第二特征结构走线500(参考图3)，第一特征结构走线400包括若干个间隔的第一连接区401(参考图3)和连接相邻第一连接区401的第一环绕区402(参考图3)，第二特征结构走线500包括若干个间隔的第二连接区501(参考图3)和连接相邻第二连接区501的第二环绕区502(参考图3)；

所述走线组中的第一环绕区402和第二环绕区502位于所述第一过孔导电件301的两侧并共同围绕第一过孔导电件301，第一环绕区402和第二环绕区502均与所围绕的第一过孔导电件301等距离间隔设置，所述走线组中的第一连接区401和第二连接区501相对设置，且相对设置的第一连接区401和第二连接区501等距离间隔。

本实施例中，由于设置了第一特征结构走线400和第二特征结构走线500，在满足走线之间的最小加工间距和避开过第一过孔导电件301的基础上，最大限度的增加了第一特征结构走线400和第二特征结构走线500的宽度，从而避免第一特征结构走线400和第二特征结构走线500过细而引起阻抗增加，确保了链路的信号完整性，避免串扰带来的信号失效。由于在设计的过程中主要考虑间隔距离的因素，间隔距离的因素包括相对设置的第一连接区401和第二连接区501的间隔距离、第一环绕区402和所围绕的第一过孔导电件301的间隔距离、第二环绕区502和所围绕的第一过孔导电件301的间隔距离因素，因此对于第一特征结构走线400和第二特征结构走线500的版图布局设计较为得到简化，降低设计时间，避免了设计时间的浪费。兼顾降低印制电路板的信号串扰同时简化版图布局设计、降低设计时间。

所述基板A的材料为绝缘材料。

所述层叠设置的若干层基板A中具有若干第一贯穿孔。所述第一过孔导电组300位于所述第一贯穿孔的侧壁表面。

在一些实施例中，第一贯穿孔的直径为5.5mil～6.5mil，例如6mil。

在一些实施例中，所述第一环绕区402至所述第一环绕区402围绕的第一过孔导电件301之间的间隔距离和所述第二环绕区502至所述第二环绕区502围绕的第一过孔导电件301之间的间隔距离相等。

在一些实施例中，所述第一环绕区402至所述第一环绕区402围绕的第一过孔导电件301之间的间隔距离为12mil～14mil；所述第二环绕区502至所述第二环绕区502围绕的第一过孔导电件301之间的间隔距离为12mil～14mil，例如13mil。

所述走线组中相对设置的所述第一连接区401和所述第二连接区501之间的间隔距离为3mil～5mil，例如4mil。

参考图3，对于所述走线组中相对设置的第一连接区401和所述第二连接区501，所述第一连接区401朝向所述第二连接区501一侧的底边为直线，所述第二连接区501朝向所述第一连接区401一侧的底边为直线，第一连接区401朝向第二连接区501的一侧的底边和第二连接区501朝向第一连接区401一侧的底边平行。这样设置的好处在于：这样对于走线组中相对设置的第一连接区401和所述第二连接区501的版图设计更加简化，无需对走线组中第一连接区401朝向第二连接区501的侧壁表面的形状做过多复杂的设计，无需对走线组中第二连接区501朝向第一连接区401的侧壁表面的形状做过多复杂的设计。

参考图3，所述走线层中的走线组的数量为若干个，所述第一过孔导电组300的数量为若干个；所述走线层中不同的走线组包围的第一过孔导电组300不同；对于所述走线层中任意相邻的两个走线组和任意相邻的两个走线组包围的第一过孔导电组300，相邻的第一过孔导电组300之间具有一个走线组中的第一特征结构走线400和另一个走线组中的第二特征结构走线500；相邻的第一过孔导电组300之间的第一特征结构走线400和第二特征结构走线500等距离间隔设置。

参考图3，对于相邻的第一过孔导电组300之间的第一特征结构走线400和第二特征结构走线500，第一特征结构走线400朝向第二特征结构走线500的一侧侧壁为波浪形，第二特征结构走线500朝向第一特征结构走线400的一侧侧壁为波浪形。这样能尽量增加第一连接区401的宽度和第二连接区501的宽度，尽量的增加第二连接区501的宽度和第一连接区401的宽度，充分的利用相邻的第一过孔导电组300之间的空间。

在一些实施例中，对于相邻的第一过孔导电组300之间的第一特征结构走线400和第二特征结构走线500，第一特征结构走线400朝向第二特征结构走线500的一侧侧壁的底边为孤线，第二特征结构走线500朝向第一特征结构走线400的一侧侧壁的底边为孤线。

在一个实施例中，优选的，对于相邻的第一过孔导电组300，一个第一过孔导电组300中的第一过孔导电组300和另一个第一过孔导电组300中的第一过孔导电组300错位设置。在此基础上，对于相邻的第一过孔导电组300之间的第一特征结构走线400和第二特征结构走线500，第一特征结构走线400中的第一连接区401与第二特征结构走线500中的第二环绕区502相对设置，第一特征结构走线400中的第一环绕区402与第二特征结构走线500中的第二连接区501相对设置。这样进一步的提高了走线层的密集度和第一过孔导电组300的密集度。需要说明的是，图3中部分相邻的第一过孔导电组300和部分相邻的第一过孔导电组300之间的第一特征结构走线400和第二特征结构走线500进行了这样的设置。在其他实施例中，所有相邻的第一过孔导电组300和所有相邻的第一过孔导电组300之间的第一特征结构走线400和第二特征结构走线500进行了这样的设置。

在一些实施例中，相邻的第一过孔导电组300之间的第一特征结构走线400和第二特征结构走线500的间隔距离等于所述走线组中相对设置的第一连接区和第二连接区之间的间隔距离。好处在于：进一步简化版图设计的复杂度。

在一些实施例中，相邻的第一过孔导电组300之间的第一特征结构走线400和第二特征结构走线500的间隔距离为3mil～5mil，例如为4mil。

所述走线组还包括：第一端部走线403，所述第一端部走线403分别位于第一特征结构走线400在长度方向上的两端并与第一特征结构走线400连接；第二端部走线503，所述第二端部走线503分别位于第二特征结构走线500在长度方向上的两端并与第二特征结构走线500连接。

所述印制电路板还包括：若干个第二过孔导电件200(参考图2和图3)，所述第二过孔导电件200贯穿所述若干层基板A。所述第一端部走线403和所述第二端部走线503分别连接不同的第二过孔导电件200。

所述第二过孔导电件200和所述第一过孔导电件301间隔设置。

所述层叠设置的若干层基板A中具有若干第二贯穿孔。所述第二过孔导电件200位于所述第二贯穿孔的侧壁表面。

在一些实施例中，第二贯穿孔的直径为5.5mil～6.5mil，例如6mil。

在一些实施例中，所述第一特征结构走线400和所述第二特征结构走线500均为铺铜结构。

在其他实施例中，对于第一特征结构走线400和所述第二特征结构走线500的材料不做限定。

所述印制电路板还包括：若干焊盘600(参考图2)，焊盘600位于所述若干层基板在厚度方向上的一侧或两侧。

部分焊盘600与第一过孔导电件301连接，部分焊盘600与第二过孔导电件200连接。

在一些实施例中，焊盘600的宽度为18mil～26mil。

本发明另一实施例中提供一种印制电路板的制备方法，包括：

步骤S1：提供若干层基板，所述基板的一侧表面附着导电膜；

步骤S2：对部分数量的基板一侧表面的导电膜进行图形化以形成走线层，所述走线层包括走线组，形成走线组的步骤包括：形成间隔设置的第一特征结构走线和第二特征结构走线，第一特征结构走线包括若干个间隔的第一连接区和连接相邻第一连接区的第一环绕区，第二特征结构走线包括若干个间隔的第二连接区和连接相邻第二连接区的第二环绕区；

步骤S3：对部分数量的基板一侧表面的导电膜进行图形化以形成走线层之后，将若干层基板层叠在一起，使得相邻层的基板之间均具有走线层；

步骤S4：将若干层基板层叠在一起之后，形成第一过孔导电组，所述第一过孔导电组包括若干个间隔的第一过孔导电件，所述第一过孔导电件贯穿所述若干层基板；所述走线组中的第一环绕区和第二环绕区位于所述第一过孔导电件的两侧并共同围绕第一过孔导电件，第一环绕区和第二环绕区均与所围绕的第一过孔导电件等距离间隔设置，所述走线组中的第一连接区和第二连接区相对设置，且相对设置的第一连接区和第二连接区等距离间隔。

参考图5和图6，图6为图5的俯视图，提供若干层基板A，所述基板A的一侧表面附着导电膜B1。

图5中仅示意出一个基板A。所述导电膜B1的材料包括铜。

参考图7，图7为在图6的基础上的示意图，对部分数量的基板A的一侧表面的导电膜B1进行图形化以形成走线层，所述走线层包括走线组，形成走线组的步骤包括：形成间隔设置的第一特征结构走线400和第二特征结构走线500，第一特征结构走线400包括若干个间隔的第一连接区401和连接相邻第一连接区401的第一环绕区402，第二特征结构走线500包括若干个间隔的第二连接区501和连接相邻第二连接区501的第二环绕区502。

对导电膜B1进行图形化的工艺包括刻蚀工艺。

在一些实施例中，所述走线层包括若干个走线组。

形成走线组的步骤还包括：在形成第一特征结构走线400的同时形成第一端部走线403，所述第一端部走线403分别位于第一特征结构走线400在长度方向上的两端并与第一特征结构走线400连接；在形成第二特征结构走线500的同时形成第二端部走线503，所述第二端部走线503分别位于第二特征结构走线500在长度方向上的两端并与第二特征结构走线500连接。具体的，第一端部走线403与第一特征结构走线400中两端的第一连接区401连接。第二端部走线503与第一特征结构走线400中两端的第二连接区501连接。

参考图8，对部分数量的基板A一侧表面的导电膜B1进行图形化以形成走线层B之后，将若干层基板A层叠在一起，使得相邻层的基板A之间均具有走线层B。

需要说明的是，图8中省略了将最顶层的基板A一侧表面的导电膜示出，最顶层的基板A一侧表面的导电膜能用于形成焊盘。

参考图9，将若干层基板A层叠在一起之后，形成第一过孔导电组300，所述第一过孔导电组300包括若干个间隔的第一过孔导电件301，所述第一过孔导电件301贯穿所述若干层基板A。

所述走线组中的第一环绕区402和第二环绕区502位于所述第一过孔导电件301的两侧并共同围绕第一过孔导电件301，第一环绕区402和第二环绕区502均与所围绕的第一过孔导电件301等距离间隔设置，所述走线组中的第一连接区401和第二连接区501相对设置，且相对设置的第一连接区401和第二连接区501等距离间隔。

形成第一过孔导电组300的步骤为：形成若干个第一过孔导电组300；所述走线层中不同的走线组包围的第一过孔导电组300不同；对于所述走线层中任意相邻的两个走线组和任意相邻的两个走线组包围的第一过孔导电组300，相邻的第一过孔导电组300之间具有一个走线组中的第一特征结构走线400和另一个走线组中的第二特征结构走线500；相邻的第一过孔导电组300之间的第一特征结构走线400和第二特征结构走线500等距离间隔设置。

所述印制电路板的制备方法还包括：形成若干个第二过孔导电件200(参考图9)，所述第二过孔导电件200贯穿所述若干层基板A；所述第一端部走线403和所述第二端部走线503分别连接不同的第二过孔导电件200。

在一些实施例中，所述第一环绕区402至所述第一环绕区402围绕的第一过孔导电件301之间的间隔距离和所述第二环绕区502至所述第二环绕区502围绕的第一过孔导电件301之间的间隔距离相等。

在一些实施例中，所述第一环绕区至所述第一环绕区围绕的第一过孔导电件之间的间隔距离为12mil～14mil；所述第二环绕区至所述第二环绕区围绕的第一过孔导电件之间的间隔距离为12mil～14mil，例如13mil。

所述第一特征结构走线400和所述第二特征结构走线500均为铺铜结构。

参考图10，所述印制电路板的制备方法包括：形成若干焊盘600(参考图9)，焊盘600位于所述若干层基板在厚度方向上的一侧或两侧。

部分焊盘600与第一过孔导电件301连接，部分焊盘600与第二过孔导电件200连接。

本发明另一实施例提供一种电路板模组(参考图11)，包括：上述实施例的印制电路板；与所述印制电路板电学连接的芯片700。

所述芯片700的有源面一侧具有芯片焊盘701，所述芯片焊盘701与焊盘600连接。

图12为对比例1、对比例2和本发明的印制电路板的阻抗仿真对比图。对比例1中印制电路板的相邻基板之间是常规的走线，未设置补偿走线；对比例1中印制电路板为图1中的印制电路板。

图12中的纵轴为阻抗，横轴为时间。L1为对比例1的印制电路板中内层线路的阻抗随着时间的变化曲线；L2为对比例2的印制电路板中内层线路的阻抗随着时间的变化曲线；L3为本发明的印制电路板走线层的阻抗随着时间的变化曲线。

经过仿真得出，本发明的印制电路板明显优于未添加补偿走线和添加补偿走线的印制电路板，如图12所示，对比例1的印制电路板的内层线路的阻抗是54.4ohm，对比例2的印制电路板的内层线路的阻抗是47ohm，而本发明的印制电路板走线层的阻抗是40.8ohm，本发明的印制电路板走线层的阻抗更接近目标阻抗40ohm。

本发明的印制电路板的版图设计简化，满足阻抗设计一致性的同时免除印制电路板设计者检查各补偿走线的尺寸和数量，担心是否遗漏等问题，节省了设计时间，节约了设计成本。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (16)

1.一种印制电路板，其特征在于，包括：

层叠设置的若干层基板；

第一过孔导电组，所述第一过孔导电组包括若干个间隔的第一过孔导电件，所述第一过孔导电件贯穿所述若干层基板；

位于相邻层基板之间的走线层，所述走线层包括走线组，所述走线组包括间隔设置的第一特征结构走线和第二特征结构走线，第一特征结构走线包括若干个间隔的第一连接区和连接相邻第一连接区的第一环绕区，第二特征结构走线包括若干个间隔的第二连接区和连接相邻第二连接区的第二环绕区；所述走线组中的第一环绕区和第二环绕区位于所述第一过孔导电件的两侧并共同围绕第一过孔导电件，第一环绕区和第二环绕区均与所围绕的第一过孔导电件等距离间隔设置，所述走线组中的第一连接区和第二连接区相对设置，且相对设置的第一连接区和第二连接区等距离间隔。

2.根据权利要求1所述的印制电路板，其特征在于，所述第一环绕区至所述第一环绕区围绕的第一过孔导电件之间的间隔距离和所述第二环绕区至所述第二环绕区围绕的第一过孔导电件之间的间隔距离相等。

3.根据权利要求1或2所述的印制电路板，其特征在于，所述第一环绕区至所述第一环绕区围绕的第一过孔导电件之间的间隔距离为12mil～14mil；所述第二环绕区至所述第二环绕区围绕的第一过孔导电件之间的间隔距离为12mil～14mil。

4.根据权利要求1或2所述的印制电路板，其特征在于，所述走线组中相对设置的所述第一连接区和所述第二连接区之间的间隔距离为3mil～5mil。

5.根据权利要求1所述的印制电路板，其特征在于，对于所述走线组中相对设置的第一连接区和第二连接区，所述第一连接区朝向所述第二连接区一侧的底边为直线，所述第二连接区朝向所述第一连接区一侧的底边为直线，第一连接区朝向第二连接区的一侧的底边和第二连接区朝向第一连接区一侧的底边平行。

6.根据权利要求1所述的印制电路板，其特征在于，所述走线层中的走线组的数量为若干个，所述第一过孔导电组的数量为若干个；所述走线层中不同的走线组包围的第一过孔导电组不同；对于所述走线层中任意相邻的两个走线组和任意相邻的两个走线组包围的第一过孔导电组，相邻的第一过孔导电组之间具有一个走线组中的第一特征结构走线和另一个走线组中的第二特征结构走线；相邻的第一过孔导电组之间的第一特征结构走线和第二特征结构走线等距离间隔设置。

7.根据权利要求6所述的印制电路板，其特征在于，对于相邻的第一过孔导电组之间的第一特征结构走线和第二特征结构走线，第一特征结构走线朝向第二特征结构走线的一侧侧壁为波浪形，第二特征结构走线朝向第一特征结构走线的一侧侧壁为波浪形。

8.根据权利要求6所述的印制电路板，其特征在于，相邻的第一过孔导电组之间的第一特征结构走线和第二特征结构走线的间隔距离等于所述走线组中相对设置的第一连接区和第二连接区之间的间隔距离。

9.根据权利要求1所述的印制电路板，其特征在于，所述走线组还包括：第一端部走线，所述第一端部走线分别位于第一特征结构走线在长度方向上的两端并与第一特征结构走线连接；第二端部走线，所述第二端部走线分别位于第二特征结构走线在长度方向上的两端并与第二特征结构走线连接；

所述印制电路板还包括：若干个第二过孔导电件，所述第二过孔导电件贯穿所述若干层基板；

所述第一端部走线和所述第二端部走线分别连接不同的第二过孔导电件。

10.根据权利要求1所述的印制电路板，其特征在于，所述第一特征结构走线和所述第二特征结构走线均为铺铜结构。

11.一种印制电路板的制备方法，其特征在于，包括：

提供若干层基板，所述基板的一侧表面附着导电膜；

对部分数量的基板一侧表面的导电膜进行图形化以形成走线层，所述走线层包括走线组，形成走线组的步骤包括：形成间隔设置的第一特征结构走线和第二特征结构走线，第一特征结构走线包括若干个间隔的第一连接区和连接相邻第一连接区的第一环绕区，第二特征结构走线包括若干个间隔的第二连接区和连接相邻第二连接区的第二环绕区；

对部分数量的基板一侧表面的导电膜进行图形化以形成走线层之后，将若干层基板层叠在一起，使得相邻层的基板之间均具有走线层；

将若干层基板层叠在一起之后，形成第一过孔导电组，所述第一过孔导电组包括若干个间隔的第一过孔导电件，所述第一过孔导电件贯穿所述若干层基板；

所述走线组中的第一环绕区和第二环绕区位于所述第一过孔导电件的两侧并共同围绕第一过孔导电件，第一环绕区和第二环绕区均与所围绕的第一过孔导电件等距离间隔设置，所述走线组中的第一连接区和第二连接区相对设置，且相对设置的第一连接区和第二连接区等距离间隔。

12.根据权利要求11所述的印制电路板的制备方法，其特征在于，对导电膜进行图形化的工艺包括刻蚀工艺。

13.根据权利要求11所述的印制电路板的制备方法，其特征在于，所述走线层包括若干个走线组；形成第一过孔导电组的步骤为：形成若干个第一过孔导电组；

所述走线层中不同的走线组包围的第一过孔导电组不同；对于所述走线层中任意相邻的两个走线组和任意相邻的两个走线组包围的第一过孔导电组，相邻的第一过孔导电组之间具有一个走线组中的第一特征结构走线和另一个走线组中的第二特征结构走线；相邻的第一过孔导电组之间的第一特征结构走线和第二特征结构走线等距离间隔设置。

14.根据权利要求11所述的印制电路板的制备方法，其特征在于，形成走线组的步骤还包括：在形成第一特征结构走线的同时形成第一端部走线，所述第一端部走线分别位于第一特征结构走线在长度方向上的两端并与第一特征结构走线连接；在形成第二特征结构走线的同时形成第二端部走线，所述第二端部走线分别位于第二特征结构走线在长度方向上的两端并与第二特征结构走线连接；

所述印制电路板的制备方法还包括：形成若干个第二过孔导电件，所述第二过孔导电件贯穿所述若干层基板；

所述第一端部走线和所述第二端部走线分别连接不同的第二过孔导电件。

15.根据权利要求11所述的印制电路板的制备方法，其特征在于，所述第一特征结构走线和所述第二特征结构走线均为铺铜结构。

16.一种电路板模组，其特征在于，包括：

如权利要求1至10任意一项所述的印制电路板；

与所述印制电路板电学连接的芯片。