KR20210111837A - 집적 인덕터 구조 및 집적 회로 - Google Patents

집적 인덕터 구조 및 집적 회로 Download PDF

Info

Publication number
KR20210111837A
KR20210111837A KR1020217025147A KR20217025147A KR20210111837A KR 20210111837 A KR20210111837 A KR 20210111837A KR 1020217025147 A KR1020217025147 A KR 1020217025147A KR 20217025147 A KR20217025147 A KR 20217025147A KR 20210111837 A KR20210111837 A KR 20210111837A
Authority
KR
South Korea
Prior art keywords
planar
inductor
inductors
integrated
connecting member
Prior art date
Application number
KR1020217025147A
Other languages
English (en)
Inventor
생 웨이
웨이 쳉
샤오동 왕
쳉지에 쭈오
준 헤
Original Assignee
안후이 아누키 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201920153379.8U external-priority patent/CN209199923U/zh
Priority claimed from CN201910085845.8A external-priority patent/CN109638000A/zh
Application filed by 안후이 아누키 테크놀러지 컴퍼니 리미티드 filed Critical 안후이 아누키 테크놀러지 컴퍼니 리미티드
Publication of KR20210111837A publication Critical patent/KR20210111837A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/006—Details of transformers or inductances, in general with special arrangement or spacing of turns of the winding(s), e.g. to produce desired self-resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

집적 인덕터 구조 및 집적 회로이다. 여기서, 집적 인덕터 구조는 적어도 두 개의 평면 인덕터 및 적어도 하나의 연결 부재를 포함하는 집적 인덕터 구조를 포함하고, 상기 적어도 두 개의 평면 인덕터는 순차적으로 적층되어 설치되고, 상이한 상기 평면 인덕터는 상이한 기능 모듈의 금속층에 형성되며; 상기 적어도 하나의 연결 부재는 인접한 두 개의 상기 기능 모듈 사이에 설치되고, 임의의 인접한 두 개의 상기 평면 인덕터는 상기 연결 부재를 통해 전기적으로 연결된다.

Description

집적 인덕터 구조 및 집적 회로
본 출원은 2019년 1월 29일에 중국특허청에 제출된 출원번호가 201910085845.8, 201920153379.8인 중국특허출원의 우선권을 주장하는 바, 상기 출원의 전부 내용은 참조로서 본 출원에 포함된다.
본 출원의 실시예는 집적 회로 기술분야에 관한 것으로, 예를 들어 집적 인덕터 구조 및 집적 회로에 관한 것이다.
전자 제품의 발전이 증가함에 따라, 다양한 부품의 연구 개발이 고집적화, 다기능 방향으로 발전하고 있고, 따라서, 집적 회로에 대한 요구도 증가하고 있다.
집적 회로의 설계에서 인덕터의 설계는 항상 난제로 되어있다. 현재, 집적 회로에서의 인덕터에는 항상 두 가지 문제가 존재하며, 하나는 인덕터의 품질 계수(즉 Q 값)가 낮아, 회로 성능에 영향을 미치는 것이고; 다른 하나는 인덕터 면적이 커서, 회로 집적도, 크기 및 제조 단가에 영향을 미치는 것이다. 하지만, 인덕터의 면적을 변화시키지 않고 유지하는 전제에서 인덕터의 Q 값을 향상하는 것은, 공업계에서의 항상 큰 난제이다.
이에 감안하여, 본 출원은 회로의 집적도를 확보하면서 인덕터의 Q 값을 향상시키는 집적 인덕터 구조 및 집적 회로를 제공한다.
본 출원은 아래와 같은 기술방안을 채택한다:
한 방면으로, 본 출원의 실시예는 적어도 두 개의 평면 인덕터 및 적어도 하나의 연결 부재를 포함하는 집적 인덕터 구조를 제공하고,
상기 적어도 두 개의 평면 인덕터는 순차적으로 적층되어 설치되고, 상이한 상기 평면 인덕터는 상이한 기능 모듈의 금속층에 형성되며;
상기 적어도 하나의 연결 부재는 인접한 두 개의 상기 기능 모듈 사이에 설치되고, 임의의 인접한 두 개의 상기 평면 인덕터는 상기 연결 부재를 통해 전기적으로 연결된다.
일 실시예에서, 상기 적어도 두 개의 평면 인덕터에서 평면 인덕터 사이의 연결 방식은 직렬 연결과 병렬 연결 중 적어도 하나이다.
일 실시예에서, 상기 평면 인덕터가 위치하는 평면에 수직되는 방향에서, 임의의 인접한 두 개의 상기 평면 인덕터는 오버랩(over lap) 부분이 존재한다.
일 실시예에서, 임의의 인접한 두 개의 상기 평면 인덕터의 오버랩 부분은 동일한 전류 방향을 가진다.
일 실시예에서, 상기 평면 인덕터는 평면 나선 구조이다.
일 실시예에서, 상기 연결 부재는 솔더볼과 금속 필러(pillar) 중 적어도 하나를 포함한다.
일 실시예에서, 상기 적어도 두 개의 평면 인덕터는 제1 평면 인덕터와 제2 평면 인덕터를 포함하고, 상기 기능 모듈은 칩과 패키징 기판을 포함하며;
상기 제1 평면 인덕터는 상기 칩의 금속층에 형성되고, 상기 제2 평면 인덕터는 상기 패키징 기판의 금속층에 형성된다.
일 실시예에서, 상기 칩은 플립칩이다.
일 실시예에서, 상기 연결 부재는 상기 플립칩을 접착하기 위한 솔더볼 및 구리 필러 중 적어도 하나이다.
다른 한 방면으로, 본 출원의 실시예는 본 출원의 어느 한 실시예에 따른 집적 인덕터 구조를 포함하는 집적 회로를 제공한다.
본 출원의 실시예에 따른 집적 인덕터 구조는 적어도 두 개의 평면 인덕터 및 적어도 하나의 연결 부재를 포함하는 집적 인덕터 구조를 포함하고, 적어도 두 개의 평면 인덕터는 순차적으로 적층되어 설치되고, 상이한 평면 인덕터는 상이한 기능 모듈의 금속층에 형성되며; 적어도 하나의 연결 부재는 인접한 두 개의 기능 모듈 사이에 설치되고, 임의의 인접한 두 개의 평면 인덕터는 연결 부재를 통해 전기적으로 연결된다. 본 출원의 기술 방안은 순차적으로 적층된 적어도 두 개의 평면 인덕터를 설치하되, 상이한 평면 인덕터를 상이한 기능 모듈의 금속층에 형성하는 것을 통해, 인접한 두 개의 평면 인덕터 사이의 거리를 평면 인덕터의 두께보다 크게 할 수 있고, 인덕터의 면적을 변화시키지 않고 유지하는 전제에서 인덕터의 Q 값을 효과적으로 향상시킬 수 있으며, 즉 회로 집적도를 확보하면서 인덕터의 Q 값을 향상시키거나, 또는 인덕터의 Q 값을 유지하는 전제에서 인덕터의 면적을 줄이고, 나아가 집적 회로의 면적을 감소시키며; 반면에 복수 개의 평면 인덕터 사이의 간섭을 감소할 수 있으며, 상이한 평면 인덕터 사이의 상호 인덕턴스를 대폭 저감시키지 않으면서 상이한 평면 인덕터 사이의 기생 용량을 대폭 낮출 수 있다. 또한, 적어도 두 개의 평면 인덕터가 순차적으로 적층되어 설치되어, 집적 인덕터 구조 중의 인턱터의 인덕턴스 값을 증가시킬 수 있다.
도 1 은 본 출원의 일 실시예에 의해 제공되는 집적 인덕터 구조의 단면 구조 개략도이다.
도 2는 본 출원의 일 실시예에 의해 제공되는 집적 인덕터 구조의 입체 구조 개략도이다.
도 3은 본 출원의 일 실시예에 의해 제공된는 집적 인덕터 구조 중의 인덕터의 평면 구조 개략도이다.
도 4는 본 출원의 일 실시예에 의해 제공되는 다른 집적 인덕터 구조의 단면 구조 개략도이다.
도 5는 관련기술의 집적 인덕터 구조 중의 인덕터의 평면 구조 개략도이다.
아래 도면을 결합하고 구체적인 실시형태를 통해 본 출원의 기술방안을 더 설명한다. 이해할 수 있는 것은, 여기서 설명되는 구체적인 실시예는 본 출원을 해석하기 위한 것일 뿐, 본 출원을 한정하지 않는다. 더 설명해야 할 것은, 설명의 편의를 위해, 도면에서는 본 출원과 관련된 부분만 나타내고 전체 구조를 나타내지 않는다.
도 1은 본 출원의 일 실시예에 의해 제공되는 집적 인덕터 구조의 단면 구조 개략도이다. 본 출원의 실시예에 의해 제공되는 집적 인덕터 구조는, 인덕터 Q 값에 대한 요구가 높은 집적회로에 적용된다. 도 1에 도시된 바와 같이, 본 실시예에서 제공한 집적 인덕터 구조는 적어도 두 개의 평면 인덕터(21) 및 적어도 하나의 연결 부재(30)를 포함하고,
적어도 두 개의 평면 인덕터(21)는 순차적으로 적층되어 설치되고, 상이한 평면 인덕터(21)는 상이한 기능 모듈(10)의 금속층(20)에 형성되며;
적어도 하나의 연결 부재(30)는 인접한 두 개의 기능 모듈(10) 사이에 설치되고, 임의의 인접한 두 개의 평면 인덕터(21)는 연결 부재(30)를 통해 전기적으로 연결된다.
본 실시예에서, 기능 모듈(10)은 칩 또는 기판(예를 들어 패기징 기판)일 수 있으며, 예시적으로, 상이한 기능 모듈(10)은 상이한 칩, 상이한 기판 또는 칩과 기판의 결합일 수 있고; 상이한 평면 인덕터(21)는 상이한 기능 모듈(10)의 기존 금속층(20)(회로패턴을 형성한 금속층)에 형성되고, 이때 공정 및 집적 인덕터 구조의 두께를 감소하기 위해, 기능 모듈(10)의 기존 금속층(20)을 이용하여 동시에 평면 인덕터(21)를 패턴화할 수 있다.
집적회로에서, 인덕터의 설치에 대한 요구가 높고, 고집적화를 구현하기 위해, 일부 어플리케이션에서는 집적회로 중의 인덕터가 높은 인덕턴스 값과 Q 값을 가지고, 집적회로의 면적을 감소하도록 요구된다.
일반적으로, Q 값이 더 높은 인덕터를 얻기 위해, 인덕터 코일의 두께를 크게 할 필요가 있다. 그러나, 인덕터 코일의 두께를 크게하면 단위 면적 내의 인덕턴스 값이 저하되며, 인덕터의 면적을 증가하는 것을 통해 인덕터의 인덕턴스 값을 높이면 인덕터의 Q 값이 저하되어, 회로 성능에 영향을 미친다. 설계자는 이와 같은 경우 단위 면적 내의 인덕턴스 값과 Q 값에서 선택을 해야 한다. 따라서, 동일한 면적 내에서 인덕턴스 값 및/또는 Q 값의 향상은 하나의 어려운 과제이다.
상기 기술적 문제에 가반하여, 발명자는 적어도 두 층 적층된 평면 인덕터를 설치하고, 연결 부재를 통해 복수 개의 평면 인덕터를 전기적으로 연결하여, 전체적으로 인덕터 적층 구조를 형성하는 것은, 인덕터의 면적을 변화시키지 않고 유지하는 전제에서 인덕터의 인덕턴스 값을 크게 할 수 있으며; 동시에, 인접한 두 개의 평면 인덕터 사이의 거리를 평면 인덕터의 두께보다 크데 설치할 경우, 인덕터의 Q 값을 향상시킬 수 있음을 발견하였다. 그러나, 발명자는 더 연구한 결과, 동일한 기판에 상기 인덕터 적층 구조를 형성할 경우, 연결 부재를 제조하기 위한 연결층을 별도로 형성하여야 하고, 집적 회로의 두께를 증가시키고, 동시에 공정의 난이도가 증가하며, 또한 연결층의 두께가 작으므로 인덕터 Q 값의 형상이 명백하지 못하다.
이에 기반하여, 본 출원의 실시예는 상이한 평면 인덕터를 상이한 기능 모듈에 설치하고, 또한 기능 모듈 사이의 연결 부재를 통해 복수 개의 평면 인덕터의 전기적 연결을 구현하여, 집적 인덕터 구조를 형성한다. 기능 모듈 자체의 두께가 크므로, 인접한 두 개의 평면 인덕터 사이의 거리를 크게 설치할 수 있으며, 이로써 인덕터의 Q 값을 효과적으로 향상시킨다. 또한, 연결 부재는 기능 모듈 사이의 연결층을 이용하여 형성할 수 있고, 연결 부재의 별도의 제조를 방지하고, 공정의 난이도를 낮추고, 집적 회로의 두께를 감소한다.
설명해야 할 것은, 도 1은 단지 집적 인덕터 구조가 두 개의 평면 인덕터를 포함하는 것을 예시적으로 나타낸다. 도 1에 도시된 바와 같이, 집적 인덕터 구조는 제1 평면 인덕터(211), 제2 평면 인덕터(212) 및 연결 부재(30)를 포함하고, 제1 평면 인덕터(211)와 제2 평면 인덕터는 적층되게 설치되고, 제1 평면 인덕터(211)는 제1 기능 모듈(101)의 제1 금속층(201)에 설치되며, 제2 평면 인덕터(212)는 제2 기능 모듈(102)의 제2 금속층(202)에 설치되고, 제1 평면 인덕터(211)와 제2 평면 인덕터(212)는 연결 부재(30)를 통해 전기적으로 연결된다.
한편, 복수 개의 인덕터를 형성하기 위해, 각 기능 모듈에 복수 개의 평면 인덕터가 대응되게 형성될 수도 있다. 본 출원은 인덕터의 개수, 평면분포, 차지한 면적 및 평면 인덕터가 위치한 기능 모듈 등에 대해 한정하지 않고, 구체적인 것은 실제 상황에 따라 결정된다.
본 출원의 실시예에서 제공한 집적 인덕터 구조는, 순차적으로 적층된 적어도 두 개의 평면 인덕터를 설치하되, 상이한 평면 인덕터를 상이한 기능 모듈의 금속층에 형성하는 것을 통해, 인접한 두 개의 평면 인덕터 사이의 거리를 평면 인덕터의 두께보다 크게 할 수 있고, 인덕터의 면적을 변화시키지 않고 유지하는 전제에서 인덕터의 Q 값을 효과적으로 향상시킬 수 있으며, 즉 회로 직접도를 확보하면서 인덕터의 Q 값을 향상시키거나, 또는 인덕터의 Q 값을 유지하는 전제에서 인덕터의 면적을 줄이고, 나아가 집적 회로의 면적을 감소시키며; 반면에 복수 개의 평면 인덕터 사이의 간섭을 감소할 수 있으며, 상이한 평면 인덕터 사이의 상호 인덕턴스를 대폭 저감시키지 않으면서 상이한 평면 인덕터 사이의 기생 용량을 대폭 낮출 수 있다. 또한, 적어도 두 개의 평면 인덕터가 순차적으로 적층되어 설치되어, 집적 인덕터 구조 중의 인턱터의 인덕턴스 값을 증가시킬 수 있다.
상기 집적 인덕터 구조의 도전 성능을 확보하기 위해, 연결 부재(30)는 고 도전율의 금속으로 형성될 수 있다. 선택적으로, 연결 부재(30)는 솔더볼 및/또는 금속 필러를 포함한다.
도 2는 본 출원의 일 실시예에 의해 제공되는 집적 인덕터 구조의 입체 구조 개략도이고; 도 3은 본 출원의 일 실시예에 의해 제공된는 집적 인덕터 구조 중의 인덕터의 평면 구조 개략도이다. 도 2와 도 3에 도시된 바와 같이, 평면 인덕터(21)는 평면 나선 구조일 수 있다.
설명해야 할 것은, 평면 나선 인덕터는 통합하기 쉽고, 단가가 낮으므로 평면 인덕터를 평면 나선 구조로 설치할 수 있다. 하지만 평면 인덕터가 평면 나선 구조인 것은 본 출원의 실시예에 의해 제공되는 구체적 예일 뿐, 본 발명에 대한 한정은 아니며, 평면 인덕터는 기타 형상의 구조일 수 있다.
일 실시예에서, 상기 적어도 두 개의 평면 인덕터는 직렬 및/또는 병렬될 수 있다.
다층 금속층(20) 중의 평면 인덕터(21)는 실제 수요에 따라 연결 부재(30)를 통해 연결될 수 있고, 복수 개의 평면 인덕터(21) 사이는 직렬연결 될 수도 있고 병렬연결 될 수도 있으며, 부분적으로 직렬연결되고 부분적으로 병렬연결 될 수도 있다.
예시적으로, 도 2를 참조하면, 복수 개의 평면 인덕터(21)가 직렬될 경우, 해당 집적 인덕터 구조에서 총 인덕턴스 값은 상기 복수 개의 평면 인덕터(21)의 인덕턴스 값의 합이므로, 해당 집적 인덕턴스 구조에서 인덕턴스 값을 크게 해야 할 경우, 복수 개의 평면 인덕터(21)를 직렬연결되도록 설치할 수도 있다.
일 실시예에서, 평면 인덕터가 위치하는 평면에 수직되는 방향에서, 임의의 인접한 두 개의 평면 인덕터는 오버랩이 존재할 수 있다.
예시적으로, 도 3을 참조하면, 평면 인덕터(21)가 위치하는 평면에 수직되는 방향에서, 인접한 두 개의 평면 인덕터(제1 평면 인덕터(211)와 제2 평면 인덕터(212))는 오버랩이 존재하고, 평면 인덕터에 의해 구성된 인덕터가 차지하는 면적을 더 작게 할 수 있으며, 이로써 집적 회로의 면적을 작게 한다.
일 실시예에서, 임의의 인접한 두 개의 평면 인덕터 오버랩 부분은 동일한 전류 방향을 구비할 수 있다.
인접한 평면 인덕터(21) 사이에 일정한 거리가 있을 경우, 평면 인덕터(21) 사이에 상호 인덕턴스가 발생할 수 있고, 인접한 평면 인덕터(21)가 동일한 전류 방향(도 2중 I의 방향)을 구비하고, 평면 인덕터가 위치하는 평면에 수직되는 방향에서 오버랩 영역을 구비할 경우, 인접한 평면 인덕터(21)는 동일한 방향의 자기장을 구비하며, 평면 인덕터(21)를 통과하는 자속은 커지고, 평면 인덕터(21) 사이의 상호 인덕턴스의 인덕턴스 값이 커지므로, 나아가 해당 집적 인덕터 구조의 총 인덕턴스 값이 커진다.
일 실시예에서, 적어도 두 개의 평면 인덕터는 제1 평면 인덕터와 제2 평면 인덕터를 포함할 수 있고, 기능 모듈은 칩과 패키징 기판을 포함할 수 있으며; 제1 평면 인덕터는 칩의 금속층에 형성될 수 있고, 제2 평면 인덕터는 패키징 기판의 금속층에 형성될 수 있다.
예서적으로, 도 4에 도시된 바와 같이, 적어도 두 개의 평면 인덕터는 제1 평면 인덕터(211)와 제2 평면 인덕터(212)를 포함하고, 기능 모듈은 칩(101)과 패키징 기판(102)을 포함하며; 제1 평면 인덕터(211)는 칩의 제1 금속층(201)에 형성되고, 제2 평면 인덕터(212)는 패키징 기판(102)의 제2 금속층(201)에 형성된다. 여기서, 칩은 플립칩일 수 있고, 연결 부재(30)는 플립칩을 접착하기 위한 솔더 볼 및/또는 구리 필러일 수 있다. 도 4에 도시된 바와 같이, 연결 부재(30)는 솔더 볼이고, 플립칩을 접착하는 솔더 볼을 이용하여 연결 부재(30)를 형성하므로, 연결 부재(30)의 두께를 50μm보다 크게 할 수 있으며, 이때, 제1 평면 인덕터(211)와 제2 평면 인덕터(212)사이의 거리를 충분히 크게할 수 있고, 인덕터의 Q 값을 효과적으로 향상시킬 수 있다.
상기 기술 방안에 기반하여서, 본 출원의 실시예는 각각 도 2와 도 3에 도시된 본 출원의 집적 인덕터 구조와 도 5에 도시된 관련기술의 단일 층 평면 인덕터 구조에 대해 전자기 시뮬레이션을 수행하였으며, 시뮬레이션 결과는 표 1에 도시된 바와 같다. 여기서, 양자의 차지하는 면적은 동일하고, 길이와 너비는 모두 0.9mm이며, 양자의 평면 인덕터의 두께는 모두 20μm이고, 양자의 인덕턴스 값은 모두 4.3nH로 설정한다. 본 출원에서 연결 부재의 두께는 60μm이고, 제1 평면 인덕터와 제2 평면 인덕터는 연결 부재를 통해 직렬된다.
표 1은 관련기술과 본 실시예의 인덕터의 인덕턴스 값 및 품질 계수이다.
길이(mm) 너비(mm) 면적(mm2) 인덕턴스 값(nH@1GHz) Q 값
(@1GHz)
관련기술 0.9 0.9 0.81 4.3 43
본 실시예 0.9 0.9 0.81 4.3 58
주: 인덕턴스 값의 단위는 nH이고, 측정 주파수는 1GHz이며, 표시 방식은 nH@1GHz이다. Q 값은 무차원이고, 측정 주파수는 1GHz이며, 표시 방식은 @1GHz이다.표 1을 참조하면, 관련기술의 인덕터 구조에 비해, 본 실시예는 동일한 인덕터 면적 및 인덕턴스 값에서, 인덕터의 Q 값을 현저하게 증가시킬 수 있다.
다른 한 방면으로, 본 출원의 실시예는 본 출원의 임의의 실시예에 의해 제공된 집적 인덕터 구조를 포함하는 집적 회로를 제공한다.
본 실시예에 의해 제공된 집적 회로는 상기 실시예에 의해 제공된 집적 인덕터 구조를 포함하고, 동일한 기능과 유리한 효과를 구비하며, 여기서 설명을 생략한다.

Claims (10)

  1. 적어도 두 개의 평면 인덕터 및 적어도 하나의 연결 부재를 포함하되,
    상기 적어도 두 개의 평면 인덕터는 순차적으로 적층되어 설치되고, 상이한 상기 평면 인덕터는 상이한 기능 모듈의 금속층에 형성되며;
    상기 적어도 하나의 연결 부재는 인접한 두 개의 상기 기능 모듈 사이에 설치되고, 임의의 인접한 두 개의 상기 평면 인덕터는 상기 연결 부재를 통해 전기적으로 연결되는; 것을 포함하는 것을 특징으로 하는 집적 인덕터 구조.
  2. 제1 항에 있어서,
    상기 적어도 두 개의 평면 인덕터에서 평면 인덕터 사이의 연결 방식은 직렬 연결과 병렬 연결 중 적어도 하나인 것을 특징으로 하는 집적 인덕터 구조.
  3. 제1 항에 있어서,
    상기 평면 인덕터가 위치하는 평면에 수직되는 방향에서, 임의의 인접한 두 개의 상기 평면 인덕터는 오버랩 부분이 존재하는 것을 특징으로 하는 집적 인덕터 구조.
  4. 제3 항에 있어서,
    임의의 인접한 두 개의 상기 평면 인덕터의 오버랩 부분은 동일한 전류 방향을 가지는 것을 특징으로 하는 집적 인덕터 구조.
  5. 제3 항에 있어서,
    상기 평면 인덕터는 평면 나선 구조인 것을 특징으로 하는 집적 인덕터 구조.
  6. 제1 항에 있어서,
    상기 연결 부재는 솔더볼과 금속 필러 중 적어도 하나를 포함하는 것을 특징으로 하는 집적 인덕터 구조.
  7. 제1 항에 있어서,
    상기 적어도 두 개의 평면 인덕터는 제1 평면 인덕터와 제2 평면 인덕터를 포함하고, 상기 기능 모듈은 칩과 패키징 기판을 포함하며;
    상기 제1 평면 인덕터는 상기 칩의 금속층에 형성되고, 상기 제2 평면 인덕터는 상기 패키징 기판의 금속층에 형성되는 것을 특징으로 하는 집적 인덕터 구조.
  8. 제7 항에 있어서,
    상기 칩은 플립칩인 것을 특징으로 하는 집적 인덕터 구조.
  9. 제8 항에 있어서,
    상기 연결 부재는 상기 플립칩을 접착하기 위한 솔더 볼과 구리 필러 중 적어도 하나인 것을 특징으로 하는 집적 인덕터 구조.
  10. 청구항 1 내지 9 중 임의의 한 항에 따른 집적 인덕터 구조를 포함하는 집적 회로.
KR1020217025147A 2019-01-29 2019-05-24 집적 인덕터 구조 및 집적 회로 KR20210111837A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201920153379.8U CN209199923U (zh) 2019-01-29 2019-01-29 一种集成电感结构和集成电路
CN201920153379.8 2019-01-29
CN201910085845.8A CN109638000A (zh) 2019-01-29 2019-01-29 一种集成电感结构和集成电路
CN201910085845.8 2019-01-29
PCT/CN2019/088229 WO2020155478A1 (zh) 2019-01-29 2019-05-24 集成电感结构和集成电路

Publications (1)

Publication Number Publication Date
KR20210111837A true KR20210111837A (ko) 2021-09-13

Family

ID=71840791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217025147A KR20210111837A (ko) 2019-01-29 2019-05-24 집적 인덕터 구조 및 집적 회로

Country Status (4)

Country Link
US (1) US20220093309A1 (ko)
JP (1) JP7398753B2 (ko)
KR (1) KR20210111837A (ko)
WO (1) WO2020155478A1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124429A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd モジュール部品
JP2007181187A (ja) * 2005-11-29 2007-07-12 Semiconductor Energy Lab Co Ltd アンテナ及びその作製方法、アンテナを有する半導体装置及びその作製方法、並びに無線通信システム
JP4818303B2 (ja) * 2008-03-31 2011-11-16 日本電信電話株式会社 積層チップ型高周波半導体装置
JP2011086655A (ja) * 2009-10-13 2011-04-28 Sony Corp 積層インダクタおよび回路モジュール
JP5110178B2 (ja) * 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法
US8941212B2 (en) * 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
WO2015040784A1 (ja) * 2013-09-17 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
CN107633941A (zh) * 2017-09-14 2018-01-26 电子科技大学 一种闭合型集成电感及其制备方法
CN108346642A (zh) * 2018-04-13 2018-07-31 安徽云塔电子科技有限公司 一种电感堆叠结构
CN207993862U (zh) * 2018-04-13 2018-10-19 安徽云塔电子科技有限公司 一种电感堆叠结构
CN109638000A (zh) * 2019-01-29 2019-04-16 安徽安努奇科技有限公司 一种集成电感结构和集成电路

Also Published As

Publication number Publication date
JP2022519499A (ja) 2022-03-24
JP7398753B2 (ja) 2023-12-15
WO2020155478A1 (zh) 2020-08-06
US20220093309A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US7684204B2 (en) Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor
US7855445B2 (en) Circuit device including rotated stacked die
US20140225702A1 (en) Multilayer inductor and power supply circuit module
US8325002B2 (en) Power inductor structure
US8076588B2 (en) Multilayer wiring board
WO2017170535A1 (ja) 回路モジュール
US20220149738A1 (en) Power module and manufacturing method thereof
US9345126B2 (en) Semiconductor package and printed circuit board
US9059084B2 (en) Stacked semiconductor device and printed circuit board
JP7143896B2 (ja) モジュール
US20160225705A1 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
TW202031106A (zh) 多層印刷基板
JP7037521B2 (ja) 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
CN109638000A (zh) 一种集成电感结构和集成电路
KR20210111837A (ko) 집적 인덕터 구조 및 집적 회로
TW201108881A (en) Circuit board
US20150181708A1 (en) Semiconductor package module
CN209199923U (zh) 一种集成电感结构和集成电路
US11631516B2 (en) Inductor stack structure
US20160148895A1 (en) Semiconductor device and manufacturing method thereof
JP2021057867A (ja) 通信モジュール
WO2012153835A1 (ja) プリント配線基板
CN108878399B (zh) 电子装置及其制造方法
US20150380347A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9648739B2 (en) Electronic component mounting structure and printed wiring board

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application