CN103189984A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103189984A
CN103189984A CN2011800498115A CN201180049811A CN103189984A CN 103189984 A CN103189984 A CN 103189984A CN 2011800498115 A CN2011800498115 A CN 2011800498115A CN 201180049811 A CN201180049811 A CN 201180049811A CN 103189984 A CN103189984 A CN 103189984A
Authority
CN
China
Prior art keywords
semiconductor substrate
insulating barrier
semiconductor device
type district
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800498115A
Other languages
English (en)
Inventor
佐藤圭悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN103189984A publication Critical patent/CN103189984A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置，其具有半导体基板，并且半导体基板具有：有源区，其中形成有半导体元件；外围区，其位于有源区和半导体基板的端面之间。在外围区的至少一部分区域的上部，形成有含有导电性粒子的第一绝缘层。如果半导体装置具有此种结构，则能够抑制在外围区内产生高电场的情况。因此，能够提高半导体装置的耐电压特性。

Description

半导体装置
技术领域
本说明书中所公开的技术涉及一种半导体装置。
背景技术
在日本国特许公开公报第2005-209983号（以下，称为专利文献1）中，公开了一种如下的半导体装置，即，在位于有源区（形成有MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化层半导体场效晶体管）的区域）和半导体基板的端面之间的外围区的上表面上，设置有绝缘层和多个场极板（导电性的板）的半导体装置。如此，通过在外围区上设置场极板，从而能够缓和外围区内的电场。
发明内容
发明所要解决的课题
在上述的使用场极板的技术中，有源区和半导体基板的端面之间的电位差被施加在外围区上的场极板组上。因此，当设置有更多的场极板时，场极板之间的电位差将减小，从而外围区内的电场将进一步均匀化。即，设置更多的场极板将会提高半导体装置的耐电压特性。
另一方面，通常，场极板通过光刻技术而被进行图案形成。为了在外围区上形成较多的场极板，从而需要将场极板的宽度设置得较小。但是，在光刻技术中，场极板的细微化存在界限。因此，在专利文献1的技术中，在半导体装置的耐电压特性的提高上存在界限。
因此，在本说明书中，提供一种耐电压特性更高的半导体装置。
用于解决课题的方法
本说明书所公开的半导体装置具有半导体基板。半导体基板具有：有源区，其中形成有半导体元件；外围区，其位于有源区和半导体基板的端面之间。在外围区内的至少一部分区域的上部，形成有含有导电性粒子的第一绝缘层。
并且，在本说明书中，导电性粒子是指，宽度最宽的部分的宽度为10nm以上且100μm以下的导电性的粒子。此外，在本说明书中，绝缘体是指，低电效率为1014Ωm以上的物质。
在该半导体装置的外围区的上部形成有第一绝缘层。由于第一绝缘层含有导电性粒子，因此有源区和半导体基板的端面之间的电位差将被施加在导电性粒子上。由于导电性粒子较微小，因此能够使第一绝缘层中含有许多导电性粒子。因此，通过第一绝缘层，能够使其下部的外围区内的电场分布与现有的场极板相比更加均匀化。因此，与现有的半导体装置相比，该半导体装置的耐电压特性更高。
上述的半导体装置优选为，在第一绝缘层和半导体基板之间，存在不含有导电性粒子的第二绝缘层。
根据此种结构，能够进一步缓和外围区内的电场。
上述的半导体装置也可以采用如下方式，即，在半导体基板内、且位于外围区和有源区的边界处并且露出于半导体基板的上表面上的范围内，形成有p型区。也可以在半导体基板内、且露出于半导体基板的上表面以及半导体基板的端面上的范围内，形成有n型区。也可以在半导体基板内、且位于p型区和n型区之间并且露出于半导体基板的上表面上的范围内，形成有p型低浓度区和n型低浓度区，其中，所述p型低浓度区与p型区以及n型区相比杂质浓度较低，所述n型低浓度区与p型区以及n型区相比杂质浓度较低。也可以在p型低浓度区以及n型低浓度区的整体的上部形成有第一绝缘层。
由于p型低浓度区和n型低浓度区为耗尽层进行扩展的区域，因此在这些区域上将被施加较高的电压。根据上述结构，对于被施加较高的电压的这些区域整体而言，能够缓和电场。
附图说明
图1为半导体装置10的纵剖视图。
图2为降低表面电场区56、绝缘层58、60的放大剖视图。
图3为表示IGBT处于断开时的、图2所示的截面中的电位分布的剖视图。
图4为涂布流动性材料而形成绝缘层60的方法的说明图。
图5为粘贴带而形成绝缘层60的方法的说明图。
图6为通过阴极真空喷镀而形成绝缘层60的方法的说明图。
图7为与图2对应的、第一改变例的半导体装置的放大剖视图。
图8为与图2对应的、第二改变例的半导体装置的放大剖视图。
具体实施方式
图1所示的半导体装置10由半导体基板12、形成在半导体基板12的上表面以及下表面上的电极、以及绝缘层等构成。半导体基板12具有有源区20、外围区50。有源区20上形成有IGBT。从上面侧观察半导体基板12时，有源区20被形成在半导体基板12的大致中央部。外围区50为，位于有源区20和半导体基板12的端面（外围面）12a之间的区域。因此，在从上方俯视观察半导体基板12时，有源区20被外围区50所包围。
在有源区20的上表面上形成有沟槽。沟槽的内表面被栅绝缘膜所覆盖。在沟槽内形成有栅电极28。在有源区20的上表面上形成有发射极22。在半导体基板12的下表面上形成有集电极34。另外，半导体装置10的上表面侧的电极（例如，发射极22、未图示的栅电极衬垫（与各个栅电极28相连接的衬垫）、以及其他的信号取出用电极），通过焊锡等焊接材料、或搭接引线、导电性膏等而被连接于外部的导电部件。
在有源区20内形成有n型的发射区24、p型的体区26、n型的漂移区30、p型的集电区32。发射区24被形成在露出于半导体基板12的上表面上的范围内。发射区24被形成在与栅绝缘膜相接的范围内。发射区24相对于发射极22而欧姆接触。体区26被形成在发射区24的侧方以及发射区24的下侧。体区26在发射区24的下侧与栅绝缘膜相接。两个发射区24之间的体区26的p型杂质浓度较高，并且所述体区26相对于发射极22而欧姆接触。漂移区30被形成在体区26的下侧。漂移区30通过体区26而与发射区24分离。漂移区30与沟槽的下端部的栅绝缘膜相接。集电区32被形成在漂移区30的下侧。集电区32的p型杂质浓度较高，并且所述集电区32相对于集电极34而欧姆接触。通过上述的各个电极以及各个半导体区域，从而在有源区20内形成了IGBT。
在外围区50内形成有深p型区52、降低表面电场（RESURF：reducedsurface field)区56、以及端部n型区62。深p型区52位于有源区20和外围区50的边界处。深p型区52被形成在露出于半导体基板12的上表面上的范围内。深p型区52与体区26相接。深p型区52被形成至，与有源区20内的栅电极28相比而更深的深度。深p型区52高浓度地含有p型杂质，并且相对于形成在深p型区52上的电极54而欧姆接触。降低表面电场区56与深p型区52邻接。降低表面电场区56被形成在露出于半导体基板12的上表面上的范围内。降低表面电场区56被形成至，与深p型区52相比而较浅的深度。降低表面电场区56的p型杂质浓度低于深p型区52。此外，降低表面电场区56的p型杂质浓度低于端部n型区62的n型杂质浓度。端部n型区62被形成在露出于半导体基板12的端面12a上并且露出于半导体基板12的上表面上的范围内。端部n型区62比较高浓度地含有n型杂质，并相对于形成在端部n型区62上的电极64而欧姆接触。在深p型区52、降低表面电场区56、以及端部n型区62的下侧，形成有上述的漂移区30。即，漂移区30从有源区20扩展至外围区50。此外，漂移区30还存在于降低表面电场区56和端部n型区62之间的范围中，并在该范围内露出于半导体基板12的上表面。在下文中，将降低表面电场区56和端部n型区62之间的漂移区30称为周边漂移区30a。漂移区30的n型杂质浓度低于深p型区52的p型杂质浓度，并且也低于端部n型区62的n型杂质浓度。在外围区50内，在漂移区30的下侧也形成有集电区32。
在外围区50上形成有绝缘层58和绝缘层60。绝缘层58被形成在降低表面电场区56和周边漂移区30a的上表面上。绝缘层60被形成在绝缘层58上。绝缘层60被形成在降低表面电场区56、周边漂移区30a和端部n型区62的上部。绝缘层60含有许多的导电性粒子。即，如图2所示，绝缘层60由导电性粒子60a和存在于导电性粒子60a的周围的绝缘材料60b构成。导电性粒子60a例如由铜（Cu）和多晶硅构成。导电性粒子60a为，宽度最宽的部分的宽度为10nm～100μm的粒子。另外，优选为，导电性粒子60a的所述宽度为10μm以下。例如，优选为，粒子直径为10μm以下的导电性粒子。但是，当导电性粒子60a为线状的粒子时，只要导电性粒子60a的所述宽度（即，导电性粒子的长度）为100μm以下即可。导电性粒子60a被分散并配置在绝缘材料60b之中。因此，绝缘层60具有绝缘性。另一方面，在绝缘层58的内部，不存在导电性粒子。
当有源区20内的IGBT断开时，在集电极34和发射极22之间被施加有较高的电压Vce。此时，端部n型区62成为与集电极34大致相同的电位。此外，深p型区52成为与发射极22大致相同的电位。因此，在端部n型区62和深p型区52之间，被施加有与电压Vce大致相等的电压V1。于是，耗尽层从深p型区52朝向端部n型区62扩展。降低表面电场区56促进该耗尽层的延伸。因此，耗尽层在降低表面电场区56和周边漂移区30a的大致整体上扩展。通过以此方式而扩展了的耗尽层，从而确保了端部n型区62和深p型区52之间的绝缘性。因此，在IGBT处于断开的状态下，等电位线以图1中的虚线所示的方式而分布在半导体基板12内。
端部n型区62和深p型区52之间的电压V1也被施加在绝缘层60上。由于在绝缘层60的内部存在有许多导电性粒子60a，因此在各个导电性粒子60a之间被施加有对电压V1进行了分割的电压。由于导电性粒子60a大致均匀地分散，因此各个导电性粒子60a之间的各个电位差相互间大致相等。因此，如图3中的虚线所示，在降低表面电场区56内等电位线以大致均等的间隔而分布。如此，当在绝缘层60内含有导电性粒子60a时，降低表面电场区56内的电场将被均匀化，从而抑制了在降低表面电场区56内产生局部性的高电场的情况。另外，周边漂移区30a也与降低表面电场区56同样地被耗尽化。此外，在周边漂移区30a的上部也形成有绝缘层60。因此，通过绝缘层60内的导电性粒子的影响，从而与降低表面电场区56相同地，周边漂移区30a内的电场也被均匀化。即，在周边漂移区30a内也抑制了产生局部性的高电场的情况。
如图1所示，有时在外围区50的表面上会附着有外来电荷90（例如，钠（Na）、铜（Cu）、氯（Cl）等可动离子）。在现有的半导体装置中，通过由以此方式而附着的外来电荷而产生的电场，有时会导致外围区内的电场发生紊乱，进而产生电场集中。但是，在本实施例的半导体装置10中，在外围区50的表面上形成有含有许多导电性粒子的绝缘层60。通过绝缘层60内的导电性粒子的屏蔽效应，从而抑制了由外来电荷90而产生的电场对外围区50内的电场造成影响的情况。如此，在该半导体装置10中，还能够抑制由于外来电荷90的附着而导致在外围区50内产生局部性的高电场的情况。
在本实施例的半导体装置10中，绝缘层60以对降低表面电场区56和周边漂移区30a的整体的上部进行覆盖的方式而形成。即，在外围区50内耗尽层进行延伸的整个区域（即，产生电位差的区域）中，通过绝缘层60而使电场集中被缓和。因此，半导体装置10具有优异的耐电压特性。
另外，使上述的外围区内的电场均匀化的效果、以及抑制外来电荷的影响的效果，也能够通过使用专利文献1等的场极板而得到。但是，已知如下的情况，即，与在外围区上配置如场极板这种尺寸较大的导体的方式相比，在外围区上配置更多如上述的导电性粒子这种尺寸更小的导体的方式能够使上述的任意一种效果均得到提高。因此，本实施例的半导体装置10与具有场极板的现有的半导体装置相比，耐电压特性较高。此外，由于能够以此方式而提高外围区内的耐电压特性，因此根据本实施例的结构，即使与现有技术相比将外围区的宽度设定得较窄，也能够确保充分的耐电压特性。因此，根据本实施例的结构，能够提供一种更小型的半导体装置。
接下来，对半导体装置10的制造方法进行说明。另外，绝缘层60以外的半导体装置10的结构能够利用现有公知的方法来形成。因此，在此仅对绝缘层60的形成方法进行说明。作为形成绝缘层60的方法，可以考虑使用涂布流动性材料的方法、粘贴带的方法、以及阴极真空喷镀。
在涂布流动性材料的方法中，如图4所示，在未形成有绝缘层60的外围区50上涂布流动性材料80。流动性材料80是通过使导电性粒子分散在流动性的粘合剂中而构成的材料。在外围区50上涂布了流动性材料80之后，通过加热而使流动性材料80（即，粘合剂）固化。固化后的粘合剂成为图2所示的绝缘材料60b。由此，形成了绝缘层60。另外，作为粘合剂，能够使用树脂（例如，聚酰亚胺树脂等）、二氧化硅（SiO2）、SOG(spin on glass：旋涂玻璃)等。
在粘贴带的方法中，如图5所示，在未形成绝缘层60的半导体基板的外围区50上粘贴绝缘带82。绝缘带82由通过绝缘性树脂而构成的带基材、和被分散配置在带基材中的导电性粒子而构成。即，带基材作为上述的绝缘材料60b而发挥功能。在带基材中，能够使用聚酰亚胺树脂等有机树脂。
在阴极真空喷镀中，如图6所示，使用通过在绝缘材料中分散导电性粒子而构成的对阴极84，从而在未形成有绝缘层60的半导体基板的外围区50上使绝缘层60生长。在阴极真空喷镀中，作为绝缘材料60b，能够使用氮化硅（SiN）或二氧化硅（SiO2）等。
通过以上所说明的任意的方法，均能够简单地形成绝缘层60。另外，当制造具有场极板的现有的半导体装置时，需要利用光刻技术来形成场极板。光刻技术需要如下多个工序，即，使金属层或绝缘层生长的工序、形成掩膜的工序、曝光工序、蚀刻工序等。因此，在通过光刻技术而形成场极板的技术中，用于制造半导体装置的工艺成本将增加。尤其是，如专利文献1等那样形成多层的场极板时，工艺成本将变得极高。相对于此，根据上述的方法，能够比现有技术更简单地形成对外围区内的电场进行缓和的结构，从而能够降低工艺成本。此外，在上述的方法中，由于工序变得简单，因此工序的管理比较容易，从而能够抑制制造出的半导体装置的特性的误差。此外，在使用上述的方法的情况下，与使用光刻技术的情况相比，提高了设计上的自由度。
另外，在上述的实施例中，在含有导电性粒子的绝缘层60和半导体基板12之间，存在不含有导电性粒子的绝缘层58。但是，如图7所示，也可以使含有导电性粒子的绝缘层60直接形成在半导体基板12上。通过这种结构，也能够抑制外围区50内的高电场的产生。但是，如果在半导体基板12上直接形成绝缘层60，则导电性粒子和半导体基板12之间的距离将及其接近。因此，距导电性粒子较近的范围内的半导体层被固定为导电性粒子的电位，从而该范围内的电位将大致恒定。因此，在与电位大致恒定的范围邻接的半导体层中，存在电场增强的倾向。因此，如上述的实施例那样，使绝缘层58介于绝缘层60和半导体基板12之间的结构能够更加有效地抑制电场。
另外，已知如下的情况，即，当以垂直于半导体基板12的方式观察所有的导电性粒子60a时，导电性粒子60a的间隙较少的结构能够使上述的导电性粒子60a的屏蔽效应提高。因此，也可以将在上述的实施例中呈大致球形的导电性粒子60a设为图8所示的形状。在图8中，导电性粒子60a为扁平形状，并沿着半导体基板12而配置（即，以导电性粒子60a的厚度方向与半导体基板12的厚度方向大致一致的方式而配置）。根据这种结构，当以垂直于半导体基板12的方式观察全部的导电性粒子60a时，导电性粒子60a的间隙进一步减少。因此，能够进一步提高半导体装置的耐电压特性。
此外，虽然在上述的实施例中，在外围区50内形成有降低表面电场区56，但是也可以未形成有降低表面电场区56。此外，也可以代替降低表面电场区56而形成有场限环（FLR）等其他的结构。此外，也可以在外围区50内的半导体基板12的上部，代替绝缘层60而形成有场极板。
此外，虽然在上述的实施例中，在有源区20内形成了IGBT，但是也可以在有源区20内形成有其他的半导体元件。例如，也可以形成有MOSFET或二极管等。
以上，虽然对实施方式进行了详细说明，但是这些只不过是示例，并不对专利权利要求进行限定。在专利权利要求所记载的技术中包括对以上所例示的具体示例进行各种改变和变更的技术。
在本说明书或者附图中所说明的技术要素是单独或者以各种组合的形式来发挥技术上的有用性的，其并不限定于申请时权利要求中记载的组合。另外，在本说明书或者附图中所例示的技术可以同时实现多个目的，且实现其中一个目的本身也具有技术上的有用性。

Claims (3)

1.一种半导体装置，其具有半导体基板，其特征在于，
半导体基板具有：
有源区，其中形成有半导体元件；
外围区，其位于有源区和半导体基板的端面之间，
并且，在外围区的至少一部分区域的上部，形成有含有导电性粒子的第一绝缘层。
2.如权利要求1所述的半导体装置，其特征在于，
在第一绝缘层和半导体基板之间，存在不含有导电性粒子的第二绝缘层。
3.如权利要求1或2所述的半导体装置，其特征在于，
在半导体基板内、且位于外围区和有源区的边界处并且露出于半导体基板的上表面上的范围内，形成有p型区，
在半导体基板内、且露出于半导体基板的上表面以及半导体基板的端面上的范围内，形成有n型区，
在半导体基板内、且位于p型区和n型区之间并且露出于半导体基板的上表面上的范围内，形成有p型低浓度区和n型低浓度区，其中，所述p型低浓度区与p型区以及n型区相比杂质浓度较低，所述n型低浓度区与p型区以及n型区相比杂质浓度较低，
在p型低浓度区以及n型低浓度区的整体的上部形成有第一绝缘层。
CN2011800498115A 2011-10-26 2011-10-26 半导体装置 Pending CN103189984A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/074732 WO2013061433A1 (ja) 2011-10-26 2011-10-26 半導体装置

Publications (1)

Publication Number Publication Date
CN103189984A true CN103189984A (zh) 2013-07-03

Family

ID=48167300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800498115A Pending CN103189984A (zh) 2011-10-26 2011-10-26 半导体装置

Country Status (5)

Country Link
US (1) US8736029B2 (zh)
JP (1) JP5435129B2 (zh)
CN (1) CN103189984A (zh)
DE (1) DE112011105785B4 (zh)
WO (1) WO2013061433A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5720613B2 (ja) * 2012-04-04 2015-05-20 トヨタ自動車株式会社 半導体装置及びその製造方法
WO2014155565A1 (ja) * 2013-03-27 2014-10-02 トヨタ自動車株式会社 縦型半導体装置
JP6271716B2 (ja) * 2013-05-24 2018-01-31 帝人株式会社 シリコン／ゲルマニウム系ナノ粒子及び高粘度アルコール溶媒を含有する印刷用インク
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
DE102014226161B4 (de) * 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102015122387B4 (de) 2015-12-21 2023-09-21 Infineon Technologies Ag Leistungshalbleiterbauelemente, Halbleiterbauelemente und ein Verfahren zum Anpassen einer Anzahl von Ladungsträgern
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
US11538769B2 (en) * 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207473B1 (en) * 1997-07-17 2001-03-27 Rohm Co., Ltd. Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and IC card
US20010049197A1 (en) * 2000-06-05 2001-12-06 Shunpei Yamazaki Method of fabricating a light emitting device
US20060169973A1 (en) * 2005-01-28 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2007184372A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 半導体装置、およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
US4605948A (en) * 1984-08-02 1986-08-12 Rca Corporation Semiconductor structure for electric field distribution
JP2773660B2 (ja) * 1994-10-27 1998-07-09 日本電気株式会社 半導体装置
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
US6831331B2 (en) * 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
JP3958404B2 (ja) * 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
JP4538693B2 (ja) * 1998-01-26 2010-09-08 ソニー株式会社 メモリ素子およびその製造方法
JP3545633B2 (ja) * 1999-03-11 2004-07-21 株式会社東芝 高耐圧型半導体装置及びその製造方法
JP2002353455A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 電力用半導体素子
JP2003100865A (ja) * 2001-09-21 2003-04-04 Catalysts & Chem Ind Co Ltd 半導体基板の製造方法および半導体基板
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP2005223234A (ja) * 2004-02-09 2005-08-18 Renesas Technology Corp 半導体記憶装置およびその製造方法
JP2006140169A (ja) * 2004-11-10 2006-06-01 Toshiba Corp 半導体装置及びその製造方法
JP4613590B2 (ja) * 2004-11-16 2011-01-19 セイコーエプソン株式会社 実装基板及び電子機器
WO2006085634A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN100546034C (zh) * 2005-02-10 2009-09-30 株式会社半导体能源研究所 半导体装置及其制造方法
JP5388487B2 (ja) * 2008-06-18 2014-01-15 三菱電機株式会社 高耐圧半導体装置
JP5609083B2 (ja) * 2009-12-01 2014-10-22 日本電気株式会社 半導体装置、電子装置、半導体装置の製造方法および使用方法
JP5517688B2 (ja) * 2010-03-24 2014-06-11 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207473B1 (en) * 1997-07-17 2001-03-27 Rohm Co., Ltd. Process for manufacturing semiconductor wafer, process for manufacturing semiconductor chip, and IC card
US20010049197A1 (en) * 2000-06-05 2001-12-06 Shunpei Yamazaki Method of fabricating a light emitting device
US20060169973A1 (en) * 2005-01-28 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2007184372A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 半導体装置、およびその製造方法

Also Published As

Publication number Publication date
JP5435129B2 (ja) 2014-03-05
US8736029B2 (en) 2014-05-27
JPWO2013061433A1 (ja) 2015-04-02
DE112011105785B4 (de) 2015-05-13
US20130105933A1 (en) 2013-05-02
DE112011105785T5 (de) 2014-08-07
WO2013061433A1 (ja) 2013-05-02

Similar Documents

Publication Publication Date Title
CN103189984A (zh) 半导体装置
US8629513B2 (en) HV interconnection solution using floating conductors
US8470624B2 (en) Fabricating method of organic electro-luminescence display unit
US8735968B2 (en) Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing
US8227980B2 (en) Organic EL device
CN109560087A (zh) 一种tft阵列基板及其制备方法
US10347660B2 (en) Array substrate and manufacturing method thereof
CN103872093A (zh) 有机发光显示面板及其制作方法
US9799744B2 (en) TFT array substrate, method of manufacturing the same and display device
CN104882474A (zh) 半导体装置
CN102779830B (zh) 一种金属氧化物的显示装置及其制造方法
JP6130415B2 (ja) 半導体素子
TWI784064B (zh) 閘極控制雙載子接面電晶體及其操作方法
CN108767002B (zh) 一种用于半导体功率器件的终端
CN106024637A (zh) 薄膜晶体管及其制作方法
CN109728063A (zh) 显示基板及显示装置
KR102204755B1 (ko) 표시 장치의 박막 트랜지스터 제조 방법
TW201730971A (zh) 高壓半導體裝置及其製造方法
KR101373964B1 (ko) 디스플레이 소자 구동회로, 상기 디스플레이 소자 구동회로에 포함되는 박막 트랜지스터 및 이의 제조 방법
CN204289456U (zh) 有机发光二极管显示装置
CN108346668B (zh) 一种显示基板及其制造方法、显示器件
TWI726155B (zh) 雙載子接面電晶體
US9059283B1 (en) Semiconductor structure
CN104241395B (zh) 一种薄膜晶体管、阵列基板、以及显示装置
CN111554750B (zh) 薄膜晶体管及其制备方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130703