JP2016115698A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2016115698A
JP2016115698A JP2014250622A JP2014250622A JP2016115698A JP 2016115698 A JP2016115698 A JP 2016115698A JP 2014250622 A JP2014250622 A JP 2014250622A JP 2014250622 A JP2014250622 A JP 2014250622A JP 2016115698 A JP2016115698 A JP 2016115698A
Authority
JP
Japan
Prior art keywords
contact hole
insulating film
layer
semiconductor device
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014250622A
Other languages
English (en)
Inventor
真也 岩崎
Shinya Iwasaki
真也 岩崎
盛司 荒川
Seiji Arakawa
盛司 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014250622A priority Critical patent/JP2016115698A/ja
Priority to US14/942,559 priority patent/US20160172301A1/en
Priority to DE102015121482.2A priority patent/DE102015121482A1/de
Priority to CN201510920601.9A priority patent/CN105702620A/zh
Publication of JP2016115698A publication Critical patent/JP2016115698A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)

Abstract

【課題】 ボンディングパッドにおいて表面電極が剥離し難い半導体装置を提供する。【解決手段】 提供される半導体装置は、半導体基板上に形成されいるとともに第１コンタクトホールを有する第１絶縁膜と、第１コンタクトホール内のコンタクトプラグと、導電層上に形成されいるとともに第１コンタクトホールよりも幅が広い第２コンタクトホールを有する第２絶縁膜と、前記第２コンタクトホールの側面と底面の間の角部を覆っているとともにコンタクトプラグと同種の金属により構成されている側面部金属層と、第２絶縁膜上から第２コンタクトホール内に跨って伸びる第１表面電極を有する。第１表面電極は、側面部金属層を覆っており、コンタクトプラグとは異なる金属により構成されている。第２コンタクトホールの底面の上部の第１表面電極に、ボンディングパッドが形成されている。【選択図】図２

Description

本明細書が開示する技術は、半導体装置とその製造方法に関する。
特許文献１の半導体装置は、半導体基板の表面に形成された絶縁膜を有している。絶縁膜には、コンタクトホールが形成されている。絶縁膜の上面とコンタクトホールの内面は、Ｔｉ等により構成されたバリアメタルに覆われている。また、コンタクトホール内には、Ａｌ等により構成されたコンタクトプラグが配置されている。コンタクトホール内において、コンタクトプラグは、バリアメタルを介して半導体基板に接続されている。バリアメタルによって、コンタクトプラグを構成する元素がバリアメタルの下側の半導体基板に拡散することが防止される。絶縁膜とコンタクトプラグ上には、Ａｌ等により構成された表面電極が配置されている。表面電極には、ワイヤーがボンディングされている。
特開２０１４−１９２３５１号公報
表面電極にワイヤーをボンディングする際には、表面電極が半導体基板から離れる方向に引っ張られる。このため、表面電極が、バリアメタルと共にその下部の絶縁膜から剥離する場合があった。したがって、本明細書では、ボンディングパッドにおいて表面電極が剥離し難い半導体装置を提供する。
本明細書が開示する半導体装置は、半導体基板と、第１絶縁膜と、コンタクトプラグと、第１表面電極と、導電層と、第２絶縁膜と、側面部金属層と、第２表面電極を有している。第１絶縁膜は、前記半導体基板上に形成されており、第１コンタクトホールを有している。コンタクトプラグは、前記第１コンタクトホール内に配置されている。第１表面電極は、前記第１絶縁膜上から前記コンタクトプラグ上に跨って伸びている。導電層は、前記第１絶縁膜が形成されている側の前記半導体基板の表面または前記表面に露出する半導体領域内に形成されている。第２絶縁膜は、前記導電層上に形成されており、前記第１コンタクトホールよりも幅が広い第２コンタクトホールを有する。側面部金属層は、前記第２コンタクトホールの側面と底面の間の角部を覆っており、前記コンタクトプラグと同種の金属により構成されている。第２表面電極は、前記第２絶縁膜上から前記第２コンタクトホール内に跨って伸びており、前記側面部金属層を覆っており、前記コンタクトプラグとは異なる金属により構成されている。前記第２コンタクトホールの前記底面の上部の第２表面電極に、ボンディングパッドが形成されている。
なお、上記の導電層は、半導体と同等か、それより高い導電性を有する層を意味する。すなわち、導電層は、導体か半導体である。導電層は、第１絶縁膜が形成されている側の半導体基板の表面に露出する半導体領域内に形成されていてもよい。すなわち、導電層は、半導体基板内の半導体層（すなわち、半導体基板そのもの）であってもよい。また、導電層は、第１絶縁膜が形成されている側の半導体基板の表面に形成されている配線等であってもよい。なお、導電層が半導体基板の表面に形成されている場合、導電層が半導体基板の表面に直接接触していてもよいし、導電層と半導体基板の間に他の層（例えば、絶縁膜）が介在していてもよい。また、本明細書において、コンタクトプラグは、第１コンタクトホール内に配置されている金属の主材料を意味する。したがって、第１コンタクトホールの内面を覆っているごく薄い膜（例えば、バリアメタル等）が存在する場合には、その薄い膜はコンタクトプラグではない。また、上記の第１絶縁層と第２絶縁層が互いに繋がっていてもよい。すなわち、上記の第１絶縁層と第２絶縁層が、単一の絶縁層によって構成されていてもよい。
この半導体装置では、第２コンタクトホールの幅が第１コンタクトホールの幅よりも広い。したがって、ボンディングパッドの下部（すなわち、第２コンタクトホールの底面）において、第２表面電極が広い範囲で導電層に接続されている。このため、ボンディングパッド（すなわち、第２表面電極）にワイヤーをボンディングするときに、第２表面電極が剥離し難い。また、この半導体装置では、第２コンタクトホールの角部に、側面部金属層が形成されている。このように側面部金属層が形成されていると、側面部金属層上の第２表面電極を比較的平坦に形成することができる。これによって、第２表面電極の強度が向上する。これによっても、第２表面電極が剥離し難くなっている。
また、本明細書は、半導体装置を製造する方法を提供する。この方法は、導電層形成工程と、第１絶縁膜形成工程と、第２絶縁膜形成工程と、第１コンタクトホール形成工程と、第２コンタクトホール形成工程と、金属層形成工程と、エッチング工程と、第１表面電極形成工程と、第２表面電極形成工程を有する。前記導電層形成工程では、半導体基板の表面または前記表面に露出する半導体領域内に導電層を形成する。前記第１絶縁膜形成工程では、前記導電層の外側の前記半導体基板上に第１絶縁膜を形成する。前記第２絶縁膜形成工程では、前記導電層上に第２絶縁膜を形成する。前記第１コンタクトホール形成工程では、前記第１絶縁膜に第１コンタクトホールを形成する。前記第２コンタクトホール形成工程では、前記第２絶縁膜に前記第１コンタクトホールよりも幅が広い第２コンタクトホールを形成する。前記金属層形成工程では、前記第１絶縁膜上、前記第１コンタクトホール内、前記第２絶縁膜上及び前記第２コンタクトホール内に金属層を形成する。前記エッチング工程では、前記第２コンタクトホールの側面と底面の間の角部に前記金属層が残存し、前記第１コンタクトホール内に前記金属層が残存するように前記金属層をエッチングする。前記第１表面電極形成工程では、前記第１絶縁膜上から前記コンタクトプラグ上に跨って伸びている第１表面電極を形成する。前記第２表面電極形成工程では、前記第２絶縁膜上から前記第２コンタクトホール内に跨って伸びるとともに前記角部の前記金属層を覆う第２表面電極を形成する。
なお、第１絶縁膜形成工程と第２絶縁膜形成工程は、同時に実施されてもよい。
この方法では、第１絶縁膜、第２絶縁膜、第１コンタクトホール、第２コンタクトホールを形成した後に、第１コンタクトホール内と第２コンタクトホール内に金属層を成長させる。第１コンタクトホールは幅が狭いので、第１コンタクトホールには隙間なく金属層が充填される。第２コンタクトホールは幅が広いので、第２コンタクトホールの内面は略均一な厚みの金属層で覆われる。次に、金属層をエッチングする。ここでは、第１コンタクトホール内に金属層が残存するとともに第２コンタクトホールの側面と底面の角部に金属層が残存するようにエッチングを行う。第１コンタクトホール内には金属層が隙間なく充填されているので、第１コンタクトホール内の金属層はコンタクトホールの開口側からエッチングされる。したがって、第１コンタクトホール内に多くの金属層が残存する。これによって、コンタクトプラグが形成される。他方、第２コンタクトホールの内面は略均一な厚みの金属層に覆われているため、第２コンタクトホール内では金属層がその厚み方向にエッチングされる。このため、第２コンタクトホール内では第１コンタクトホール内よりも金属層が容易にエッチングされる。但し、第２コンタクトホールの側面と底面との間の角部近傍にはエッチング剤が届き難いので、角部ではエッチング速度が遅くなる。したがって、第２コンタクトホールの角部に金属層を残存させることができる。これによって、側面部金属層が形成される。このため、コンタクトプラグと側面部金属層は同種の金属により構成される。その後、第１表面電極と第２表面電極を形成する。第２表面電極は、第２絶縁膜上から第２コンタクトホール内に跨って伸びるように（すなわち、側面部金属層を覆うように）形成される。側面部金属層を覆うように第２表面電極を形成すると、第２表面電極の表面を滑らかな形状にすることができる。第２表面電極の表面を滑らかな形状とすることで、第２表面電極の強度を向上させることができる。このため、この方法によれば、第２表面電極が剥がれ難い半導体装置を製造することができる。また、この方法によれば、コンタクトプラグを形成するための金属層の形成工程と金属層のエッチング工程において、同時に、側面部金属層を形成することができる。このため、工程を増やすことなく、側面部金属層を形成することができる。したがって、この半導体装置は、効率的に製造することができる。
半導体装置１０の平面図。 図１のＡ−Ａ線及びＢ−Ｂ線における半導体装置１０の縦断面図。 バリアメタル２８の拡大断面図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 比較例の半導体装置の断面図。 半導体装置１０の製造工程の説明図。 半導体装置１０の製造工程の説明図。 実施例２の半導体装置のパッド部１４の縦断面図。 実施例３の半導体装置の図２に対応する縦断面図。 実施例４の半導体装置の図２に対応する縦断面図。 実施例５の半導体装置の図２に対応する縦断面図。
図１に示すように、実施例１の半導体装置１０は、半導体基板１２を有している。半導体基板１２は、シリコンによって構成されている。半導体基板１２の上面には、エミッタ電極５６と複数のボンディングパッド１６が形成されている。以下では、半導体装置１０のうちのエミッタ電極５６の近傍をセル部５４という。また、半導体装置１０のうちのボンディングパッド１６の近傍をパッド部１４という。
図２は、パッド部１４とセル部５４における半導体装置１０の縦断面を並べて示している。半導体基板１２の下面１２ｂには、パッド部１４からセル部５４に跨って、コレクタ電極５８が形成されている。
パッド部１４内の半導体基板１２の上面１２ａには、表面酸化膜１７が形成されている。表面酸化膜１７は、ＳｉＯ２によって構成されている。表面酸化膜１７は、パッド部１４内の半導体基板１２の上面１２ａの全域を覆っている。表面酸化膜１７は、半導体基板１２を酸化させることによって得られる膜である。
表面酸化膜１７上には、ゲート配線１８が形成されている。ゲート配線１８は、ポリシリコンによって構成されている。
表面酸化膜１７とゲート配線１８上には、ＳｉＯ２によって構成された絶縁膜２０が形成されている。絶縁膜２０は、ゲート配線１８の上面と、ゲート配線１８が形成されていない位置の表面酸化膜１７の上面を覆っている。絶縁膜２０は、ＮＳＧ膜２２とＢＰＳＧ膜２４を有している。ＮＳＧ膜２２は、ＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）により構成されている膜である。すなわち、ＮＳＧ膜２２は、ボロンとリンがドープされていないＳｉＯ２により構成された膜である。ＮＳＧ膜２２は、表面酸化膜１７とゲート配線１８上に形成されている。ＢＰＳＧ膜２４は、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）により構成されている膜である。すなわち、ＢＰＳＧ膜２４は、ボロンとリンがドープされたＳｉＯ２により構成された膜である。ＢＰＳＧ膜２４は、ＮＳＧ膜２２上に形成されている。また、ゲート配線１８が形成されていない位置では、絶縁膜２０は表面酸化膜１７上に形成されている。
絶縁膜２０には、コンタクトホール２６が形成されている。コンタクトホール２６は、ゲート配線１８上に形成されている範囲内の絶縁膜２０を上面から下面まで貫通している。コンタクトホール２６の底面は、ゲート配線１８によって構成されている。コンタクトホール２６は、内部にワイヤーボンディングをするのに十分な幅を有している。コンタクトホール２６の幅は、１５０μｍ以上とすることが可能であり、本実施例では約８００μｍである。コンタクトホール２６の側面（すなわち、絶縁膜２０の側面）と側面近傍の底面（すなわち、ゲート配線１８の上面）は、バリアメタル２８によって覆われている。図３に示すように、バリアメタル２８は、ＴｉＳｉ層２８ａ、Ｔｉ層２８ｂ及びＴｉＮ層２８ｃを有している。ＴｉＳｉ層２８ａは、ゲート配線１８の上面に形成されている。ＴｉＳｉ層２８ａは、ゲート配線１８に対して低抵抗で接触している。Ｔｉ層２８ｂは、ＴｉＳｉ層２８ａの上面と絶縁膜２０の側面を覆っている。ＴｉＮ層２８ｃは、Ｔｉ層２８ｂの表面を覆っている。
コンタクトホール２６の側面（すなわち、絶縁膜２０の側面）と底面の間の角部は、側面部金属層３０によって覆われている。より詳細には、側面部金属層３０は、コンタクトホール２６の側面の略全域と角部近傍のコンタクトホール２６の底面を覆っている。側面部金属層３０は、バリアメタル２８の上からコンタクトホール２６の角部を覆っている。すなわち、側面部金属層３０とコンタクトホール２６の側面及び底面の間には、バリアメタル２８が介在している。コンタクトホール２６の底面の中央部には、側面部金属層３０が形成されていない。本実施例では、側面部金属層３０はタングステンによって構成されている。側面部金属層３０の厚み（すなわち、コンタクトホール２６の側面に対して垂直な方向に計測した場合の側面金属層３０の厚み）は、上側から下側に向かうにしたがって増加している。このため、側面部金属層３０の表面は、テーパ状に傾斜している。
絶縁膜２０上からコンタクトホール２６内に跨って伸びるように、表面電極３２が形成されている。本実施例では、表面電極３２はＡｌＳｉによって構成されている。表面電極３２は、側面部金属層３０を覆っている。表面電極３２は、コンタクトホール２６の底面を覆っている。すなわち、表面電極３２は、コンタクトホール２６の底面においてゲート配線１８に接している。また、表面電極３２は、ＢＰＳＧ膜２４の上面を覆っている。
図２に示すように、表面電極３２が形成されていない範囲の絶縁膜２０上には、ポリイミド膜３４が形成されている。ポリイミド膜３４は、絶縁性の膜である。ポリイミド膜３４には開口部３４ａが形成されている。開口部３４ａ内に、表面電極３２が露出している。ポリイミド膜３４は、表面電極３２の端部も覆っている。開口部３４ａ内の表面電極３２の表面が、ボンディングパッド１６である。ボンディングパッド１６は、コンタクトホール２６内に形成されている。ボンディングパッド１６には、Ａｌによって構成されているワイヤー３６がボンディングされている。ワイヤー３６の他端は、図示しない電極に接続されている。
セル部５４内には、ＩＧＢＴが形成されている。ＩＧＢＴは、以下の構成を有している。セル部５４内の半導体基板１２には、エミッタ領域６０、ボディコンタクト領域６２、ボディ領域６４、ドリフト領域６６及びコレクタ領域６８が形成されている。エミッタ領域６０は、ｎ型であり、半導体基板１２の上面１２ａに面する位置に形成されている。ボディコンタクト領域６２は、ｐ＋型であり、半導体基板１２の上面１２ａに面する位置に形成されている。ボディ領域６４は、ｐ−型であり、エミッタ領域６０とボディコンタクト領域６２の下側に形成されている。ボディ領域６４のｐ型不純物濃度は、ボディコンタクト領域６２のｐ型不純物よりも低い。ドリフト領域６６は、ｎ型であり、ボディ領域６４の下側に形成されている。また、ドリフト領域６６は、パッド部１４の半導体基板１２にも形成されている。コレクタ領域６８は、ｐ型であり、ドリフト領域６６の下側に形成されている。また、コレクタ領域６８は、パッド部１４の半導体基板１２にも形成されている。コレクタ領域６８は、半導体基板１２の下面１２ｂに面する位置に形成されている。コレクタ領域６８は、コレクタ電極５８に接続されている。
セル部５４内の半導体基板１２の上面１２ａには、トレンチ７０が形成されている。トレンチ７０は、エミッタ領域６０とボディ領域６４を貫通してドリフト領域６６に達している。トレンチ７０の内面は、ゲート絶縁膜７２によって覆われている。トレンチ７０内には、ゲート電極７４が形成されている。ゲート電極７４は、ゲート絶縁膜７２によって半導体基板１２から絶縁されている。ゲート電極７４は、ゲート絶縁膜７２を介して、エミッタ領域６０、ボディ領域６４及びドリフト領域６６に対向している。ゲート電極７４は、図示しない位置で、上述したゲート配線１８に接続されている。ゲート電極７４は、ゲート配線１８を介して、表面電極３２（すなわち、ワイヤー３６）に電気的に接続されている。ゲート電極７４の上面は、キャップ絶縁膜７６によって覆われている。
セル部５４内の半導体基板１２の上面１２ａは、ＳｉＯ２により構成された絶縁膜８０によって覆われている。絶縁膜８０は、上述した表面酸化膜１７、ＮＳＧ膜２２及びＢＰＳＧ膜２４により構成されている。すなわち、セル部５４内では、半導体基板１２の上面１２ａに、表面酸化膜１７、ＮＳＧ膜２２及びＢＰＳＧ膜２４が積層されており、これらが絶縁膜８０を構成している。
絶縁膜８０には、複数のコンタクトホール８２が形成されている。各コンタクトホール８２は、絶縁膜８０を上面から下面まで貫通している。コンタクトホール８２の幅は、コンタクトホール２６の幅よりも狭い。コンタクトホール８２の幅は、１μｍ以下とすることが可能であり、本実施例では約０．８μｍである。コンタクトホール８２の底面は、半導体基板１２の上面１２ａによって構成されている。コンタクトホール８２の底面には、エミッタ領域６０とボディコンタクト領域６２が面している。コンタクトホール８２の内面（すなわち、コンタクトホール８２の底面を構成する半導体基板１２の上面１２ａと絶縁膜８０の側面）は、上述したバリアメタル２８によって覆われている。セル部５４のバリアメタル２８は、上述したパッド部１４のバリアメタル２８と同様に、ＴｉＳｉ層、Ｔｉ層、ＴｉＮ層の積層構造を有している。
コンタクトホール８２内には、コンタクトプラグ８６が配置されている。コンタクトプラグ８６は、コンタクトホール８２内に隙間なく充填されている。本実施例では、コンタクトプラグ８６はタングステンにより構成されている。コンタクトプラグ８６は、コンタクトホール８２内のバリアメタル２８の表面を覆っている。
絶縁膜８０とコンタクトプラグ８６の表面には、エミッタ電極５６が形成されている。エミッタ電極５６は、絶縁膜８０上からコンタクトプラグ８６上に跨って伸びている。エミッタ電極５６は、ＡｌＳｉによって構成されている。エミッタ電極５６は、コンタクトプラグ８６及びバリアメタル２８を介して、エミッタ領域６０とボディコンタクト領域６２に接続されている。
エミッタ電極５６が形成されていない範囲の絶縁膜８０上には、上述したポリイミド膜３４が形成されている。ポリイミド膜３４は、エミッタ電極５６の端部も覆っている。図示していないが、ポリイミド膜３４に覆われていない範囲のエミッタ電極５６は、はんだによって外部の電極に接続されている。
次に、半導体装置１０の製造方法について説明する。半導体装置１０は、ドリフト領域６６と同じｎ型不純物濃度を有するｎ型の半導体基板１２から製造される。図４に示すように、まず、イオン注入によって、半導体基板１２にエミッタ領域６０、ボディコンタクト領域６２及びボディ領域６４を形成する。次に、異方性エッチングによって、トレンチ７０を形成する。
次に、図５に示すように、半導体基板１２の表面を酸化させることによって、ゲート絶縁膜７２と表面酸化膜１７を形成する。
次に、図６に示すように、半導体基板１２上にポリシリコン層９０を成長させる。次に、ポリシリコン層９０を選択的にエッチングする。ここでは、図７に示すように、トレンチ７０内にポリシリコン層９０を残存させる。トレンチ７０内に残存したポリシリコン層９０が、ゲート電極７４である。また、図７に示すように、パッド部１４内の表面酸化膜１７上に、部分的にポリシリコン層９０を残存させる。表面酸化膜１７上に残存したポリシリコン層９０が、ゲート配線１８である。次に、図８に示すように、ゲート電極７４の上面に、キャップ絶縁膜７６を形成する。
次に、図８に示すように、ＣＶＤによって、半導体基板１２上にＮＳＧ膜２２を成長させる。ＮＳＧ膜２２によって、表面酸化膜１７とゲート配線１８が覆われる。次に、図９に示すように、ＣＶＤによって、ＮＳＧ膜２２上にＢＰＳＧ膜２４を成長させる。ＢＰＳＧ膜２４を形成することで、パッド部１４内の絶縁膜２０と、セル部５４内の絶縁膜８０が完成する。なお、ＢＰＳＧ膜２４を形成する際には、ＮＳＧ膜２２によってＢＰＳＧ膜２４中のボロンとリンが半導体基板１２に拡散することが防止される。このように、ＮＳＧ膜２２を先に形成し、その後、ＢＰＳＧ膜２４を形成することで、ＢＰＳＧ膜２４からボロンやリンが半導体基板１２中に拡散することを防止することができる。
次に、半導体基板１２を熱処理する。熱処理時に、ＢＰＳＧ膜２４が流動し、ＢＰＳＧ膜２４の表面が平坦化される。したがって、熱処理後に、図１０に示すように、ＢＰＳＧ膜２４の表面が熱処理前に比べて平坦となる。
次に、図１１に示すように、絶縁膜２０、８０を選択的にエッチングすることによって、コンタクトホール２６、８２を形成する。
次に、図１２に示すように、半導体基板１２の表面にバリアメタル２８を形成する。バリアメタル２８は、コンタクトホール２６、８２の内面とＢＰＳＧ膜２４の上面を覆うように形成される。より詳細には、バリアメタル２８は、以下のようにして形成される。まず、半導体基板１２の表面に、Ｔｉ層（すなわち、図３のＴｉ層２８ｂ）が形成される。但し、コンタクトホール２６の底面では、Ｔｉ層のＴｉとゲート配線１８のシリコンとが合金化してＴｉＳｉ層（すなわち、図３のＴｉＳｉ層２８ａ）が形成される。ＴｉＳｉ層２８ａは、ゲート配線１８に対して低抵抗で接続される。また、コンタクトホール８２の底面では、Ｔｉ層のＴｉと半導体基板１２のシリコンとが合金化してＴｉＳｉ層が形成される。このＴｉＳｉ層は、半導体基板１２に対して低抵抗で接続される。次に、Ｔｉ層上に、ＴｉＮ層（すなわち、図３のＴｉＮ層２８ｃ）を形成する。これによって、図１２に示すバリアメタル２８が得られる。
次に、図１３に示すように、半導体基板１２の表面にタングステン層９４を成長させる。タングステン層９４は、コンタクトホール２６の内面、コンタクトホール８２の内面及びＢＰＳＧ膜２４の上部に位置するバリアメタル２８上に成長する。ここでは、コンタクトホール８２の幅（本実施例では、約０．６μｍ）の半分以上の厚み（すなわち、０．３μｍ以上の厚み）のタングステン層９４を形成する。本実施例では、タングステン層９４の厚みは約０．４μｍである。このため、タングステン層９４はコンタクトホール８２内に隙間なく成長する。また、コンタクトホール２６の幅（約８００μｍ）はタングステン層９４の厚み（約０．４μｍ）に比べて遥かに大きいので、コンタクトホール２６内ではタングステン層９４がコンタクトホール２６の内面に沿って成長する。すなわち、コンタクトホール２６の内面に沿って略均一な厚みでタングステン層９４が成長する。なお、タングステン層９４を形成する際には、バリアメタル２８（特に、ＴｉＮ層）によって、タングステン層９４を構成しているタングステンが半導体基板１２に拡散することが防止される。これによって、半導体基板１２のコンタクト部に欠陥等が形成されることが防止される。また、バリアメタル２８によって、タングステン層９４からゲート配線１８にタングステンが拡散することが防止される。
次に、図１４に示すように、タングステン層９４をエッチングすることによって、絶縁膜２０、８０の上部に位置するタングステン層９４を除去する。これによって、絶縁膜２０、８０上のバリアメタル２８が露出する。また、タングステン層９４は、コンタクトホール８２内に残存させる。より詳細には、コンタクトホール８２内に残存するタングステン層９４の上面が絶縁膜８０の上面と略一致するように、エッチングを行う。コンタクトホール８２内に残存したタングステン層９４がコンタクトプラグ８６である。また、コンタクトホール２６内のタングステン層９４もエッチングされる。コンタクトホール２６の底面のタングステン層９４の厚みは、絶縁膜２０、８０の上部に位置するタングステン層９４の厚みと略等しい。したがって、コンタクトホール２６の底面のタングステン層９４は除去される。このため、コンタクトホール２６の底面にバリアメタル２８が露出する。他方、コンタクトホール２６の底面と側面の間の角部近傍にはエッチング剤が届き難いので、角部近傍ではエッチング速度が遅くなる。このため、コンタクトホール２６の角部（より詳細には、側面と角部近傍の底面）を覆うように、タングステン層９４が残存する。コンタクトホール２６の角部近傍に残存するタングステン層９４が、側面部金属層３０である。本実施例では、側面部金属層３０は、コンタクトホール２６の側面の略全域を覆うように残存する。但し、別の実施例では、側面部金属層３０がコンタクトホール２６の側面のうちの角部近傍の領域にのみ形成されてもよい。このように側面部金属層３０を形成すると、側面部金属層３０の厚み（すなわち、コンタクトホール２６の側面に対して垂直な方向における側面部金属層３０の幅）が上側から下側に向かうにしたがって増加するようになる。このため、側面部金属層３０の表面が、テーパ状に傾斜した形状になる。このため、側面部金属層３０によって、コンタクトホール２６の外周縁の段差が平滑化される。
次に、図１５に示すように、バリアメタル２８をエッチングすることによって、絶縁膜２０、８０上のバリアメタル２８を除去する。これによって、ＢＰＳＧ膜２４の上面が露出する。コンタクトホール８２内のバリアメタル２８は、コンタクトプラグ８６によって覆われているのでエッチングされない。したがって、コンタクトホール８２内にバリアメタル２８が残存する。また、コンタクトホール２６内の側面部金属層３０の下側のバリアメタル２８もエッチングされない。すなわち、側面部金属層３０とゲート配線１８の間及び側面部金属層３０と絶縁膜２０の間にバリアメタル２８が残存する。コンタクトホール２６内の側面部金属層３０に覆われていない範囲のバリアメタル２８（すなわち、コンタクトホール２６の底面のバリアメタル２８）は、除去される。このため、コンタクトホール２６の底面にゲート配線１８が露出する。
次に、図１６に示すように、半導体基板１２の表面にＡｌＳｉ層９２を成長させる。なお、本実施例では、ＡｌＳｉ層９２を低温（例えば、２００度以下の温度）で成長させる。ＡｌＳｉ層９２を低温で成長させると、ＡｌＳｉ層９２中にＳｉのノジュールが析出し難くなり、高強度のＡｌＳｉ層９２を形成することができる。また、ＡｌＳｉ層９２を、凹凸を有する表面に成長させると、ＡｌＳｉ層９２の表面に深い溝が形成されることがある。特に、ＡｌＳｉ層９２を低温で成長させる場合には、ＡｌＳｉ層９２の表面に溝が形成され易い。本実施例では、セル部５４の表面（すなわち、絶縁膜８０の上面とコンタクトプラグ８６の上面により構成される表面）は略平坦である。したがって、セル部５４に表面が平坦なＡｌＳｉ層９２を形成することができる。また、パッド部１４では、コンタクトホール２６の底面と絶縁膜２０の上面との間に段差が形成されているが、この段差は側面部金属層３０によって平滑化されている。このため、図１６に示すように、パッド部１４においても、ＡｌＳｉ層９２の表面に溝が形成されることなく、ＡｌＳｉ層９２の表面が滑らかとなる。なお、図１７は、側面部金属層３０が存在しない状態でＡｌＳｉ層９２を形成した場合を示している。側面部金属層３０が存在しないと、コンタクトホール２６の側面と底面との間の角部上に直接ＡｌＳｉ層９２が成長する。このようにＡｌＳｉ層９８が成長すると、角部近傍のＡｌＳｉ層９２の表面に溝９８が形成される。これに対し、本実施例の方法では、図１６に示すように、溝９８が形成されることを防止することができる。また、条件によっては本実施例の方法でも溝９８が形成される場合もあるが、この場合でも溝９８の深さを図１７よりも浅くすることができる。図１７のように深い溝９８が形成されていると、ＡｌＳｉ層９２の強度が弱くなる。また、図１７のような深い溝９８はクラックの起点になり易く、ＡｌＳｉ層９２の耐久性が低くなる。これに対し、本実施例の方法によれば、高い強度及び耐久性を有するＡｌＳｉ層９２を形成することができる。
また、ＡｌＳｉ層９２の形成前において、ＢＰＳＧ膜２４が露出している。このため、ＡｌＳｉ層９２は、ＢＰＳＧ膜２４に直接接触する。このため、ＡｌＳｉ層９２はＢＰＳＧ膜２４に高強度で密着する。これによって、ＡｌＳｉ層９２が剥離し難くなっている。すなわち、ＢＰＳＧ膜２４とＡｌＳｉ層９２の間にバリアメタル２８が介在していると、バリアメタル２８がＢＰＳＧ膜２４から剥離しやすいため、ＡｌＳｉ層９２がバリアメタル２８と共にＢＰＳＧ膜２４から剥離し易い。これに対し、本実施例では、ＡｌＳｉ層９２がＢＰＳＧ膜２４に直接接触するため、ＡｌＳｉ層９２がＢＰＳＧ膜２４から剥離し難い。
次に、図１８に示すように、ＡｌＳｉ層９２を選択的にエッチングすることで、ＡｌＳｉ層９２をパターニングする。絶縁膜２０上からコンタクトホール２６内に跨って伸びるＡｌＳｉ層９２によって、表面電極３２が形成される。また、コンタクトプラグ８６上から絶縁膜８０上に跨って伸びるＡｌＳｉ層９２によって、エミッタ電極５６が形成される。
次に、図１９に示すように、ＢＰＳＧ膜２４の表面に、ポリイミド膜３４を形成する。ポリイミド膜３４は、表面電極３２の端部を覆うように形成される。ポリイミド膜３４によって覆われていない部分の表面電極３２が、ボンディングパッド１６となる。また、ポリイミド膜３４は、エミッタ電極５６の端部を覆うように形成される。
次に、半導体装置１０の下面１２ｂ側の加工を行い、コレクタ領域６８とコレクタ電極５８を形成する。これによって、図１、２に示す半導体装置１０が完成する。
半導体装置１０を実装する際には、コレクタ電極５８を図示しない電極にはんだによって接続する。また、エミッタ電極５６を図示しない電極にはんだによって接続する。また、ボンディングパッド１６にワイヤー３６を接続する。ワイヤー３６の他端は、図示しない電極に接続される。ワイヤー３６をボンディングパッド１６にボンディングする際には、表面電極３２が上方に強く引っ張られる。しかしながら、上述したように、半導体装置１０では、ボンディングパッド１６が、コンタクトホール２６内に形成されている。このため、ボンディングパッド１６の下側全体において表面電極３２がゲート配線１８に接続されている。すなわち、ボンディングパッド１６の下側では、表面電極３２とゲート配線１８の間に絶縁膜が存在していない。このため、ボンディングパッド１６の下側の表面電極３２が高い強度でゲート配線１８に接続されている。したがって、表面電極３２が剥離することが防止される。このため、半導体装置１０の実装時における不良の発生を抑制することができる。また、上述したように、半導体装置１０では、表面電極３２が高い強度を有している。これによっても、ワイヤーボンディング時における表面電極３２の剥離が抑制される。
また、実施例１では、ＢＰＳＧ膜２４の表面が平坦化される。したがって、ＢＰＳＧ膜２４上に形成されるエミッタ電極５６を平坦に形成することができる。エミッタ電極５６の表面に凹凸が形成されていると、半導体装置１０の使用時にエミッタ電極５６に繰り返し熱が加わることで、エミッタ電極５６にクラックが発生し易い。クラックが半導体基板１２まで達すると、半導体装置１０の特性が劣化する。これに対し、実施例１のようにエミッタ電極５６の表面が平坦であると、クラックが生じ難くなるとともに、クラックが半導体基板１２側に進展し難くなる。したがって、実施例１の半導体装置１０は、特性が劣化し難い。
なお、以下に、実施例と請求項の各構成要素の対応関係について説明する。実施例の絶縁膜８０は、請求項の第１絶縁膜の一例である。実施例のコンタクトホール８２は、請求項の第１コンタクトホールの一例である。実施例のコンタクトプラグ８６は、請求項のコンタクトプラグの一例である。実施例のエミッタ電極５６は、請求項の第１表面電極の一例である。実施例のゲート配線１８は、請求項の導電層の一例である。実施例の絶縁膜２０は、請求項の第２絶縁膜の一例である。実施例のコンタクトホール２６は、請求項の第２コンタクトホールの一例である。実施例の側面部金属層３０は、請求項の側面部金属層の一例である。実施例の表面電極３２は、請求項の第２表面電極の一例である。実施例の表面酸化膜１７は、請求項の第３絶縁膜の一例である。
上述した実施例１では、ボンディングパッド１６を構成する表面電極３２が、ゲート配線１８に接続されていた。しかしながら、図２０に示すように、表面電極３２が半導体基板１２に接続されていてもよい。すなわち、請求項における導電層は、ゲート配線であってもよいし、半導体基板１２内の半導体層（より詳細には、半導体基板１２の表面に露出する半導体層）であってもよい。また、導電層が、ゲート配線以外の配線であってもよい。
上述した実施例１では、ＢＰＳＧ膜２４の上面にバリアメタル２８が形成されていなかった。これによって、ＢＰＳＧ膜２４と電極３２、５６との接続強度の向上が図られていた。しかしながら、ＢＰＳＧ膜２４はボンディングパッド１６の外側に形成されているので、ＢＰＳＧ膜２４上の電極３２、５６の剥離が問題となることは少ない。したがって、図２１に示すように、ＢＰＳＧ膜２４上にバリアメタル２８が形成されていてもよい。
上述した実施例１では、ボンディングパッド１６がコンタクトホール２６内に形成されていた。しかしながら、図２２に示すように、ボンディングパッド１６がコンタクトホール２６の上部（すなわち、絶縁膜２０の上面よりも上側）に形成されていてもよい。
上述した実施例では、側面部金属層３０がコンタクトホール２６の側面近傍でのみコンタクトホール２６の底面を覆っていた。しかしながら、図２３に示すように、コンタクトホール２６の底面の全域が、厚みが薄い側面部金属層３０によって覆われていてもよい。
なお、上述した実施例では、バリアメタルとして、ＴｉＳｉ層、Ｔｉ層及びＴｉＮ層の積層構造が採用されていた。しかしながら、ＴｉＳｉ層とＴｉＮ層の積層構造によってバリアメタルが構成されていてもよい。また、バリアメタルは、その上部のコンタクトプラグの元素がバリアメタルの下側に拡散することを抑制する金属層（例えば、ＴｉＮ、ＴａＮ等）を含んでいる。また、バリアメタルは、その下側の層に対して低いコンタクト抵抗で接触する金属層（例えば、ＴｉＳｉ、ＣｏＳｉ、ＮｉＳｉ）を含んでいることが好ましい。
また、上述した実施例では、コンタクトプラグとしてタングステンを用いたが、コンタクトプラグの材料にはコンタクトホール８２を埋め込むことが可能な種々の金属を採用することができる。例えば、コンタクトプラグとして、Ｃｕ等を採用することができる。
また、上述した実施例では、表面電極３２としてＡｌＳｉを用いたが、表面電極の材料にはワイヤーボンディングが可能な種々の導電材料を採用することができる。例えば、表面電極として、Ｗ、Ｃｕ等を採用することができる。
また、コンタクトプラグは、コンタクトホール内に充填されている金属の主材料である。コンタクトホール内に複数の金属層が形成されている場合には、コンタクトホールの容積のうちの５０％以上の容積を占める金属層を、コンタクトプラグとして定義することも可能である。
また、上述した実施例では、絶縁膜２０の表層部がＢＰＳＧ膜２４により構成されており、絶縁膜２０の下層部がＮＳＧ膜２２により構成されていた。しかしながら、絶縁膜２０の全体がＢＰＳＧ膜により構成されていてもよい。すなわち、絶縁膜２０は、表層部がＢＰＳＧ膜であることが望ましいが、下層部はＢＰＳＧ膜であってもよいし他の絶縁膜であってもよい。また、上述した実施例では、絶縁膜８０の表層部がＢＰＳＧ膜２４により構成されており、絶縁膜８０の下層部がＮＳＧ膜２２と表面酸化膜１７により構成されていた。しかしながら、絶縁膜８０の全体がＢＰＳＧ膜により構成されていてもよい。すなわち、絶縁膜８０は、表層部がＢＰＳＧ膜であることが望ましいが、下層部はＢＰＳＧ膜であってもよいし他の絶縁膜であってもよい。
本明細書が開示する一例に係る半導体装置は、半導体基板と、第１絶縁膜と、コンタクトプラグと、導電層と、第２絶縁膜と、側面部金属層と、第２表面電極を有している。第１絶縁膜は、前記半導体基板上に形成されており、第１コンタクトホールを有している。コンタクトプラグは、前記第１コンタクトホール内に配置されている。導電層は、前記半導体基板内または前記半導体基板の表面に形成されている。第２絶縁膜は、前記導電層上に形成されており、前記第１コンタクトホールよりも幅が広い第２コンタクトホールを有する。側面部金属層は、前記第２コンタクトホールの側面を覆っており、前記コンタクトプラグと同種の金属により構成されている。第１表面電極は、前記第２絶縁膜上から前記第２コンタクトホール内に跨って伸びており、前記側面部金属層を覆っており、前記コンタクトプラグとは異なる金属により構成されている。前記第２コンタクトホールの底面の上部の第１表面電極に、ボンディングパッドが形成されている。
本明細書が開示する一例に係る半導体装置は、前記側面部金属層の厚みが、前記側面の上側から下側に向かうにしたがって増している。
なお、上記の「側面部金属層の厚み」は、前記側面に対して垂直な方向に計測した場合の側面部金属層の寸法を意味する。このような構成によれば、側面部金属層上の第２表面電極をより平坦に形成することができる。これによって、第２表面電極の強度が向上する。
本明細書が開示する一例に係る半導体装置は、前記半導体基板上に形成されている第３絶縁膜をさらに有している。前記導電層が、前記第３絶縁膜上に形成されている。
本明細書が開示する一例に係る半導体装置は、第２表面電極をさらに有している。前記第２表面電極は、前記第１絶縁膜上から前記コンタクトプラグ上に跨って伸びており、前記第１表面電極と同種の金属により構成されている。
この構成によれば、第１表面電極と第２表面電極を同時に形成することができる。また、金属層が形成される表面に凹凸が存在する場合には高温で金属層を形成しなければ金属層をうまく成長させることができない。これに対し、第２表面電極が形成される表面（すなわち、第１絶縁層の表面とコンタクトプラグの表面により構成される表面）は平坦である。また、第２コンタクトホールの外周縁の段差は、側面部金属層によって滑らかに接続されている。したがって、第１表面電極と第２表面電極を形成する際の温度を比較的低温としても、好適に第１表面電極と第２表面電極を形成することができる。第１表面電極と第２表面電極を低温で形成すると、これらの電極の強度をより高めることができる。すなわち、この半導体装置の構造によれば、高強度の第１表面電極と第２表面電極を得ることができる。
本明細書が開示する一例に係る半導体装置では、前記コンタクトプラグと前記半導体基板の間、及び、前記側面部金属層と前記導電層の間にバリアメタルが介在している。
本明細書が開示する一例に係る半導体装置では、前記第２絶縁膜の少なくとも表層部がＢＰＳＧ膜であり、前記第１表面電極が前記ＢＰＳＧ膜に直接接触している。
この構成によれば、第１表面電極がより剥離し難くなる。
本明細書が開示する一例に係る半導体装置では、前記コンタクトプラグと前記側面部金属層が、タングステンにより構成されている。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：半導体装置
１２ ：半導体基板
１４ ：パッド部
１６ ：ボンディングパッド
１７ ：表面酸化膜
１８ ：ゲート配線
２２ ：ＮＳＧ膜
２４ ：ＢＰＳＧ膜
２６ ：コンタクトホール
２８ ：バリアメタル
３０ ：側面部金属層
３２ ：表面電極
３４ ：ポリイミド膜
３６ ：ワイヤー
５４ ：セル部
７２ ：ゲート絶縁膜
７４ ：ゲート電極
８２ ：コンタクトホール
８６ ：コンタクトプラグ

Claims (8)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板上に形成されており、第１コンタクトホールを有する第１絶縁膜と、
    前記第１コンタクトホール内に配置されているコンタクトプラグと、
    前記第１絶縁膜上から前記コンタクトプラグ上に跨って伸びている第１表面電極と、
    前記第１絶縁膜が形成されている側の前記半導体基板の表面または前記表面に露出する半導体領域内に形成されている導電層と、
    前記導電層上に形成されており、前記第１コンタクトホールよりも幅が広い第２コンタクトホールを有する第２絶縁膜と、
    前記第２コンタクトホールの側面と底面の間の角部を覆っており、前記コンタクトプラグと同種の金属により構成されている側面部金属層と、
    前記第２絶縁膜上から前記第２コンタクトホール内に跨って伸びており、前記側面部金属層を覆っており、前記コンタクトプラグとは異なる金属により構成されている第２表面電極、
    を有しており、
    前記第２コンタクトホールの前記底面の上部の第２表面電極に、ボンディングパッドが形成されている半導体装置。
  2. 前記側面部金属層の厚みが、前記側面の上側から下側に向かうにしたがって増している請求項１の半導体装置。
  3. 前記半導体基板上に形成されている第３絶縁膜をさらに有し、
    前記導電層が、前記第３絶縁膜上に形成されている、
    請求項１または２の半導体装置。
  4. 前記第１表面電極が、前記第２表面電極と同種の金属により構成されている請求項１〜３のいずれか一項の半導体装置。
  5. 前記コンタクトプラグと前記半導体基板の間、及び、前記側面部金属層と前記導電層の間にバリアメタルが介在している請求項１〜４のいずれか一項の半導体装置。
  6. 前記第２絶縁膜の少なくとも表層部がＢＰＳＧ膜であり、
    前記第２表面電極が前記ＢＰＳＧ膜に直接接触している請求項５の半導体装置。
  7. 前記コンタクトプラグと前記側面部金属層が、タングステンにより構成されている請求項１〜６のいずれか一項の半導体装置。
  8. 半導体装置を製造する方法であって、
    半導体基板の表面または前記表面に露出する半導体領域内に導電層を形成する工程と、
    前記導電層の外側の範囲の前記半導体基板上に第１絶縁膜を形成する工程と、
    前記導電層上に第２絶縁膜を形成する工程と、
    前記第１絶縁膜に第１コンタクトホールを形成する工程と、
    前記第２絶縁膜に前記第１コンタクトホールよりも幅が広い第２コンタクトホールを形成する工程と、
    前記第１絶縁膜上、前記第１コンタクトホール内、前記第２絶縁膜上及び前記第２コンタクトホール内に金属層を形成する工程と、
    前記第２コンタクトホールの側面と底面の間の角部に前記金属層が残存し、前記第１コンタクトホール内に前記金属層が残存するように前記金属層をエッチングする工程と、
    前記第１絶縁膜上から前記コンタクトプラグ上に跨って伸びている第１表面電極を形成する工程と、
    前記第２絶縁膜上から前記第２コンタクトホール内に跨って伸びるとともに前記角部の前記金属層を覆う第２表面電極を形成する工程、
    を有する方法。
JP2014250622A 2014-12-11 2014-12-11 半導体装置とその製造方法 Pending JP2016115698A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014250622A JP2016115698A (ja) 2014-12-11 2014-12-11 半導体装置とその製造方法
US14/942,559 US20160172301A1 (en) 2014-12-11 2015-11-16 Semiconductor device and manufacturing method therefor
DE102015121482.2A DE102015121482A1 (de) 2014-12-11 2015-12-10 Halbleitervorrichtung und herstellungsverfahren hierfür
CN201510920601.9A CN105702620A (zh) 2014-12-11 2015-12-11 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014250622A JP2016115698A (ja) 2014-12-11 2014-12-11 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2016115698A true JP2016115698A (ja) 2016-06-23

Family

ID=56082612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250622A Pending JP2016115698A (ja) 2014-12-11 2014-12-11 半導体装置とその製造方法

Country Status (4)

Country Link
US (1) US20160172301A1 (ja)
JP (1) JP2016115698A (ja)
CN (1) CN105702620A (ja)
DE (1) DE102015121482A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031154A (ja) * 2018-08-23 2020-02-27 トヨタ自動車株式会社 半導体装置
JP7487756B2 (ja) 2018-03-16 2024-05-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6217708B2 (ja) * 2015-07-30 2017-10-25 トヨタ自動車株式会社 半導体装置とその製造方法
JP6726112B2 (ja) * 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP6825719B2 (ja) 2017-11-13 2021-02-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7263715B2 (ja) * 2018-08-30 2023-04-25 富士電機株式会社 半導体装置の製造方法および半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335370A (ja) * 1991-10-14 1993-12-17 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2000114309A (ja) * 1998-10-01 2000-04-21 Yamaha Corp 半導体装置のボンディングパッド構造
JP2004247580A (ja) * 2003-02-14 2004-09-02 Kawasaki Microelectronics Kk 半導体装置の製造方法および半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999004427A1 (de) * 1997-07-15 1999-01-28 Infineon Technologies Ag Kontaktierung einer halbleiterzone
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP3510576B2 (ja) * 2000-09-28 2004-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100382727B1 (ko) * 2000-12-07 2003-05-09 삼성전자주식회사 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법
JP3948377B2 (ja) * 2002-09-12 2007-07-25 株式会社豊田中央研究所 圧接型半導体装置
KR100527673B1 (ko) * 2004-02-24 2005-11-28 삼성전자주식회사 반도체 소자의 금속배선 형성방법
CN100356545C (zh) * 2004-09-21 2007-12-19 中芯国际集成电路制造(上海)有限公司 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
CN100573909C (zh) * 2005-12-06 2009-12-23 三洋电机株式会社 半导体装置及其制造方法
JP5034740B2 (ja) * 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4596011B2 (ja) * 2008-01-09 2010-12-08 トヨタ自動車株式会社 半導体装置
JP4544313B2 (ja) * 2008-02-19 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
JP5447504B2 (ja) * 2009-03-24 2014-03-19 トヨタ自動車株式会社 半導体装置
JP5518091B2 (ja) * 2009-11-12 2014-06-11 パナソニック株式会社 半導体装置及び半導体装置の製造方法
JP5774921B2 (ja) * 2011-06-28 2015-09-09 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
JP5435129B2 (ja) * 2011-10-26 2014-03-05 トヨタ自動車株式会社 半導体装置
JP5724887B2 (ja) * 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
JP2014192351A (ja) 2013-03-27 2014-10-06 Mitsubishi Electric Corp 半導体装置の製造方法
JP6440989B2 (ja) * 2013-08-28 2018-12-19 ローム株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335370A (ja) * 1991-10-14 1993-12-17 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2000114309A (ja) * 1998-10-01 2000-04-21 Yamaha Corp 半導体装置のボンディングパッド構造
JP2004247580A (ja) * 2003-02-14 2004-09-02 Kawasaki Microelectronics Kk 半導体装置の製造方法および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7487756B2 (ja) 2018-03-16 2024-05-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2020031154A (ja) * 2018-08-23 2020-02-27 トヨタ自動車株式会社 半導体装置
US11004815B2 (en) 2018-08-23 2021-05-11 Denso Corporation Semiconductor device
JP7073984B2 (ja) 2018-08-23 2022-05-24 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN105702620A (zh) 2016-06-22
US20160172301A1 (en) 2016-06-16
DE102015121482A1 (de) 2016-06-16

Similar Documents

Publication Publication Date Title
JP2016115698A (ja) 半導体装置とその製造方法
US9614073B2 (en) Semiconductor device, and manufacturing method for same
JP5648658B2 (ja) 半導体装置の製造方法
US20060273390A1 (en) Gate contact and runners for high density trench MOSFET
US10304950B2 (en) Semiconductor device and method for manufacturing the same
JP2014192351A (ja) 半導体装置の製造方法
US20140077254A1 (en) Semiconductor device and method of manufacturing same
TW201737499A (zh) 半導體裝置以及半導體裝置的製造方法
JP2016171150A (ja) 半導体装置
US9698103B2 (en) Semiconductor device and manufacturing method therefor
JP2010161240A (ja) 半導体装置
JP5470726B2 (ja) トレンチゲート構造を有するｍｏｓ型半導体装置の製造方法
WO2020196754A1 (ja) 半導体装置
JP5884557B2 (ja) 半導体装置
WO2014128914A1 (ja) 半導体装置
JP2018022836A (ja) 半導体装置
CN112652653A (zh) 碳化硅半导体装置和碳化硅半导体装置的制造方法
JP7420270B2 (ja) 半導体装置
JP2006269491A (ja) 半導体装置の製造方法
JP5721868B2 (ja) 半導体装置およびその製造方法
JP2020031154A (ja) 半導体装置
JP2012204564A (ja) 半導体素子及び半導体素子の製造方法
JP2017208368A (ja) 貫通電極付基板
JP2017103372A (ja) 半導体装置
JP2021034400A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170926