CN105702620A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105702620A
CN105702620A CN201510920601.9A CN201510920601A CN105702620A CN 105702620 A CN105702620 A CN 105702620A CN 201510920601 A CN201510920601 A CN 201510920601A CN 105702620 A CN105702620 A CN 105702620A
Authority
CN
China
Prior art keywords
contact hole
dielectric film
metal level
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510920601.9A
Other languages
English (en)
Inventor
岩崎真也
荒川盛司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN105702620A publication Critical patent/CN105702620A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)

Abstract

本发明提供一种在接合衬垫上表面电极不易剥离的半导体装置及其制造方法。所提供的半导体装置具有：第一绝缘膜，其被形成在半导体基板上并具有第一接触孔；接触插塞，其位于第一接触孔内；第二绝缘膜，其被形成在导电层上，并且具有与第一接触孔相比宽度较宽的第二接触孔；侧面部金属层，其对所述第二接触孔的侧面与底面之间的角部进行覆盖，并且通过与接触插塞为同种的金属而构成；第一表面电极，其以从第二绝缘膜上跨至第二接触孔内的方式而延伸。第一表面电极对侧面部金属层进行覆盖，并通过与接触插塞不同的金属而构成。在第二接触孔的底面的上部的第一表面电极中形成有接合衬垫。

Description

半导体装置及其制造方法
技术领域
本说明书所公开的技术涉及半导体装置及其制造方法。
背景技术
专利文献1的半导体装置具有被形成在半导体基板的表面上的绝缘膜。在绝缘膜上形成有接触孔。绝缘膜的上表面和接触孔的内表面被由Ti等构成的阻挡金属所覆盖。此外，在接触孔内配置有由Al等构成的接触插塞。在接触孔内，接触插塞经由阻挡金属而与半导体基板连接。通过阻挡金属，从而防止了构成接触插塞的元素向阻挡金属的下侧的半导体基板扩散的情况。在绝缘膜和接触插塞上配置有由Al等构成的表面电极。在表面电极上接合有引线。
现有技术文献
专利文献
专利文献1：日本特开2014-192351号公报
发明内容
发明所要解决的课题
在表面电极上接合引线时，表面电极向从半导体基板离开的方向被拉伸。因此，存在有表面电极与阻挡金属一起从其下部的绝缘膜上剥离的情况。因此，在本说明书中，提供一种在接合衬垫上表面电极不易剥离的半导体装置。
用于解决课题的方法
本说明书所公开的半导体装置具有半导体基板、第一绝缘膜、接触插塞、第一表面电极、导电层、第二绝缘膜、侧面部金属层、第二表面电极。第一绝缘膜被形成在所述半导体基板上，并具有第一接触孔。接触插塞被配置在所述第一接触孔内。第一表面电极以从所述第一绝缘膜上跨至所述接触插塞上的方式而延伸。导电层被形成在形成有所述第一绝缘膜的一侧的所述半导体基板的表面上或露出于所述表面的半导体区域内。第二绝缘膜被形成在所述导电层上，并具有与所述第一接触孔相比宽度较宽的第二接触孔。侧面部金属层对所述第二接触孔的侧面与底面之间的角部进行覆盖，并通过与所述接触插塞同种的金属而构成。第二表面电极以从所述第二绝缘膜上跨至所述第二接触孔内的方式而延伸，对所述侧面部金属层进行覆盖，并通过与所述接触插塞不同的金属而构成。在所述第二接触孔的所述底面的上部的第二表面电极中形成有接合衬垫。
另外，上述的导电层的含义为具有与半导体同等或与半导体相比较高的导电性的层。即，导电层为导体或半导体。导电层也可以被形成在露出于形成有第一绝缘膜的一侧的半导体基板的表面的半导体区域内。即，导电层也可以为半导体基板内的半导体层(即，半导体基板本身)。此外，导电层也可以为被形成在形成有第一绝缘膜的一侧的半导体基板的表面上的配线等。另外，在导电层形成在半导体基板的表面上的情况下，导电层既可以与半导体基板的表面直接接触，也可以在导电层与半导体基板之间存在有其他的层(例如，绝缘膜)。此外，在本说明书中，接触插塞的含义为被配置在第一接触孔内的金属的主材料。因此，在存在有对第一接触孔的内表面进行覆盖的极薄的膜(例如，阻挡金属等)的情况下，该薄膜并不是接触插塞。此外，上述的第一绝缘层与第二绝缘层也可以互相连结。即，上述的第一绝缘层与第二绝缘层也可以通过单一的绝缘层而构成。
在该半导体装置中，第二接触孔的宽度与第一接触孔的宽度相比较宽。因此，在接合衬垫的下部(即，第二接触孔的底面)，第二表面电极在较宽的范围内与导电层连接。因此，在接合衬垫(即，第二表面电极)上接合引线时，第二表面电极不易剥离。此外，在该半导体装置中，在第二接触孔的角部处形成有侧面部金属层。当以这种方式形成侧面部金属层时，能够比较平坦地形成侧面部金属层上的第二表面电极。由此，第二表面电极的强度提高。由此，也使第二表面电极变得不易剥离。
此外，本说明书提供一种制造半导体装置的方法。该方法具有导电层形成工序、第一绝缘膜形成工序、第二绝缘膜形成工序、第一接触孔形成工序、第二接触孔形成工序、金属层形成工序、蚀刻工序、第一表面电极形成工序、第二表面电极形成工序。在所述导电层形成工序中，在半导体基板的表面上或露出于所述表面的半导体区域内形成导电层。在所述第一绝缘膜形成工序中，在所述导电层的外侧的所述半导体基板上形成第一绝缘膜。在所述第二绝缘膜形成工序中，在所述导电层上形成第二绝缘膜。在所述第一接触孔形成工序中，在所述第一绝缘膜上形成第一接触孔。在所述第二接触孔形成工序中，在所述第二绝缘膜上形成与所述第一接触孔相比宽度较宽的第二接触孔。在所述金属层形成工序中，在所述第一绝缘膜上、所述第一接触孔内、所述第二绝缘膜上以及所述第二接触孔内形成金属层。在所述蚀刻工序中，以在所述第二接触孔的侧面与底面之间的角部处残留有所述金属层，并且在所述第一接触孔内残留有所述金属层的方式而对所述金属层进行蚀刻。在所述第一表面电极形成工序中，形成以从所述第一绝缘膜上跨至所述接触插塞上的方式而延伸的第一表面电极。在所述第二表面电极形成工序中，形成以从所述第二绝缘膜上跨至所述第二接触孔内的方式而延伸，并且对所述角部的所述金属层进行覆盖的第二表面电极。
另外，第一绝缘膜形成工序与第二绝缘膜形成工序也可以被同时实施。
在该方法中，在形成了第一绝缘膜、第二绝缘膜、第一接触孔、第二接触孔之后，使金属层在第一接触孔内和第二接触孔内生长。由于第一接触孔的宽度较窄，因此，在第一接触孔内以无间隙的方式填充有金属层。由于第二接触孔的宽度较宽，因此，第二接触孔的内表面被大致均匀的厚度的金属层所覆盖。接下来，对金属层进行蚀刻。在此，以在第一接触孔内残留有金属层并且在第二接触孔的侧面和底面的角部处残留有金属层的方式而实施蚀刻。由于在第一接触孔内金属层以无间隙的方式被填充，因此，第一接触孔内的金属层从接触孔的开口侧被蚀刻。因此，在第一接触孔内残留有较多的金属层。由此，接触插塞被形成。另一方面，由于第二接触孔的内表面被大致均匀的厚度的金属层所覆盖，因此，在第二接触孔内，金属层在其厚度方向上被蚀刻。因此，在第二接触孔内，与在第一接触孔内相比，金属层更容易被蚀刻。但是，由于蚀刻剂不易到达第二接触孔的侧面与底面之间的角部附近，因此，在角部处蚀刻速度变慢。因此，能够使金属层残留在第二接触孔的角部处。由此，侧面部金属层被形成。因此，接触插塞与侧面部金属层通过同种的金属而构成。其后，形成第一表面电极和第二表面电极。第二表面电极以从第二绝缘膜上跨至第二接触孔内而延伸的方式(即，以对侧面部金属层进行覆盖的方式)被形成。当以对侧面部金属层进行覆盖的方式而形成第二表面电极时，能够将第二表面电极的表面形成为平滑的形状。通过将第二表面电极的表面形成为平滑的形状，从而能够提高第二表面电极的强度。因此，根据该方法，能够制造出第二表面电极不易剥离的半导体装置。此外，根据该方法，能够在用于形成接触插塞的金属层的形成工序与金属层的蚀刻工序中，同时形成侧面部金属层。因此，能够在不增加工序的条件下形成侧面部金属层。因此，能够效率地制造该半导体装置。
附图说明
图1为半导体装置10的俯视图。
图2为图1中的A-A线以及B-B线处的半导体装置10的纵剖视图。
图3为阻挡金属28的放大剖视图。
图4为半导体装置10的制造工序的说明图。
图5为半导体装置10的制造工序的说明图。
图6为半导体装置10的制造工序的说明图。
图7为半导体装置10的制造工序的说明图。
图8为半导体装置10的制造工序的说明图。
图9为半导体装置10的制造工序的说明图。
图10为半导体装置10的制造工序的说明图。
图11为半导体装置10的制造工序的说明图。
图12为半导体装置10的制造工序的说明图。
图13为半导体装置10的制造工序的说明图。
图14为半导体装置10的制造工序的说明图。
图15为半导体装置10的制造工序的说明图。
图16为半导体装置10的制造工序的说明图。
图17为比较例的半导体装置的剖视图。
图18为半导体装置10的制造工序的说明图。
图19为半导体装置10的制造工序的说明图。
图20为实施例2的半导体装置的衬垫部14的纵剖视图。
图21为实施例3的半导体装置的与图2相对应的纵剖视图。
图22为实施例4的半导体装置的与图2相对应的纵剖视图。
图23为实施例5的半导体装置的与图2相对应的纵剖视图。
具体实施方式
实施例
如图1所示，实施例1的半导体装置10具有半导体基板12。半导体基板12由硅构成。在半导体基板12的上表面上形成有发射极56和多个接合衬垫16。在下文中，将半导体装置10中的发射极56的附近称为元件部54。此外，将半导体装置10中的接合衬垫16的附近称为衬垫部14。
图2并排图示了衬垫部14和元件部54中的半导体装置10的纵截面。在半导体基板12的下表面12b上以从衬垫部14跨至元件部54的方式而形成有集电极58。
在衬垫部14内的半导体基板12的上表面12a上形成有表面氧化膜17。表面氧化膜17由SiO2构成。表面氧化膜17覆盖衬垫部14内的半导体基板12的上表面12a的整个区域。表面氧化膜17为通过使半导体基板12氧化而得到的膜。
在表面氧化膜17上形成有栅极配线18。栅极配线18由多晶硅构成。
在表面氧化膜17和栅极配线18上形成有由SiO2构成的绝缘膜20。绝缘膜20覆盖栅极配线18的上表面和未形成有栅极配线18的位置处的表面氧化膜17的上表面。绝缘膜20具有NSG膜22和BPSG膜24。NSG膜22为由NSG(Non-dopedSiliconGlass：无掺杂硅玻璃)构成的膜。即，NSG膜22为由未掺杂有硼和磷的SiO2构成的膜。NSG膜22被形成在表面氧化膜17和栅极配线18上。BPSG膜24为由BPSG(BoronPhosphorusSiliconGlass：硼磷硅玻璃)构成的膜。即，BPSG膜24为由掺杂了硼和磷的SiO2构成的膜。BPSG膜24被形成在NSG膜22上。此外，在未形成有栅极配线18的位置处，绝缘膜20被形成在表面氧化膜17上。
在绝缘膜20上形成有接触孔26。接触孔26将被形成在栅极配线18上的范围内的绝缘膜20从上表面贯穿至下表面。接触孔26的底面由栅极配线18构成。接触孔26具有足够在内部进行引线接合的宽度。接触孔26的宽度能够设为150μm以上，在本实施例中为大约800μm。接触孔26的侧面(即，绝缘膜20的侧面)和侧面附近的底面(即，栅极配线18的上表面)被阻挡金属28覆盖。如图3所示，阻挡金属28具有TiSi层28a、Ti层28b以及TiN层28c。TiSi层28a被形成在栅极配线18的上表面上。TiSi层28a以低电阻而与栅极配线18接触。Ti层28b覆盖TiSi层28a的上表面和绝缘膜20的侧面。TiN层28c覆盖Ti层28b的表面。
接触孔26的侧面(即，绝缘膜20的侧面)和底面之间的角部被侧面部金属层30覆盖。更详细而言，侧面部金属层30覆盖接触孔26的侧面的大致整个区域和角部附近的接触孔26的底面。侧面部金属层30从阻挡金属28之上对接触孔26的角部进行覆盖。即，在侧面部金属层30与接触孔26的侧面以及底面之间，存在有阻挡金属28。在接触孔26的底面的中央部处，未形成有侧面部金属层30。在本实施例中，侧面部金属层30通过钨而构成。侧面部金属层30的厚度(即，在相对于接触孔26的侧面而垂直的方向上进行测量时的侧面金属层30的厚度)随着从上侧趋向于下侧而增加。因此，侧面部金属层30的表面倾斜为锥形形状。
以从绝缘膜20上跨至接触孔26内而延伸的方式形成有表面电极32。在本实施例中，表面电极32通过AlSi而构成。表面电极32覆盖侧面部金属层30。表面电极32覆盖接触孔26的底面。即，表面电极32在接触孔26的底面上与栅极配线18相接。此外，表面电极32覆盖BPSG膜24的上表面。
如图2所示，在未形成有表面电极32的范围内的绝缘膜20上形成有聚酰亚胺膜34。聚酰亚胺膜34为绝缘性的膜。在聚酰亚胺膜34上形成有开口部34a。表面电极32在开口部34a内露出。聚酰亚胺膜34还覆盖表面电极32的端部。开口部34a内的表面电极32的表面为接合衬垫16。接合衬垫16被形成于接触孔26内。在接合衬垫16上接合有通过Al而构成的引线36。引线36的另一端与未图示的电极连接。
在元件部54内形成有IGBT(InsulatedGateBipolarTransistor：绝缘栅双极型晶体管)。IGBT具有以下的结构。在元件部54内的半导体基板12中形成有发射区60、体接触区62、体区64、漂移区66以及集电区68。发射区60为n型，并被形成在与半导体基板12的上表面12a相对的位置处。体接触区62为p+型，并被形成在与半导体基板12的上表面12a相对的位置处。体区64为p-型，并被形成在发射区60和体接触区62的下侧。体区64的p型杂质浓度低于体接触区62的p型杂质浓度。漂移区66为n型，并被形成在体区64的下侧。此外，漂移区66也被形成在衬垫部14的半导体基板12中。集电区68为p型，并被形成在漂移区66的下侧。此外，集电区68也被形成在衬垫部14的半导体基板12中。集电区68被形成在与半导体基板12的下表面12b相对的位置处。集电区68与集电极58连接。
在元件部54内的半导体基板12的上表面12a上形成有沟槽70。沟槽70贯穿发射区60和体区64并到达漂移区66。沟槽70的内表面被栅绝缘膜72覆盖。在沟槽70内形成有栅电极74。栅电极74通过栅绝缘膜72而与半导体基板12绝缘。栅电极74隔着栅绝缘膜72而与发射区60、体区64以及漂移区66对置。栅电极74在未图示的位置处与上述的栅极配线18连接。栅电极74经由栅极配线18而与表面电极32(即，引线36)电连接。栅电极74的上表面被盖层绝缘膜76覆盖。
元件部54内的半导体基板12的上表面12a被由SiO2构成的绝缘膜80覆盖。绝缘膜80由上述的表面氧化膜17、NSG膜22以及BPSG膜24构成。即，在元件部54内，于半导体基板12的上表面12a上层压有表面氧化膜17、NSG膜22以及BPSG膜24，这些膜构成了绝缘膜80。
在绝缘膜80上形成有多个接触孔82。各接触孔82将绝缘膜80从上表面贯穿至下表面。接触孔82的宽度与接触孔26的宽度相比较窄。接触孔82的宽度能够设为1μm以下，在本实施例中为大约0.8μm。接触孔82的底面由半导体基板12的上表面12a构成。发射区60和体接触区62与接触孔82的底面相对。接触孔82的内表面(即，构成接触孔82的底面的半导体基板12的上表面12a和绝缘膜80的侧面)被上述的阻挡金属28覆盖。元件部54的阻挡金属28与上述的衬垫部14的阻挡金属28相同，具有TiSi层、Ti层、TiN层的层压结构。
在接触孔82内配置有接触插塞86。接触插塞86以无间隙的方式被填充在接触孔82内。在本实施例中，接触插塞86通过钨而构成。接触插塞86覆盖接触孔82内的阻挡金属28的表面。
在绝缘膜80和接触插塞86的表面上形成有发射极56。发射极56以从绝缘膜80上跨至接触插塞86上的方式而延伸。发射极56通过AlSi而构成。发射极56经由接触插塞86以及阻挡金属28而与发射区60和体接触区62连接。
在未形成有发射极56的范围内的绝缘膜80上形成有上述的聚酰亚胺膜34。聚酰亚胺膜34还覆盖发射极56的端部。虽然未图示，但是未被聚酰亚胺膜34覆盖的范围内的发射极56通过锡焊而与外部的电极连接。
接下来，对半导体装置10的制造方法进行说明。半导体装置10由具有与漂移区66相同的n型杂质浓度的n型的半导体基板12制造。如图4所示，首先，通过离子注入而在半导体基板12中形成发射区60、体接触区62以及体区64。接下来，通过各向异性蚀刻而形成沟槽70。
接下来，如图5所示，通过使半导体基板12的表面氧化而形成栅绝缘膜72和表面氧化膜17。
接下来，如图6所示，使多晶硅层90在半导体基板12上生长。接下来，对多晶硅层90选择性地进行蚀刻。在此，如图7所示，使多晶硅层90残留在沟槽70内。残留在沟槽70内的多晶硅层90为栅电极74。此外，如图7所示，使多晶硅层90部分地残留在衬垫部14内的表面氧化膜17上。残留在表面氧化膜17上的多晶硅层90为栅极配线18。接下来，如图8所示，在栅电极74的上表面上形成盖层绝缘膜76。
接下来，如图8所示，通过CVD(ChemicalVaporDeposition：化学气相沉积)而使NSG膜22在半导体基板12上生长。通过NSG膜22而覆盖表面氧化膜17和栅极配线18。接下来，如图9所示，通过CVD而使BPSG膜24在NSG膜22上生长。通过形成BPSG膜24从而完成衬垫部14内的绝缘膜20和元件部54内的绝缘膜80。另外，在形成BPSG膜24时，通过NSG膜22而防止了BPSG膜24中的硼和磷向半导体基板12扩散的情况。如此，通过先形成NSG膜22，之后形成BPSG膜24，从而能够防止硼和磷从BPSG膜24向半导体基板12中扩散的情况。
接下来，对半导体基板12进行热处理。在热处理时，BPSG膜24将流动，从而BPSG膜24的表面被平坦化。因此，在热处理后，如图10所示，BPSG膜24的表面与热处理前相比变得平坦。
接下来，如图11所示，通过对绝缘膜20、80选择性地进行蚀刻，从而形成接触孔26、82。
接下来，如图12所示，在半导体基板12的表面上形成阻挡金属28。阻挡金属28以覆盖接触孔26、82的内表面和BPSG膜24的上表面的方式而形成。更详细而言，阻挡金属28以如下的方式而形成。首先，在半导体基板12的表面上形成Ti层(即，图3的Ti层28b)。但是，在接触孔26的底面上，使Ti层的Ti与栅极配线18的硅合金化而形成TiSi层(即，图3的TiSi层28a)。TiSi层28a以低电阻与栅极配线18连接。此外，在接触孔82的底面上，使Ti层的Ti与半导体基板12的硅合金化而形成TiSi层。该TiSi层以低电阻与半导体基板12连接。接下来，在Ti层上形成TiN层(即，图3的TiN层28c)。由此，得到图12所示的阻挡金属28。
接下来，如图13所示，使钨层94在半导体基板12的表面上生长。钨层94生长在位于接触孔26的内表面、接触孔82的内表面以及BPSG膜24的上部的阻挡金属28上。在此，形成接触孔82的宽度(在本实施例中为大约0.6μm)的一半以上的厚度(即，0.3μm以上的厚度)的钨层94。在本实施例中，钨层94的厚度为大约0.4μm。因此，钨层94在接触孔82内无间隙地生长。此外，由于接触孔26的宽度(大约800μm)远大于钨层94的厚度(大约0.4μm)，因此，在接触孔26内，钨层94沿着接触孔26的内表面而生长。即，钨层94沿着接触孔26的内表面以大致均匀的厚度而生长。另外，在形成钨层94时，通过阻挡金属28(尤其是TiN层)而防止了构成钨层94的钨向半导体基板12扩散的情况。由此，防止了在半导体基板12的接触部处形成缺陷等的情况。此外，通过阻挡金属28而防止了钨从钨层94向栅极配线18扩散的情况。
接下来，如图14所示，通过对钨层94进行蚀刻，从而将位于绝缘膜20、80的上部的钨层94去除。由此，使绝缘膜20、80上的阻挡金属28露出。此外，使钨层94残留在接触孔82内。更详细而言，以使残留在接触孔82内的钨层94的上表面与绝缘膜80的上表面大致一致的方式而实施蚀刻。残留在接触孔82内的钨层94为接触插塞86。此外，接触孔26内的钨层94也被实施蚀刻。接触孔26的底面的钨层94的厚度与位于绝缘膜20、80的上部的钨层94的厚度大致相等。因此，接触孔26的底面的钨层94被去除。因此，阻挡金属28在接触孔26的底面露出。另一方面，由于蚀刻剂不易到达接触孔26的底面与侧面之间的角部附近，因此，在角部附近蚀刻速度变慢。因此，以覆盖接触孔26的角部(更详细而言，侧面和角部附近的底面)的方式而残留有钨层94。残留在接触孔26的角部附近的钨层94为侧面部金属层30。在本实施例中，侧面部金属层30以覆盖接触孔26的侧面的大致整个区域的方式而残留。但是，在其他的实施例中，侧面部金属层30也可以仅被形成在接触孔26的侧面中的角部附近的区域内。当以这种方式形成侧面部金属层30时，侧面部金属层30的厚度(即，相对于接触孔26的侧面而垂直的方向上的侧面部金属层30的宽度)随着从上侧趋向于下侧而增加。因此，侧面部金属层30的表面成为倾斜为锥形形状的形状。因此，通过侧面部金属层30而使接触孔26的外周缘的高低差平滑化。
接下来，如图15所示，通过对阻挡金属28进行蚀刻，从而将绝缘膜20、80上的阻挡金属28去除。由此，使BPSG膜24的上表面露出。由于接触孔82内的阻挡金属28被接触插塞86覆盖，因此未被蚀刻。因此，在接触孔82内残留有阻挡金属28。此外，接触孔26内的侧面部金属层30的下侧的阻挡金属28也未被蚀刻。即，在侧面部金属层30与栅极配线18之间以及侧面部金属层30与绝缘膜20之间残留有阻挡金属28。接触孔26内的未被侧面部金属层30覆盖的范围内的阻挡金属28(即，接触孔26的底面的阻挡金属28)去除。因此，栅极配线18在接触孔26的底面露出。
接下来，如图16所示，使AlSi层92在半导体基板12的表面上生长。另外，在本实施例中，使AlSi层92在低温(例如，200度以下的温度)下生长。当使AlSi层92在低温下生长时，在AlSi层92中不易析出Si的结核(nodule)，从而能够形成高强度的AlSi层92。此外，当使AlSi层92在具有凹凸的表面上生长时，存在有在AlSi层92的表面上形成较深的槽的情况。尤其在使AlSi层92在低温下生长的情况下，在AlSi层92的表面上容易形成槽。在本实施例中，元件部54的表面(即，通过绝缘膜80的上表面和接触插塞86的上表面而构成的表面)为大致平坦。因此，能够在元件部54上形成表面平坦的AlSi层92。此外，虽然在衬垫部14中，于接触孔26的底面与绝缘膜20的上表面之间形成有高低差，但该高低差通过侧面部金属层30而被平滑化。因此，如图16所示，即使在衬垫部14中，也不会在AlSi层92的表面上形成槽，从而使AlSi层92的表面变得平滑。另外，图17图示了在不存在侧面部金属层30的状态下形成了AlSi层92的情况。当不存在侧面部金属层30时，AlSi层92将直接生长在接触孔26的侧面与底面之间的角部上。当AlSi层98以这种方式生长时，将在角部附近的AlSi层92的表面上形成槽98。相对于此，在本实施例的方法中，如图16所示，能够防止形成槽98的情况。此外，虽然根据条件，在本实施例的方法中也存在形成槽98的情况，但是即使在该情况下，也能够使槽98的深度与图17相比较浅。当如图17那样形成有较深的槽98时，AlSi层92的强度将变弱。此外，图17那样的较深的槽98容易成为裂纹的起点，从而AlSi层92的耐久性降低。相对于此，根据本实施例的方法，能够形成具有较高的强度以及耐久性的AlSi层92。
此外，在AlSi层92的形成前，BPSG膜24是露出的。因此，AlSi层92与BPSG膜24直接接触。因此，AlSi层92与BPSG膜24以高强度贴合。由此，AlSi层92不易剥离。即，当在BPSG膜24与AlSi层92之间存在有阻挡金属28时，由于阻挡金属28易于从BPSG膜24上剥离，因此，AlSi层92容易与阻挡金属28一起从BPSG膜24上剥离。相对于此，在本实施例中，由于AlSi层92与BPSG膜24直接接触，因此，AlSi层92不易从BPSG膜24上剥离。
接下来，如图18所示，通过对AlSi层92选择性地进行蚀刻，从而对AlSi层92进行图案形成。通过以从绝缘膜20上跨至接触孔26内的方式而延伸的AlSi层92，形成了表面电极32。此外，通过以从接触插塞86上跨至绝缘膜80上的方式而延伸的AlSi层92，形成了发射极56。
接下来，如图19所示，在BPSG膜24的表面上形成聚酰亚胺膜34。聚酰亚胺膜34以覆盖表面电极32的端部的方式而形成。未被聚酰亚胺膜34覆盖的部分的表面电极32成为接合衬垫16。此外，聚酰亚胺膜34以覆盖发射极56的端部的方式而形成。
接下来，实施半导体装置10的下表面12b侧的加工，从而形成集电区68和集电极58。由此，完成图1、图2所示的半导体装置10。
在对半导体装置10进行安装时，通过锡焊而使集电极58与未图示的电极连接。此外，通过锡焊而使发射极56与未图示的电极连接。此外，在接合衬垫16上连接引线36。引线36的另一端部与未图示的电极连接。在将引线36接合在接合衬垫16上时，表面电极32被强力地向上方拉拽。然而，如上述那样，在半导体装置10中，接合衬垫16被形成在接触孔26内。因此，在接合衬垫16的下侧全体，表面电极32与栅极配线18连接。即，在接合衬垫16的下侧，于表面电极32与栅极配线18之间不存在绝缘膜。因此，接合衬垫16的下侧的表面电极32以较高的强度而被连接在栅极配线18上。因此，防止了表面电极32发生剥离的情况。因此，能够对半导体装置10的安装时的不良的产生进行抑制。此外，如上述那样，在半导体装置10中，表面电极32具有较高的强度。由此，也抑制了引线接合时的表面电极32的剥离。
此外，在实施例1中，BPSG膜24的表面被平坦化。因此，能够使形成在BPSG膜24上的发射极56形成得较为平坦。当在发射极56的表面上形成有凹凸时，由于在半导体装置10的使用时反复对发射极56施加热量，从而容易在发射极56中产生裂纹。当裂纹到达半导体基板12时，半导体装置10的特性将发生劣化。相对于此，当如实施例1那样，发射极56的表面为平坦时，将变得不易产生裂纹，并且裂纹不易向半导体基板12侧发展。因此，实施例1的半导体装置10的特性不易发生劣化。
另外，在下文中，对实施例与本发明的各结构要素的对应关系进行说明。实施例的绝缘膜80为本发明的第一绝缘膜的一个示例。实施例的接触孔82为本发明的第一接触孔的一个示例。实施例的接触插塞86为本发明的接触插塞的一个示例。实施例的发射极56为本发明的第一表面电极的一个示例。实施例的栅极配线18为本发明的导电层的一个示例。实施例的绝缘膜20为本发明的第二绝缘膜的一个示例。实施例的接触孔26为本发明的第二接触孔的一个示例。实施例的侧面部金属层30为本发明的侧面部金属层的一个示例。实施例的表面电极32为本发明的第二表面电极的一个示例。实施例的表面氧化膜17为本发明的第三绝缘膜的一个示例。
实施例2
在上述的实施例1中，构成接合衬垫16的表面电极32与栅极配线18连接。然而，如图20所示，也可以使表面电极32与半导体基板12连接。即，本发明中的导电层既可以为栅极配线，也可以为半导体基板12内的半导体层(更详细而言，露出于半导体基板12的表面的半导体层)。此外，导电层也可以为栅极配线以外的配线。
实施例3
在上述的实施例1中，在BPSG膜24的上表面未形成有阻挡金属28。由此，实现了BPSG膜24与电极32、56之间的连接强度的提高。然而，由于BPSG膜24被形成在接合衬垫16的外侧，因此，BPSG膜24上的电极32、56的剥离成为问题的情况较少。因此，如图21所示，也可以在BPSG膜24上形成有阻挡金属28。
实施例4
在上述的实施例1中，接合衬垫16被形成在接触孔26内。然而，如图22所示，接合衬垫16也可以被形成在接触孔26的上部(即，与绝缘膜20的上表面相比靠上侧)。
实施例5
在上述的实施例中，侧面部金属层30仅在接触孔26的侧面附近覆盖了接触孔26的底面。然而，如图23所示，接触孔26的底面的整个区域也可以被厚度较薄的侧面部金属层30覆盖。
另外，在上述的实施例中，作为阻挡金属而采用了TiSi层、Ti层以及TiN层的层压结构。然而，也可以通过TiSi层和TiN层的层压结构而构成阻挡金属。此外，阻挡金属包含金属层(例如，TiN、TaN等)，该金属层对阻挡金属的上部的接触插塞的元素向阻挡金属的下侧扩散的情况进行抑制。此外，阻挡金属优选为包含如下的金属层(例如，TiSi、CoSi、NiSi)，即，以较低的接触电阻而与阻挡金属的下侧的层接触的金属层。
此外，虽然在上述的实施例中使用了钨以作为接触插塞，但接触插塞的材料也能够采用可埋入接触孔82中的各种金属。例如，能够采用Cu等以作为接触插塞。
此外，虽然在上述的实施例中使用了AlSi以作为表面电极32，但表面电极的材料也能够采用可进行引线接合的各种导电材料。例如，能够采用W、Cu等以作为表面电极。
此外，接触插塞为被填充于接触孔内的金属的主材料。在接触孔内形成有多个金属层的情况下，也能够将占接触孔的容积中的50％以上的容积的金属层定义为接触插塞。
此外，在上述的实施例中，绝缘膜20的表层部通过BPSG膜24而构成，绝缘膜20的下层部通过NSG膜22而构成。然而，绝缘膜20的整体也可以通过BPSG膜而构成。即，虽然绝缘膜20的表层部优选为BPSG膜，但下层部既可以为BPSG膜也可以为其他的绝缘膜。此外，在上述的实施例中，绝缘膜80的表层部通过BPSG膜24而构成，绝缘膜80的下层部通过NSG膜22和表面氧化膜17而构成。然而，绝缘膜80的整体也可以通过BPSG膜而构成。即，虽然绝缘膜80的表层部优选为BPSG膜，但下层部既可以为BPSG膜也可以为其他的绝缘膜。
本说明书所公开的一个示例所涉及的半导体装置具有半导体基板、第一绝缘膜、接触插塞、导电层、第二绝缘膜、侧面部金属层、第二表面电极。第一绝缘膜被形成在所述半导体基板上，并具有第一接触孔。接触插塞被配置在所述第一接触孔内。导电层被形成在所述半导体基板内或所述半导体基板的表面上。第二绝缘膜被形成在所述导电层上，并具有与所述第一接触孔相比宽度较宽的第二接触孔。侧面部金属层对所述第二接触孔的侧面进行覆盖，并通过与所述接触插塞为同种的金属而构成。第一表面电极以从所述第二绝缘膜上跨至所述第二接触孔内的方式而延伸，对所述侧面部金属层进行覆盖，并通过与所述接触插塞不同的金属而构成。在所述第二接触孔的底面的上部的第一表面电极中形成有接合衬垫。
本说明书所公开的一个示例所涉及的半导体装置的所述侧面部金属层的厚度随着从所述侧面的上侧趋向于下侧而增加。
另外，上述的“侧面部金属层的厚度”是指，在相对于所述侧面而垂直的方向上进行测量时的侧面部金属层的尺寸。根据这种结构，能够更平坦地形成侧面部金属层上的第二表面电极。由此，提高第二表面电极的强度。
本说明书所公开的一个示例所涉及的半导体装置还具有被形成在所述半导体基板上的第三绝缘膜。所述导电层被形成在所述第三绝缘膜上。
本说明书所公开的一个示例所涉及的半导体装置还具有第二表面电极。所述第二表面电极以从所述第一绝缘膜上跨至所述接触插塞上的方式而延伸，并通过与所述第一表面电极为同种的金属而构成。
根据该结构，能够同时形成第一表面电极和第二表面电极。此外，在形成有金属层的表面上存在凹凸的情况下，如果不在高温下形成金属层则无法使金属层顺利地生长。相对于此，形成有第二表面电极的表面(即，通过第一绝缘层的表面和接触插塞的表面而构成的表面)为平坦。此外，第二接触孔的外周缘的高低差通过侧面部金属层而被平滑地连接。因此，即使将形成第一表面电极和第二表面电极时的温度设为较低的低温，也能够恰当地形成第一表面电极和第二表面电极。当在低温下形成第一表面电极和第二表面电极时，能够进一步提高这些电极的强度。即，根据该半导体装置的结构，能够得到高强度的第一表面电极和第二表面电极。
在本说明书所公开的一个示例所涉及的半导体装置中，在所述接触插塞与所述半导体基板之间，以及所述侧面部金属层与所述导电层之间存在有阻挡金属。
在本说明书所公开的一个示例所涉及的半导体装置中，所述第二绝缘膜的至少表层部为BPSG膜，所述第一表面电极与所述BPSG膜直接接触。
根据该结构，第一表面电极变得更加不易剥离。
在本说明书所公开的一个示例所涉及的半导体装置中，所述接触插塞和所述侧面部金属层通过钨而构成。
虽然以上对实施方式进行了详细说明，但这些仅为例示，并不对权利要求书进行限定。在权利要求书内所记载的技术中，包括能够对以上所例示的具体例进行各种各样的改变、变更的技术。
在本说明书或附图中所说明的技术要素通过单独或者各种组合的方式而发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。此外，本说明书或附图中所例示的技术同时达成多个目的，达成其中的一个目的本身便具有技术上的有用性。

Claims (8)

1.一种半导体装置，具有：
半导体基板；
第一绝缘膜，其被形成在所述半导体基板上，并具有第一接触孔；
接触插塞，其被配置在所述第一接触孔内；
第一表面电极，其以从所述第一绝缘膜上跨至所述接触插塞上的方式而延伸；
导电层，其被形成在形成有所述第一绝缘膜的一侧的所述半导体基板的表面上或露出于所述表面的半导体区域内；
第二绝缘膜，其被形成在所述导电层上，并具有与所述第一接触孔相比宽度较宽的第二接触孔；
侧面部金属层，其对所述第二接触孔的侧面与底面之间的角部进行覆盖，并通过与所述接触插塞为同种的金属而构成；
第二表面电极，其以从所述第二绝缘膜上跨至所述第二接触孔内的方式而延伸，对所述侧面部金属层进行覆盖，并通过与所述接触插塞不同的金属而构成，
在所述第二接触孔的所述底面的上部的第二表面电极中形成有接合衬垫。
2.如权利要求1所述的半导体装置，其中，
所述侧面部金属层的厚度随着从所述侧面的上侧趋向于下侧而增加。
3.如权利要求1或2所述的半导体装置，其中，
还具有第三绝缘膜，所述第三绝缘膜被形成在所述半导体基板上，
所述导电层被形成在所述第三绝缘膜上。
4.如权利要求1至3中的任意一项所述的半导体装置，其中，
所述第一表面电极通过与所述第二表面电极为同种的金属而构成。
5.如权利要求1至4中的任意一项所述的半导体装置，其中，
在所述接触插塞与所述半导体基板之间，以及所述侧面部金属层与所述导电层之间存在有阻挡金属。
6.如权利要求5所述的半导体装置，其中，
所述第二绝缘膜的至少表层部为硼磷硅玻璃膜，
所述第二表面电极与所述硼磷硅玻璃膜直接接触。
7.如权利要求1至6中的任意一项所述的半导体装置，其中，
所述接触插塞和所述侧面部金属层通过钨而构成。
8.一种方法，其为制造半导体装置的方法，包括：
在半导体基板的表面上或露出于所述表面的半导体区域内形成导电层的工序；
在所述导电层的外侧的范围内的所述半导体基板上形成第一绝缘膜的工序；
在所述导电层上形成第二绝缘膜的工序；
在所述第一绝缘膜上形成第一接触孔的工序；
在所述第二绝缘膜上形成与所述第一接触孔相比宽度较宽的第二接触孔的工序；
在所述第一绝缘膜上、所述第一接触孔内、所述第二绝缘膜上以及所述第二接触孔内形成金属层的工序；
以在所述第二接触孔的侧面与底面之间的角部处残留有所述金属层，并且在所述第一接触孔内残留有所述金属层的方式而对所述金属层进行蚀刻的工序；
形成以从所述第一绝缘膜上跨至所述接触插塞上的方式而延伸的第一表面电极的工序；
形成以从所述第二绝缘膜上跨至所述第二接触孔内的方式而延伸，并且对所述角部的所述金属层进行覆盖的第二表面电极的工序。
CN201510920601.9A 2014-12-11 2015-12-11 半导体装置及其制造方法 Pending CN105702620A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-250622 2014-12-11
JP2014250622A JP2016115698A (ja) 2014-12-11 2014-12-11 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
CN105702620A true CN105702620A (zh) 2016-06-22

Family

ID=56082612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510920601.9A Pending CN105702620A (zh) 2014-12-11 2015-12-11 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20160172301A1 (zh)
JP (1) JP2016115698A (zh)
CN (1) CN105702620A (zh)
DE (1) DE102015121482A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409897A (zh) * 2015-07-30 2017-02-15 丰田自动车株式会社 半导体装置及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6726112B2 (ja) * 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置
CN110574153B (zh) 2017-11-13 2024-02-23 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7119449B2 (ja) * 2018-03-16 2022-08-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7073984B2 (ja) * 2018-08-23 2022-05-24 株式会社デンソー 半導体装置
JP7263715B2 (ja) * 2018-08-30 2023-04-25 富士電機株式会社 半導体装置の製造方法および半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1207768C (zh) * 2000-09-28 2005-06-22 恩益禧电子股份有限公司 具有绝缘体上硅结构的半导体器件及其制造方法
CN1753162A (zh) * 2004-09-21 2006-03-29 中芯国际集成电路制造(上海)有限公司 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
CN101145572A (zh) * 2005-12-06 2008-03-19 三洋电机株式会社 半导体装置及其制造方法
CN102282656A (zh) * 2009-11-12 2011-12-14 松下电器产业株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550248B2 (ja) * 1991-10-14 1996-11-06 株式会社東芝 半導体集積回路装置およびその製造方法
EP0996977A1 (de) * 1997-07-15 2000-05-03 Infineon Technologies AG Kontaktierung einer halbleiterzone
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
KR100382727B1 (ko) * 2000-12-07 2003-05-09 삼성전자주식회사 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법
JP3948377B2 (ja) * 2002-09-12 2007-07-25 株式会社豊田中央研究所 圧接型半導体装置
JP2004247580A (ja) * 2003-02-14 2004-09-02 Kawasaki Microelectronics Kk 半導体装置の製造方法および半導体装置
KR100527673B1 (ko) * 2004-02-24 2005-11-28 삼성전자주식회사 반도체 소자의 금속배선 형성방법
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
JP5034740B2 (ja) * 2007-07-23 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4596011B2 (ja) * 2008-01-09 2010-12-08 トヨタ自動車株式会社 半導体装置
JP4544313B2 (ja) * 2008-02-19 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法
JP5447504B2 (ja) * 2009-03-24 2014-03-19 トヨタ自動車株式会社 半導体装置
JP5774921B2 (ja) * 2011-06-28 2015-09-09 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
DE112011105785B4 (de) * 2011-10-26 2015-05-13 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP5724887B2 (ja) * 2012-01-16 2015-05-27 トヨタ自動車株式会社 半導体装置
JP2014192351A (ja) 2013-03-27 2014-10-06 Mitsubishi Electric Corp 半導体装置の製造方法
JP6440989B2 (ja) * 2013-08-28 2018-12-19 ローム株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1207768C (zh) * 2000-09-28 2005-06-22 恩益禧电子股份有限公司 具有绝缘体上硅结构的半导体器件及其制造方法
CN1753162A (zh) * 2004-09-21 2006-03-29 中芯国际集成电路制造(上海)有限公司 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
CN101145572A (zh) * 2005-12-06 2008-03-19 三洋电机株式会社 半导体装置及其制造方法
CN102282656A (zh) * 2009-11-12 2011-12-14 松下电器产业株式会社 半导体装置及半导体装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409897A (zh) * 2015-07-30 2017-02-15 丰田自动车株式会社 半导体装置及其制造方法
CN106409897B (zh) * 2015-07-30 2018-07-03 丰田自动车株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2016115698A (ja) 2016-06-23
US20160172301A1 (en) 2016-06-16
DE102015121482A1 (de) 2016-06-16

Similar Documents

Publication Publication Date Title
CN105702620A (zh) 半导体装置及其制造方法
JP6354525B2 (ja) 炭化珪素半導体装置の製造方法
US8587054B2 (en) Trench MOSFET with resurf stepped oxide and diffused drift region
US8653587B2 (en) Trench MOSFET having a top side drain
US9530882B1 (en) Trench MOSFET with shielded gate and diffused drift region
US9000515B2 (en) Super-junction trench MOSFETs with short terminations
US20120061754A1 (en) Super-junction trench mosfet with resurf stepped oxides and split gate electrodes
US9177856B2 (en) Semiconductor device and method for manufacturing same
US11777000B2 (en) SiC trench MOSFET with low on-resistance and switching loss
CN104347720A (zh) 半导体装置和用于制造该半导体装置的方法
US7629646B2 (en) Trench MOSFET with terraced gate and manufacturing method thereof
US9614039B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11171231B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US20210057573A1 (en) Semiconductor device
US10319831B2 (en) Semiconductor device with a gate electrode positioned in a semiconductor substrate
CN105679813A (zh) 半导体装置及其制造方法
US9812538B2 (en) Buried bus and related method
WO2014128914A1 (ja) 半導体装置
US20220367710A1 (en) Sic super junction trench mosfet
TWI802305B (zh) 半導體結構以及埋入式場板結構的製造方法
JP2012199468A (ja) 半導体装置の製造方法
JP2009224660A (ja) 半導体装置の製造方法
CN109494151A (zh) 垂直金属氧化物半导体晶体管及其制作方法
CN106373882A (zh) 半导体装置的制造方法
CN112652653A (zh) 碳化硅半导体装置和碳化硅半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160622