CN101145572A - 半导体装置及其制造方法 - Google Patents

Abstract

一种半导体装置，目的是谋求半导体装置的低电阻化，其特征在于，具有与第一金属膜(18)抵接的在半导体层上形成的贯通孔(10)；在所述贯通孔(10)的侧壁部上形成的绝缘膜(12)；在不形成所述绝缘膜(12)的所述贯通孔(10)的底部的第一金属膜(18)上和所述半导体层上形成的第二金属膜(13)；在所述贯通孔(10)内的所述绝缘膜(12)以及第一金属膜(18)上形成的阻挡层金属膜(14)以及通过所述阻挡层金属膜(14)在所述贯通孔内形成的配线层(15)。

Description

半导体装置及其制造方法

技术领域

本发明涉及半导体装置及其制造方法，特别涉及具有贯通电极的半导体装置。

背景技术

以沟结构的上漏极型MOS晶体管为例说明现有技术的半导体装置。

即，如图14所示，例如在N型硅组成的半导体衬底51上形成有外延层52，在该外延层52的表层上形成有P型扩散层53(沟道区域CH)。另外，从P型扩散层53的表层到达外延层52的规定深度位置形成有沟54。在该沟54内埋置绝缘膜55包围的聚硅膜组成的导电层，构成栅极电极(G)56。

进而在外延层52的表层上而且在沟54的两侧壁部上形成有与绝缘膜55邻接的N型源极层57。在相邻的源极层57之间形成有跨接的P型体层58(BD)。

另外，构成有由N型杂质组成的漏极层59，使其从外延层52的表层到达半导体衬底51的规定深度。

进而在外延层52上形成有铝(Al)合金等组成的源极电极(S)60，使其覆盖源极层57。同样，形成铝(Al)合金等组成的漏极电极(D)61，使其覆盖漏极层59。

在半导体衬底51的背面形成有金属膜62，从而形成半导体装置63。

【专利文献1】特开2004-363302号公报

上述沟结构的上漏极型MOS晶体管，沿图14所示的箭头方向，电流I2通过上述源极电极60、外延层52、半导体衬底51内，经由所述金属膜62，再次流过半导体衬底51、外延层52，漏极电极61。

此时，因为两次通过未形成外延层52的高电阻的半导体衬底51部分，所以存在不能减低半导体装置的电阻值的问题。

发明内容

本发明的主要特征如下。即，本发明的半导体装置的特征在于，具有从其表面到背面贯通的贯通孔、在所述表面上形成源极层的第一导电型的半导体衬底、被覆所述贯通孔，在所述半导体衬底的背面上形成的第一金属膜、在所述贯通孔内形成的与所述第一金属膜电连接的漏极层，所述漏极层包含在所述半导体衬底的表面上形成而且和所述半导体衬底的表面连接的第二金属膜。

另外，本发明的半导体装置的特征在于，具有从其表面到背面贯通的贯通孔、在所述表面上形成源极层的第一导电型的半导体衬底、被覆所述贯通孔在所述半导体衬底的表面上形成的漏极电极、在所述贯通孔内形成的与所述漏极电极电连接的漏极层，所述漏极层包含在所述半导体衬底的背面上形成而且和所述半导体衬底的背面连接的第二金属膜。

另外，本发明的半导体装置的制造方法的特征在于，具有准备在其表面上形成源极层以及漏极电极的第一导电型的半导体衬底，形成从所述半导体衬底的背面到达所述漏极电极的贯通孔的工序，和在所述贯通孔内形成与所述漏极电极电气连接的漏极层的工序，所述形成漏极层的工序包含形成和所述半导体衬底的背面连接的第二金属膜的工序。

根据本发明的半导体装置，因为不用杂质层而是用贯通电极结构形成漏极层，所以能够实现半导体装置的低电阻化。然后，通过在贯通孔内的侧壁部上形成绝缘膜，不在半导体层上形成所述绝缘膜，在纵方向(半导体层的膜厚方向)上流过电流的结构的半导体装置中，在电流路径上不形成电容。因此，提高半导体装置的设备特性。另外，不在半导体衬底上直接形成阻挡层金属膜，而是通过使用溅射法或者蒸镀法形成的金属膜形成阻挡层金属膜的情况下，能够形成具有希望膜厚、膜质的阻挡层金属膜。

附图说明

图1是表示本发明的第一实施方式的半导体装置的剖面图；

图2是表示本发明的第一实施方式的半导体装置的平面图；

图3是表示本发明的第一实施方式的半导体装置的制造方法的剖面图；

图4是表示本发明的第一实施方式的半导体装置的制造方法的剖面图；

图5是表示本发明的第一实施方式的半导体装置的制造方法的剖面图；

图6是表示本发明的第二实施方式的半导体装置的制造方法的剖面图；

图7是表示本发明的第二实施方式的半导体装置的制造方法的剖面图；

图8是表示本发明的第二实施方式的半导体装置的制造方法的剖面图；

图9是表示本发明的第二实施方式的半导体装置的制造方法的剖面图；

图10是表示本发明的第二实施方式的半导体装置的制造方法的剖面图；

图11是表示本发明的第二实施方式的半导体装置的制造方法的剖面图；

图12是表示本发明的第二实施方式的半导体装置的制造方法的剖面图；

图13是表示本发明的其他实施方式的半导体装置的剖面图；

图14是表示现有技术的半导体装置的剖面图。

符号说明

1 半导体衬底，2 外延层，3 P型扩散层(沟道区域)，4 沟，5 绝缘膜，6 栅极电极(G)，7 源极层，7A 源极电极(S)，8 P型体层，10 贯通孔，11 漏极层(漏极电极D)，12 绝缘膜，13 第二金属膜，14 阻挡层金属膜(第三金属膜)，15 配线层(第四金属膜)，18 第一金属膜，19 半导体装置，20 漏极电极，21 贯通孔，22 绝缘膜，23 金属膜，24 阻挡层金属膜，25 配线层，26 漏极层，30 半导体装置，51：半导体衬底，52：外延层，53：P型扩散层，54：沟，55：绝缘膜，56：栅极电极(G)，57：源极层，58：P型体层，59 漏极层，60：源极电极(S)，61：漏极电极(D)，62：金属膜

具体实施方式

下面参照附图说明本发明的半导体装置及其制造方法的第一实施方式。

这里，以沟结构的上漏极型MOS晶体管为例说明本发明的半导体装置。

首先，如图1所示，在由一种导电型例如N型硅组成的半导体衬底1上形成有N型外延层2，在该外延层2的表层上形成有P型扩散层3(沟道区域CH)。此外，在本实施方式中，例如上述外延层2的厚度为10μm，半导体衬底1的厚度包含外延层2的厚度为200μm，P型扩散层3的厚度为1～1.5μm。

另外，形成从P型扩散层3到达上述外延层2的规定深度位置的沟4。在该沟4内埋置有绝缘膜5包围的聚硅膜组成的导电层，构成栅极电极(G)6。此外，在本实施方式中，例如沟4的深度为2μm、沟4的中央部的开口直径为0.4μm。

进而在外延层2的表层上，在沟4的两侧壁部上形成有与所述绝缘膜5邻接的N型源极层7。在相邻的源极层7之间形成跨接的P型体层8(BD)。另外，在各源极层7上，例如形成有由铝(Al)合金膜组成的源极电极7A(S)。

另外，穿设有例如具有60μm～70μm的开口直径的贯通孔10，使其从外延层2的表层贯通到半导体衬底1的背面。在该贯通孔10内，构成有成为贯通电极结构的漏极层11。这里，在通常的贯通电极的制造方法中，在包含贯通孔内的半导体衬底上形成绝缘膜，仅除去贯通孔的底部的绝缘膜，露出贯通孔底部的金属膜，形成贯通电极由此电连接该金属膜。

但是，在所述上漏极型结构的MOS晶体管中，电流从在半导体衬底的表面上形成的源极电极通过半导体衬底再次流过在半导体衬底的表面上形成的漏极电极。因此，如现有技术那样因为在贯通孔内以及半导体衬底上形成的绝缘膜的存在，在该区域上形成电容，所以设备特性差。

因此，本发明人开发出不具有所述绝缘膜的贯通电极工序。但是了解到在半导体衬底上形成绝缘膜，在该绝缘膜上形成的阻挡层金属膜与在半导体衬底上没有绝缘膜的状态下直接形成的阻挡层金属膜不同。即了解到，在通过CVD(Chemical Vapor Deposition)方法例如在半导体衬底上直接形成TiN膜组成的阻挡层金属膜的情况下，比起在半导体衬底上通过硅氧化膜等绝缘膜形成TiN膜的情况成膜量在一半以下。

在发明人的验证中，在半导体衬底上使用CVD方法直接形成TiN膜的情况中，在半导体衬底和TiN膜之间形成有由于CVD工序时的化学反应引起的变质膜。该变质膜的材质未确认。由于该变质膜的存在，不能形成希望膜厚、膜质的TiN膜，不能形成如期待的设计值的半导体装置。因此，不能得到期待的特性的半导体装置。

因此，开发出以下说明的发明。即如图3所示，在贯通孔10内形成由硅氧化膜或者硅氮化膜组成的绝缘膜12，通过蚀刻对绝缘膜12进行各向异性蚀刻，除去贯通孔10的底部的绝缘膜12和半导体衬底1的表面上的绝缘膜12。由此，仅在贯通孔10的侧壁部上残留绝缘膜12。在本实施方式中，在蚀刻贯通孔10的底部的绝缘膜12时，通过过蚀刻，除去贯通孔10的底部的绝缘膜12和外延层2上的绝缘膜12。

接着，如图3所示，在贯通孔10的底部的第一金属膜18上和半导体衬底1的表面上使用溅射法形成例如由Ti膜等组成的第二金属膜13。此外，在本实施方式中，作为第二金属膜13形成大约100???左右的薄的Ti膜。这点是因为第二金属膜13不在贯通孔10的侧壁部上形成的绝缘膜12上形成，而仅在位于贯通孔10的底部的第一金属膜18上以及外延层2上形成的缘故。进一步说，可以仅在外延层2上形成第二金属膜13。

另外，作为第二金属膜13也可以例如形成大约100～500???左右的Ti膜。在这一情况下，有时也在绝缘膜12或者外延层2上形成Ti膜，因此也可以使用保护膜除去不必要的地方的Ti膜。

这里，在本实施方式中作为第二金属膜13使用Ti膜，但是也可以使用铬(Cr)、钒(V)等高熔点金属膜。进而，作为阻挡层金属膜也可以使用通常用的材料(例如钽(Ta)或钨(W)、锆(Zr)等)。另外，作为第二金属膜13的形成方法，除CVD方法以外，不限于上述溅射法，可以使用各种薄膜成形方法(例如蒸镀法等)。

接着，如图4所示，使用CVD方法在包含贯通孔10内的全部面上形成由Ti膜或者WN膜或者TaN膜组成的阻挡层金属膜14(第三金属膜)。阻挡层金属膜14具有防止后来在贯通孔10内形成的配线层15的金属材料的扩散，或者防止该金属材料和导电体(在本实施方式中是第一金属膜18)的相互反应的作用。

然后，如图5所示，在阻挡层金属膜14上通过使用CVD法或溅射法等薄膜形成法形成Cu层组成的种子层(未图示)。种子层是作为用于电镀形成配线层15的衬底电极的导电层。接着，在种子层上使用电解电镀法形成Cu层组成的配线层15(第四金属层)。

然后，在半导体衬底1的背面形成第一金属层18后完成形成的半导体装置19。此外，在本实施方式中，作为第一金属膜18，例如使用Ti-Ni-Au合金层，但是只要是低电阻的导电材料，也可以使用其他材料。

使用这样构成的贯通电极技术的上漏极型MOS晶体管(半导体装置19)，沿图1所示的箭头方向，电流I1通过源极层7(源极电极S)、外延层2、半导体衬底1内经由第一金属膜18流向成为贯通电极结构的漏极层11(漏极电极D)。

因此，与现有技术的半导体装置63(参照图14)相比，因为能够把电流流过的高电阻的半导体衬底的区域减半，所以能够减低半导体装置的电阻值。特别，因为通过具有200μm厚度的外延层52以及半导体衬底51之间，所以通过把电流路径的一方作为由贯通电极组成的金属膜，实现电流传输的高速化(现有技术的半导体装置63的电阻值R2>本发明的半导体装置19的电阻值R1)。

另外，在本发明中，不形成由杂质层组成的漏极层59，而是形成由贯通电极结构组成的漏极层11。因此，与现有技术的半导体装置相比，能够实现低电阻化。这里，通过扩大贯通电极的体积能够实现低电阻化。另外，也可以形成多个贯通电极。

然后，在贯通孔10内的侧壁部上形成绝缘膜12，由于不在外延层2上(图1的区域X)形成绝缘膜12，因此在纵方向(半导体衬底的膜厚方向)上流过电流的结构的半导体装置19中不形成电容。因此，与在外延层2上形成绝缘膜12的结构相比，提高了半导体装置的设备特性。

再有，在半导体装置19中，在贯通孔10的附近的半导体层(外延层2)上通过CVD以外的方法(在本实施方式中溅射法或者蒸镀法)形成第二金属膜13，其后通过第二金属膜13形成阻挡层金属膜14。因此，不发生如使用CVD方法在半导体衬底上直接形成阻挡层金属膜的工序那样的半导体衬底和阻挡层金属膜之间的化学反应，能够得到希望的膜质、膜厚的阻挡层金属膜。

通过使用本发明，能够实现低电阻的倒装芯片。图2是表示采用本发明的倒装芯片的平面图，图2的40是栅极电极6用的补片电极(G)，41是源极电极7A用的补片电极(S)，42是漏极电极(D)用的补片电极。此外，在不妨碍倒装芯片的平坦性的范围内，也可以进一步构成多个补片电极。

下面参照附图说明本发明的第二实施方式。在上述的第一实施方式中，从半导体衬底的表面侧(设备元件形成面侧)形成贯通孔10。对此，在第二实施方式中，采用从半导体衬底的背面侧形成贯通孔的工序。以下详细说明。此外，关于和第一实施方式相同的结构使用同一符号，简化或者省略其说明。

首先如图6所示，在N型半导体衬底1的表面上形成外延层2。接着，分别使用公知的半导体制造工序在外延层2的表面上形成P型扩散层3、沟4、绝缘膜5、栅极电极6、源极层7、P型体层8。接着，在源极层7上形成源极电极7A，在离开P型扩散层3的外延层2的表面上形成漏极电极20。

接着在半导体衬底1的背面上形成保护层(未图示)，把该保护层作为掩膜蚀刻半导体衬底1。通过该蚀刻，如图7所示，形成从该背面到表面贯通与漏极电极20对应的位置的半导体衬底1的贯通孔21。

接着，如图8所示，在贯通孔21内以及半导体衬底1的背面上形成绝缘膜22。绝缘膜22，是例如通过CVD方法形成的硅氧化膜或硅氮化膜。

接着，选择蚀刻贯通孔21的底部和半导体衬底1的背面上的绝缘膜22，如图9所示，仅残留贯通孔21的侧壁部上的绝缘膜22。通过该蚀刻，在贯通孔21的底部上露出漏极电极20，露出半导体衬底1的背面。

接着使用CVD法以外的薄膜形成法(例如溅射法或蒸镀法)，如图10所示，在贯通孔21的底部的漏极电极20上和半导体衬底1的背面上形成金属膜23(例如钛(Ti)膜)。该金属膜23相当于在本发明中所说的第二金属膜。此外，在使用溅射法形成金属膜23的情况下，对于贯通孔21的侧壁部的金属膜23的附着量少。因此，在图10中表示在贯通孔21的侧壁部上不形成金属膜23的结构。此外，在金属膜23的形成时不采用CVD法，是因为也如在第一实施方式的说明中所述，假定通过CVD方法在半导体衬底上直接形成金属膜，很难精度良好地形成希望的膜厚、膜质的金属膜的缘故。

接着，如图11所示，使用CVD法在贯通孔21内以及半导体衬底1的背面上形成阻挡层金属膜24(例如TiN膜或WN膜)。阻挡层金属膜24相当于本发明中所说的第三金属膜。阻挡层金属膜24不在半导体衬底1的背面上直接形成，而通过金属膜23形成。即，在半导体衬底1的背面上形成阻挡层金属膜24时，金属膜23或者绝缘膜22成为壁垒，不发生半导体衬底1的背面和CVD气体等的化学反应。因此，能够形成希望的膜厚、膜质的阻挡层金属膜24。接着，形成例如铜组成的种子层(未图示)，使其覆盖阻挡层金属膜24的全体。

接着，如图12所示，在贯通孔21以及半导体衬底1的背面上使用把种子层作为电镀电极的电解电镀法，形成例如铜组成的配线层25。配线层25，通过种子层或者阻挡层金属膜24或者金属膜23与半导体衬底1的背面以及漏极电极20电连接。在本实施方式中，在贯通孔21内形成的导电材料整体(金属膜23，阻挡层金属膜24，配线层25)构成漏极层26。其后，根据需要，在源极电极7A以及漏极电极20上形成如在图2中所示那样的补片电极，或者形成由保护材料组成的保护膜。

接着，沿规定的切割线切断，分割为各个半导体装置30。此外，作为分割为各个半导体装置30的方法，有切割法、蚀刻法、激光切割法等。半导体装置30，如用图12的箭头所示，电流13从源极层7流向贯通电极构造的漏极层26。

在第二实施方式中，因为具有在贯通孔21内形成的漏极层26，所以和现有技术的结构(参照图14)相比，也能够实现电流路径的低电阻化。

此外，本发明不限于上述第一以及第二实施方式，在不脱离其主旨的范围内能够进行变更。

例如，可以在贯通孔(10，21)内完全不填充配线层(15，25)，也可以如图13所示不完全填充。另外，在上述第二实施方式中，也可以在形成贯通孔21之前在半导体衬底1的表面上粘贴玻璃衬底等支持体，其后进行贯通孔21或金属膜23、阻挡层金属膜24、配线层25的形成。其理由是在保护半导体衬底1的表面侧(设备元件面侧)的同时，加强半导体衬底1。然后，也可以在形成漏极层26后根据需要取出支持体。

另外，也可以适用于形成球状端子的BGA(Ball Grid Array)型的半导体装置、或LGA(Land Grid Array)型的半导体装置或其他的CSP(Chip SizePackage)型的半导体装置。

Claims (22)

1.一种半导体装置，其特征在于，具有：

从其表面到背面贯通的贯通孔；

在所述表面上形成源极层的第一导电型的半导体衬底；

被覆所述贯通孔，在所述半导体衬底的背面上形成的第一金属膜；

在所述贯通孔内形成的与所述第一金属膜电连接的漏极层，

所述漏极层包含在所述半导体衬底的表面上形成而且与所述半导体衬底的表面连接的第二金属膜。

2.根据权利要求1所述的半导体装置，其特征在于，在所述贯通孔的侧壁部上具有第一绝缘膜。

3.根据权利要求1或2所述的半导体装置，其特征在于，具有：

在所述半导体衬底的表面上形成的外延层；

在所述外延层上形成的第二导电型的杂质扩散层；

从所述杂质扩散层的表层到所述外延层的规定深度位置形成的沟；在所述沟内通过第二绝缘膜埋置导电层形成的栅极电极，

所述源极层在所述杂质扩散层的表层上邻接所述沟形成。

4.根据权利要求2所述的半导体装置，其特征在于，所述漏极层包含被覆所述第一绝缘膜以及所述第二金属膜的第三金属膜。

5.根据权利要求4所述的半导体装置，其特征在于，所述漏极层包含被覆所述第三金属膜、完全或者不完全填充在所述贯通孔内的配线层。

6.根据权利要求1所述的半导体装置，其特征在于，所述第二金属膜由通过溅射法或者蒸镀法形成的金属膜组成。

7.根据权利要求4所述的半导体装置，其特征在于，所述第三金属膜由阻挡层金属膜组成。

8.一种半导体装置，其特征在于，具有：

形成从其表面到背面贯通的贯通孔；

在所述表面上形成源极层的第一导电型的半导体衬底；

被覆所述贯通孔，在所述半导体衬底的表面上形成的漏极电极；

在所述贯通孔内形成的与所述漏极电极电连接的漏极层，

所述漏极层包含在所述半导体衬底的背面上形成而且和所述半导体衬底的背面连接的第二金属膜。

9.根据权利要求8所述的半导体装置，其特征在于，在所述贯通孔的侧壁部上具有第一绝缘膜。

10.根据权利要求8或9所述的半导体装置，其特征在于，具有：

在所述半导体衬底的表面上形成的外延层；

在所述外延层上形成的第二导电型的杂质扩散层；

从所述杂质扩散层的表层到所述外延层的规定深度位置形成的沟；

在所述沟内通过第二绝缘膜埋置导电层形成的栅极电极，

所述源极层在所述杂质扩散层的表层上邻接所述沟形成。

11.根据权利要求9所述的半导体装置，其特征在于，所述漏极层包含被覆所述第一绝缘膜以及所述第二金属膜的第三金属膜。

12.根据权利要求11所述的半导体装置，其特征在于，所述漏极层包含被覆所述第三金属膜、完全或者不完全填充在所述贯通孔内的配线层。

13.根据权利要求8所述的半导体装置，其特征在于，所述第二金属膜由通过溅射法或者蒸镀法形成的金属膜组成。

14.根据权利要求11所述的半导体装置，其特征在于，所述第三金属膜由阻挡层金属膜组成。

15.一种半导体装置的制造方法，其特征在于，具有：

准备在其表面上形成源极层以及漏极电极的第一导电型的半导体衬底，形成从所述半导体衬底的背面到达所述漏极电极的贯通孔的工序；

在所述贯通孔内形成与所述漏极电极电连接的漏极层的工序，

所述形成漏极层的工序包含形成和所述半导体衬底的背面连接的第二金属膜的工序。

16.根据权利要求15所述的半导体装置的制造方法，其特征在于，具有形成被覆所述贯通孔的侧壁部的第一绝缘膜的工序。

17.根据权利要求16所述的半导体装置的制造方法，其特征在于，

所述形成第一绝缘膜的工序，其包含：在所述贯通孔内以及所述半导体衬底的背面上形成绝缘膜的工序；

除去所述贯通孔的底部和所述半导体衬底的背面上的所述绝缘膜的工序。

18.根据权利要求15到17中任何一项所述的半导体装置的制造方法，其特征在于，具有：

在所述半导体衬底的表面上形成第一导电型的外延层的工序；

在所述外延层的表面上形成第二导电型的杂质扩散层的工序；

从所述杂质扩散层的表层到所述外延层的规定深度位置形成沟的工序；

在所述沟内形成第二绝缘膜的工序；

在所述第二绝缘膜上形成栅极电极的工序，

所述源极层是所述杂质扩散层的表层，与所述沟邻接形成。

19.根据权利要求16所述的半导体装置的制造方法，其特征在于，具有在所述第二金属膜和所述贯通部的侧壁部的第一绝缘膜上形成第三金属膜的工序。

20.根据权利要求19所述的半导体装置的制造方法，其特征在于，具有通过所述第三金属膜在所述贯通孔内形成配线层的工序。

21.根据权利要求15所述的半导体装置的制造方法，其特征在于，形成所述第二金属膜的工序通过溅射法或者蒸镀法形成第二金属膜。

22.根据权利要求19所述的半导体装置的制造方法，其特征在于，形成所述第三金属膜的工序由阻挡层金属膜构成第三金属膜。

Images