CN101330041A - 金属前介质层内连接孔及其形成方法 - Google Patents
金属前介质层内连接孔及其形成方法 Download PDFInfo
- Publication number
- CN101330041A CN101330041A CNA2007100421513A CN200710042151A CN101330041A CN 101330041 A CN101330041 A CN 101330041A CN A2007100421513 A CNA2007100421513 A CN A2007100421513A CN 200710042151 A CN200710042151 A CN 200710042151A CN 101330041 A CN101330041 A CN 101330041A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- packed layer
- tungsten packed
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：位于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包括钨填充层，所述钨填充层形成于所述粘接层上；所述连接孔还包含至少一层导电层，所述导电层的电导率高于钨填充层，所述导电层覆盖所述钨填充层。可具有减小的连接孔内接触电阻。一种金属前介质层内连接孔的形成方法，包括：提供连接基体；在所述连接基体上形成通孔；形成覆盖所述通孔侧壁及底部的粘接层；在所述粘接层上形成钨填充层；在所述钨填充层上形成至少一层导电层，所述导电层的电导率高于所述钨填充层。可形成具有减小的接触电阻的连接孔。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种金属前介质层内连接孔及其形成方法。
背景技术
超大规模集成电路(Very Large Sca1e Integra ted Circuit，VLSI)通常需要一层以上的金属层提供足够的互连能力，此多层金属间的互连以及器件有源区与外界电路之间的连接通过已填充导电材料的连接孔实现。随着器件临界尺寸的逐渐减小，器件连接孔内接触电阻的影响变得愈发重要。高接触电阻导致的如器件响应时间延长及可靠性下降等缺陷成为工艺优化的瓶颈。由此，如何降低器件连接孔的接触电阻成为本领域技术人员面临的主要问题。
2007年1月3日公开的公开号为“CN1889248”的中国专利申请中提供了一种减小超大规模集成电路连接孔电阻的方法，采用难熔金属硅化物工艺，在连接孔底部生成难熔金属硅化物层，作为多晶硅和单晶硅的接触面。其步骤包括：刻蚀连接孔、HF刻蚀、难熔金属膜溅射生长、第一次快速热处理(RTP1)、选择性刻蚀、第二次快速热处理(RTP2)。通过以上过程，在连接孔底部，即通过连接孔暴露的多晶硅和单晶硅表面生长出难熔金属硅化物层，从而达到减小接触电阻，进而加速器件响应时间、提高器件工作可靠性的目的。
当前，金属前介质层内连接孔中的金属接触材料大多选用钨，但是，由于其自身导电性能的限制，即使应用上述方法，当工艺发展至65纳米及以下时，形成的器件连接孔内的接触电阻仍然难以满足产品要求。如何进一步降低器件连接孔的接触电阻成为本领域技术人员亟待解决的问题。选用具有优异导电性能的材料作为连接孔内金属接触材料成为降低器件连接孔内接触电阻的指导方向。
由于自身具有的良好的导电性能及其在集成电路制程中的广泛应用，铜成为金属前介质层内连接孔中金属接触材料的首选替换材料。然而，实际生产发现，对于金属前介质层内的连接孔，作为连接材料的铜极易向半导体衬底中扩散，向器件导电沟道区的扩散会使导电沟道内电子处于禁带中的状态，致使导电沟道内少数载流子发生跃迁，最终导致器件漏电流过大；向浅沟槽隔离区的扩散易引发浅沟槽隔离区隔离失效，继而增加浅沟槽隔离区漏电流，严重时甚至引发集成电路器件失效。
发明内容
本发明提供了一种金属前介质层内连接孔，可具有减小的连接孔内接触电阻；本发明提供了一种金属前介质层内连接孔的形成方法，可形成具有减小的接触电阻的连接孔。
本发明提供的一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包括钨填充层，所述钨填充层形成于所述粘接层上；所述连接孔还包含至少一层导电层，所述导电层的电导率高于钨填充层，所述导电层覆盖所述钨填充层。
所述粘接层包含底粘接层和侧粘接层，所述底粘接层覆盖所述通孔底部，所述侧粘接层覆盖所述通孔侧壁；所述侧粘接层和底粘接层间隔相接；所述钨填充层具有底钨填充层和侧钨填充层，所述底钨填充层形成于所述底粘接层上；所述侧钨填充层形成于所述侧粘接层上；所述侧钨填充层和底钨填充层间隔相接；所述侧钨填充层的厚度小于所述底钨填充层的厚度；所述底钨填充层的厚度小于或等于所述通孔高度的二分之一；所述导电层材料包含铜、钴、铑、银、铱或金中的一种或其组合。
本发明提供的一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包含钨填充层，所述钨填充层形成于所述粘接层上；所述连接孔还包含铜层，所述铜层覆盖所述钨填充层。
所述钨填充层的厚度小于或等于所述通孔高度的二分之一。
本发明提供的一种金属前介质层内连接孔的形成方法，包括：
提供连接基体；
在所述连接基体上形成通孔；
形成覆盖所述通孔侧壁及底部的粘接层；
在所述粘接层上形成钨填充层；
在所述钨填充层上形成至少一层导电层，所述导电层的电导率高于所述钨填充层。
所述钨填充层的厚度小于或等于所述通孔高度的二分之一；所述导电层材料包含铜、钴、铑、银、铱或金中的一种或其组合。
本发明提供的一种金属前介质层内连接孔的形成方法，包括：
提供连接基体；
在所述连接基体上形成通孔；
形成覆盖所述通孔侧壁及底部的粘接层；
在所述粘接层上形成钨填充层；
在所述钨填充层形成铜层。
所述钨填充层的厚度小于或等于所述通孔高度的二分之一。
与现有技术相比，本发明具有以下优点：
本发明提供的金属前介质层内连接孔，通过包含至少一层覆盖所述钨填充层的导电层，所述导电层的电导率高于钨填充层，即利用包含钨填充层和导电层的组合结构，可使连接孔内具有更小的接触电阻成为可能；
本发明提供的金属前介质层内连接孔的可选方式，选择铜作为导电层材料，可在形成具有减小的接触电阻的连接孔的同时，降低成本；
本发明提供的金属前介质层内连接孔的形成方法，通过形成至少一层导电层，所述导电层的电导率高于所述钨填充层，所述导电层覆盖所述钨填充层，即通过形成包含钨填充层和导电层的组合结构，可使形成具有更小的接触电阻的连接孔成为可能；
本发明提供的金属前介质层内连接孔的形成方法的可选方式，选择铜作为导电层材料，可在形成具有减小的接触电阻的连接孔的同时，降低成本。
附图说明
图1为说明本发明实施例的金属前介质层内连接孔的结构示意图；
图2为说明本发明实施例的形成金属前介质层内连接孔的流程示意图；
图3为说明本发明实施例的连接基体的结构示意图；
图4为说明本发明实施例的形成通孔后的连接基体的结构示意图；
图5为说明本发明实施例的形成粘接层后的连接基体的结构示意图；
图6为说明本发明实施例的形成钨填充层后的连接基体的结构示意图；
图7为说明本发明实施例的沉积导电层后形成的金属前介质层内连接孔的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
当前，金属前介质层内连接孔中的金属接触材料大多选用钨，但是，由于其自身导电性能的限制，当工艺发展至65纳米及以下时，形成的器件连接孔内的接触电阻难以满足产品要求。如何进一步降低器件连接孔的接触电阻成为本领域技术人员亟待解决的问题。
选用具有优异导电性能的材料作为连接孔内金属接触材料成为降低器件连接孔内接触电阻的指导方向。
由于自身具有的良好的导电性能及其在集成电路制程中的广泛应用，铜成为金属前介质层内连接孔中金属接触材料的首选替换材料。然而，实际生产发现，对于金属前介质层内的连接孔，作为连接材料的铜极易向半导体衬底中扩散，易造成器件漏电流过大，严重时甚至引发集成电路器件失效。
为减小金属前介质层连接孔内的接触电阻，本发明的发明人经过分析与实践，提供了一种新的金属前介质层内连接孔。
如图1所示，本发明提供的一种金属前介质层内连接孔，所述连接孔位于连接基体10上，包括：形成于所述连接基体10上的通孔12和覆盖所述通孔12侧壁及底部的粘接层14，所述连接孔还包括钨填充层20，所述钨填充层20形成于所述粘接层14上；特别地，所述连接孔还包含至少一层导电层30，所述导电层30的电导率高于钨填充层20，所述导电层30覆盖所述钨填充层20。
所述连接基体10经由在半导体衬底上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区后，进而沉积金属前介质层(第一层间介质层)后获得。
所述金属前介质层覆盖所述栅极结构及源区和漏区并填满位于所述栅极结构间的线缝；所述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可包含覆盖所述栅极和侧墙的阻挡层，所述阻挡层还覆盖源区和漏区及位于所述栅极结构间的线缝。
所述通孔12贯穿所述金属前介质层，或者，所述通孔12贯穿所述金属前介质层及其覆盖的阻挡层。
在形成所述粘接层之前，在所述通孔和半导体衬底间需预先形成粘接基层，用以降低接触电阻，所述粘接基层可选为硅化镍(NiSi)。
所述粘接层可包含顺次形成的钛(Ti)、氮化钛(TiN)及氮化钽(TaN)。
所述粘接层包含底粘接层和侧粘接层，所述底粘接层覆盖所述通孔底部，所述侧粘接层覆盖所述通孔侧壁。所述侧粘接层和底粘接层间隔相接。
所述通孔、粘接基层及粘接层的制作方法可选用任何传统的工艺，在此不再赘述。所述通孔、粘接基层及粘接层的结构及具体参数根据产品要求及工艺条件确定。
所述钨填充层20具有底钨填充层和侧钨填充层，所述底钨填充层形成于所述底粘接层上；所述侧钨填充层形成于所述侧粘接层上。所述侧钨填充层和底钨填充层间隔相接。
所述侧钨填充层的厚度小于所述底钨填充层的厚度。
所述底钨填充层的厚度根据产品要求及工艺条件确定，所述底钨填充层的厚度小于通孔高度，特别地，所述底钨填充层的厚度可小于或等于所述通孔高度的二分之一，例如，所述通孔的高度为500纳米，所述底钨填充层的厚度可选为100～200纳米。
所述导电层30材料包含铜(Cu)、钴(Co)、铑(Rh)、银(Ag)、铱(Ir)或金(Au)中的一种或其组合。
特别地，考虑到，铜自身具有的良好的导电性能以及其在集成电路制程中的广泛应用，本发明提供的一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包含钨填充层，所述钨填充层形成于所述粘接层上；特别地，所述连接孔还包含铜层，所述铜层覆盖所述钨填充层。
应用本发明提供的方法形成金属前介质层内连接孔的步骤包括：提供连接基体；在所述连接基体上形成通孔；形成覆盖所述通孔侧壁及底部的粘接层；在所述粘接层上形成钨填充层；在所述钨填充层上形成至少一层导电层，所述导电层的电导率高于所述钨填充层。
如图2所示，应用本发明提供的方法形成金属前介质层内连接孔的具体步骤包括：
步骤201：提供连接基体。
如图3所示，所述连接基体经由在半导体衬底40上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区(图未示)后，进而沉积金属前介质层50(第一层间介质层)后获得。
所述金属前介质层50覆盖所述栅极结构及源区和漏区并填满位于所述栅极结构间的线缝；所述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可包含覆盖所述栅极和侧墙的阻挡层，所述阻挡层还覆盖源区和漏区及位于所述栅极结构间的线缝。
步骤202：在所述连接基体上形成通孔。
如图4所示，所述通孔12贯穿所述金属前介质层50，或者，所述通孔12贯穿所述金属前介质层及其覆盖的阻挡层。
所述通孔12的制作方法可选用任何传统的沉积、刻蚀工艺，在此不再赘述。
步骤203：形成覆盖所述通孔侧壁及底部的粘接层。
如图5所示，在形成所述粘接层60之前，在所述通孔和半导体衬底间需预先形成粘接基层，用以降低接触电阻，所述粘接基层可选为硅化镍(NiSi)。
所述粘接层60可包含顺次形成的钛(Ti)、氮化钛(TiN)及氮化钽(TaN)。
所述粘接层60包含底粘接层和侧粘接层，所述底粘接层覆盖所述通孔底部，所述侧粘接层覆盖所述通孔侧壁。所述侧粘接层和底粘接层间隔相接。
所述通孔、粘接基层及粘接层的制作方法可选用化学气相淀积(CVD)等任何传统的工艺，在此不再赘述。所述通孔、粘接基层及粘接层的结构及具体参数根据产品要求及工艺条件确定。
步骤204：在所述粘接层上形成钨填充层。
如图6所示，所述钨填充层20具有底钨填充层和侧钨填充层，所述底钨填充层形成于所述底粘接层上；所述侧钨填充层形成于所述侧粘接层上。所述侧钨填充层和底钨填充层间隔相接。
所述侧钨填充层的厚度小于所述底钨填充层的厚度。
所述底钨填充层的厚度根据产品要求及工艺条件确定，所述底钨填充层的厚度小于通孔高度，特别地，所述底钨填充层的厚度可小于或等于所述通孔高度的二分之一，例如，所述通孔的高度为500纳米，所述底钨填充层的厚度可选为100～200纳米。
步骤205：如图7所示，在所述钨填充层上形成至少一层导电层，所述导电层的电导率高于所述钨填充层。
所述导电层30材料包含铜(Cu)、钴(Co)、铑(Rh)、银(Ag)、铱(Ir)或金(Au)中的一种或其组合。
所述钨填充层及导电层的形成方法可选用溅射、电镀等任何传统的工艺，在此不再赘述。
特别地，考虑到，铜自身具有的良好的导电性能以及其在集成电路制程中的广泛应用，应用本发明提供的方法形成金属前介质层内连接孔的步骤包括：提供连接基体；在所述连接基体上形成通孔；形成覆盖所述通孔侧壁及底部的粘接层；在所述粘接层上形成钨填充层；在所述钨填充层形成铜层。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (13)
1.一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包括钨填充层，所述钨填充层形成于所述粘接层上；其特征在于：所述连接孔还包含至少一层导电层，所述导电层的电导率高于钨填充层，所述导电层覆盖所述钨填充层。
2.根据权利要求1所述的金属前介质层内连接孔，其特征在于：所述粘接层包含底粘接层和侧粘接层，所述底粘接层覆盖所述通孔底部，所述侧粘接层覆盖所述通孔侧壁；所述侧粘接层和底粘接层间隔相接。
3.根据权利要求2所述的金属前介质层内连接孔，其特征在于：所述钨填充层具有底钨填充层和侧钨填充层，所述底钨填充层形成于所述底粘接层上；所述侧钨填充层形成于所述侧粘接层上；所述侧钨填充层和底钨填充层间隔相接。
4.根据权利要求3所述的金属前介质层内连接孔，其特征在于：所述侧钨填充层的厚度小于所述底钨填充层的厚度。
5.根据权利要求3所述的金属前介质层内连接孔，其特征在于：所述底钨填充层的厚度小于或等于所述通孔高度的二分之一。
6.根据权利要求1所述的金属前介质层内连接孔，其特征在于：所述导电层材料包含铜、钴、铑、银、铱或金中的一种或其组合。
7.一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包含钨填充层，所述钨填充层形成于所述粘接层上；其特征在于：所述连接孔还包含铜层，所述铜层覆盖所述钨填充层。
8.根据权利要求7所述的金属前介质层内连接孔，其特征在于：所述钨填充层的厚度小于或等于所述通孔高度的二分之一。
9.一种金属前介质层内连接孔的形成方法，其特征在于，包括：
提供连接基体；
在所述连接基体上形成通孔；
形成覆盖所述通孔侧壁及底部的粘接层；
在所述粘接层上形成钨填充层；
在所述钨填充层上形成至少一层导电层，所述导电层的电导率高于所述钨填充层。
10.根据权利要求9所述的金属前介质层内连接孔的形成方法，其特征在于：所述钨填充层的厚度小于或等于所述通孔高度的二分之一。
11.根据权利要求9所述的金属前介质层内连接孔的形成方法，其特征在于：所述导电层材料包含铜、钴、铑、银、铱或金中的一种或其组合。
12.一种金属前介质层内连接孔的形成方法，其特征在于，包括：
提供连接基体；
在所述连接基体上形成通孔；
形成覆盖所述通孔侧壁及底部的粘接层；
在所述粘接层上形成钨填充层；
在所述钨填充层形成铜层。
13.根据权利要求12所述的金属前介质层内连接孔的形成方法，其特征在于：所述钨填充层的厚度小于或等于所述通孔高度的二分之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710042151A CN101330041B (zh) | 2007-06-18 | 2007-06-18 | 金属前介质层内连接孔及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710042151A CN101330041B (zh) | 2007-06-18 | 2007-06-18 | 金属前介质层内连接孔及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101330041A true CN101330041A (zh) | 2008-12-24 |
| CN101330041B CN101330041B (zh) | 2010-05-19 |
Family
ID=40205759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710042151A Expired - Fee Related CN101330041B (zh) | 2007-06-18 | 2007-06-18 | 金属前介质层内连接孔及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101330041B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437097A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种新的接触孔的制造方法 |
| CN102437098A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种降低接触孔电阻的接触孔形成方法 |
| CN102437099A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种降低接触孔电阻的接触孔结构形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3216345B2 (ja) * | 1993-04-06 | 2001-10-09 | ソニー株式会社 | 半導体装置及びその作製方法 |
| US6433429B1 (en) * | 1999-09-01 | 2002-08-13 | International Business Machines Corporation | Copper conductive line with redundant liner and method of making |
| CN1317755C (zh) * | 2003-04-10 | 2007-05-23 | 联华电子股份有限公司 | 制作钨插塞的方法 |
-
2007
- 2007-06-18 CN CN200710042151A patent/CN101330041B/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437097A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种新的接触孔的制造方法 |
| CN102437098A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种降低接触孔电阻的接触孔形成方法 |
| CN102437099A (zh) * | 2011-09-08 | 2012-05-02 | 上海华力微电子有限公司 | 一种降低接触孔电阻的接触孔结构形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101330041B (zh) | 2010-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7968965B2 (en) | Semiconductor device and method for fabricating the same | |
| US20170263721A1 (en) | Copper-filled trench contact for transistor performance improvement | |
| JP4222929B2 (ja) | チップ・キャリア | |
| CN107039372B (zh) | 半导体结构及其形成方法 | |
| US7256498B2 (en) | Resistance-reduced semiconductor device and methods for fabricating the same | |
| TW201533845A (zh) | 基於鈷的互連及其製造方法 | |
| CN112424933B (zh) | 用于形成三维存储器件的方法 | |
| US20040183111A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| CN107690698A (zh) | 用于微波能量传输的微波集成电路（mmic）镶嵌电互连 | |
| US10930510B2 (en) | Semiconductor device with improved contact resistance and via connectivity | |
| US10943866B2 (en) | Method and structure to construct cylindrical interconnects to reduce resistance | |
| CN101145572A (zh) | 半导体装置及其制造方法 | |
| CN102623436B (zh) | 分布式金属布线 | |
| CN101330041B (zh) | 金属前介质层内连接孔及其形成方法 | |
| US8860147B2 (en) | Semiconductor interconnect | |
| US7701031B2 (en) | Integrated circuit structure and manufacturing method thereof | |
| US7531451B2 (en) | SIP semiconductor device and method for manufacturing the same | |
| US7622348B2 (en) | Methods for fabricating an integrated circuit | |
| US10304839B2 (en) | Metal strap for DRAM/FinFET combination | |
| CN103855023A (zh) | 半导体器件的形成方法及半导体器件 | |
| KR100744247B1 (ko) | 구리 배선 형성 방법 | |
| KR100960929B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US20230005869A1 (en) | Micro bump, method for forming micro bump, chip interconnection structure and chip interconnection method | |
| TW202243123A (zh) | 形成積體電路結構的方法 | |
| CN117637600A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100519 Termination date: 20190618 |