JP5034740B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5034740B2
JP5034740B2 JP2007191183A JP2007191183A JP5034740B2 JP 5034740 B2 JP5034740 B2 JP 5034740B2 JP 2007191183 A JP2007191183 A JP 2007191183A JP 2007191183 A JP2007191183 A JP 2007191183A JP 5034740 B2 JP5034740 B2 JP 5034740B2
Authority
JP
Japan
Prior art keywords
metal film
film
bonding pad
metal
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007191183A
Other languages
English (en)
Other versions
JP2009027098A (ja
Inventor
寛之 百濃
広志 光山
勝啓 長谷川
啓子 西辻
一伸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007191183A priority Critical patent/JP5034740B2/ja
Priority to TW097123483A priority patent/TWI455218B/zh
Priority to KR1020080071201A priority patent/KR101541541B1/ko
Priority to CN2008101337430A priority patent/CN101383303B/zh
Priority to US12/178,373 priority patent/US7956473B2/en
Publication of JP2009027098A publication Critical patent/JP2009027098A/ja
Application granted granted Critical
Publication of JP5034740B2 publication Critical patent/JP5034740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H10W72/9232—Bond pads having multiple stacked layers with additional elements interposed between layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ボンディングパッドを有する半導体装置及びその製造方法に関し、特にボンディングパッドの下の層間絶縁膜にクラックが入るのを防ぎ、ボンディングパッドと同層に形成された上層配線を微細化することができる半導体装置及びその製造方法に関するものである。
半導体装置には、外部とのデータのやり取りや電源電圧又はグランド電圧の印加のためにボンディングパッドが設けられる。このボンディングパッドにプローブを接触させて半導体装置の検査を行う場合や、ボンディングパッドにワイヤをボンディングする場合に、その衝撃によりボンディングパッドの下の層間絶縁膜にクラックが入るという問題があった。この問題を解決するために様々な半導体装置が提案されている。
図２２は、従来の半導体装置の一例を示す断面図である。ボンディングパッド２１の下に複数の金属プラグ３５が形成されている。そして、金属プラグ３５の下に接続された金属層３９と、その下に複数に分割された金属層３７，３８とが形成されている。この複数の金属プラグ３５によりボンディングパッド２１の下の層間絶縁膜１７の平均的なヤング率を高めることができる。また、金属層３７〜３９は緩衝効果を発揮する。これにより、プロービングやワイヤボンディングの衝撃に対する耐性を向上させることができる（例えば、特許文献１〜３参照）。
図２３は、従来の半導体装置の他の例を示す断面図である。ボンディングパッド２１は、ヤング率が高い第１金属膜２０と、この第１金属膜２０上に形成された第１金属膜２０よりもヤング率が低い第２金属膜２４とを有する。このようにボンディングパッド２１の下層としてヤング率が高い第１金属膜２０を表面保護膜２５のパッド開口２６が形成された領域全面に形成することで、更に耐性を向上させることができる（例えば、特許文献４〜６参照）。
特開２００５−２４３９０７号公報 特開２００３−２８２６２７号公報 特開２００２−２０８６１０号公報 特開２０００−１８３１０４号公報 特開２００３−３２４１２２号公報 特開２００５−２２３１２３号公報
図２２の半導体装置は、150nm Al SOCプロセスで量産化されていた。しかし、この半導体装置を130nm Al SOCプロセスに適用した場合、装置の薄型化に伴う層間絶縁膜１７の薄膜化により、プロービングやワイヤボンディングの衝撃に対する耐性が量産規定以下となり、ボンディングパッド２１の下の金属膜３９−金属膜３８間層間膜や金属膜３８−金属膜３７間層間膜にクラックが入る場合があった。
一方、図２３の半導体装置は、130nm Al SOCプロセスに適用しても、耐性が量産規定を満たし、ボンディングパッド２１の下の金属膜３９−金属膜３８間層間膜、さらには層間絶縁膜１７にさえクラックが入るのを防ぐことができる。しかし、ボンディングパッド２１と同層に形成された上層配線は、ボンディングパッド２１と同時に形成されるため、第１金属膜２０と第２金属膜２４の２層構造であった。ここで、ヤング率が高い第１金属膜２０をエッチングする際のレジストは厚くしなければならないため、第１金属膜２０について微細なパターニングができない。従って、コア回路やデータ配線部など通常回路部の上層配線を微細化することができないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、ボンディングパッドの下の層間絶縁膜にクラックが入るのを防ぎ、ボンディングパッドと同層に形成された上層配線を微細化することができる半導体装置及びその製造方法を得るものである。
本発明の一実施例では、まず、半導体基板上に層間絶縁膜を形成する。次に、層間絶縁膜上に第１金属膜を形成する。次に、第１金属膜上に第１レジストを形成し、第１レジストをパターニングする。次に、第１レジストをマスクとして第１金属膜を異方性エッチングする。その後、第１レジストを除去する。次に、残された第１金属膜を覆うように層間絶縁膜上に第２金属膜を形成する。次に、層間絶縁膜上に第１金属膜が存在する領域及び第１金属膜が存在しない領域の一部において第２金属膜上に第２レジストを形成する。次に、第２レジストをマスクとして第２金属膜を異方性エッチングして、第１金属膜と第２金属膜とを有するボンディングパッドと、第２金属膜を有するが第１金属膜を有しない上層配線とを形成する。その後、第２レジストを除去する。
この実施例によれば、ボンディングパッドの下の層間絶縁膜にクラックが入るのを防ぎ、ボンディングパッドと同層に形成された上層配線を微細化することができる。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図であり、図２はその上面図である。
半導体基板１１上に、トランジスタなどの能動素子１２が形成されている。この能動素子１２を覆うように半導体基板１１上に層間絶縁膜１３が形成されている。この層間絶縁膜１３上に下層配線１４が形成されている。下層配線１４を覆うように層間絶縁膜１５が形成されている。この層間絶縁膜１５上に下層配線１６が形成されている。下層配線１４，１６は、上下にＴｉＮバリアメタルが形成されたＡｌ膜からなる。
下層配線１６を覆うように層間絶縁膜１７が形成されている。この層間絶縁膜１７には、下層配線１６の一部に接続されたコンタクトプラグ１８が形成されている。コンタクトプラグ１８は、ＴｉＮバリアメタル１９及び第１金属膜２０を有する。
ここで、第１金属膜２０として、高ヤング率の金属であるＷ、Ｔｉ、ＴｉＮ、Ｔａなどを用いる。また、層間絶縁膜１３，１５，１７として低誘電率膜を用いる。ここでは低誘電率膜としてポーラスＳｉＯＣ膜を採用する。このポーラスＳｉＯＣ膜は、主にＳｉ−ＣＨ３基を多く含むメチル含有ポリシロキサンであり、ＣＨ３の存在により分子構造内に間隙を生じるために多孔質となり、誘電率が低下している。ただし、これに限らず、低誘電率膜として、例えば、ＳｉＯＣＨベースのポーラス低誘電率膜や、Nano Clustering Silica膜などのポーラスシリカ系材料、ポーラスＨＳＱと呼ばれるＨ含有ポリシロキサン、有機ポリマー膜、有機ポリマーのポーラス膜などを適宜使用することができる。
層間絶縁膜１７上にボンディングパッド２１が形成されている。また、層間絶縁膜１７上においてボンディングパッド２１と同層に上層配線２２が形成されている。ボンディングパッド２１は、ＴｉＮバリアメタル１９及び第１金属膜２０と、この第１金属膜２０上に形成されたＴｉＮバリアメタル２３及び第２金属膜２４とを有する。一方、上層配線２２は、第２金属膜２４を有するが第１金属膜２０を有しない。ここで、第２金属膜２４として、第１金属膜２０よりもヤング率が低い金属であるＡｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕなどを用いる。
ボンディングパッドを覆うように表面保護膜２５が形成されている。この表面保護膜２５には、ボンディングパッド２１上において、ボンディングパッド２１の第１金属膜２０の幅よりも狭い幅を有するパッド開口２６が形成されている。
なお、下層配線１６の膜厚は０．２５μｍである。コンタクトプラグ１８の幅は０．２μｍ、深さは０．５μｍである。第１金属膜２０の膜厚は０．２〜０．３μｍ、第２金属膜２４の膜厚は１μｍである。上層配線２２の幅は０．４μｍ、上層配線２２同士の間隔は０．４μｍである。表面保護膜２５の膜厚は１．６μｍであり、パッド開口２６の幅は５０μｍである。
次に、上記の構成を有する本発明の実施の形態１に係る半導体装置の製造方法について図面を参照しながら説明する。
まず、図３に示すように、通常の手法を用いて、半導体基板１１上に、能動素子１２、層間絶縁膜１３、下層配線１４、層間絶縁膜１５及び下層配線１６を形成する。次に、下層配線１６を覆うように半導体基板１１上に層間絶縁膜１７を形成する。そして、層間絶縁膜１７に第１コンタクトホール３１を形成して下層配線１６の一部を露出させる。
次に、図４に示すように、層間絶縁膜１７上及び第１コンタクトホール３１内にＴｉＮバリアメタル１９を形成した後、ＴｉＮバリアメタル１９を介して層間絶縁膜１７及び第１コンタクトホール３１内に第１金属膜２０を形成する。第１金属膜２０上に第１レジスト３２を形成し、第１レジスト３２をパターニングして、少なくとも第１コンタクトホール３１が存在する領域とその周辺において第１レジスト３２を除去する。
次に、図５に示すように、第１レジスト３２をマスクとして第１金属膜２０及びＴｉＮバリアメタル１９を異方性エッチング（ドライエッチング）して第１コンタクトホール３１の周辺において層間絶縁膜１７上の第１金属膜２０及びＴｉＮバリアメタル１９を除去する。ただし第１コンタクトホール３１内には第１金属膜２０及びＴｉＮバリアメタル１９は残される。その後、第１レジスト３２を除去する。
次に、図６に示すように、残された第１金属膜２０を覆うように層間絶縁膜１７上に、ＴｉＮバリアメタル２３及び第１金属膜２０よりもヤング率が低い第２金属膜２４を積層させて形成する。そして、層間絶縁膜１７上に第１金属膜２０が存在する領域、及び、第１金属膜２０が存在しない領域の一部である第１コンタクトホール３１が存在する領域において、第２金属膜２４上に第２レジスト３３を形成する。ここで、第２レジスト３３の膜厚を２μｍ以下にする。また、層間絶縁膜１７上に存在する第１金属膜２０上に形成された第２レジスト３３の幅を、その第１金属膜２０の幅よりも大きくする。
次に、図７に示すように、第２レジスト３３をマスクとして第２金属膜２４及びＴｉＮバリアメタル２３を異方性エッチング（ドライエッチング）して、第１金属膜２０と第２金属膜２４とを少なくとも有するボンディングパッド２１と、第２金属膜２４を少なくとも有するが第１金属膜２０を有しない上層配線２２とを形成する。その後、第２レジスト３３を除去する。
次に、図８に示すように、ボンディングパッド２１を覆うように表面保護膜２５を形成する。そして、ボンディングパッド２１上において、ボンディングパッド２１の第１金属膜２０の幅よりも狭い幅を有するパッド開口２６を表面保護膜２５に形成する。以上の工程により本実施の形態に係る半導体装置が形成される。
その後、ボンディングパッド２１にプローブ３４を接触させて半導体装置の検査を行う。また、図９に示すように、ボンディングパッド２１にＡｕワイヤ４０をボンディングする。
上記のように、本実施の形態では、ボンディングパッド２１の下層としてヤング率が高い第１金属膜２０を設けているため、プロービングやワイヤボンディングの衝撃に対する耐性を向上させることができる。そして、ボンディングパッド２１の第１金属膜２０は、表面保護膜２５のパッド開口２６が形成された領域全面に形成されている。これにより、更に耐性を向上させることができる。従って、ボンディングパッド２１の下の層間絶縁膜１３や１５、さらには層間絶縁膜１７にさえクラックが入るのを防ぐことができるため、信頼性の高い半導体装置を得ることができる。また、層間絶縁膜１３，１５，１７として低誘電率膜を用いた場合は層間絶縁膜のクラックの問題が深刻になるため、本実施の形態は更に有効である。そして、ボンディングパッド２１の下に能動素子１２を形成することができるため、装置を小型化することができる。
また、ボンディングパッド２１の上層としてヤング率が低い第２金属膜２４を設けているため、ワイヤボンディング性が良好であり、プローブの損傷を防ぐことができる。
また、第２金属膜２４はヤング率が低いため、そのパターニングを行う際の第２レジスト３３の膜厚を薄くする（例えば２μｍ以下）ことができる。従って、第２金属膜２４について微細なパターニングが可能である。本実施の形態では、上層配線２２は、第２金属膜２４を有するが第１金属膜２０を有しない。このため、ボンディングパッド２１と同層に形成された上層配線２２を微細化することができる。
また、ボンディングパッド２１の第１金属膜２０を層間絶縁膜１７上に形成する際に、第１コンタクトホール３１内に第１金属膜２０を埋め込んでコンタクトプラグ１８を形成することにより、工程を短縮し、コストを削減することができる。
また、従来のようにボンディングパッド２１の第２金属膜２４の幅をボンディングパッド２１の第１金属膜２０の幅と同程度にすると、ボンディングパッド２１の第１金属膜２０の端部での第２金属膜２４の膜厚が厚くならないので第２金属膜２４をエッチングする際の加工性が下がる。そして、ボンディングパッド２１の第１金属膜２０の側壁に第２金属膜２４の小さなサイドウォールが形成され、それがゴミとなって飛び散るという問題がある。そこで、本実施の形態では、ボンディングパッド２１の第２金属膜２４の幅を、ボンディングパッド２１の第１金属膜２０の幅よりも第１金属膜２０の膜厚分以上大きくする。これにより、加工性を上げ、ゴミの飛び散りを防ぐことができる。
または、ボンディングパッド２１の第２金属膜２４の幅と、ボンディングパッド２１の第１金属膜２０の幅との差を、第１金属膜２０の幅のばらつき、第２金属膜２４の幅のばらつき、及び第１金属膜２０と第２金属膜２４との重ね合せばらつきの単純和又は二乗和以上としてもよい。ここで第１金属膜２０の幅のばらつき、第２金属膜２４の幅のばらつき、及び第１金属膜２０と第２金属膜２４との重ね合わせばらつきは、例えば、インライン評価により得られる。より具体的には、前世代品などすでに製造された複数の半導体装置を個々評価して第１金属膜２０の幅のばらつき（例えばΔ１１、Δ１２、・・・Δ１ｎのｎ個）、第２金属膜２４の幅のばらつき（例えばΔ２１、Δ２２、・・・Δ２ｎのｎ個）、及び第１金属膜２０と第２金属膜２４との重ね合わせばらつき（例えばΔ３１、Δ３２、・・・Δ３ｎのｎ個）が得られたとする。その単純和は（Δ１１＋Δ１２＋・・・Δ１ｎ＋Δ２１＋Δ２２＋・・・＋Δ２ｎ＋Δ３１＋Δ３２＋・・・＋Δ３ｎ）である。二乗和は√（（Δ１１）２＋（Δ１２）２＋・・・＋（Δ１ｎ）２＋（Δ２１）２＋（Δ２２）２＋・・・＋（Δ２ｎ）２＋（Δ３１）２＋（Δ３２）２＋・・・＋（Δ３ｎ）２）である。
また、表面保護膜２５のパッド開口２６をボンディングパッド２１の第１金属膜２０の幅よりも狭くすることで、ボンディングパッド２１の側面と表面保護膜２５との隙間を無くしてパッド表面の平坦性を確保することで、プローブの損傷やワイヤボンディング不具合を防ぐことができる。具体的には、パッド開口２６の幅と第１金属膜２０の幅との差を、パッド開口の幅のばらつき、第１金属膜２０の幅のばらつき、及び、パッド開口と第１金属膜２０との重ね合せばらつきの単純和又は二乗和以上とする。各ばらつきは上述の同様、インライン評価により得られる。
実施の形態２．
図１０は、本発明の実施の形態２に係る半導体装置を示す断面図であり、図１１はその上面図である。ボンディングパッド２１の第２金属膜２４の幅は、ボンディングパッド２１の第１金属膜２０の幅よりも小さい。そして、表面保護膜２５のパッド開口２６の幅は、ボンディングパッド２１の第２金属膜２４の幅よりも狭い。その他の構成は実施の形態１と同様である。
次に、上記の構成を有する本発明の実施の形態２に係る半導体装置の製造方法について図面を参照しながら説明する。
まず、実施の形態１と同様に図３〜図５の工程を行う。次に、図１２に示すように、残された第１金属膜２０を覆うように層間絶縁膜１７上に、第１金属膜２０よりもヤング率が低い第２金属膜２４を形成する。そして、層間絶縁膜１７上に第１金属膜２０が存在する領域、及び、第１金属膜２０が存在しない領域の一部である第１コンタクトホール３１が存在する領域において第２金属膜２４上に第２レジスト３３を形成する。ここで、層間絶縁膜１７上に存在する第１金属膜２０上に形成された第２レジスト３３の幅を、その第１金属膜２０の幅よりも小さくする。
次に、図１３に示すように、第２レジスト３３をマスクとして第２金属膜２４を異方性エッチング（ドライエッチング）して、第１金属膜２０と第２金属膜２４とを有するボンディングパッド２１と、第２金属膜２４を有するが第１金属膜２０を有しない上層配線２２とを形成する。その後、第２レジスト３３を除去する。
次に、ボンディングパッド２１を覆うように表面保護膜２５を形成する。そして、ボンディングパッド２１上において、ボンディングパッド２１の第２金属膜２４の幅よりも狭い幅を有するパッド開口２６を表面保護膜２５に形成する。以上の工程により本実施の形態に係る半導体装置が形成される。
本実施の形態２では、ボンディングパッド２１の第２金属膜２４の幅は、ボンディングパッド２１の第１金属膜２０の幅よりも小さい。これにより、第２金属膜２４に印加されたプロービングやワイヤボンディングの衝撃がパッド全面に分散されるため、それらの衝撃に対する耐性を更に向上させることができる。
また、表面保護膜２５のパッド開口２６をボンディングパッド２１の第２金属膜２４の幅よりも狭くすることで、ボンディングパッド２１の側面と表面保護膜２５との隙間を無くしてパッド表面の平坦性を確保することができるため、プローブの損傷やワイヤボンディング不具合を防ぐことができる。
実施の形態３．
図１４は、本発明の実施の形態３に係る半導体装置を示す断面図であり、図１５はその上面図である。ボンディングパッド２１の下に複数の金属プラグ３５が形成されている。また、複数のボンディングパッド２１が平面内で一方向に配列されている。そして、各金属プラグ３５の形状は、複数のボンディングパッド２１の配列方向を長手方向とするライン状である。その他の構成は実施の形態１又は２と同様である。
次に、上記の構成を有する本発明の実施の形態３に係る半導体装置の製造方法について図面を参照しながら説明する。
まず、図１６に示すように、通常の手法を用いて、半導体基板１１上に、能動素子１２、層間絶縁膜１３、下層配線１４、層間絶縁膜１５及び下層配線１６を形成する。次に、下層配線１６を覆うように半導体基板１１上に層間絶縁膜１７を形成する。そして、層間絶縁膜１７に第１コンタクトホール３１を形成して下層配線１６の一部を露出させる。この際に、層間絶縁膜１７に複数の第２コンタクトホール３６も形成する。
次に、図１７に示すように、層間絶縁膜１７上及び第１コンタクトホール３１，３６内にＴｉＮバリアメタル１９を形成した後、ＴｉＮバリアメタル１９を介して層間絶縁膜１７上及び第１コンタクトホール３１，３６内に第１金属膜２０を形成する。第１金属膜２０上に第１レジスト３２を形成し、第１レジスト３２をパターニングして、第１コンタクトホール３１の周辺において第１レジスト３２を除去し、複数の金属プラグ３５の上に第１レジスト３２が残るようにする。
次に、図１８に示すように、第１レジスト３２をマスクとして第１金属膜２０を異方性エッチング（ドライエッチング）して第１コンタクトホール３１の周辺において層間絶縁膜１７上の第１金属膜２０及びＴｉＮバリアメタル１９を除去する。ただし第１コンタクトホール３１内には第１金属膜２０及びＴｉＮバリアメタル１９は残される。その後、第１レジスト３２を除去する。
次に、図１９に示すように、残された第１金属膜２０を覆うように層間絶縁膜１７上に、第１金属膜２０よりもヤング率が低い第２金属膜２４を形成する。そして、層間絶縁膜１７上に第１金属膜２０が存在する領域、及び、第１金属膜２０が存在しない領域の一部である第１コンタクトホール３１が存在する領域において第２金属膜２４上に第２レジスト３３を形成する。ここで、第２レジスト３３の膜厚を２μｍ以下にする。また、層間絶縁膜１７上に存在する第１金属膜２０上に形成された第２レジスト３３の幅を、その第１金属膜２０の幅よりも大きくする。
次に、図２０に示すように、第２レジスト３３をマスクとして第２金属膜２４を異方性エッチング（ドライエッチング）して、第１金属膜２０と第２金属膜２４とを有するボンディングパッド２１と、第２金属膜２４を有するが第１金属膜２０を有しない上層配線２２とを形成する。ここで、ボンディングパッド２１は複数の金属プラグ３５の上に形成する。その後、第２レジスト３３を除去する。
次に、ボンディングパッド２１を覆うように表面保護膜２５を形成する。そして、ボンディングパッド２１上において、ボンディングパッド２１の第１金属膜２０の幅よりも狭い幅を有するパッド開口２６を表面保護膜２５に形成する。以上の工程により図１４に示す本実施の形態に係る半導体装置が形成される。
上記のように、本実施の形態では、ボンディングパッド２１の第１金属膜２０を層間絶縁膜１７上に形成する際に、第２コンタクトホール３６内に第１金属膜２０を埋め込んで複数の金属プラグ３５を形成する。これにより、工程を短縮し、コストを削減することができる。
また、ボンディングパッド２１の下に複数の金属プラグ３５が形成されていることにより、ボンディングパッド２１の下の層間絶縁膜１７の平均的なヤング率を高めることができるため、プロービングやワイヤボンディングの衝撃に対する耐性を更に向上させることができる。
また、本実施の形態では、各金属プラグ３５の形状を、複数のボンディングパッド２１の配列方向を長手方向とするライン状にする。これにより、プローブの進入方向を金属プラグ３５の長手方向に垂直にし易くなるため、プロービングの衝撃に対する耐性を更に向上させることができる。
実施の形態４．
図２１は、本発明の実施の形態４に係る半導体装置を示す断面図である。金属プラグ３５の下に接続された金属層３９と、その下に複数に分割された金属層３７，３８とが形成されている。ここで、金属層３７〜３９として、低ヤング率の金属であるＡｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕなどの金属膜とその上下に形成されたＴｉＮバリアメタルとを有したものを用いる。その他の構成は実施の形態３と同様である。この金属層３７〜３９による緩衝効果により、プロービングやワイヤボンディングの衝撃に対する耐性を更に向上させることができる。
本発明の実施の形態１に係る半導体装置を示す断面図である。 本発明の実施の形態１に係る半導体装置を示す上面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置を示す断面図である。 本発明の実施の形態２に係る半導体装置を示す上面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置を示す断面図である。 本発明の実施の形態３に係る半導体装置を示す上面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態４に係る半導体装置を示す断面図である。 従来の半導体装置の一例を示す断面図である。 従来の半導体装置の他の例を示す断面図である。
符号の説明
１１ 半導体基板
１２ 能動素子
１６ 下層配線
１７ 層間絶縁膜
１８ コンタクトプラグ
２０ 第１金属膜
２１ ボンディングパッド
２２ 上層配線
２４ 第２金属膜
２５ 表面保護膜
２６ パッド開口
３１ 第１コンタクトホール
３２ 第１レジスト
３３ 第２レジスト
３５ 金属プラグ
３６ 第２コンタクトホール

Claims (19)

  1. 半導体基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に第１金属膜を形成する工程と、
    前記第１金属膜上に第１レジストを形成し、前記第１レジストをパターニングする工程と、
    前記第１レジストをマスクとして前記第１金属膜を異方性エッチングする工程と、
    前記第１レジストを除去する工程と、
    残された前記第１金属膜を覆うように前記層間絶縁膜上に第２金属膜を形成する工程と、
    前記層間絶縁膜上に前記第１金属膜が存在する領域及び前記第１金属膜が存在しない領域の一部において、前記第２金属膜上に第２レジストを形成する工程と、
    前記第２レジストをマスクとして前記第２金属膜を異方性エッチングして、前記第１金属膜と前記第２金属膜とを有するボンディングパッドと、前記第２金属膜を有するが前記第１金属膜を有しない上層配線とを形成する工程と、
    前記第２レジストを除去する工程と、
    前記ボンディングパッドを覆うように表面保護膜を形成する工程と、
    前記ボンディングパッド上において前記表面保護膜にパッド開口を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 半導体基板上に下層配線を形成する工程と、
    前記下層配線を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜に第１コンタクトホールを形成して前記下層配線の一部を露出させる工程と、
    前記層間絶縁膜上及び前記第１コンタクトホール内に第１金属膜を形成する工程と、
    前記第１金属膜上に第１レジストを形成し、少なくとも前記第１コンタクトホールが存在する領域において前記第１レジストを除去する工程と、
    前記第１レジストをマスクとして前記第１金属膜を異方性エッチングして前記第１コンタクトホール内には前記第１金属膜を少なくとも残し前記層間絶縁膜上の前記第１金属膜を除去する工程と、
    前記第１レジストを除去する工程と、
    残された前記第１金属膜を覆うように前記層間絶縁膜上に第２金属膜を形成する工程と、
    前記層間絶縁膜上に前記第１金属膜が存在する領域及び前記第１コンタクトホールが存在する領域において、前記第２金属膜上に第２レジストを形成する工程と、
    前記第２レジストをマスクとして前記第２金属膜を異方性エッチングして、前記第１金属膜と前記第２金属膜とを有するボンディングパッドと、前記第２金属膜を有するが前記第１金属膜を有しない上層配線とを形成する工程と、
    前記第２レジストを除去する工程と、
    前記ボンディングパッドを覆うように表面保護膜を形成する工程と、
    前記ボンディングパッド上において前記表面保護膜にパッド開口を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  3. 前記ボンディングパッドの前記第２金属膜の幅を前記ボンディングパッドの前記第１金属膜の幅よりも前記第１金属膜の膜厚分以上大きくすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記パッド開口の幅を前記ボンディングパッドの前記第１金属膜の幅よりも狭くすることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記ボンディングパッドの前記第２金属膜の幅を前記ボンディングパッドの前記第１金属膜の幅よりも小さくすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  6. 前記パッド開口の幅を前記ボンディングパッドの前記第２金属膜の幅よりも狭くすることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記層間絶縁膜に複数の第２コンタクトホールを形成する工程を更に備え、
    前記層間絶縁膜上に前記第１金属膜を形成する際に、前記複数の第２コンタクトホール内に前記第１金属膜を埋め込んで複数の金属プラグを形成し、
    前記複数の金属プラグの上に前記ボンディングパッドを形成することを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
  8. 複数の前記ボンディングパッドを一方向に配列させ、
    各金属プラグの形状を、前記複数のボンディングパッドの配列方向を長手方向とするライン状にすることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記ボンディングパッドの前記第１金属膜を、前記表面保護膜の前記パッド開口が形成された領域全面に形成することを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
  10. 前記層間絶縁膜として、低誘電率膜を用いることを特徴とする請求項１〜９の何れか１項に記載の半導体装置の製造方法。
  11. 前記ボンディングパッドの下に能動素子を形成することを特徴とする請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
  12. 前記第２レジストの膜厚を２μｍ以下にすることを特徴とする請求項１〜１１の何れか１項に記載の半導体装置の製造方法。
  13. 前記ボンディングパッドにプローブを接触させて検査を行う工程を更に備えることを特徴とする請求項１〜１２の何れか１項に記載の半導体装置の製造方法。
  14. 前記ボンディングパッドにワイヤをボンディングする工程を更に備えることを特徴とする請求項１〜１３の何れか１項に記載の半導体装置の製造方法。
  15. 前記第１金属膜は、前記第２金属膜よりもヤング率が大きいことを特徴とする請求項１〜１４の何れか１項に記載の半導体装置の製造方法。
  16. 半導体基板と、
    前記半導体基板上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成されたボンディングパッドと、
    前記層間絶縁膜上において前記ボンディングパッドと同層に形成された上層配線と、
    前記ボンディングパッドを覆うように形成され、前記ボンディングパッド上においてパッド開口が形成されている表面保護膜とを備え、
    前記ボンディングパッドは、第１金属膜と、前記第１金属膜上に形成された第２金属膜とを有し、
    前記上層配線は、前記第２金属膜を有するが前記第１金属膜を有しなく、
    前記ボンディングパッドの前記第２金属膜の幅は、前記ボンディングパッドの前記第１金属膜の幅よりも小さいことを特徴とする半導体装置。
  17. 前記パッド開口の幅は、前記ボンディングパッドの前記第２金属膜の幅よりも狭いことを特徴とする請求項１６に記載の半導体装置。
  18. 前記ボンディングパッドの下に形成された複数の金属プラグを更に備えることを特徴とする請求項１６又は１７に記載の半導体装置。
  19. 複数の前記ボンディングパッドが平面内で一方向に配列されており、
    各金属プラグの形状は、前記複数のボンディングパッドの配列方向を長手方向とするライン状であることを特徴とする請求項１８に記載の半導体装置。
JP2007191183A 2007-07-23 2007-07-23 半導体装置及びその製造方法 Expired - Fee Related JP5034740B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007191183A JP5034740B2 (ja) 2007-07-23 2007-07-23 半導体装置及びその製造方法
TW097123483A TWI455218B (zh) 2007-07-23 2008-06-24 半導體裝置及其製造方法
KR1020080071201A KR101541541B1 (ko) 2007-07-23 2008-07-22 반도체 장치 및 그 제조 방법
CN2008101337430A CN101383303B (zh) 2007-07-23 2008-07-22 半导体装置及其制造方法
US12/178,373 US7956473B2 (en) 2007-07-23 2008-07-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007191183A JP5034740B2 (ja) 2007-07-23 2007-07-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009027098A JP2009027098A (ja) 2009-02-05
JP5034740B2 true JP5034740B2 (ja) 2012-09-26

Family

ID=40294556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007191183A Expired - Fee Related JP5034740B2 (ja) 2007-07-23 2007-07-23 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7956473B2 (ja)
JP (1) JP5034740B2 (ja)
KR (1) KR101541541B1 (ja)
CN (1) CN101383303B (ja)
TW (1) TWI455218B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5336102B2 (ja) * 2008-04-03 2013-11-06 三菱電機株式会社 Ｔｆｔ基板
CN102412229B (zh) * 2011-11-11 2013-12-18 上海华虹Nec电子有限公司 半导体器件中的金属塞结构
JP5995508B2 (ja) * 2012-04-27 2016-09-21 キヤノン株式会社 半導体装置および半導体装置の製造方法
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
JP6571414B2 (ja) * 2015-06-30 2019-09-04 エイブリック株式会社 半導体装置
US9786619B2 (en) 2015-12-31 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
KR102116060B1 (ko) * 2016-02-29 2020-05-27 타워재즈 파나소닉 세미컨덕터 컴퍼니 리미티드 반도체 장치 및 그 제조방법
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法
JP6690509B2 (ja) * 2016-11-22 2020-04-28 株式会社村田製作所 半導体装置
JP2018152514A (ja) * 2017-03-14 2018-09-27 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2018186144A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置及びパワーアンプモジュール
TWI810963B (zh) * 2022-06-07 2023-08-01 華東科技股份有限公司 增進打線接合承受力之晶片封裝結構

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604248A (ja) 1983-06-22 1985-01-10 Nec Corp 半導体装置
JPH0263127A (ja) 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
JPH0529375A (ja) 1991-07-23 1993-02-05 Murata Mfg Co Ltd 半導体装置
JPH06236926A (ja) 1993-02-10 1994-08-23 Sumitomo Electric Ind Ltd 半導体装置の製造方法及びスルーホールの形成方法
JPH06314688A (ja) 1993-04-28 1994-11-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JPH113984A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 半導体集積回路装置
US6143644A (en) * 1998-09-17 2000-11-07 Taiwan Semiconductor Manufacturing Company Method to prevent passivation from keyhole damage and resist extrusion
JP2000183104A (ja) 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP2001326242A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100421043B1 (ko) 2000-12-21 2004-03-04 삼성전자주식회사 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드
JP2002217258A (ja) * 2001-01-22 2002-08-02 Hitachi Ltd 半導体装置およびその測定方法、ならびに半導体装置の製造方法
JP2002324797A (ja) * 2001-04-24 2002-11-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003031575A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体装置及びその製造方法
JP2003045876A (ja) * 2001-08-01 2003-02-14 Seiko Epson Corp 半導体装置
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100416614B1 (ko) 2002-03-20 2004-02-05 삼성전자주식회사 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
JP2003324122A (ja) 2002-04-26 2003-11-14 Nec Electronics Corp 半導体装置及びその製造方法
JP2004311638A (ja) * 2003-04-04 2004-11-04 Renesas Technology Corp 半導体装置
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
JP2005019493A (ja) 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
US6960836B2 (en) 2003-09-30 2005-11-01 Agere Systems, Inc. Reinforced bond pad
US7056820B2 (en) * 2003-11-20 2006-06-06 International Business Machines Corporation Bond pad
JP2005167122A (ja) * 2003-12-05 2005-06-23 Kawasaki Microelectronics Kk 半導体装置の製造方法
JP2005223123A (ja) * 2004-02-05 2005-08-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7208837B2 (en) * 2004-02-10 2007-04-24 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
US8552484B2 (en) * 2004-07-02 2013-10-08 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
JP2006049401A (ja) * 2004-08-02 2006-02-16 Toyota Industries Corp 半導体装置およびその製造方法
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
JP2006294159A (ja) * 2005-04-13 2006-10-26 Matsushita Electric Ind Co Ltd ハードディスクドライブの結露防止装置
JP2006332533A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体素子及びその製造方法
JP2007049097A (ja) * 2005-08-12 2007-02-22 Mitsumi Electric Co Ltd 半導体装置
US7592710B2 (en) * 2006-03-03 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for wire bonding
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
JP4682964B2 (ja) * 2006-10-30 2011-05-11 株式会社デンソー 半導体装置およびその製造方法
US7679187B2 (en) * 2007-01-11 2010-03-16 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof

Also Published As

Publication number Publication date
TW200913097A (en) 2009-03-16
JP2009027098A (ja) 2009-02-05
US20090026635A1 (en) 2009-01-29
TWI455218B (zh) 2014-10-01
US7956473B2 (en) 2011-06-07
KR101541541B1 (ko) 2015-08-03
CN101383303B (zh) 2012-02-29
KR20090010910A (ko) 2009-01-30
CN101383303A (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
JP5034740B2 (ja) 半導体装置及びその製造方法
JP4619705B2 (ja) 半導体装置
CN100463154C (zh) 接合垫结构及其形成方法
JP4170103B2 (ja) 半導体装置、および半導体装置の製造方法
JP2008258258A (ja) 半導体装置
CN102324427B (zh) 一种金属薄膜电阻结构及其制造方法
JP2009170763A (ja) 半導体装置およびその製造方法
JP2005243907A (ja) 半導体装置
JP5976055B2 (ja) 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法
CN104969334A (zh) 半导体装置
JP2011023516A (ja) 半導体装置
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP4675147B2 (ja) 半導体装置
CN100479148C (zh) 用以检查内连线的测试键及检查内连线的方法
CN112652593B (zh) 半导体结构及其形成方法
JP4701264B2 (ja) 半導体装置、および半導体装置の製造方法
US8278765B2 (en) Test-key for checking interconnect
JPH04313256A (ja) 半導体集積回路装置及びその形成方法
US8330190B2 (en) Semiconductor device
JP2009111073A (ja) 半導体装置
JP2008066440A (ja) 半導体装置およびその製造方法
JP2012129376A (ja) 半導体装置
KR100871756B1 (ko) 반도체 소자의 모니터링용 패턴 및 형성방법
CN100593850C (zh) 半导体器件、布线图案形成方法和掩模布线数据产生方法
JP4535904B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5034740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees