JP2001326242A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001326242A
JP2001326242A JP2000143112A JP2000143112A JP2001326242A JP 2001326242 A JP2001326242 A JP 2001326242A JP 2000143112 A JP2000143112 A JP 2000143112A JP 2000143112 A JP2000143112 A JP 2000143112A JP 2001326242 A JP2001326242 A JP 2001326242A
Authority
JP
Japan
Prior art keywords
pad electrode
film
wiring
pad
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000143112A
Other languages
English (en)
Inventor
Yukihiro Yamashita
征大 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000143112A priority Critical patent/JP2001326242A/ja
Publication of JP2001326242A publication Critical patent/JP2001326242A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

(57)【要約】 【課題】 入出力パッド電極部のワイヤボンディング時
の超音波ダメージに対する半導体基板のクラック耐性を
低下させることなく、上層パッド電極と同一レイヤで形
成される冗長ヒューズ配線等の配線の高密度化を図り、
入出力パッド電極部近傍の配線パターンを配置できない
禁止領域を小さくする。 【解決手段】 下層パッド電極１０１上に形成した層間
絶縁膜１０のパッド開口部１０２内に、タングステン電
極１０４を形成することにより、パッド開口部１０２の
底部が底上げされるので、上層パッド電極１０３の段差
被覆性が改善され、比較的薄い膜厚で上層パッド電極１
０３を形成することができ、この上層パッド電極１０３
と同一レイヤで形成される冗長ヒューズ配線３０１の配
線の加工性が向上し、配線ピッチを縮小することが可能
となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に半導体装置の入出力パッド部
の構造に係わるものである。
【０００２】
【従来の技術】従来の半導体装置では、半導体基板上に
トランジスタや抵抗などの素子を形成したのち、これら
を電気的に接続するためにアルミや銅などの金属材料を
用いて素子間配線が形成されている。また、これら半導
体基板に形成された半導体装置は、水分や熱、衝撃など
の外部環境から半導体装置を保護するためにセラミック
などの材料で構成されたパッケージに封止する。このと
きパッケージの外部端子（リード）と半導体装置とを電
気的に接続する必要がある。通常、半導体基板上に形成
された素子間配線から引き出された入出力パッド電極と
パッケージの外部端子とをワイヤボンディングという方
法を用い、金線などを熱や超音波を用いて接着しこれら
の電気的接続を図っている。
【０００３】一方、近年半導体装置の中には、例えばＤ
ＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄ
ｏｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ）などの記憶装置と論
理回路とを同一半導体基板上に形成した半導体装置が設
計されるようになってきた。しかも、これらＤＲＡＭや
ＳＲＡＭなどの記憶装置では、微細化に伴なって記憶容
量が数メガビットといった大容量化が進み、これらの大
容量メモリの歩留りが半導体装置の歩留りを律速するよ
うになってきた。そのため、所望の記憶容量に対してあ
らかじめ冗長な記憶容量を備え、記憶装置の中の不良メ
モリブロックと接続されている冗長配線をレーザーブロ
ーにより溶断することによって不良メモリを切り離し、
半導体装置の不良を救済する方法が行われている。一般
に、冗長配線はレーザーブローにより冗長配線を溶断し
やすいように最上層のメタル配線層で形成されている。
これらについて図面を用いて説明する。
【０００４】図１３は、従来の半導体装置における入出
力パッド電極部および冗長ヒューズ配線部付近を示す概
略平面図である。
【０００５】図１３において、半導体基板の内部素子か
らパッド電極部まで配線されてきたパッド引き出し配線
１０５に接続された下層パッド電極１０１とそれよりも
少なくとも内側に開口されたパッド開口部１０２を備
え、パッド開口部１０２を少なくとも覆うように上層パ
ッド電極１０３が配置されている。これらによって入出
力パッド電極部１００が構成されている。さらに、入出
力パッド電極部１００と冗長ヒューズ配線部３００は、
禁止領域２００を挟んで配置されている。冗長ヒューズ
配線３０１は、前述のとうり同一半導体基板上に形成し
た記憶装置、例えばＤＲＡＭなどの各メモリブロックに
接続されており、不良メモリブロックをレーザーブロー
により溶断し、切り離すことにより半導体装置を救済す
るためのものである。
【０００６】次に、図１４は図１３のＡ−Ａ’間の概略
断面図を示す。図１４において、下層パッド電極１０１
は、密着層としての窒化チタン（ＴｉＮ）膜とＡｌ−Ｃ
ｕ膜などのアルミ合金膜と窒化チタン（ＴｉＮ）膜のキ
ャップ層からなる積層配線がよく用いられている。な
お、これらの膜は通常スパッタ法により半導体基板上に
堆積され、リソグラフィー法によるレジストパターン形
成とこれをエッチングマスクとして反応性イオンエッチ
ング法などの異方性エッチングにより加工することによ
り所望のパターンに形成される。さらにその上には層間
絶縁膜１０が配置され、これを開口する形でパッド開口
部１０２が形成されている。さらにこのパッド開口部１
０２に上層パッド電極１０３が下層パッド電極１０１と
同様にＡｌ−Ｃｕ膜を窒化チタン膜で挟みこむような構
成で形成されている。これにより入出力パッド電極部１
００を構成している。また、冗長ヒューズ配線３０１は
禁止領域２００を隔てて層間絶縁膜１０上に配置されて
いる。さらにこれらの表面を覆うパッシベーション膜３
０が形成され、入出力パッド電極部１００が露出するよ
うにパッシベーション膜３０が開口されている。この開
口部にワイヤボンディング法で例えば金線などの金属材
料を熱圧着及び超音波によって入出力パッド電極部１０
０に接着している。
【０００７】次に図１５乃至図１７は従来の半導体装置
の製造方法を示す工程概略断面図である。
【０００８】まず、図１５（ａ）に示すように、半導体
基板上に形成された層間絶縁膜（図示せず）上に、密着
層１として窒化チタン（ＴｉＮ）膜を５０ｎｍ成膜した
のち、アルミ−銅合金（ＡｌＣｕ）膜２をスパッタ法に
より４００ｎｍ成膜し、さらにその上にキャップ層３と
して窒化チタン（ＴｉＮ）膜を５０ｎｍ成膜する。その
後、リソグラフィー法により下層パッド電極を形成する
ためのレジストパターンを形成する。これをエッチング
マスクとして反応性イオンエッチングにより加工するこ
とにより下層パッド電極１０１を形成する。次に、層間
絶縁膜１０をたとえば９００ｎｍ程度の膜厚で全面に堆
積し、下層パッド電極１０１との電気的接続を図るため
のパッド開口部１０２をリソグラフィー法及び反応性イ
オンエッチングによりエッチングすることにより形成す
る。
【０００９】次に、図１５（ｂ）に示すように、下層パ
ッド電極１０１と同様に密着層５として窒化チタン（Ｔ
ｉＮ）膜を５０ｎｍ成膜したのち、アルミ−銅合金（Ａ
ｌＣｕ）膜６をスパッタ法により８００ｎｍ成膜し、さ
らにその上にキャップ層７として窒化チタン（ＴｉＮ）
層を５０ｎｍ成膜する。このときパッド開口部１０２の
端部に成膜されたアルミ−銅合金（ＡｌＣｕ）膜６はス
パッタ法により形成したのでパッド開口部１０２の端部
でオーバーハング形状を示す。
【００１０】次に、図１６（ａ）に示すように、上層パ
ッド電極１０３および冗長ヒューズ配線３０１を形成す
る際のレジストパターンを高精度に形成するために、反
射防止膜（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔ
ｉｎｇ）としてボトムＡＲＣ層２０を形成する。これ
は、たとえば有機ＡＲＣ膜などを回転塗布法により８０
ｎｍ程度の膜厚でスピンコートする。この時、パッド開
口部１０２にできた凹部とパッド開口部１０２の端部に
オーバーハング形状に成膜されたアルミ−銅合金膜６に
よってボトムＡＲＣ層２０の膜厚はパッド開口部１０２
付近で膜厚が局所的に不均一になる。
【００１１】さらに、図１６（ｂ）に示すように、ボト
ムＡＲＣ層２０の上にレジスト材料２１を回転塗布法に
よりスピンコートする。その後、図１７（ａ）に示すよ
うに、リソグラフィー法により上層パッド電極及び冗長
ヒューズ配線を形成するための所望のレジストパターン
２１Ａを形成する。
【００１２】次に、レジストパターン２１Ａをエッチン
グマスクとしてボトムＡＲＣ層２０、密着層５、アルミ
−銅合金膜６、キャップ層７を反応性イオンエッチング
により異方性エッチングすることにより上層パッド電極
１０３および冗長ヒューズ配線３０１を形成し、その
後、レジストパターン２１ＡとボトムＡＲＣ層２０を除
去する（図１７（ｂ））。
【００１３】次に、図１４に示すように、例えばシラン
（ＳｉＨ4 ）ガス及びアンモニア（ＮＨ4 ）ガスを用い
３５０℃程度の成膜温度でプラズマＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により
パッシベーション膜３０としてシリコン窒化膜を成膜す
る。その後、リソグラフィー法及び反応性イオンエッチ
ングを用いてボンディングワイヤ４０を接着するための
ボンディングパッド開口部をパッシベーション膜３０に
開口し、ここに金線などからなるボンディングワイヤ４
０を接着することによりパッケージの外部端子と電気的
接続を図っている。
【００１４】
【発明が解決しようとする課題】従来の半導体装置にお
いて、入出力パッド電極部１００は、下層パッド電極１
０１と直接接するように配置された上層パッド電極１０
３の上にボンディングワイヤ４０が接着される構造とな
っているため、以下のような問題点を生じる。
【００１５】つまり、下層パッド電極１０１と直接接す
るように配置された上層パッド電極１０３上にボンディ
ングワイヤ４０を接着するので、ワイヤボンドの際に受
ける超音波接着によるダメージによって半導体基板にク
ラックが入るという問題点がある。このため、そのダメ
ージを緩和するために入出力パッド電極部１００のボン
ディングワイヤ４０を接着する部分はパッド電極のアル
ミ−銅合金膜の膜厚を１２００ｎｍ以上に厚膜化してお
く必要がある。そのため上層パッド電極１０３のアルミ
−銅合金膜の膜厚は少なくとも８００ｎｍ程度と下層パ
ッド電極１０１のアルミ−銅合金膜の膜厚に比べて２倍
程度の膜厚を確保しておく必要がある。従って、上層パ
ッド電極１０３と同一レイヤで形成される冗長ヒューズ
配線３０１は、比較的膜厚が厚くなって配線ピッチの厳
しい配線を形成するのは加工性の点で極めて困難となる
ので半導体装置の高密度化を阻害するひとつの要因とな
っている。
【００１６】また、従来の半導体装置の製造方法で示し
たように、下層パッド電極１０１を形成したあと層間絶
縁膜１０を堆積し、これにパッド開口部１０２を例えば
１００μｍ角の大きさで大きく開口したのち、上層パッ
ド電極１０３となるアルミ−銅合金膜６をスパッタ法に
より成膜し、これをリソグラフィー法及び反応性イオン
エッチングにより加工して入出力パッド電極部１００を
形成しているので以下のような問題点を生じる。
【００１７】つまり、入出力パッド電極部１００のパッ
ド開口部１０２の端部ではスパッタ法で成膜したアルミ
−銅合金膜６のカバレッジは大きく低下し、オーバーハ
ング形状になり、またパッド開口部１０２が大きく凹形
状となっているためボトムＡＲＣ層２０の膜厚が極めて
不均一となるので、入出力パッド電極部１００近傍の数
１００μｍの領域は配線層の加工が極めて困難となり、
配線パターンを配置できない禁止領域２００となってい
た。また、入出力パッド電極部１００のピッチを詰める
ことも困難となっていた。このことが半導体装置の高密
度化を阻害するひとつの要因となっていた。
【００１８】本発明の目的は、以上のような問題点を解
決するためになされたもので入出力パッド電極部のワイ
ヤボンディング時の超音波ダメージに対する半導体基板
のクラック耐性を低下させることなく、上層パッド電極
と同一レイヤで形成される冗長ヒューズ配線等の配線の
高密度化を図り、さらに入出力パッド電極部近傍に設け
られていた禁止領域を小さくできる半導体装置およびそ
の製造方法を提供することを目的としている。またさら
には、入出力パッド電極部のピッチも小さくでき、チッ
プ面積の小さい半導体装置を提供することを目的として
いる。
【００１９】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板上の第１の層間絶縁膜上に形成した下
層パッド電極と、第１の層間絶縁膜および下層パッド電
極上に形成され下層パッド電極上を露出させるパッド開
口部を有した第２の層間絶縁膜と、第２の層間絶縁膜上
に形成した配線と、配線と同一層によりパッド開口部を
覆うように形成され外部端子と電気的に接続される上層
パッド電極とを備えた半導体装置であって、パッド開口
部内で下層パッド電極と上層パッド電極との間に形成し
た中間パッド電極を設けたことを特徴とする。
【００２０】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、配線は冗長ヒューズ配線であ
ることを特徴とする。
【００２１】本発明の半導体装置によれば、上層パッド
電極と下層パッド電極との電気的接続を図るために設け
られたパッド開口部に、中間パッド電極が形成され、パ
ッド開口部の底部が底上げされているので、上層パッド
電極を形成する際にパッド開口部の凹部の深さが低減さ
れ、上層パッド電極の段差被覆性が改善され、比較的薄
い膜厚で上層パッド電極を形成すればよく、この上層パ
ッド電極と同一レイヤで形成される冗長ヒューズ配線等
の配線の加工性が向上し、配線ピッチを縮小することが
可能となり、配線の高密度化が図れる。また、上層パッ
ド電極形成時にパッド開口部の凹部の深さが低減されて
いることと、上層パッド電極の段差被覆性が改善され、
上層パッド電極の膜厚を薄くできることにより、パッド
開口部の端部からある領域において高精度なパターン形
成が困難となる禁止領域を小さくすることができ、入出
力パッド電極部のピッチも小さくできる。したがって、
半導体装置のチップ面積の縮小化、半導体装置の高密度
化を達成することが可能となる。しかも、上層パッド電
極と下層パッド電極と中間パッド電極とで構成される入
出力パッド電極部の厚みは維持されるので、ワイヤボン
ディング時の超音波接着による半導体基板へのダメージ
を緩和でき、クラック耐性を低下させることもない。
【００２２】請求項３記載の半導体装置の製造方法は、
半導体基板上の第１の層間絶縁膜上に下層パッド電極を
形成する工程と、第１の層間絶縁膜および下層パッド電
極上に第２の層間絶縁膜を形成する工程と、下層パッド
電極上を露出させるように第２の層間絶縁膜を開口しパ
ッド開口部を形成する工程と、パッド開口部内の下層パ
ッド電極上に中間パッド電極を形成する工程と、第２の
層間絶縁膜および中間パッド電極上に配線用の導電膜を
形成する工程と、導電膜上にレジストを塗布し、パター
ン形成する工程と、レジストをマスクとして導電膜を選
択的に除去し、配線と中間パッド電極を覆う上層パッド
電極とを形成する工程とを含んでいる。
【００２３】請求項４記載の半導体装置の製造方法は、
請求項３記載の半導体装置の製造方法において、レジス
トを塗布する前に導電膜上に反射防止膜を塗布する工程
を設けることを特徴とする。
【００２４】本発明の半導体装置の製造方法によれば、
下層パッド電極上を露出したパッド開口部に中間パッド
電極を形成し、その上に上層パッド電極と配線を形成す
るための導電膜を形成するため、この導電膜を形成する
際にパッド開口部の凹部の深さが低減され、上層パッド
電極の段差被覆性が改善され、比較的薄い膜厚で形成す
ればよく、上層パッド電極と同一レイヤで形成される冗
長ヒューズ配線等の配線の加工性が向上し、配線ピッチ
を縮小することが可能となり、配線の高密度化が図れ
る。また、上層パッド電極形成時にパッド開口部の凹部
の深さが低減されていることと、上層パッド電極の段差
被覆性が改善され、上層パッド電極の膜厚を薄くできる
ことにより、パッド開口部の端部からある領域において
高精度なパターン形成が困難となる禁止領域を小さくす
ることができ、入出力パッド電極部のピッチも小さくで
きる。したがって、半導体装置のチップ面積の縮小化、
半導体装置の高密度化を達成することが可能となる。し
かも、上層パッド電極と下層パッド電極と中間パッド電
極とで構成される入出力パッド電極部の厚みは維持され
るので、ワイヤボンディング時の超音波接着による半導
体基板へのダメージを緩和でき、クラック耐性を低下さ
せることもない。
【００２５】
【発明の実施の形態】（第１の実施の形態）図１は本発
明の第１の実施の形態における半導体装置の入出力パッ
ド電極部および冗長ヒューズ配線部付近を示す概略平面
図である。
【００２６】図１において、半導体基板の内部素子から
パッド電極部まで配線されてきたパッド引き出し配線１
０５に接続された下層パッド電極１０１とそれよりも少
なくとも内側に開口されたパッド開口部１０２を備え、
パッド開口部１０２の側壁面及び底面を少なくとも覆う
ように凹型のタングステン電極１０４が設けられてい
る。さらにこれらを少なくとも覆うように上層パッド電
極１０３が配置されている。これらによって入出力パッ
ド電極部１００が構成されている。さらに、入出力パッ
ド電極部１００と冗長ヒューズ配線部３００は、禁止領
域２００を挟んで配置されている。冗長ヒューズ配線３
０１は、前述のとうり同一半導体基板上に形成した記憶
装置、例えばＤＲＡＭなどの各メモリブロックに接続さ
れており、不良メモリブロックをレーザーブローにより
溶断し、切り離すことにより半導体装置を救済するため
のものである。上層パッド電極１０３と冗長ヒューズ配
線３０１は最上層の配線層により形成され、下層パッド
電極１０１とパッド引き出し配線１０５は最上層より１
層下の配線層により形成されている。
【００２７】次に、図２は図１のＡ−Ａ’間の概略断面
図を示す。図２において、下層パッド電極１０１は、密
着層としての窒化チタン（ＴｉＮ）膜とＡｌ−Ｃｕ膜な
どのアルミ合金膜と窒化チタン（ＴｉＮ）膜のキャップ
層からなる積層配線がよく用いられている。なお、これ
らの膜は通常スパッタ法により半導体基板上に堆積さ
れ、リソグラフィー法によるレジストパターン形成とこ
れをエッチングマスクとして反応性イオンエッチング法
などの異方性エッチングにより加工することにより所望
のパターンに形成される。さらにその上には層間絶縁膜
１０が配置され、これを開口する形でパッド開口部１０
２が形成されている。このパッド開口部１０２の側壁面
及び底面には凹型タングステン電極１０４が配置されて
おり、上層パッド電極１０３からみたパッド開口部１０
２の凹部の深さが低減されている。さらにこのパッド開
口部１０２に上層パッド電極１０３が下層パッド電極と
同様にＡｌ−Ｃｕ膜を窒化チタン膜で挟みこむような構
成で形成されている。これにより入出力パッド電極部１
００を構成している。また、冗長ヒューズ配線３０１は
禁止領域２００を隔てて層間絶縁膜１０上に配置されて
いる。さらにこれらの表面を覆うパッシベーション膜３
０が形成され、入出力パッド電極部１００が露出するよ
うにパッシベーション膜３０が開口されている。この開
口部にボンディングワイヤ４０を例えば金線などの金属
材料を熱圧着及び超音波による方法を用いて入出力パッ
ド電極部１００に接着している。
【００２８】次に、図３乃至図６は本発明の第１の実施
の形態における半導体装置の製造方法を示す工程概略断
面図である。
【００２９】まず、図３（ａ）に示すように、半導体基
板上に形成された層間絶縁膜（図示せず）上に、密着層
１として窒化チタン（ＴｉＮ）膜を５０ｎｍ成膜したの
ち、アルミ−銅合金（ＡｌＣｕ）膜２をスパッタ法によ
り４００ｎｍ成膜し、さらにその上にキャップ層３とし
て窒化チタン（ＴｉＮ）膜を５０ｎｍ成膜する。その
後、リソグラフィー法により下層パッド電極を形成する
ためのレジストパターンを形成し、これをエッチングマ
スクとして反応性イオンエッチングにより加工すること
により下層パッド電極１０１を形成する。次に、層間絶
縁膜１０をたとえば９００ｎｍ程度の膜厚で全面に堆積
し、下層パッド電極との電気的接続を図るためのパッド
開口部１０２をリソグラフィー法及び反応性イオンエッ
チングにより、層間絶縁膜１０と窒化チタンのキャップ
層３をエッチングすることにより形成する。
【００３０】次に、図３（ｂ）に示すように、密着層１
１となる窒化チタン（ＴｉＮ）膜を５０ｎｍ程度例えば
スパッタ法を用いて成膜したのち、タングステン膜４を
例えばＣＶＤ法により４００ｎｍ程度成膜する。
【００３１】その後、図４（ａ）に示すように、ＣＭＰ
法により研磨することによって、層間絶縁膜１０上のタ
ングステン膜４及び窒化チタンの密着層１１を除去し、
パッド開口部１０２の側壁面およびその底部にのみ密着
層１１とタングステン膜４を残し、凹型タングステン電
極１０４を形成する。パッド開口部１０２の側壁面及び
底面にはＣＭＰ研磨の際にはほとんど研磨布が接触しな
いのでパッド開口部１０２内の密着層１１とタングステ
ン膜４は除去されずに残る。また、本工程によってパッ
ド開口部１０２の底部は凹型タングステン電極１０４に
よって底上げがなされるので次工程の上層パッド電極の
形成からみたパッド開口部１０２内の凹部の深さは低減
されることになる。
【００３２】次に、図４（ｂ）に示すように、従来の方
法と同様に密着層５として窒化チタン（ＴｉＮ）膜を５
０ｎｍ成膜したのち、アルミ−銅合金（ＡｌＣｕ）膜６
をスパッタ法により４００ｎｍ成膜し、さらにその上に
キャップ層７として窒化チタン（ＴｉＮ）層を５０ｎｍ
成膜する。この時、パッド開口部１０２の底部に除去さ
れずに残ったタングステン膜４が４００ｎｍ存在するの
で、上層のパッド電極となるアルミ−銅合金（ＡｌＣ
ｕ）膜６は４００ｎｍと従来の半分の膜厚に設定すれば
充分である。また、前工程においてパッド開口部１０２
の凹部の深さは低減されていることと、上層のパッド電
極となるアルミ−銅合金（ＡｌＣｕ）膜６は４００ｎｍ
と従来の半分の膜厚しか必要ないので、スパッタ法によ
り形成したアルミ−銅合金（ＡｌＣｕ）膜６のパッド開
口部１０２に生じるステップ段差の段差被覆性はかなり
改善される。
【００３３】次に、図５（ａ）に示すように、従来と同
様の方法で、上層パッド電極１０３および冗長ヒューズ
配線３０１を形成する際のレジストパターンを高精度に
形成するために反射防止膜（Ａｎｔｉ−Ｒｅｆｌｅｃｔ
ｉｏｎ Ｃｏａｔｉｎｇ）となるボトムＡＲＣ層２０を
形成する。これは、たとえば有機ＡＲＣ膜などを回転塗
布法により８０ｎｍ程度の膜厚でスピンコートする。こ
の時、パッド開口部１０２にできた凹部の深さは浅くな
っていることと、パッド開口部１０２の端部に成膜され
たアルミ−銅合金層６の段差被覆性が改善されているこ
とにより、ボトムＡＲＣ層２０の膜厚はパッド開口部１
０２付近でも不均一となることはない。さらにその上に
従来と同様の方法でレジスト材料２１を回転塗布法によ
りスピンコートする。その後、図５（ｂ）に示すよう
に、リソグラフィー法により上層パッド電極及び冗長ヒ
ューズ配線を形成するための所望のレジストパターン２
１Ａを形成する。
【００３４】次に、レジストパターン２１Ａをエッチン
グマスクとしてボトムＡＲＣ層２０、密着層５、アルミ
−銅合金膜６、キャップ層７を反応性イオンエッチング
により異方性エッチングすることにより上層パッド電極
１０３および冗長ヒューズ配線３０１を形成し、その
後、レジストパターン２１ＡとボトムＡＲＣ層２０を除
去する（図６）。
【００３５】次に、図２に示すように、従来と同様の方
法で例えばシラン（ＳｉＨ4 ）ガス及びアンモニア（Ｎ
Ｈ4 ）ガスを用い３５０℃程度の成膜温度でプラズマＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法によりパッシベーション膜３０としてシリコ
ン窒化膜を成膜する。その後、リソグラフィー法及び反
応性イオンエッチングを用いてボンディングワイヤ４０
を接着するためのボンディングパッド開口部をパッシベ
ーション膜３０に開口し、ここに金線などからなるボン
ディングワイヤ４０を接着することによりパッケージの
外部端子と電気的接続を図っている。
【００３６】以上のように本実施の形態によれば、上層
パッド電極１０３と下層パッド電極１０１との電気的接
続を図るために設けられたパッド開口部１０２に、タン
グステン電極１０４が形成され、パッド開口部１０２の
底部が底上げされるので、上層パッド電極１０３を形成
する際にパッド開口部１０２の凹部の深さが低減され、
上層パッド電極１０３の段差被覆性が改善され、比較的
薄い膜厚で上層パッド電極１０３を形成することがで
き、この上層パッド電極１０３と同一レイヤで形成され
る冗長ヒューズ配線３０１等の配線の加工性が向上し、
配線ピッチを縮小することが可能となり、配線の高密度
化が図れる。
【００３７】また、タングステン電極１０４の形成によ
りパッド開口部１０２の凹部の深さが低減されているこ
とと、上層パッド電極１０３の段差被覆性が改善され、
スパッタ法などで成膜される上層パッド電極１０３の膜
厚を薄くできることにより、上層パッド電極１０３を形
成する際に反射防止膜として用いるボトムＡＲＣ層２０
の膜厚はパッド開口部１０２付近でも不均一となること
はなく、パッド開口部１０２の端部からある領域におい
て高精度なパターン形成が困難となる禁止領域２００を
小さくすることができ、入出力パッド電極部１００のピ
ッチも小さくできる。したがって、半導体装置のチップ
面積の縮小化、半導体装置の高密度化を達成することが
可能となる。
【００３８】しかも、上層パッド電極１０３と下層パッ
ド電極１０１とタングステン電極１０４とで構成される
入出力パッド電極部１００の厚みは１２００ｎｍ以上に
維持されるので、ワイヤボンディング時の超音波接着に
よる半導体基板へのダメージを緩和でき、クラック耐性
を低下させることもない。
【００３９】なお、パッド開口部１０２付近のボトムＡ
ＲＣ層２０の膜厚の均一性について補足説明をすると、
従来は図１６（ａ）に示すように、パッド開口部１０２
のアルミ−銅合金層６のオーバーハング形状とパッド開
口部１０２の凹部によって、そこに粘性のあるＡＲＣ材
料が溜まることによってＡＲＣ材料に凹部に溜まろうと
する力Ｆが働く。この力Ｆは凹部の深さｄ1 が深いほど
大きくなると考えられる。ここで、図５（ａ）に示した
ＡＲＣ材料が凹部に溜まろうとする力ｆ、凹部の深さｄ
2 と、図１６（ａ）の場合とを比較すると、ｄ1 ＞ｄ2
であり、Ｆ＞ｆとなる。したがって、タングステン電極
１０４が形成され、さらに上層パッド電極１０３の膜厚
を薄くすることで、凹部の深さｄ2 が浅くなり、ボトム
ＡＲＣ層２０の膜厚の均一性が向上する。
【００４０】（第２の実施の形態）図７は本発明の第２
の実施の形態における半導体装置の入出力パッド電極部
および冗長ヒューズ配線部付近を示す概略平面図であ
り、図１のタングステン電極１０４がパッド開口部１０
２の底面及び側壁面に形成された凹型形状であったのに
対し、図７におけるタングステン電極１０４は、パッド
開口部１０２に完全に埋め込まれている。その他、図１
と同じ機能を有するものには同一符号を付け、その繰り
返しの説明は省略する。
【００４１】次に、図８は図７のＡ−Ａ’間の概略断面
図を示す。図８において、下層パッド電極１０１は、密
着層１としての窒化チタン（ＴｉＮ）膜とＡｌ−Ｃｕ膜
などのアルミ合金膜２と窒化チタン（ＴｉＮ）膜のキャ
ップ層３からなる積層配線がよく用いられている。な
お、これらの膜は通常スパッタ法により半導体基板上に
堆積され、リソグラフィー法によるレジストパターン形
成とこれをエッチングマスクとして反応性イオンエッチ
ング法などの異方性エッチングにより加工することによ
り所望のパターンに形成される。さらにその上には層間
絶縁膜１０が配置され、これを開口する形でパッド開口
部１０２が形成されている。このパッド開口部１０２に
層間絶縁膜１０の表面と同じ高さまで埋設したタングス
テン電極１０４が配置されている。さらにこのパッド開
口部１０２に埋設したタングステン電極１０４を覆うよ
うに上層パッド電極１０３が、下層パッド電極１０１と
同様にＡｌ−Ｃｕ膜を窒化チタン膜で挟みこむような構
成で形成されている。これにより入出力パッド電極部１
００を構成している。また、冗長ヒューズ配線３０１は
禁止領域２００を隔てて層間絶縁膜１０上に配置されて
いる。さらにこれらの表面を覆うパッシベーション膜３
０が形成され、入出力パッド電極部１００が露出するよ
うにパッシベーション膜３０が開口されている。この開
口部にボンディングワイヤ４０を例えば金線などの金属
材料を熱圧着及び超音波による方法を用いて入出力パッ
ド電極部１００に接着している。
【００４２】さらに図９乃至図１２は本発明の第２の実
施の形態における半導体装置の製造方法を示す工程概略
断面図である。
【００４３】まず、図９（ａ）に示すように、半導体基
板上に形成された層間絶縁膜（図示せず）上に、密着層
１として窒化チタン（ＴｉＮ）膜を５０ｎｍ成膜したの
ち、アルミ−銅合金（ＡｌＣｕ）膜２をスパッタ法によ
り４００ｎｍ成膜し、さらにその上にキャップ層３とし
て窒化チタン（ＴｉＮ）膜を５０ｎｍ成膜する。その
後、リソグラフィー法により下層パッド電極を形成する
ためのレジストパターンを形成し、これをエッチングマ
スクとして反応性イオンエッチングにより加工すること
により下層パッド電極１０１を形成する。次に、層間絶
縁膜１０をたとえば９００ｎｍ程度の膜厚で全面に堆積
し、下層パッド電極との電気的接続を図るためのパッド
開口部１０２をリソグラフィー法及び反応性イオンエッ
チングにより、層間絶縁膜１０と窒化チタンのキャップ
層３をエッチングすることにより形成する。
【００４４】次に、図９（ｂ）に示すように、例えば選
択タングステン成長法を用いてパッド開口部１０２の内
部にタングステン膜４を少なくとも層間絶縁膜１０の表
面よりも高い位置まで成長させてタングステン膜４を埋
設する。
【００４５】その後、図１０（ａ）に示すように、ＣＭ
Ｐ法により研磨することによって、層間絶縁膜１０の最
表面よりも高い位置まで成長した余分なタングステン膜
４を除去することによって、平滑な基板表面を得る。こ
れによってパッド開口部１０２は完全にタングステン膜
４（タングステン電極１０４）によって埋設されるの
で、次工程の上層パッド電極の形成時にはパッド開口部
１０２の凹部が無いため上層パッド電極の成膜が極めて
易しくなる。
【００４６】次に、図１０（ｂ）に示すように、従来の
方法と同様に密着層５として窒化チタン（ＴｉＮ）膜を
５０ｎｍ成膜したのち、アルミ−銅合金（ＡｌＣｕ）膜
６をスパッタ法により４００ｎｍ成膜し、さらにその上
にキャップ層７として窒化チタン（ＴｉＮ）層を５０ｎ
ｍ成膜する。この時、パッド開口部１０２には完全にタ
ングステン膜４が埋設されているので、上層のパッド電
極となるアルミ−銅合金（ＡｌＣｕ）膜６は４００ｎｍ
と従来の半分の膜厚に設定すれば充分である。また、前
工程においてパッド開口部１０２の凹部は無くなってい
るので、スパッタ法により形成されるアルミ−銅合金
（ＡｌＣｕ）膜６は、パッド開口部１０２付近でも平滑
に成膜できる。
【００４７】次に、図１１（ａ）に示すように、従来と
同様の方法で、上層パッド電極１０３および冗長ヒュー
ズ配線３０１を形成する際のレジストパターンを高精度
に形成するために反射防止膜（Ａｎｔｉ−Ｒｅｆｌｅｃ
ｔｉｏｎ Ｃｏａｔｉｎｇ）となるボトムＡＲＣ層２０
を形成する。これは、たとえば有機ＡＲＣ膜などを回転
塗布法により８０ｎｍ程度の膜厚でスピンコートする。
この時、パッド開口部１０２上でもスパッタ法で成膜さ
れたアルミ−銅合金層６は平滑に成膜されているので、
ボトムＡＲＣ層２０の膜厚はパッド開口部１０２付近で
も不均一となることはない。さらにその上に従来と同様
の方法でレジスト材料２１を回転塗布法によりスピンコ
ートする。その後、図１１（ｂ）に示すように、リソグ
ラフィー法により上層パッド電極及び冗長ヒューズ配線
を形成するための所望のレジストパターン２１Ａを形成
する。
【００４８】次に、レジストパターン２１Ａをエッチン
グマスクとしてボトムＡＲＣ層２０、密着層５、アルミ
−銅合金膜６、キャップ層７を反応性イオンエッチング
により異方性エッチングすることにより上層パッド電極
１０３および冗長ヒューズ配線３０１を形成し、その
後、レジストパターン２１ＡとボトムＡＲＣ層２０を除
去する（図１２）。
【００４９】次に、図８に示すように、従来と同様の方
法で例えばシラン（ＳｉＨ4 ）ガス及びアンモニア（Ｎ
Ｈ4 ）ガスを用い３５０℃程度の成膜温度でプラズマＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏ
ｎ）法によりパッシベーション膜３０としてシリコン窒
化膜を成膜する。その後、リソグラフィー法及び反応性
イオンエッチングを用いてボンディングワイヤ４０を接
着するためのボンディングパッド開口部をパッシベーシ
ョン膜３０に開口し、ここに金線などからなるボンディ
ングワイヤ４０を接着することによりパッケージの外部
端子と電気的接続を図っている。
【００５０】以上のように本実施の形態によれば、第１
の実施の形態と同様の効果が得られる。さらに、本実施
の形態では、パッド開口部１０２にタングステン電極１
０４で完全に埋め込んでいるため、ボトムＡＲＣ層２０
のパッド開口部１０２付近の膜厚の均一性と表面の平坦
性がより高まり、禁止領域２００をより小さくすること
が可能になる。
【００５１】なお、第２の実施の形態では、タングステ
ン膜４をパッド開口部１０２に層間絶縁膜１０の表面よ
り少し高い位置まで成長させた後、ＣＭＰ法により研磨
してパッド開口部１０２をタングステン膜４で埋め込む
ようにしたが、パッド開口部１０２に少しでもタングス
テン膜４を成長させれば、その分パッド開口部１０２の
凹部の深さが浅くなり、上層のパッド電極となるアルミ
−銅合金（ＡｌＣｕ）膜６を薄くすることができ、ある
程度の効果が得られる。このような場合、層間絶縁膜１
０の表面の高さ以下にタングステン膜４を成長させれば
よく、その後のＣＭＰ法により研磨は必要ない。
【００５２】なお、上記第１および第２の実施の形態に
おいては、下層パッド電極１０１と上層パッド電極１０
３との間でパッド開口部１０２内に形成される膜として
タングステン膜を例示したが、他の高融点金属材料（Ｍ
ｏ，Ｔｉなど）やその他の金属材料（Ａｌ，Ｃｕなど）
でも同様の効果を奏する。
【００５３】
【発明の効果】以上のように本発明の半導体装置によれ
ば、上層パッド電極と下層パッド電極との電気的接続を
図るために設けられたパッド開口部に、中間パッド電極
が形成され、パッド開口部の底部が底上げされているの
で、上層パッド電極を形成する際にパッド開口部の凹部
の深さが低減され、上層パッド電極の段差被覆性が改善
され、比較的薄い膜厚で上層パッド電極を形成すればよ
く、この上層パッド電極と同一レイヤで形成される冗長
ヒューズ配線等の配線の加工性が向上し、配線ピッチを
縮小することが可能となり、配線の高密度化が図れる。
また、上層パッド電極形成時にパッド開口部の凹部の深
さが低減されていることと、上層パッド電極の段差被覆
性が改善され、上層パッド電極の膜厚を薄くできること
により、パッド開口部の端部からある領域において高精
度なパターン形成が困難となる禁止領域を小さくするこ
とができ、入出力パッド電極部のピッチも小さくでき
る。したがって、半導体装置のチップ面積の縮小化、半
導体装置の高密度化を達成することが可能となる。しか
も、上層パッド電極と下層パッド電極と中間パッド電極
とで構成される入出力パッド電極部の厚みは維持される
ので、ワイヤボンディング時の超音波接着による半導体
基板へのダメージを緩和でき、クラック耐性を低下させ
ることもない。
【００５４】また、本発明の半導体装置の製造方法によ
れば、下層パッド電極上を露出したパッド開口部に中間
パッド電極を形成し、その上に上層パッド電極と配線を
形成するための導電膜を形成するため、この導電膜を形
成する際にパッド開口部の凹部の深さが低減され、上層
パッド電極の段差被覆性が改善され、比較的薄い膜厚で
形成すればよく、上層パッド電極と同一レイヤで形成さ
れる冗長ヒューズ配線等の配線の加工性が向上し、配線
ピッチを縮小することが可能となり、配線の高密度化が
図れる。また、上層パッド電極形成時にパッド開口部の
凹部の深さが低減されていることと、上層パッド電極の
段差被覆性が改善され、上層パッド電極の膜厚を薄くで
きることにより、パッド開口部の端部からある領域にお
いて高精度なパターン形成が困難となる禁止領域を小さ
くすることができ、入出力パッド電極部のピッチも小さ
くできる。したがって、半導体装置のチップ面積の縮小
化、半導体装置の高密度化を達成することが可能とな
る。しかも、上層パッド電極と下層パッド電極と中間パ
ッド電極とで構成される入出力パッド電極部の厚みは維
持されるので、ワイヤボンディング時の超音波接着によ
る半導体基板へのダメージを緩和でき、クラック耐性を
低下させることもない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置
の概略平面図。
【図２】本発明の第１の実施の形態における半導体装置
の概略断面図。
【図３】本発明の第１の実施の形態における半導体装置
の製造方法を示す工程概略断面図。
【図４】本発明の第１の実施の形態における半導体装置
の製造方法を示す工程概略断面図。
【図５】本発明の第１の実施の形態における半導体装置
の製造方法を示す工程概略断面図。
【図６】本発明の第１の実施の形態における半導体装置
の製造方法を示す工程概略断面図。
【図７】本発明の第２の実施の形態における半導体装置
の概略平面図。
【図８】本発明の第２の実施の形態における半導体装置
の概略断面図。
【図９】本発明の第２の実施の形態における半導体装置
の製造方法を示す工程概略断面図。
【図１０】本発明の第２の実施の形態における半導体装
置の製造方法を示す工程概略断面図。
【図１１】本発明の第２の実施の形態における半導体装
置の製造方法を示す工程概略断面図。
【図１２】本発明の第２の実施の形態における半導体装
置の製造方法を示す工程概略断面図。
【図１３】従来の半導体装置を示す概略平面図。
【図１４】従来の半導体装置を示す概略断面図。
【図１５】従来の半導体装置の製造方法を示す工程概略
断面図。
【図１６】従来の半導体装置の製造方法を示す工程概略
断面図。
【図１７】従来の半導体装置の製造方法を示す工程概略
断面図。
【符号の説明】
１０１ 下層パッド電極 １０２ パッド開口部 １０３ 上層パッド電極 １０４ タングステン電極 ２００ 禁止領域 ３０１ 冗長ヒューズ配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH09 HH33 JJ19 JJ33 KK09 KK33 MM05 NN03 NN06 NN19 PP06 PP07 PP15 QQ04 QQ08 QQ09 QQ13 QQ16 QQ25 QQ37 QQ48 RR06 SS15 VV07 VV11 XX01 XX03 XX17 5F038 BE07 CA02 DF05 EZ20 5F044 EE04 EE11 EE21 5F064 BB13 BB14 DD42 FF02 FF27 FF32 FF33 FF42

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上の第１の層間絶縁膜上に形
    成した下層パッド電極と、前記第１の層間絶縁膜および
    前記下層パッド電極上に形成され前記下層パッド電極上
    を露出させるパッド開口部を有した第２の層間絶縁膜
    と、前記第２の層間絶縁膜上に形成した配線と、前記配
    線と同一層により前記パッド開口部を覆うように形成さ
    れ外部端子と電気的に接続される上層パッド電極とを備
    えた半導体装置であって、 前記パッド開口部内で前記下層パッド電極と上層パッド
    電極との間に形成した中間パッド電極を設けたことを特
    徴とする半導体装置。
  2. 【請求項２】 配線は冗長ヒューズ配線であることを特
    徴とする請求項１記載の半導体装置。
  3. 【請求項３】 半導体基板上の第１の層間絶縁膜上に下
    層パッド電極を形成する工程と、 前記第１の層間絶縁膜および前記下層パッド電極上に第
    ２の層間絶縁膜を形成する工程と、 前記下層パッド電極上を露出させるように前記第２の層
    間絶縁膜を開口しパッド開口部を形成する工程と、 前記パッド開口部内の前記下層パッド電極上に中間パッ
    ド電極を形成する工程と、 前記第２の層間絶縁膜および前記中間パッド電極上に配
    線用の導電膜を形成する工程と、 前記導電膜上にレジストを塗布し、パターン形成する工
    程と、 前記レジストをマスクとして前記導電膜を選択的に除去
    し、配線と前記中間パッド電極を覆う上層パッド電極と
    を形成する工程とを含む半導体装置の製造方法。
  4. 【請求項４】 レジストを塗布する前に導電膜上に反射
    防止膜を塗布する工程を設けることを特徴とする請求項
    ３記載の半導体装置の製造方法。
JP2000143112A 2000-05-16 2000-05-16 半導体装置およびその製造方法 Pending JP2001326242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000143112A JP2001326242A (ja) 2000-05-16 2000-05-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000143112A JP2001326242A (ja) 2000-05-16 2000-05-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001326242A true JP2001326242A (ja) 2001-11-22

Family

ID=18649976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000143112A Pending JP2001326242A (ja) 2000-05-16 2000-05-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001326242A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513764A (ja) * 2001-12-10 2005-05-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積型高性能シリサイド凝集ヒューズを有する相補型金属酸化膜半導体
KR100818707B1 (ko) 2006-06-29 2008-04-01 주식회사 하이닉스반도체 커패시터 및 퓨즈를 갖는 반도체 소자의 구조와 그 제조방법
JP2009027098A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体装置及びその製造方法
JP2009231724A (ja) * 2008-03-25 2009-10-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
JP2010080772A (ja) * 2008-09-26 2010-04-08 Rohm Co Ltd 半導体装置
US9466640B2 (en) 2014-02-20 2016-10-11 Canon Kabushiki Kaisha Method of manufacturing semiconductor apparatus
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005513764A (ja) * 2001-12-10 2005-05-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積型高性能シリサイド凝集ヒューズを有する相補型金属酸化膜半導体
JP4651941B2 (ja) * 2001-12-10 2011-03-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積型高性能シリサイド凝集ヒューズを有する相補型金属酸化膜半導体の形成方法
KR100818707B1 (ko) 2006-06-29 2008-04-01 주식회사 하이닉스반도체 커패시터 및 퓨즈를 갖는 반도체 소자의 구조와 그 제조방법
US7544543B2 (en) 2006-06-29 2009-06-09 Hynix Semiconductor Inc. Semiconductor device with capacitor and fuse, and method for manufacturing the same
JP2009027098A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体装置及びその製造方法
TWI455218B (zh) * 2007-07-23 2014-10-01 Renesas Electronics Corp 半導體裝置及其製造方法
KR101541541B1 (ko) * 2007-07-23 2015-08-03 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2009231724A (ja) * 2008-03-25 2009-10-08 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
JP2010080772A (ja) * 2008-09-26 2010-04-08 Rohm Co Ltd 半導体装置
US9466640B2 (en) 2014-02-20 2016-10-11 Canon Kabushiki Kaisha Method of manufacturing semiconductor apparatus
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US6100589A (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US6392300B1 (en) Semiconductor device having an alignment mark formed on the uppermost layer of a multilayer wire
JP2593965B2 (ja) 半導体装置
US6441467B2 (en) Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film
US6417087B1 (en) Process for forming a dual damascene bond pad structure over active circuitry
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
US20090032945A1 (en) Solder bump on a semiconductor substrate
JPH09512964A (ja) 集積回路用コンデンサおよびその製造方法、並びに集積回路へのチップ上コンデンサの集積方法
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
US6753244B2 (en) Method for manufacturing a copper fuse structure
JP2002231753A (ja) 半導体素子のボンディングパッド及びその製造方法
JPH11330231A (ja) 金属被覆構造
US6130149A (en) Approach for aluminum bump process
JP4138232B2 (ja) ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法
JP2021136271A (ja) 半導体装置およびその製造方法
JP2001015516A (ja) 半導体装置及びその製造方法
US6617234B2 (en) Method of forming metal fuse and bonding pad
JP2001326242A (ja) 半導体装置およびその製造方法
US6838769B1 (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
TWI387025B (zh) 具有熔絲元件之半導體裝置之製造方法
US6982219B2 (en) Semiconductor device with fuse box and method for fabricating the same
KR100420179B1 (ko) 패드 필링이 방지된 반도체 장치의 제조 방법
US20020123228A1 (en) Method to improve the reliability of gold to aluminum wire bonds with small pad openings
JP4672439B2 (ja) 半導体装置の製造方法