JP2010080772A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010080772A
JP2010080772A JP2008248902A JP2008248902A JP2010080772A JP 2010080772 A JP2010080772 A JP 2010080772A JP 2008248902 A JP2008248902 A JP 2008248902A JP 2008248902 A JP2008248902 A JP 2008248902A JP 2010080772 A JP2010080772 A JP 2010080772A
Authority
JP
Japan
Prior art keywords
film
wiring
conduction
opening
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008248902A
Other languages
English (en)
Inventor
Yuichi Nakao
雄一 中尾
Ryosuke Nakagawa
良輔 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008248902A priority Critical patent/JP2010080772A/ja
Priority to US12/585,837 priority patent/US20100078780A1/en
Publication of JP2010080772A publication Critical patent/JP2010080772A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ボンディングパッドなどの開口内金属膜と層間絶縁膜上の表面金属膜との導通を確保することができる、半導体装置を提供する。
【解決手段】第２配線１３上の層間絶縁膜２１には、その表面から第２配線１３に達するパッド開口２２が形成されている。第２配線１３におけるパッド開口２２に臨む部分上には、ＡｌＣｕ合金からなるボンディングパッド２５が形成されている。また、層間絶縁膜２１上には、ＡｌＣｕ合金からなる電磁波シールド膜２７が形成されている。そして、パッド開口２２の側面上には、ボンディングパッド２５と電磁波シールド膜２７との導通を確保するための導通確保膜２４が形成されている。ボンディングパッド２５と電磁波シールド膜２７とが直接に接続されなくても、導通確保膜２４により、ボンディングパッド２５と電磁波シールド膜２７との導通を確保することができる。
【選択図】図１

Description

本発明は、半導体装置、とくにパワー半導体装置に関する。
近年、パワーエレクトロニクスの分野において、トランスを備えるパワー半導体装置（以下「トランスデバイス」という。）の開発が進められている。
図３は、トランスデバイスの構造を示す模式的な断面図である。
トランスデバイス１０１は、図示しない半導体基板上に、ＳｉＯ２（酸化シリコン）からなる第１絶縁層１０２を備えている。
第１絶縁層１０２には、第１配線溝１０３が形成されている。第１配線溝１０３には、バリアメタル１０４を介して、Ｃｕ（銅）を主成分とする金属材料（以下「Ｃｕ配線材料」という。）からなる第１配線１０５が埋設されている。
第１絶縁層１０２上には、第２絶縁層１０６が積層されている。第２絶縁層１０６は、拡散防止／エッチングストッパ膜１０７、層間絶縁膜１０８、エッチングストッパ膜１０９および絶縁膜１１０をこの順に積層した構造を有している。
第２絶縁層１０６には、第２配線溝１１１が形成されている。第２配線溝１１１は、絶縁膜１１０の上面から層間絶縁膜１０８の上面まで掘り下がっている。第２配線溝１１１には、バリアメタル１１２を介して、Ｃｕ配線材料からなる第２配線１１３が埋設されている。
また、第２配線溝１１１は、平面視で第１配線１０５と交差する部分を有するパターンに形成されている。そして、平面視で第１配線１０５と第２配線溝１１１とが交差する部分において、それらの間には、拡散防止／エッチングストッパ膜１０７および層間絶縁膜１０８を貫通するビアホール１１４が形成されている。ビアホール１１４には、バリアメタル１１５を介して、ビア１１６が埋設されている。これにより、第１配線１０５と第２配線１１３とは、ビア１１６を介して電気的に接続されている。
そして、第２絶縁層１０６には、第２配線溝１１１と間隔を空けて、第２配線溝１１１と同じ深さを有する平面視渦巻状のコイル溝１１７が形成されている。コイル溝１１７には、バリアメタル１１８を介して、トランスを構成するコイル１１９が埋設されている。
第２絶縁層１０６上には、拡散防止／エッチングストッパ膜１２０および層間絶縁膜１２１が積層されている。第２配線１１３は、最上層配線であり、拡散防止／エッチングストッパ膜１２０および層間絶縁膜１２１には、層間絶縁膜１２１の表面から第２配線１１３に達するパッド開口１２２が形成されている。パッド開口１２２の内面には、バリアメタル１２３が被着されている。パッド開口１２２内において、バリアメタル１２３上には、Ａｌ（アルミニウム）とＣｕとを含む合金（以下「ＡｌＣｕ合金」という。）からなるボンディングパッド１２４が設けられている。ボンディングパッド１２４には、外部との電気接続のためのボンディングワイヤ（図示せず）が接続される。
バリアメタル１２３は、パッド開口１２２外の層間絶縁膜１２１上にも選択的に形成されている。すなわち、バリアメタル１２３は、パッド開口１２２の内面とパッド開口１２２外の層間絶縁膜１２１上におけるコイル１１９と対向する領域とに連続して形成されている。そして、そのコイル１１９と対向する領域に形成されたバリアメタル１２３上には、ボンディングパッド１２４と同じ材料からなる電磁波シールド膜１２５が形成されている。
バリアメタル１２３、ボンディングパッド１２４および電磁波シールド膜１２５の形成時には、まず、スパッタ法により、パッド開口１２２の内面および層間絶縁膜１２１の表面全域上に、バリアメタル１２３の材料からなる膜が成膜される。次に、スパッタ法により、そのバリアメタル１２３の材料からなる膜上に、ＡｌＣｕ合金からなる膜（ＡｌＣｕ合金膜）が成膜される。そして、層間絶縁膜１２１の表面上のＡｌＣｕ合金膜およびバリアメタル１２３の材料からなる膜が選択的に除去（パターニング）されることにより、バリアメタル１２３、ボンディングパッド１２４および電磁波シールド膜１２５が得られる。
ＡｌＣｕ合金膜のパターニング時に、パッド開口１２２の側面上に、ＡｌＣｕ合金が残される。この残されたＡｌＣｕ合金により、ボンディングパッド１２４と電磁波シールド膜１２５とが電気的に接続され。これにより、電磁波シールド膜１２５は、コイル１１９から発生する電磁波をシールドする機能を発揮する。
ＵＳ２００５／０２３０８３７Ａ１
コイル１１９と電磁波シールド膜１２５との間で絶縁耐圧を確保するため、層間絶縁膜１２１は、２〜３μｍ以上の厚さを有する。そのため、パッド開口１２２は、深さ方向のサイズが２〜３μｍ以上となり、横方向（深さ方向と直交する方向）のサイズが１０μｍ以上、通常は１００μｍ程度となる。そのため、パッド開口１２２の側面に対するＡｌＣｕ合金膜のカバレッジが悪く、ボンディングパッド１２４と電磁波シールド膜１２５との導通不良が生じるおそれがある。
パッド開口１２２内をＣｕ配線材料などで埋め尽くした後、層間絶縁膜１２１およびパッド開口１２２上にＡｌＣｕ合金膜を成膜し、これをパターニングすることにより、ボンディングパッド１２４および電磁波シールド膜１２５を形成する手法が考えられる。しかしながら、この手法では、ＡｌＣｕ合金膜が成膜されると、その下地（パッド開口１２２内のＣｕ配線材料）がＡｌＣｕ合金膜に隠れ、また、ＡｌＣｕ合金膜の表面が平坦面となるので、ＡｌＣｕ合金のパターニングのためのフォトリソグラフィ工程時に、マスクのアライメント（位置合わせ）が非常に困難である。
そこで、本発明の目的は、ボンディングパッドなどの開口内金属膜と層間絶縁膜上の表面金属膜との導通を確保することができる、半導体装置を提供することである。
前記の目的を達成するための請求項１記載の発明は、配線と、前記配線上に形成され、その表面から前記配線に達する開口を有する層間絶縁膜と、前記開口内において前記配線上に形成され、アルミニウムを含む金属材料からなる開口内金属膜と、前記層間絶縁膜上に形成され、前記金属材料からなる表面金属膜と、（少なくとも）前記開口の側面上に形成され、前記開口内金属膜と前記表面金属膜との導通を確保するための導通確保膜とを含む、半導体装置である。
この構成によれば、配線上の層間絶縁膜には、その表面から配線に達する開口が形成されている。配線における開口に臨む部分上には、アルミニウムを含む金属材料からなる開口内金属膜が形成されている。また、層間絶縁膜上には、開口内金属膜の材料と同じ金属材料からなる表面金属膜が形成されている。そして、開口の側面上には、開口内金属膜と表面金属膜との導通を確保するための導通確保膜が形成されている。
スパッタ法によりアルミニウムを含む金属材料からなる膜を成膜し、この膜をパターニングすることにより開口内金属膜および表面金属膜を形成する手法を採用する場合に、開口の側面に金属材料が良好に付着すれば、その側面に付着した金属材料を介して、開口内金属膜と表面金属膜との電気的な接続（導通）が達成される。開口の側面に金属材料が良好に付着せず、開口の側面に対する金属材料（膜）のカバレッジ不良が生じても、導通確保膜により、開口内金属膜と表面金属膜との導通を確保することができる。
請求項２に記載のように、前記導通確保膜は、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により形成されることが好ましい。ＣＶＤ法により、開口の側面に導通確保膜の材料を良好に付着させることができ、開口の側面に導通確保膜を確実に形成することができる。
請求項３に記載のように、前記導通確保膜の材料は、タングステンであってもよい。
請求項４に記載のように、前記導通確保膜の厚さは、１００ｎｍ以上、前記層間絶縁膜の厚さ以下であることが好ましい。この場合、開口内金属膜と表面金属膜との良好な導通（低抵抗な接続）を確保する厚さを有しながら、導通確保膜の表面に段差が形成されるので、その段差を利用して、表面金属膜を形成するためのフォトリソグラフィ工程時に、そのパターニングのためのマスクをアライメントすることができる。
請求項５に記載のように、前記半導体装置は、前記層間絶縁膜と前記表面金属膜との間に介在され、前記金属材料の成分が前記層間絶縁膜に拡散することを防止するためのバリアメタルをさらに備えていてもよい。
また、請求項６に記載のように、前記半導体装置は、前記配線と同一層に形成され、トランスを構成するための平面視渦巻状のコイルをさらに備えていてもよい。この場合、前記表面金属膜は、平面視で前記コイルを覆い隠し、外部からの電磁波をシールドして誤作動を防ぐための電磁波シールド膜であってもよい。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。
半導体装置１は、トランスデバイスであり、図示しない半導体基板を備えている。半導体基板としては、Ｓｉ（シリコン）基板、ＳｉＣ（炭化珪素）基板などを例示することができる。
半導体基板上には、第１絶縁層２が積層されている。第１絶縁層２は、たとえば、ＳｉＯ２からなる。
第１絶縁層２には、第１配線溝３が形成されている。第１配線溝３は、第１絶縁層２の上面から掘り下がった凹状をなしている。
第１配線溝３の内面（側面および底面）上には、バリアメタル４が形成されている。バリアメタル４は、たとえば、下からＴａ（タンタル）膜、ＴａＮ（窒化タンタル）膜およびＴａ膜をこの順に積層した構造を有している。そして、第１配線溝３には、バリアメタル４を介して、Ｃｕ配線材料（Ｃｕを主成分とする金属材料）からなる第１配線５が埋設されている。第１配線５は、その表面が第１絶縁層２の表面と面一をなしている。バリアメタル４により、第１配線５のＣｕ配線材料に含まれる成分が第１絶縁層２に拡散することが防止されている。
第１絶縁層２上には、第２絶縁層６が積層されている。第２絶縁層６は、拡散防止／エッチングストッパ膜７、層間絶縁膜８、エッチングストッパ膜９および絶縁膜１０をこの順に積層した構造を有している。拡散防止／エッチングストッパ膜７およびエッチングストッパ膜９は、たとえば、ＳｉＮ（窒化シリコン）からなる。層間絶縁膜８および絶縁膜１０は、たとえば、ＳｉＯ２からなる。拡散防止／エッチングストッパ膜７により、第１配線５のＣｕ配線材料に含まれる成分が第１絶縁層２に拡散することが防止されている。
第２絶縁層６の表層部には、第２配線溝１１が形成されている。第２配線溝１１は、絶縁膜１０の上面から層間絶縁膜８の上面まで掘り下がった凹状をなしている。
第２配線溝１１の内面（側面および底面）上には、バリアメタル１２が形成されている。バリアメタル１２は、下からＴａ膜、ＴａＮ膜およびＴａ膜をこの順に積層した構造を有している。そして、第２配線溝１１には、バリアメタル１２を介して、Ｃｕ配線材料からなる第２配線１３が埋設されている。第２配線１３は、その表面が第２絶縁層６の表面と面一をなし、第２配線溝１１の深さからバリアメタル１２の厚さを差し引いた厚さ（たとえば、２μｍ）を有している。バリアメタル１２により、第２配線１３のＣｕ配線材料に含まれる成分が第２絶縁層６に拡散することが防止されている。
また、第２配線溝１１は、平面視で第１配線５と交差する部分を有するパターンに形成されている。そして、平面視で第１配線５と第２配線溝１１とが交差する部分において、それらの間には、拡散防止／エッチングストッパ膜７および層間絶縁膜８を貫通するビアホール１４が形成されている。
ビアホール１４の側面および第１配線５におけるビアホール１４に臨む部分上には、バリアメタル１５が形成されている。バリアメタル１５は、下からＴａ膜、ＴａＮ膜およびＴａ膜をこの順に積層した構造を有している。そして、ビアホール１４には、バリアメタル１５を介して、Ｃｕ配線材料からなるビア１６が埋設されている。バリアメタル１５により、ビア１６のＣｕ配線材料に含まれる成分が第２絶縁層６に拡散することが防止されている。第１配線５と第２配線１３とは、ビア１６を介して電気的に接続されている。
また、第２絶縁層６には、第２配線溝１１と同一層に、第２配線溝１１と間隔を空けて、第２配線溝１１と同じ深さを有する平面視渦巻状のコイル溝１７が形成されている。
コイル溝１７の内面（側面および底面）上には、バリアメタル１８が形成されている。バリアメタル１８は、第２配線溝１１の内面上に形成されているバリアメタル１２と同じ積層構造を有している。すなわち、バリアメタル１８は、下からＴａ膜、ＴａＮ膜およびＴａ膜をこの順に積層した構造を有している。そして、コイル溝１７には、バリアメタル１８を介して、第２配線１３の材料と同じ材料であるＣｕ配線材料からなるコイル１９が埋設されている。コイル１９は、他のコイル（図示せず）とともにトランスを構成する。コイル１９は、その表面が第２絶縁層６の表面と面一をなし、第２配線１３と同じ厚さを有している。バリアメタル１８により、コイル１９のＣｕ配線材料に含まれる成分が第２絶縁層６に拡散することが防止されている。
第２絶縁層６上には、拡散防止／エッチングストッパ膜２０および層間絶縁膜２１が積層されている。拡散防止／エッチングストッパ膜２０は、たとえば、ＳｉＮからなり、１００ｎｍの厚さを有している。層間絶縁膜２１は、たとえば、ＳｉＯ２からなり、２．４μｍの厚さを有している。拡散防止／エッチングストッパ膜２０により、第２配線１３のＣｕ配線材料に含まれる成分が層間絶縁膜２１に拡散することが防止されている。
第２配線１３は、最上層の配線であり、拡散防止／エッチングストッパ膜２０および層間絶縁膜２１には、層間絶縁膜２１の表面から第２配線１３に達するパッド開口２２が形成されている。パッド開口２２の側面は、拡散防止／エッチングストッパ膜２０および層間絶縁膜２１により形成される。パッド開口２２の横方向（深さ方向と直交する方向）のサイズは、たとえば、１００μｍ（０．１μｍ）である。
パッド開口２２の側面および第２配線１３におけるパッド開口２２に臨む部分上には、バリアメタル２３が形成されている。バリアメタル２３は、下からＴａ膜、ＴａＮ膜、Ｔｉ（チタン）膜およびＴｉＮ膜をこの順に積層した構造を有している。Ｔａ膜、ＴａＮ膜、Ｔｉ膜およびＴｉＮ膜の厚さは、たとえば、それぞれ７．５μｍ、７．５μｍ、２０μｍおよび１０μｍである。
バリアメタル２３上には、Ｗ（タングステン）からなる導通確保膜２４が形成されている。導通確保膜２４は、パッド開口２２内において、バリアメタル２３の表面全域を被覆している。導通確保膜２４の厚さは、たとえば、２００〜４００ｎｍ（０．２〜０．４μｍ）である。したがって、パッド開口２２内は、導通確保膜２４により埋め尽くされていない。バリアメタル２３により、導通確保膜２４の材料に含まれるＷが第２絶縁層６に拡散することが防止されている。
パッド開口２２内において、第２配線１３上には、バリアメタル２３および導通確保膜２４を挟んで、ＡｌＣｕ合金（ＡｌとＣｕとを含む合金）からなるボンディングパッド２５が形成されている。ボンディングパッド２５には、外部との電気接続のためのボンディングワイヤ（図示せず）が接続される。
層間絶縁膜２１上には、コイル１９の全体と対向する領域およびパッド開口２２の周囲の領域に、バリアメタル２６が形成されている。バリアメタル２６は、導通確保膜２４上にも形成されている。バリアメタル２６は、下からＴｉ膜およびＴｉＮ膜をこの順に積層した構造を有している。Ｔｉ膜およびＴｉＮ膜の厚さは、たとえば、それぞれ７ｎｍ（０．００７μｍ）および４０ｎｍ（０．０４μｍ）である。
バリアメタル２６上には、ボンディングパッド２５の材料と同じ材料であるＡｌＣｕ合金からなる電磁波シールド膜２７が形成されている。電磁波シールド膜２７の厚さは、たとえば、９００ｎｍ（０．９μｍ）である。電磁波シールド膜２７は、パッド開口２２の側面上まで回り込んでおり、ボンディングパッド２５に直接に接続されるか、または、導通確保膜２４を介してボンディングパッド２５と電気的に接続されている。これにより、電磁波シールド膜２７は、平面視でコイル１９を覆い隠し、外部からの電磁波をシールドして誤作動を防ぐ。また、バリアメタル２６により、電磁波シールド膜２７の材料に含まれる成分が第２絶縁層６に拡散することが防止されている。
なお、半導体基板と第１絶縁層２との間に１または複数の絶縁層が介在されて、第１配線５の下層に別の配線が形成されていてもよい。この場合、第１配線５は、第１配線５の下層の配線とビア２８を介して電気的に接続される。むろん、第１絶縁層２が半導体基板に接して形成され、第１配線５が最下層の配線であってもよい。
図２Ａ〜２Ｇは、図１に示す半導体装置の製造方法を説明するための模式的な断面図である。
図２Ａに示すように、公知の手法（たとえば、シングルダマシン法を含む手法）により、第１絶縁層２、第１配線溝３、バリアメタル４、第１配線５、第２絶縁層６、第２配線溝１１、バリアメタル１２、第２配線１３、ビアホール１４、バリアメタル１５、ビア１６、コイル溝１７、バリアメタル１８およびコイル１９が形成される。
図２Ｂに示すように、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長）法により、第２絶縁層６上に、拡散防止／エッチングストッパ膜２０および層間絶縁膜２１が順に形成される。
次に、図２Ｃに示すように、フォトリソグラフィおよびエッチングにより、パッド開口２２が形成される。
その後、図２Ｄに示すように、スパッタ法により、パッド開口２２の側面および第２配線１３におけるパッド開口２２に臨む部分上には、バリアメタル２３の材料からなる積層膜（たとえば、Ｔａ膜、ＴａＮ膜、Ｔｉ膜およびＴｉＮ膜）３１が形成される。
次いで、図２Ｅに示すように、ＣＶＤ法により、積層膜３１上に、ＷからなるＷ膜３２が形成される。
そして、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、Ｗ膜３２の表面が研磨される。この研磨は、図２Ｆに示すように、Ｗ膜３２におけるパッド開口２２外の部分が完全に除去され、さらに積層膜３１におけるパッド開口２２外の部分が完全に除去されて、パッド開口２２外において層間絶縁膜２１の上面が露出するまで続けられる。これにより、パッド開口２２内に、バリアメタル２３および導通確保膜２４が得られる。
その後、図２Ｇに示すように、スパッタ法により、層間絶縁膜２１上に、バリアメタル２６の材料からなる積層膜（たとえば、Ｔｉ膜およびＴｉＮ膜）３３が形成される。つづいて、スパッタ法により、バリアメタル２６上に、ＡｌＣｕ合金からなるＡｌＣｕ合金膜３４が形成される。
この後、フォトリソグラフィおよびエッチングにより、積層膜３３およびＡｌＣｕ合金膜３４がパターニングされる。その結果、図１に示すように、ボンディングパッド２５、バリアメタル２６および電磁波シールド膜２７が形成され、これらを備える半導体装置１が得られる。
以上のように、第２配線１３上の層間絶縁膜２１には、その表面から第２配線１３に達するパッド開口２２が形成されている。第２配線１３におけるパッド開口２２に臨む部分上には、ＡｌＣｕ合金からなるボンディングパッド２５が形成されている。また、層間絶縁膜２１上には、ボンディングパッド２５の材料と同じ材料であるＡｌＣｕ合金からなる電磁波シールド膜２７が形成されている。そして、パッド開口２２の側面上には、ボンディングパッド２５と電磁波シールド膜２７との導通を確保するための導通確保膜２４が形成されている。
スパッタ法によるＡｌＣｕ合金膜３４の形成時に、パッド開口２２の側面にＡｌＣｕ合金が良好に付着せず、パッド開口２２の側面に対するＡｌＣｕ合金膜３４のカバレッジ不良が生じても、導通確保膜２４により、ボンディングパッド２５と電磁波シールド膜２７との導通を確保することができる。
導通確保膜２４は、ＣＶＤ法によりＷ膜３２が形成され、パッド開口２２外からＷ膜３２が除去されることにより形成される。ＣＶＤ法により、パッド開口２２の側面にＷ膜３２を良好に付着させることができる。その結果、パッド開口２２の側面に導通確保膜２４を確実に形成することができる。
なお、パッド開口２２外からＷ膜３２の除去は、ＣＭＰ法に限らず、エッチバックにより達成されてもよい。この場合、導通確保膜２４は、パッド開口２２の側面上にのみ形成され、バリアメタル２３とボンディングパッド２５との間には形成されなくてもよい。すなわち、導通確保膜２４は、少なくともパッド開口２２の側面上に形成されていればよい。
導通確保膜２４の厚さは、その一例として２００〜４００ｎｍであるとしたが、この範囲には限定されない。ただし、導通確保膜２４（Ｗ膜３２）の厚さは、１００ｎｍ以上、層間絶縁膜２１の厚さ以下であることが好ましい。このような厚さであれば、ボンディングパッド２５と電磁波シールド膜２７との良好な導通（低抵抗な接続）を確保する厚さを有しながら、導通確保膜２４の表面に段差が形成されるので、その段差を利用して、電磁波シールド膜２７を形成するためのフォトリソグラフィ工程時に、そのパターニングのためのマスクをアライメントすることができる。
また、導通確保膜２４がＷからなるとしたが、導通確保膜２４の材料としては、Ｗに限らず、ＣｕまたはＴｉＮなどを用いることもできる。Ｃｕが採用される場合、ＣＶＤ法により、導通確保膜２４の素となる層を形成することができる。ＴｉＮが採用される場合、スパッタ法により、導通確保膜２４の素となる層を形成することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
図１は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。 図２Ａは、図１に示す半導体装置の製造方法を説明するための模式的な断面図である。 図２Ｂは、図２Ａの次の工程を示す模式的な断面図である。 図２Ｃは、図２Ｂの次の工程を示す模式的な断面図である。 図２Ｄは、図２Ｃの次の工程を示す模式的な断面図である。 図２Ｅは、図２Ｄの次の工程を示す模式的な断面図である。 図２Ｆは、図２Ｅの次の工程を示す模式的な断面図である。 図２Ｇは、図２Ｆの次の工程を示す模式的な断面図である。 図３は、従来のトランスデバイスの構造を示す模式的な断面図である。
符号の説明
１ 半導体装置
１３ 第２配線（配線）
１９ コイル
２１ 層間絶縁膜
２２ パッド開口（開口）
２４ 導通確保膜
２５ ボンディングパッド（開口内金属膜）
２６ バリアメタル
２７ 電磁波シールド膜（表面金属膜）

Claims (6)

  1. 配線と、
    前記配線上に形成され、その表面から前記配線に達する開口を有する層間絶縁膜と、
    前記開口内において前記配線上に形成され、アルミニウムを含む金属材料からなる開口内金属膜と、
    前記層間絶縁膜上に形成され、前記金属材料からなる表面金属膜と、
    前記開口の側面上に形成され、前記開口内金属膜と前記表面金属膜との導通を確保するための導通確保膜とを含む、半導体装置。
  2. 前記導通確保膜は、ＣＶＤ法により形成される、請求項１に記載の半導体装置。
  3. 前記導通確保膜は、タングステンからなる、請求項１または２に記載の半導体装置。
  4. 前記導通確保膜の厚さは、１００ｎｍ以上、前記層間絶縁膜の厚さ以下である、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記層間絶縁膜と前記表面金属膜との間に介在され、前記金属材料の成分が前記層間絶縁膜に拡散することを防止するためのバリアメタルをさらに含む、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記配線と同一層に形成され、トランスを構成するための平面視渦巻状のコイルをさらに含み、
    前記表面金属膜は、平面視で前記コイルと対向する領域を被覆し、前記コイルから発生する電磁波をシールドするための電磁波シールド膜である、請求項１〜５のいずれか一項に記載の半導体装置。
JP2008248902A 2008-09-26 2008-09-26 半導体装置 Pending JP2010080772A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008248902A JP2010080772A (ja) 2008-09-26 2008-09-26 半導体装置
US12/585,837 US20100078780A1 (en) 2008-09-26 2009-09-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008248902A JP2010080772A (ja) 2008-09-26 2008-09-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2010080772A true JP2010080772A (ja) 2010-04-08

Family

ID=42056497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008248902A Pending JP2010080772A (ja) 2008-09-26 2008-09-26 半導体装置

Country Status (2)

Country Link
US (1) US20100078780A1 (ja)
JP (1) JP2010080772A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369226A (ja) * 1991-06-17 1992-12-22 Hitachi Ltd 半導体集積回路装置
JP2001326242A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2008084969A (ja) * 2006-09-26 2008-04-10 Seiko Epson Corp 半導体装置
JP2008218566A (ja) * 2007-03-01 2008-09-18 Nec Electronics Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004014752B4 (de) * 2004-03-25 2008-11-20 Infineon Technologies Ag Halbleiterbauelement mit kernlosem Wandler und Halbbrücke

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369226A (ja) * 1991-06-17 1992-12-22 Hitachi Ltd 半導体集積回路装置
JP2001326242A (ja) * 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2008084969A (ja) * 2006-09-26 2008-04-10 Seiko Epson Corp 半導体装置
JP2008218566A (ja) * 2007-03-01 2008-09-18 Nec Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100078780A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
JP5089575B2 (ja) 相互接続構造体及びその製造方法
JP4918778B2 (ja) 半導体集積回路装置の製造方法
TWI260067B (en) Semiconductor device
JP4327644B2 (ja) 半導体装置の製造方法
TWI360181B (en) Semiconductor device and fabrication method thereo
WO2010035481A1 (ja) 半導体装置および半導体装置の製造方法
JP5096278B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006019325A (ja) 半導体装置及びその製造方法
JP2006344965A (ja) 配線構造の形成方法，配線構造およびデュアルダマシン構造
KR102539779B1 (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
JP2007049089A (ja) 半導体装置およびその製造方法
JP4231055B2 (ja) 半導体装置及びその製造方法
US8164160B2 (en) Semiconductor device
JP5117112B2 (ja) 半導体装置
JP2008300676A (ja) 半導体装置およびその製造方法
JP5078823B2 (ja) 半導体装置
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2002064140A (ja) 半導体装置およびその製造方法
JP2010080772A (ja) 半導体装置
JP2006196642A (ja) 半導体装置およびその製造方法
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
JP2006114724A (ja) 半導体装置及びその製造方法
JP2010171291A (ja) 半導体装置および半導体装置の製造方法
JP2008277546A (ja) 半導体装置
JP5424551B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131114