JP2003324122A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003324122A JP2003324122A JP2002127326A JP2002127326A JP2003324122A JP 2003324122 A JP2003324122 A JP 2003324122A JP 2002127326 A JP2002127326 A JP 2002127326A JP 2002127326 A JP2002127326 A JP 2002127326A JP 2003324122 A JP2003324122 A JP 2003324122A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- wiring
- bonding pad
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 プロービング時にボンディングパッドの下方
に位置する層間絶縁膜にクラックが発生することを防止
できる半導体装置及びその製造方法を提供する。 【解決手段】 基板上に層間絶縁膜１、配線７、層間絶
縁膜８を順次形成する。次に、ドライエッチングにより
回路部２にスルーホール１０を形成すると共に、ボンデ
ィングパッド部３に凹部１１を形成する。このとき、ス
ルーホール１０は、層間絶縁膜８及び窒化チタン層１０
６を貫通し、アルミニウム層１０５の上面に達するよう
に形成され、凹部１１はスルーホール１０よりも深く形
成される。次に、スルーホール１０内及び凹部１１内に
タングステンを埋め込み、夫々導電部材１３及び補強層
１４を埋設する。補強層１４の厚さは１μｍ以上とす
る。次に、層間絶縁膜８上に配線１８及びボンディング
パッド１９を形成し、パッシベーション膜２０を成膜
し、開口部２１を形成してアルミニウム層１６を露出さ
せる。
に位置する層間絶縁膜にクラックが発生することを防止
できる半導体装置及びその製造方法を提供する。 【解決手段】 基板上に層間絶縁膜１、配線７、層間絶
縁膜８を順次形成する。次に、ドライエッチングにより
回路部２にスルーホール１０を形成すると共に、ボンデ
ィングパッド部３に凹部１１を形成する。このとき、ス
ルーホール１０は、層間絶縁膜８及び窒化チタン層１０
６を貫通し、アルミニウム層１０５の上面に達するよう
に形成され、凹部１１はスルーホール１０よりも深く形
成される。次に、スルーホール１０内及び凹部１１内に
タングステンを埋め込み、夫々導電部材１３及び補強層
１４を埋設する。補強層１４の厚さは１μｍ以上とす
る。次に、層間絶縁膜８上に配線１８及びボンディング
パッド１９を形成し、パッシベーション膜２０を成膜
し、開口部２１を形成してアルミニウム層１６を露出さ
せる。
Description
【０００１】
【発明の属する技術分野】本発明は回路部及びボンディ
ングパッド部を備えた半導体装置及びその製造方法に関
し、特に、プロービング時におけるボンディングパッド
部の耐久性の向上を図った半導体装置及びその製造方法
に関する。
ングパッド部を備えた半導体装置及びその製造方法に関
し、特に、プロービング時におけるボンディングパッド
部の耐久性の向上を図った半導体装置及びその製造方法
に関する。
【０００２】
【従来の技術】半導体装置においては、演算及び情報の
記憶等を行う回路部と、この回路部と外部との間で信号
を入出力するボンディングパット部とが設けられてい
る。図１０乃至図１６は、従来の半導体装置の製造方法
をその工程順に示す断面図である。先ず、図１０に示す
ように、基板（図示せず）上に所定の回路（図示せず）
を形成した後、層間絶縁膜１０１を形成する。そして、
この半導体装置の回路部１０２において、窒化チタン層
１０４を形成し、アルミニウム層１０５を形成し、窒化
チタン層１０６を形成する。そして、窒化チタン層１０
６上にフォトレジスト（図示せず）を形成してパターニ
ングし、このフォトレジストをマスクとして、窒化チタ
ン層１０６、アルミニウム層１０５、窒化チタン層１０
４をエッチングして選択的に除去し、配線形状にパター
ニングする。これにより、窒化チタン層１０４、アルミ
ニウム層１０５、窒化チタン層１０６からなる配線１０
７が形成される。このとき、窒化チタン層１０４及び１
０６はバリアメタルとなる。次に、回路部１０２及びボ
ンディングパッド部１０３の全面に絶縁膜を被覆し、Ｃ
ＭＰ（Chemical Mechanical Polishing：化学的機械研
磨）により上面を平坦化して層間絶縁膜１０８を形成す
る。
記憶等を行う回路部と、この回路部と外部との間で信号
を入出力するボンディングパット部とが設けられてい
る。図１０乃至図１６は、従来の半導体装置の製造方法
をその工程順に示す断面図である。先ず、図１０に示す
ように、基板（図示せず）上に所定の回路（図示せず）
を形成した後、層間絶縁膜１０１を形成する。そして、
この半導体装置の回路部１０２において、窒化チタン層
１０４を形成し、アルミニウム層１０５を形成し、窒化
チタン層１０６を形成する。そして、窒化チタン層１０
６上にフォトレジスト（図示せず）を形成してパターニ
ングし、このフォトレジストをマスクとして、窒化チタ
ン層１０６、アルミニウム層１０５、窒化チタン層１０
４をエッチングして選択的に除去し、配線形状にパター
ニングする。これにより、窒化チタン層１０４、アルミ
ニウム層１０５、窒化チタン層１０６からなる配線１０
７が形成される。このとき、窒化チタン層１０４及び１
０６はバリアメタルとなる。次に、回路部１０２及びボ
ンディングパッド部１０３の全面に絶縁膜を被覆し、Ｃ
ＭＰ（Chemical Mechanical Polishing：化学的機械研
磨）により上面を平坦化して層間絶縁膜１０８を形成す
る。
【０００３】次に、図１１に示すように、全面にフォト
レジスト１０９を成膜する。そして、回路部１０２にお
ける配線１０７の上方に開口部１０９ａを形成する。こ
のとき、開口部１０９ａは層間絶縁膜１０８にスルーホ
ール（ヴィア）を形成する予定の領域に形成される。従
って、スルーホールを形成しないボンディングパッド部
１０３においては開口部を形成せず、全面をフォトレジ
スト１０９により覆う。
レジスト１０９を成膜する。そして、回路部１０２にお
ける配線１０７の上方に開口部１０９ａを形成する。こ
のとき、開口部１０９ａは層間絶縁膜１０８にスルーホ
ール（ヴィア）を形成する予定の領域に形成される。従
って、スルーホールを形成しないボンディングパッド部
１０３においては開口部を形成せず、全面をフォトレジ
スト１０９により覆う。
【０００４】次に、図１２に示すように、フォトレジス
ト１０９をマスクとしてドライエッチングを行う。これ
により、層間絶縁膜１０８を選択的に除去し、開口部１
０９ａに相当する位置にスルーホール１１０を形成す
る。なお、このスルーホール１１０は窒化チタン層１０
６を貫通し、アルミニウム層１０５に達している。その
後、フォトレジスト１０９を除去する。
ト１０９をマスクとしてドライエッチングを行う。これ
により、層間絶縁膜１０８を選択的に除去し、開口部１
０９ａに相当する位置にスルーホール１１０を形成す
る。なお、このスルーホール１１０は窒化チタン層１０
６を貫通し、アルミニウム層１０５に達している。その
後、フォトレジスト１０９を除去する。
【０００５】次に、図１３に示すように、ＣＶＤ法（Ch
emical Vapor Deposition法：化学気相成長法）によ
り、全面にタングステン層１１２を成膜する。このと
き、スルーホール１１０内にもタングステン層１１２が
成膜される。
emical Vapor Deposition法：化学気相成長法）によ
り、全面にタングステン層１１２を成膜する。このと
き、スルーホール１１０内にもタングステン層１１２が
成膜される。
【０００６】次に、図１４に示すように、ＣＭＰ法によ
り、スルーホール１１０の内部以外の領域に形成された
タングステン層１１２を除去する。このとき、ボンディ
ングパッド部１０３においても同様に、タングステン層
１１２が除去される。この結果、スルーホール１１０内
にタングステンからなる導電部材１１３が埋設される。
この導電部材１１３はアルミニウム層１０５に接続され
ている。
り、スルーホール１１０の内部以外の領域に形成された
タングステン層１１２を除去する。このとき、ボンディ
ングパッド部１０３においても同様に、タングステン層
１１２が除去される。この結果、スルーホール１１０内
にタングステンからなる導電部材１１３が埋設される。
この導電部材１１３はアルミニウム層１０５に接続され
ている。
【０００７】次に、図１５に示すように、層間絶縁膜１
０８上に窒化チタン層１１５、アルミニウム層１１６、
窒化チタン層１１７をこの順に成膜する。そして、窒化
チタン層１１７上にフォトレジスト（図示せず）を成膜
してパターニングし、このフォトレジストをマスクとし
て、窒化チタン層１１７、アルミニウム層１１６、窒化
チタン層１１５をパターニングする。
０８上に窒化チタン層１１５、アルミニウム層１１６、
窒化チタン層１１７をこの順に成膜する。そして、窒化
チタン層１１７上にフォトレジスト（図示せず）を成膜
してパターニングし、このフォトレジストをマスクとし
て、窒化チタン層１１７、アルミニウム層１１６、窒化
チタン層１１５をパターニングする。
【０００８】これにより、回路部１０２においては、窒
化チタン層１１５、アルミニウム層１１６、窒化チタン
層１１７からなる配線１１８が形成される。この配線１
１８は導電部材１１３に接続され、導電部材１１３は配
線１０７に接続されている。なお、窒化チタン層１１５
及び１１７はバリアメタルとなる。一方、ボンディング
パッド部１０３においては、窒化チタン層１１５、アル
ミニウム層１１６、窒化チタン層１１７からなるボンデ
ィングパッド１１９が形成される。なお、アルミニウム
層１１６の厚さは０．３乃至１μｍであり、窒化チタン
層１１５及び１１７の厚さは夫々０．０１乃至０．１μ
ｍである。
化チタン層１１５、アルミニウム層１１６、窒化チタン
層１１７からなる配線１１８が形成される。この配線１
１８は導電部材１１３に接続され、導電部材１１３は配
線１０７に接続されている。なお、窒化チタン層１１５
及び１１７はバリアメタルとなる。一方、ボンディング
パッド部１０３においては、窒化チタン層１１５、アル
ミニウム層１１６、窒化チタン層１１７からなるボンデ
ィングパッド１１９が形成される。なお、アルミニウム
層１１６の厚さは０．３乃至１μｍであり、窒化チタン
層１１５及び１１７の厚さは夫々０．０１乃至０．１μ
ｍである。
【０００９】次に、図１６に示すように、ＣＶＤ法によ
り、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒
化膜からなるパッシベーション膜１２０を成膜する。そ
して、レジストマスク技術及びエッチング技術を使用し
て、ボンディングパッド部１０３におけるアルミニウム
層１１６上に相当する領域において、パッシベーション
膜１２０及び窒化チタン層１１７を貫通するように、１
辺が約１００μｍの正方形の開口部１２１を形成し、こ
の開口部１２１においてアルミニウム層１１６を露出さ
せる。なお、図１６においては、回路部２は図示を省略
されている。
り、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒
化膜からなるパッシベーション膜１２０を成膜する。そ
して、レジストマスク技術及びエッチング技術を使用し
て、ボンディングパッド部１０３におけるアルミニウム
層１１６上に相当する領域において、パッシベーション
膜１２０及び窒化チタン層１１７を貫通するように、１
辺が約１００μｍの正方形の開口部１２１を形成し、こ
の開口部１２１においてアルミニウム層１１６を露出さ
せる。なお、図１６においては、回路部２は図示を省略
されている。
【００１０】上述のような方法により、回路部１０２に
２層の配線１０７及び１１８が形成され、ボンディング
パッド部１０３にパッシベーション膜１２０に埋め込ま
れたボンディングパッド１１９が形成された半導体装置
が作製される。
２層の配線１０７及び１１８が形成され、ボンディング
パッド部１０３にパッシベーション膜１２０に埋め込ま
れたボンディングパッド１１９が形成された半導体装置
が作製される。
【００１１】
【発明が解決しようとする課題】しかしながら、上述の
従来の技術には以下に示すような問題点がある。図１７
は従来の半導体装置におけるウエハテスト時の様子を示
す断面図である。図１７に示すように、半導体装置のウ
エハテストを行う際に、プロービング時にプローブ針１
２２をボンディングパッド１１９に接触させる必要があ
る。ところが近時、半導体装置の微細化が進むにつれ
て、半導体装置を形成する各層の厚さが薄くなり、アル
ミニウム層も薄くなっている。通常、プローブ針１２２
はタングステンを主成分とする材料からなり、アルミニ
ウム層よりも硬質であるため、図１７に示すような従来
の半導体装置においては、アルミニウム層を薄くする
と、プローブ針１２２の衝撃により、ボンディングパッ
ド１１９の下に位置する層間絶縁膜１０８にクラック１
２３が発生してしまい、半導体装置の信頼性が低下する
という問題が発生する。なお、プローブ針１２２をボン
ディングパッド１１９に押し付ける際の針圧を下げる等
の対策を打てば、衝撃を緩和でき、クラックの発生を抑
制できる。しかしこの場合は、プローブ針１２２の針先
とボンディングパッド１１９との間の接触抵抗が増大
し、ウエハテストを正確に行えなくなり、その結果、半
導体装置の歩留低下を招いてしまう。このため、プロ−
ビング時の針圧は、層間絶縁膜１０８にクラックが発生
することを防止できる程度まで下げることができない。
従来の技術には以下に示すような問題点がある。図１７
は従来の半導体装置におけるウエハテスト時の様子を示
す断面図である。図１７に示すように、半導体装置のウ
エハテストを行う際に、プロービング時にプローブ針１
２２をボンディングパッド１１９に接触させる必要があ
る。ところが近時、半導体装置の微細化が進むにつれ
て、半導体装置を形成する各層の厚さが薄くなり、アル
ミニウム層も薄くなっている。通常、プローブ針１２２
はタングステンを主成分とする材料からなり、アルミニ
ウム層よりも硬質であるため、図１７に示すような従来
の半導体装置においては、アルミニウム層を薄くする
と、プローブ針１２２の衝撃により、ボンディングパッ
ド１１９の下に位置する層間絶縁膜１０８にクラック１
２３が発生してしまい、半導体装置の信頼性が低下する
という問題が発生する。なお、プローブ針１２２をボン
ディングパッド１１９に押し付ける際の針圧を下げる等
の対策を打てば、衝撃を緩和でき、クラックの発生を抑
制できる。しかしこの場合は、プローブ針１２２の針先
とボンディングパッド１１９との間の接触抵抗が増大
し、ウエハテストを正確に行えなくなり、その結果、半
導体装置の歩留低下を招いてしまう。このため、プロ−
ビング時の針圧は、層間絶縁膜１０８にクラックが発生
することを防止できる程度まで下げることができない。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、プロービング時にボンディングパッドの下
方に位置する層間絶縁膜にクラックが発生することを防
止できる半導体装置及びその製造方法を提供することを
目的とする。
のであって、プロービング時にボンディングパッドの下
方に位置する層間絶縁膜にクラックが発生することを防
止できる半導体装置及びその製造方法を提供することを
目的とする。
【００１３】
【課題を解決するための手段】本発明に係る半導体装置
は、基板と、この基板上に設けられた層間絶縁膜と、こ
の層間絶縁膜中に埋設されタングステン又はタングステ
ン合金からなり厚さが１μｍ以上の補強層と、その下面
が前記補強層の上面に接しその上面の少なくとも一部が
前記層間絶縁膜から露出しているボンディングパッド
と、を有することを特徴とする。
は、基板と、この基板上に設けられた層間絶縁膜と、こ
の層間絶縁膜中に埋設されタングステン又はタングステ
ン合金からなり厚さが１μｍ以上の補強層と、その下面
が前記補強層の上面に接しその上面の少なくとも一部が
前記層間絶縁膜から露出しているボンディングパッド
と、を有することを特徴とする。
【００１４】本発明においては、ボンディングパッドの
下に厚さが１μｍ以上でありタングステン又はタングス
テン合金からなる補強層を設けることにより、ボンディ
ングパッドを薄膜化しても、半導体装置のウエハテスト
時においてボンディングパッドにプローブ針が接触した
ときに、ボンディングパッドの下の層間絶縁膜にクラッ
クが発生することを防止できる。これにより、ウエハテ
スト及び半導体装置の信頼性を向上させることができ
る。
下に厚さが１μｍ以上でありタングステン又はタングス
テン合金からなる補強層を設けることにより、ボンディ
ングパッドを薄膜化しても、半導体装置のウエハテスト
時においてボンディングパッドにプローブ針が接触した
ときに、ボンディングパッドの下の層間絶縁膜にクラッ
クが発生することを防止できる。これにより、ウエハテ
スト及び半導体装置の信頼性を向上させることができ
る。
【００１５】本発明に係る他の半導体装置は、基板と、
この基板上に設けられた層間絶縁膜と、この層間絶縁膜
中に埋設された第１の配線と、前記層間絶縁膜中におけ
る前記第１の配線上に埋設された第２の配線と、前記第
１の配線と第２の配線とを相互に接続する導電部材と、
その上面が前記導電部材の上面と同一な水平面上に位置
しタングステン又はタングステン合金からなり厚さが１
μｍ以上の補強層と、その下面が前記補強層の上面に接
しその上面の少なくとも一部が前記層間絶縁膜から露出
しているボンディングパッドと、を有することを特徴と
する。
この基板上に設けられた層間絶縁膜と、この層間絶縁膜
中に埋設された第１の配線と、前記層間絶縁膜中におけ
る前記第１の配線上に埋設された第２の配線と、前記第
１の配線と第２の配線とを相互に接続する導電部材と、
その上面が前記導電部材の上面と同一な水平面上に位置
しタングステン又はタングステン合金からなり厚さが１
μｍ以上の補強層と、その下面が前記補強層の上面に接
しその上面の少なくとも一部が前記層間絶縁膜から露出
しているボンディングパッドと、を有することを特徴と
する。
【００１６】本発明に係る半導体装置の製造方法は、基
板上に第１の層間絶縁膜を形成する工程と、この第１の
層間絶縁膜上に第１の配線を形成する工程と、この第１
の配線を覆うように前記第１の層間絶縁膜上に第２の層
間絶縁膜を形成する工程と、この第２の層間絶縁膜にお
ける前記第１の配線上の領域の一部及び前記第１の配線
が設けられていない領域の一部をエッチングして選択的
に除去し前記第１の配線まで到達するスルーホール及び
前記第１の配線上の領域から外れた領域に位置する凹部
を形成する工程と、このスルーホール及び凹部にタング
ステン又はタングステン合金を埋設して夫々導電部材及
び補強層を形成する工程と、前記導電部材上に第２の配
線を形成すると共に前記補強層上にボンディングパッド
を形成する工程と、前記第２の配線及び前記ボンディン
グパッドを覆うように絶縁膜を形成する工程と、前記絶
縁膜に開口部を形成して前記ボンディングパッドの上面
の少なくとも一部を露出させる工程と、を有することを
特徴とする。
板上に第１の層間絶縁膜を形成する工程と、この第１の
層間絶縁膜上に第１の配線を形成する工程と、この第１
の配線を覆うように前記第１の層間絶縁膜上に第２の層
間絶縁膜を形成する工程と、この第２の層間絶縁膜にお
ける前記第１の配線上の領域の一部及び前記第１の配線
が設けられていない領域の一部をエッチングして選択的
に除去し前記第１の配線まで到達するスルーホール及び
前記第１の配線上の領域から外れた領域に位置する凹部
を形成する工程と、このスルーホール及び凹部にタング
ステン又はタングステン合金を埋設して夫々導電部材及
び補強層を形成する工程と、前記導電部材上に第２の配
線を形成すると共に前記補強層上にボンディングパッド
を形成する工程と、前記第２の配線及び前記ボンディン
グパッドを覆うように絶縁膜を形成する工程と、前記絶
縁膜に開口部を形成して前記ボンディングパッドの上面
の少なくとも一部を露出させる工程と、を有することを
特徴とする。
【００１７】本発明においては、エッチングによりスル
ーホール及び凹部を形成し、このスルーホール及び凹部
に同時にタングステン又はタングステン合金を埋設する
ことにより、導電部材及び補強層を同一工程にて形成す
ることができる。これにより、半導体装置の製造コスト
を増加させることなく、補強層を形成することができ
る。また、ボンディングパッドの下に厚さが１μｍ以上
でありタングステン又はタングステン合金からなる補強
層を設けることにより、ボンディングパッドを薄膜化し
ても、半導体装置のウエハテスト時においてボンディン
グパッドにプローブ針が接触したときに、ボンディング
パッドの下の層間絶縁膜にクラックが発生することを防
止できる。
ーホール及び凹部を形成し、このスルーホール及び凹部
に同時にタングステン又はタングステン合金を埋設する
ことにより、導電部材及び補強層を同一工程にて形成す
ることができる。これにより、半導体装置の製造コスト
を増加させることなく、補強層を形成することができ
る。また、ボンディングパッドの下に厚さが１μｍ以上
でありタングステン又はタングステン合金からなる補強
層を設けることにより、ボンディングパッドを薄膜化し
ても、半導体装置のウエハテスト時においてボンディン
グパッドにプローブ針が接触したときに、ボンディング
パッドの下の層間絶縁膜にクラックが発生することを防
止できる。
【００１８】また、前記層間絶縁膜を酸化膜により形成
し、前記第１の配線にアルミニウム又はアルミニウム合
金によりなる層を設け、前記スルーホール及び凹部を形
成する工程において、前記エッチングを、弗素を含むエ
ッチングガスにより行うことが好ましい。これにより、
弗素がアルミニウムをエッチングするエッチング速度
は、弗素が酸化膜をエッチングするエッチング速度と比
較して低いため、前記凹部を前記スルーホールよりも深
く形成することができる。この結果、前記導電部材の高
さよりも、前記補強層の厚さを大きくすることができ
る。これにより、ウエハテスト時に層間絶縁膜を十分に
保護することができる。
し、前記第１の配線にアルミニウム又はアルミニウム合
金によりなる層を設け、前記スルーホール及び凹部を形
成する工程において、前記エッチングを、弗素を含むエ
ッチングガスにより行うことが好ましい。これにより、
弗素がアルミニウムをエッチングするエッチング速度
は、弗素が酸化膜をエッチングするエッチング速度と比
較して低いため、前記凹部を前記スルーホールよりも深
く形成することができる。この結果、前記導電部材の高
さよりも、前記補強層の厚さを大きくすることができ
る。これにより、ウエハテスト時に層間絶縁膜を十分に
保護することができる。
【００１９】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。先ず、本発明の
第１の実施例について説明する。図１は本実施例に係る
半導体装置を示す断面図である。図１に示すように、本
実施例に係る半導体装置においては、回路部２及びボン
ディングパッド部３が設けられている。そして、回路部
２においては、基板（図示せず）上に回路（図示せず）
が形成されており、この回路を覆うように、層間絶縁膜
１が設けられている。そして、層間絶縁膜１上には配線
７が形成されている。配線７は、基板側から順に窒化チ
タン層４、アルミニウム層５、窒化チタン層６がこの順
に設けられて形成されている。窒化チタン層４及び６は
窒化チタン又はチタンからなり、アルミニウム層５はア
ルミニウム又は０．１乃至１質量％の銅を含有するアル
ミニウム合金からなる。
付の図面を参照して具体的に説明する。先ず、本発明の
第１の実施例について説明する。図１は本実施例に係る
半導体装置を示す断面図である。図１に示すように、本
実施例に係る半導体装置においては、回路部２及びボン
ディングパッド部３が設けられている。そして、回路部
２においては、基板（図示せず）上に回路（図示せず）
が形成されており、この回路を覆うように、層間絶縁膜
１が設けられている。そして、層間絶縁膜１上には配線
７が形成されている。配線７は、基板側から順に窒化チ
タン層４、アルミニウム層５、窒化チタン層６がこの順
に設けられて形成されている。窒化チタン層４及び６は
窒化チタン又はチタンからなり、アルミニウム層５はア
ルミニウム又は０．１乃至１質量％の銅を含有するアル
ミニウム合金からなる。
【００２０】そして、配線７を覆うように、層間絶縁膜
８が設けられており、層間絶縁膜８中には、導電部材１
３が埋め込まれたスルーホール１０が形成されている。
層間絶縁膜８における配線７上の厚さは例えば１μｍ未
満である。スルーホール１０は層間絶縁膜８及び窒化チ
タン層６を貫通してアルミニウム層５に達している。又
は、スルーホール１０を、層間絶縁膜８を貫通して窒化
チタン層６に達するようにしてもよい。これにより、導
電部材１３はアルミニウム層５に接続されている。層間
絶縁膜８上には配線１８が形成されている。配線１８は
導電部材１３に接続されており、従って、配線７に接続
されている。配線１８は、層間絶縁膜８側から順に、窒
化チタン層１５、アルミニウム層１６、窒化チタン層１
７がこの順に設けられて形成されている。窒化チタン層
１５及び１７は窒化チタン又はチタンからなり、アルミ
ニウム層１６はアルミニウム又は０．１乃至１質量％の
銅を含有するアルミニウム合金からなる。アルミニウム
層１６の厚さは例えば０．３乃至１μｍであり、窒化チ
タン層１５及び１７の厚さは夫々例えば０．０１乃至
０．１μｍである。更に、配線１８を覆うようにパッシ
ベーション膜２０が設けられている。パッシベーション
膜２０は、例えば、シリコン酸化膜、シリコン窒化膜又
はシリコン酸窒化膜から形成されている。
８が設けられており、層間絶縁膜８中には、導電部材１
３が埋め込まれたスルーホール１０が形成されている。
層間絶縁膜８における配線７上の厚さは例えば１μｍ未
満である。スルーホール１０は層間絶縁膜８及び窒化チ
タン層６を貫通してアルミニウム層５に達している。又
は、スルーホール１０を、層間絶縁膜８を貫通して窒化
チタン層６に達するようにしてもよい。これにより、導
電部材１３はアルミニウム層５に接続されている。層間
絶縁膜８上には配線１８が形成されている。配線１８は
導電部材１３に接続されており、従って、配線７に接続
されている。配線１８は、層間絶縁膜８側から順に、窒
化チタン層１５、アルミニウム層１６、窒化チタン層１
７がこの順に設けられて形成されている。窒化チタン層
１５及び１７は窒化チタン又はチタンからなり、アルミ
ニウム層１６はアルミニウム又は０．１乃至１質量％の
銅を含有するアルミニウム合金からなる。アルミニウム
層１６の厚さは例えば０．３乃至１μｍであり、窒化チ
タン層１５及び１７の厚さは夫々例えば０．０１乃至
０．１μｍである。更に、配線１８を覆うようにパッシ
ベーション膜２０が設けられている。パッシベーション
膜２０は、例えば、シリコン酸化膜、シリコン窒化膜又
はシリコン酸窒化膜から形成されている。
【００２１】一方、ボンディングパッド部３において
は、前記基板上に層間絶縁膜１及び８が設けられ、この
層間絶縁膜１及び８の表面には凹部１１が形成されてい
る。凹部１１の底部は層間絶縁膜８中に位置する場合も
あり、層間絶縁膜１と層間絶縁膜８との界面に位置する
場合もあり、層間絶縁膜１中に位置する場合もある。そ
して、この凹部１１の内部にはタングステンからなる補
強層１４が埋設されている。補強層１４の上面は層間絶
縁膜８の上面と高さ方向の位置が等しく、従って、回路
部２における導電部材１３の上面とも高さ方向の位置が
等しい。また、補強層１４の長さは例えば１００乃至１
２０μｍであり、厚さは１μｍ以上である。
は、前記基板上に層間絶縁膜１及び８が設けられ、この
層間絶縁膜１及び８の表面には凹部１１が形成されてい
る。凹部１１の底部は層間絶縁膜８中に位置する場合も
あり、層間絶縁膜１と層間絶縁膜８との界面に位置する
場合もあり、層間絶縁膜１中に位置する場合もある。そ
して、この凹部１１の内部にはタングステンからなる補
強層１４が埋設されている。補強層１４の上面は層間絶
縁膜８の上面と高さ方向の位置が等しく、従って、回路
部２における導電部材１３の上面とも高さ方向の位置が
等しい。また、補強層１４の長さは例えば１００乃至１
２０μｍであり、厚さは１μｍ以上である。
【００２２】また、補強層１４上にはボンディングパッ
ド１９が設けられている。ボンディングパッド１９は、
層間絶縁膜８側から順に、窒化チタン層１５、アルミニ
ウム層１６、窒化チタン層１７がこの順に設けられて形
成されている。従って、ボンディングパッド１９は回路
部２における配線１８と同層である。ボンディングパッ
ド１９の幅は例えば６０乃至１２０μｍである。そし
て、ボンディングパッド１９を覆うようにパッシベーシ
ョン膜２０が設けられている。パッシベーション膜２０
におけるアルミニウム層１６の上方に相当する位置に
は、開口部２１が形成されており、この開口部２１にお
いてアルミニウム層１６が露出している。ボンディング
パッド１９は、回路部２の回路（図示せず）に接続され
ており、ウエハテスト時においてはプローブ針を接触さ
せる部分であり、実装時においてはワイヤーボンディン
グ法により、ステッチと接続するための部分である。
ド１９が設けられている。ボンディングパッド１９は、
層間絶縁膜８側から順に、窒化チタン層１５、アルミニ
ウム層１６、窒化チタン層１７がこの順に設けられて形
成されている。従って、ボンディングパッド１９は回路
部２における配線１８と同層である。ボンディングパッ
ド１９の幅は例えば６０乃至１２０μｍである。そし
て、ボンディングパッド１９を覆うようにパッシベーシ
ョン膜２０が設けられている。パッシベーション膜２０
におけるアルミニウム層１６の上方に相当する位置に
は、開口部２１が形成されており、この開口部２１にお
いてアルミニウム層１６が露出している。ボンディング
パッド１９は、回路部２の回路（図示せず）に接続され
ており、ウエハテスト時においてはプローブ針を接触さ
せる部分であり、実装時においてはワイヤーボンディン
グ法により、ステッチと接続するための部分である。
【００２３】次に、本実施例に係る半導体装置の製造方
法について説明する。図２乃至７は本実施例に係る半導
体装置の製造方法をその工程順に示す断面図である。先
ず、図２に示すように、基板（図示せず）上に所定の回
路（図示せず）を形成した後、層間絶縁膜１を形成す
る。そして、層間絶縁膜１上に、窒化チタン層４、アル
ミニウム層５、窒化チタン層６をこの順に形成する。そ
して、窒化チタン層６上にフォトレジスト（図示せず）
を形成してパターニングし、このフォトレジストをマス
クとして、窒化チタン層６、アルミニウム層５、窒化チ
タン層４をエッチングして選択的に除去し、配線形状に
パターニングする。これにより、回路部２において、窒
化チタン層４、アルミニウム層５、窒化チタン層６から
なる配線７を形成する。窒化チタン層４及び６はアルミ
ニウム層５の拡散を防止するバリアメタルとなる。この
とき、ボンディングパッド部３においては、窒化チタン
層４、アルミニウム層５、窒化チタン層６は全て除去す
る。次に、回路部２及びボンディングパッド部３の全面
に例えば酸化膜である絶縁膜を被覆し、ＣＭＰによりこ
の絶縁膜の上面を平坦化して層間絶縁膜８を形成する。
このとき、層間絶縁膜８における配線７上の厚さは、後
の工程においてスルーホールを加工するために、例えば
１μｍ未満とする。
法について説明する。図２乃至７は本実施例に係る半導
体装置の製造方法をその工程順に示す断面図である。先
ず、図２に示すように、基板（図示せず）上に所定の回
路（図示せず）を形成した後、層間絶縁膜１を形成す
る。そして、層間絶縁膜１上に、窒化チタン層４、アル
ミニウム層５、窒化チタン層６をこの順に形成する。そ
して、窒化チタン層６上にフォトレジスト（図示せず）
を形成してパターニングし、このフォトレジストをマス
クとして、窒化チタン層６、アルミニウム層５、窒化チ
タン層４をエッチングして選択的に除去し、配線形状に
パターニングする。これにより、回路部２において、窒
化チタン層４、アルミニウム層５、窒化チタン層６から
なる配線７を形成する。窒化チタン層４及び６はアルミ
ニウム層５の拡散を防止するバリアメタルとなる。この
とき、ボンディングパッド部３においては、窒化チタン
層４、アルミニウム層５、窒化チタン層６は全て除去す
る。次に、回路部２及びボンディングパッド部３の全面
に例えば酸化膜である絶縁膜を被覆し、ＣＭＰによりこ
の絶縁膜の上面を平坦化して層間絶縁膜８を形成する。
このとき、層間絶縁膜８における配線７上の厚さは、後
の工程においてスルーホールを加工するために、例えば
１μｍ未満とする。
【００２４】次に、図３に示すように、全面にフォトレ
ジスト９を成膜する。そして、回路部２における配線７
の上方に開口部９ａを形成する。このとき、開口部９ａ
は、後の工程において層間絶縁膜８にスルーホール（ヴ
ィア）を形成する予定の領域に形成される。また、ボン
ディングパッド部３において、後の工程において補強層
を形成する予定の領域に開口部９ｂを形成する。
ジスト９を成膜する。そして、回路部２における配線７
の上方に開口部９ａを形成する。このとき、開口部９ａ
は、後の工程において層間絶縁膜８にスルーホール（ヴ
ィア）を形成する予定の領域に形成される。また、ボン
ディングパッド部３において、後の工程において補強層
を形成する予定の領域に開口部９ｂを形成する。
【００２５】次に、図４に示すように、フォトレジスト
９をマスクとしてドライエッチングを行う。エッチング
ガスには、例えばＣＦ４又はＣＨＦ３等の弗素を含むガ
スを使用する。これにより、層間絶縁膜８を選択的に除
去し、開口部９ａに相当する位置にスルーホール１０を
形成すると共に、開口部９ｂに相当する位置に凹部１１
を形成する。このとき、エッチングガスに含まれる弗素
は、酸化膜とアルミニウムとの間で高い選択比を持ち、
アルミニウムに対するエッチング速度は酸化膜に対する
エッチング速度の１０〜２０分の１となる。従って、こ
のエッチングガスは層間絶縁膜８と比較してアルミニウ
ム層５をほとんどエッチングしない。このため、開口部
９ａを介するエッチングは、層間絶縁膜８及び窒化チタ
ン層４をエッチングした後、アルミニウム層５において
ほぼ停止する。このため、スルーホール１０は、層間絶
縁膜８及び窒化チタン層１０６を貫通し、アルミニウム
層１０５の上面に達するように形成される。一方、開口
部９ｂの下方には、エッチングを止めるようなアルミニ
ウム層が存在しないため、開口部９ｂを介するエッチン
グは、エッチング時間に応じて進行する。このため、エ
ッチング時間を調節することにより、凹部１１をスルー
ホール１０よりも深く形成することができる。スルーホ
ール１０及び凹部１１を形成した後、フォトレジスト９
を除去する。凹部１１における層間絶縁膜８の上面に平
行な方向の長さは例えば１００乃至１２０μｍとし、凹
部１１の深さは１μｍ以上とする。
９をマスクとしてドライエッチングを行う。エッチング
ガスには、例えばＣＦ４又はＣＨＦ３等の弗素を含むガ
スを使用する。これにより、層間絶縁膜８を選択的に除
去し、開口部９ａに相当する位置にスルーホール１０を
形成すると共に、開口部９ｂに相当する位置に凹部１１
を形成する。このとき、エッチングガスに含まれる弗素
は、酸化膜とアルミニウムとの間で高い選択比を持ち、
アルミニウムに対するエッチング速度は酸化膜に対する
エッチング速度の１０〜２０分の１となる。従って、こ
のエッチングガスは層間絶縁膜８と比較してアルミニウ
ム層５をほとんどエッチングしない。このため、開口部
９ａを介するエッチングは、層間絶縁膜８及び窒化チタ
ン層４をエッチングした後、アルミニウム層５において
ほぼ停止する。このため、スルーホール１０は、層間絶
縁膜８及び窒化チタン層１０６を貫通し、アルミニウム
層１０５の上面に達するように形成される。一方、開口
部９ｂの下方には、エッチングを止めるようなアルミニ
ウム層が存在しないため、開口部９ｂを介するエッチン
グは、エッチング時間に応じて進行する。このため、エ
ッチング時間を調節することにより、凹部１１をスルー
ホール１０よりも深く形成することができる。スルーホ
ール１０及び凹部１１を形成した後、フォトレジスト９
を除去する。凹部１１における層間絶縁膜８の上面に平
行な方向の長さは例えば１００乃至１２０μｍとし、凹
部１１の深さは１μｍ以上とする。
【００２６】次に、図５に示すように、ＣＶＤ法によ
り、全面にタングステン層１２を成膜する。このとき、
スルーホール１０内及び凹部１１内にもタングステン層
１２が成膜される。
り、全面にタングステン層１２を成膜する。このとき、
スルーホール１０内及び凹部１１内にもタングステン層
１２が成膜される。
【００２７】次に、図６に示すように、ＣＭＰ法によ
り、スルーホール１０の内部及び凹部１１の内部以外の
領域に形成されたタングステン層１２を除去する。この
結果、スルーホール１０内にタングステンからなる導電
部材１３が埋設される。また、凹部１１内に補強層１４
が埋設される。導電部材１３はアルミニウム層５に接続
されている。
り、スルーホール１０の内部及び凹部１１の内部以外の
領域に形成されたタングステン層１２を除去する。この
結果、スルーホール１０内にタングステンからなる導電
部材１３が埋設される。また、凹部１１内に補強層１４
が埋設される。導電部材１３はアルミニウム層５に接続
されている。
【００２８】次に、図７に示すように、層間絶縁膜８上
に窒化チタン層１５、アルミニウム層１６、窒化チタン
層１７をこの順に成膜する。そして、窒化チタン層１７
上にフォトレジスト（図示せず）を成膜してパターニン
グし、このフォトレジストをマスクとして、窒化チタン
層１７、アルミニウム層１６、窒化チタン層１５をパタ
ーニングする。
に窒化チタン層１５、アルミニウム層１６、窒化チタン
層１７をこの順に成膜する。そして、窒化チタン層１７
上にフォトレジスト（図示せず）を成膜してパターニン
グし、このフォトレジストをマスクとして、窒化チタン
層１７、アルミニウム層１６、窒化チタン層１５をパタ
ーニングする。
【００２９】これにより、回路部２においては、窒化チ
タン層１５、アルミニウム層１６、窒化チタン層１７か
らなる配線１８が形成される。この配線１８は導電部材
１３に接続され、導電部材１３は配線７に接続されてい
る。なお、窒化チタン層１５及び１７はバリアメタルと
なる。一方、ボンディングパッド部３においては、窒化
チタン層１５、アルミニウム層１６、窒化チタン層１７
からなるボンディングパッド１９が形成される。なお、
ボンディングパッド１９の幅は例えば６０乃至１２０μ
ｍであり、アルミニウム層１６の厚さは０．３乃至１μ
ｍであり、窒化チタン層１５及び１７の厚さは夫々０．
０１乃至０．１μｍである。
タン層１５、アルミニウム層１６、窒化チタン層１７か
らなる配線１８が形成される。この配線１８は導電部材
１３に接続され、導電部材１３は配線７に接続されてい
る。なお、窒化チタン層１５及び１７はバリアメタルと
なる。一方、ボンディングパッド部３においては、窒化
チタン層１５、アルミニウム層１６、窒化チタン層１７
からなるボンディングパッド１９が形成される。なお、
ボンディングパッド１９の幅は例えば６０乃至１２０μ
ｍであり、アルミニウム層１６の厚さは０．３乃至１μ
ｍであり、窒化チタン層１５及び１７の厚さは夫々０．
０１乃至０．１μｍである。
【００３０】次に、図１に示すように、ＣＶＤ法によ
り、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒
化膜からなるパッシベーション膜２０を成膜する。そし
て、パッシベーション膜２０上にフォトレジスト（図示
せず）を成膜し、このフォトレジストをパターニングす
る。そして、パターニングされたフォトレジストをマス
クとしてドライエッチングを行い、パッシベーション膜
２０及び窒化チタン層１７を選択的に除去し、ボンディ
ングパッド部３におけるアルミニウム層１６上に相当す
る領域において、パッシベーション膜２０及び窒化チタ
ン層１７を貫通するように開口部２１を形成し、この開
口部２１においてアルミニウム層１６を露出させる。こ
れにより、図１に示すような半導体装置を製造すること
ができる。
り、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒
化膜からなるパッシベーション膜２０を成膜する。そし
て、パッシベーション膜２０上にフォトレジスト（図示
せず）を成膜し、このフォトレジストをパターニングす
る。そして、パターニングされたフォトレジストをマス
クとしてドライエッチングを行い、パッシベーション膜
２０及び窒化チタン層１７を選択的に除去し、ボンディ
ングパッド部３におけるアルミニウム層１６上に相当す
る領域において、パッシベーション膜２０及び窒化チタ
ン層１７を貫通するように開口部２１を形成し、この開
口部２１においてアルミニウム層１６を露出させる。こ
れにより、図１に示すような半導体装置を製造すること
ができる。
【００３１】本実施例においては、ボンディングパッド
１９の下層に、タングステンからなりプローブ針と同程
度に硬質である補強層１４が設けられているため、ウエ
ハテスト時にプローブ針をボンディングパッド１９に接
触させる際に、衝撃により層間絶縁膜８にクラックが発
生することを防止できる。これにより、ウエハテスト時
にプローブ針を十分な押圧力でボンディングパッド１９
に接触させることができ、ウエハテストの信頼性が向上
すると共に、ウエハテストに際して半導体装置が損傷す
ることを防止できるため、半導体装置の信頼性を高める
ことができる。この効果は、補強層１４の厚さを厚くす
るほど顕著になる。
１９の下層に、タングステンからなりプローブ針と同程
度に硬質である補強層１４が設けられているため、ウエ
ハテスト時にプローブ針をボンディングパッド１９に接
触させる際に、衝撃により層間絶縁膜８にクラックが発
生することを防止できる。これにより、ウエハテスト時
にプローブ針を十分な押圧力でボンディングパッド１９
に接触させることができ、ウエハテストの信頼性が向上
すると共に、ウエハテストに際して半導体装置が損傷す
ることを防止できるため、半導体装置の信頼性を高める
ことができる。この効果は、補強層１４の厚さを厚くす
るほど顕著になる。
【００３２】また、補強層１４が設けられていることに
より、ボンディングパッド１９のアルミニウム層１６が
プローブ針に削られる量を制御することができ、ボンデ
ィングパッド１９の耐久性を向上させることができる。
より、ボンディングパッド１９のアルミニウム層１６が
プローブ針に削られる量を制御することができ、ボンデ
ィングパッド１９の耐久性を向上させることができる。
【００３３】更に、本実施例においては、ボンディング
パッド部３における凹部１１を、回路部２におけるスル
ーホール１０と同じ工程で形成し、補強層１４を導電部
材１３と同じ工程で埋設している。このため、補強層１
４を形成するために特別な工程を設ける必要がなく、補
強層１４の形成に伴う製造コスト及び製造時間の増大が
ほとんどない。
パッド部３における凹部１１を、回路部２におけるスル
ーホール１０と同じ工程で形成し、補強層１４を導電部
材１３と同じ工程で埋設している。このため、補強層１
４を形成するために特別な工程を設ける必要がなく、補
強層１４の形成に伴う製造コスト及び製造時間の増大が
ほとんどない。
【００３４】更にまた、本実施例においては、配線７及
び１８並びにボンディングパッド１９において、アルミ
ニウム層の上面及び下面をチタン又は窒化チタン膜によ
り被覆している。これにより、配線７及び１８並びにボ
ンディングパッド１９のエレクトロマイグレーション耐
性が向上する。なお、本実施例においては、窒化チタン
層４、６、１５、１７を省略することもできる。
び１８並びにボンディングパッド１９において、アルミ
ニウム層の上面及び下面をチタン又は窒化チタン膜によ
り被覆している。これにより、配線７及び１８並びにボ
ンディングパッド１９のエレクトロマイグレーション耐
性が向上する。なお、本実施例においては、窒化チタン
層４、６、１５、１７を省略することもできる。
【００３５】次に、本発明の第２の実施例について説明
する。図８は本実施例に係る半導体装置を示す断面図で
ある。なお、図８においては、ボンディングパッド部３
のみを示し、回路部は図示を省略している。図８に示す
ように、本実施例の半導体装置においては、ボンディン
グパッドが２重に積層されている。即ち、ボンディング
パッド部３において、補強層１４の下に更にボンディン
グパッド３１が埋め込まれており、このボンディングパ
ッド３１の下に補強層３２が埋め込まれている。補強層
３２の厚さは１μｍ以上である。ボンディングパッド３
１は例えば回路部２（図１参照）の配線７（図１参照）
と同層である。この場合、ボンディングパッド３１は、
配線７と同様に、窒化チタン層４、アルミニウム層５、
窒化チタン層６が積層されて形成されている。本実施例
の半導体装置における上記以外の構成は、前述の第１の
実施例と同様である。
する。図８は本実施例に係る半導体装置を示す断面図で
ある。なお、図８においては、ボンディングパッド部３
のみを示し、回路部は図示を省略している。図８に示す
ように、本実施例の半導体装置においては、ボンディン
グパッドが２重に積層されている。即ち、ボンディング
パッド部３において、補強層１４の下に更にボンディン
グパッド３１が埋め込まれており、このボンディングパ
ッド３１の下に補強層３２が埋め込まれている。補強層
３２の厚さは１μｍ以上である。ボンディングパッド３
１は例えば回路部２（図１参照）の配線７（図１参照）
と同層である。この場合、ボンディングパッド３１は、
配線７と同様に、窒化チタン層４、アルミニウム層５、
窒化チタン層６が積層されて形成されている。本実施例
の半導体装置における上記以外の構成は、前述の第１の
実施例と同様である。
【００３６】本実施例においては、ボンディングパッド
が２重に積層されていることにより、ボンディングパッ
ドの下の層間絶縁膜に対する保護効果をより一層向上さ
せることができる。
が２重に積層されていることにより、ボンディングパッ
ドの下の層間絶縁膜に対する保護効果をより一層向上さ
せることができる。
【００３７】次に、本発明の第３の実施例について説明
する。図９は本実施例に係る半導体装置を示す断面図で
ある。なお、図９においては、ボンディングパッド部３
のみを示し、回路部は図示を省略している。図９に示す
ように、本実施例の半導体装置においては、ボンディン
グパッドが２重に設けられ、ボンディングパッド間に複
数のスルーホールが形成され、このスルーホールにタン
グステンからなる部材が埋設されている。即ち、ボンデ
ィングパッド部３において、ボンディングパッド１９の
下に複数のスルーホール３３が形成されており、スルー
ホール３３の内部にはタングステンからなる部材３４が
埋設されている。また、スルーホール３３の下にはボン
ディングパッド３１が埋め込まれており、このボンディ
ングパッド３１の下に補強層３２が埋め込まれている。
このとき、ボンディングパッド１９とボンディングパッ
ド３１とは部材３４により連結されている。ボンディン
グパッド３１は例えば回路部２（図１参照）の配線７
（図１参照）と同層である。この場合、ボンディングパ
ッド３１は、配線７と同様に、窒化チタン層４、アルミ
ニウム層５、窒化チタン層６が積層されて形成されてい
る。本実施例の半導体装置における上記以外の構成は、
前述の第１の実施例と同様である。これにより、ボンデ
ィングパッドの耐久性をより一層向上させることができ
る。このように、ボンディングパッドを複数層形成する
場合においても、少なくとも最下層のボンディングパッ
ドの下に補強層を形成すれば、ボンディングパッドの下
の層間絶縁膜を保護する効果が得られる。
する。図９は本実施例に係る半導体装置を示す断面図で
ある。なお、図９においては、ボンディングパッド部３
のみを示し、回路部は図示を省略している。図９に示す
ように、本実施例の半導体装置においては、ボンディン
グパッドが２重に設けられ、ボンディングパッド間に複
数のスルーホールが形成され、このスルーホールにタン
グステンからなる部材が埋設されている。即ち、ボンデ
ィングパッド部３において、ボンディングパッド１９の
下に複数のスルーホール３３が形成されており、スルー
ホール３３の内部にはタングステンからなる部材３４が
埋設されている。また、スルーホール３３の下にはボン
ディングパッド３１が埋め込まれており、このボンディ
ングパッド３１の下に補強層３２が埋め込まれている。
このとき、ボンディングパッド１９とボンディングパッ
ド３１とは部材３４により連結されている。ボンディン
グパッド３１は例えば回路部２（図１参照）の配線７
（図１参照）と同層である。この場合、ボンディングパ
ッド３１は、配線７と同様に、窒化チタン層４、アルミ
ニウム層５、窒化チタン層６が積層されて形成されてい
る。本実施例の半導体装置における上記以外の構成は、
前述の第１の実施例と同様である。これにより、ボンデ
ィングパッドの耐久性をより一層向上させることができ
る。このように、ボンディングパッドを複数層形成する
場合においても、少なくとも最下層のボンディングパッ
ドの下に補強層を形成すれば、ボンディングパッドの下
の層間絶縁膜を保護する効果が得られる。
【００３８】次に、本発明の範囲から外れる比較例につ
いて説明する。特開平０１−１５１２４８号公報には、
半導体装置において、絶縁膜上に２層のアルミニウムか
らなる配線層を設け、この配線層間にチタン等の高融点
金属からなり膜厚が０．０５乃至０．３μｍである高融
点金属層を設けることによりボンディングパッドを形成
する技術が開示されている。特開平０１−１５１２４８
号公報に記載された発明の目的は、アルミニウム層を補
強し、ボンディングパッドにワイヤをボンディングする
際にこのワイヤが滑ることを防止することであり、本発
明の目的、ウエハテスト時に層間絶縁膜を保護すること
とは異なる。しかしながら、特開平０１−１５１２４８
号公報に記載された技術を、本発明の目的を達成するた
めに適用することも考えられる。
いて説明する。特開平０１−１５１２４８号公報には、
半導体装置において、絶縁膜上に２層のアルミニウムか
らなる配線層を設け、この配線層間にチタン等の高融点
金属からなり膜厚が０．０５乃至０．３μｍである高融
点金属層を設けることによりボンディングパッドを形成
する技術が開示されている。特開平０１−１５１２４８
号公報に記載された発明の目的は、アルミニウム層を補
強し、ボンディングパッドにワイヤをボンディングする
際にこのワイヤが滑ることを防止することであり、本発
明の目的、ウエハテスト時に層間絶縁膜を保護すること
とは異なる。しかしながら、特開平０１−１５１２４８
号公報に記載された技術を、本発明の目的を達成するた
めに適用することも考えられる。
【００３９】特開平０１−１５１２４８号公報に記載さ
れた半導体装置のボンディングパッドにおいては、絶縁
膜上に高融点金属層を設けているため、この高融点金属
層を厚く形成することができず、層間絶縁膜に対する保
護効果が不十分になる。また、無理に高融点金属層を厚
く形成しようとすると、ボンディングパッド部が他の領
域よりも高くなり、他の領域の形成プロセス、特に微細
領域の形成プロセスに悪影響を及ぼす。また、配線層を
多層化する場合にも支障が発生する。このため、特開平
０１−１５１２４８号公報に記載された半導体装置にお
いては、高融点金属層を厚くして層間絶縁膜に対する十
分な保護効果を得ることができない。
れた半導体装置のボンディングパッドにおいては、絶縁
膜上に高融点金属層を設けているため、この高融点金属
層を厚く形成することができず、層間絶縁膜に対する保
護効果が不十分になる。また、無理に高融点金属層を厚
く形成しようとすると、ボンディングパッド部が他の領
域よりも高くなり、他の領域の形成プロセス、特に微細
領域の形成プロセスに悪影響を及ぼす。また、配線層を
多層化する場合にも支障が発生する。このため、特開平
０１−１５１２４８号公報に記載された半導体装置にお
いては、高融点金属層を厚くして層間絶縁膜に対する十
分な保護効果を得ることができない。
【００４０】
【発明の効果】以上詳述したように、本発明によれば、
ボンディングパッドの下に厚さが１μｍ以上でありタン
グステン又はタングステン合金からなる補強層を設ける
ことにより、半導体装置のウエハテスト時においてボン
ディングパッドにプローブ針が接触したときに、ボンデ
ィングパッドの下の層間絶縁膜にクラックが発生するこ
とを防止できる。これにより、ウエハテスト及び半導体
装置の信頼性を向上させることができる。この結果、ボ
ンディングパッドを薄膜化することができ、半導体装置
の信頼性を維持したまま、その小型化を図ることができ
る。
ボンディングパッドの下に厚さが１μｍ以上でありタン
グステン又はタングステン合金からなる補強層を設ける
ことにより、半導体装置のウエハテスト時においてボン
ディングパッドにプローブ針が接触したときに、ボンデ
ィングパッドの下の層間絶縁膜にクラックが発生するこ
とを防止できる。これにより、ウエハテスト及び半導体
装置の信頼性を向上させることができる。この結果、ボ
ンディングパッドを薄膜化することができ、半導体装置
の信頼性を維持したまま、その小型化を図ることができ
る。
【図１】本発明の第１の実施例に係る半導体装置を示す
断面図である。
断面図である。
【図２】本実施例に係る半導体装置の製造方法をその工
程順に示す断面図である。
程順に示す断面図である。
【図３】本実施例に係る半導体装置の製造方法をその工
程順に示す断面図であり、図２の次の工程を示す。
程順に示す断面図であり、図２の次の工程を示す。
【図４】本実施例に係る半導体装置の製造方法をその工
程順に示す断面図であり、図３の次の工程を示す。
程順に示す断面図であり、図３の次の工程を示す。
【図５】本実施例に係る半導体装置の製造方法をその工
程順に示す断面図であり、図４の次の工程を示す。
程順に示す断面図であり、図４の次の工程を示す。
【図６】本実施例に係る半導体装置の製造方法をその工
程順に示す断面図であり、図５の次の工程を示す。
程順に示す断面図であり、図５の次の工程を示す。
【図７】本実施例に係る半導体装置の製造方法をその工
程順に示す断面図であり、図６の次の工程を示す。
程順に示す断面図であり、図６の次の工程を示す。
【図８】本発明の第２の実施例に係る半導体装置を示す
断面図である。
断面図である。
【図９】本発明の第３の実施例に係る半導体装置を示す
断面図である。
断面図である。
【図１０】従来の半導体装置の製造方法をその工程順に
示す断面図である。
示す断面図である。
【図１１】従来の半導体装置の製造方法をその工程順に
示す断面図であり、図１０の次の工程を示す。
示す断面図であり、図１０の次の工程を示す。
【図１２】従来の半導体装置の製造方法をその工程順に
示す断面図であり、図１１の次の工程を示す。
示す断面図であり、図１１の次の工程を示す。
【図１３】従来の半導体装置の製造方法をその工程順に
示す断面図であり、図１２の次の工程を示す。
示す断面図であり、図１２の次の工程を示す。
【図１４】従来の半導体装置の製造方法をその工程順に
示す断面図であり、図１３の次の工程を示す。
示す断面図であり、図１３の次の工程を示す。
【図１５】従来の半導体装置の製造方法をその工程順に
示す断面図であり、図１４の次の工程を示す。
示す断面図であり、図１４の次の工程を示す。
【図１６】従来の半導体装置の製造方法をその工程順に
示す断面図であり、図１５の次の工程を示す。
示す断面図であり、図１５の次の工程を示す。
【図１７】従来の半導体装置におけるウエハテスト時の
様子を示す断面図である。
様子を示す断面図である。
１、８；層間絶縁膜
２；回路部
３；ボンディングパッド部
４、６、１５、１７；窒化チタン層
５、１６；アルミニウム層
７、１８；配線
９；フォトレジスト
９ａ、９ｂ；開口部
１０；スルーホール
１１；凹部
１２；タングステン層
１３；導電部材
１４；補強層
１９；ボンディングパッド
２０；パッシベーション膜
２１；開口部
３１；ボンディングパッド
３２；補強層
３３；スルーホール
３４；部材
１０１、１０８；層間絶縁膜
１０２；回路部
１０３；ボンディングパッド部
１０４、１０６、１１５、１１７；窒化チタン層
１０５、１１６；アルミニウム層
１０７、１１８；配線
１０９；フォトレジスト
１０９ａ；開口部
１１０；スルーホール
１１２；タングステン層
１１３；導電部材
１１９；ボンディングパッド
１２０；パッシベーション膜
１２１；開口部
１２２；プローブ針
１２３；クラック
Claims (15)
- 【請求項１】 基板と、この基板上に設けられた層間絶
縁膜と、この層間絶縁膜中に埋設されタングステン又は
タングステン合金からなり厚さが１μｍ以上の補強層
と、その下面が前記補強層の上面に接しその上面の少な
くとも一部が前記層間絶縁膜から露出しているボンディ
ングパッドと、を有することを特徴とする半導体装置。 - 【請求項２】 前記ボンディングパッドがアルミニウム
又はアルミニウム合金により形成されていることを特徴
とする請求項１に記載の半導体装置。 - 【請求項３】 前記ボンディングパッドが、チタン又は
窒化チタンからなる第１の層と、アルミニウム又はアル
ミニウム合金からなる第２の層と、チタン又は窒化チタ
ンからなる第３の層とがこの順に積層されて形成されて
いることを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 基板と、この基板上に設けられた層間絶
縁膜と、この層間絶縁膜中に埋設された第１の配線と、
前記層間絶縁膜中における前記第１の配線上に埋設され
た第２の配線と、前記第１の配線と第２の配線とを相互
に接続する導電部材と、その上面が前記導電部材の上面
と同一な水平面上に位置しタングステン又はタングステ
ン合金からなり厚さが１μｍ以上の補強層と、その下面
が前記補強層の上面に接しその上面の少なくとも一部が
前記層間絶縁膜から露出しているボンディングパッド
と、を有することを特徴とする半導体装置。 - 【請求項５】 前記補強層が前記導電部材と同一工程に
て形成されたものであることを特徴とする請求項４に記
載の半導体装置。 - 【請求項６】 前記配線及びボンディングパッドがアル
ミニウム又はアルミニウム合金により形成されているこ
とを特徴とする請求項４又は５に記載の半導体装置。 - 【請求項７】 前記配線及びボンディングパッドが、チ
タン又は窒化チタンからなる第１の層と、アルミニウム
又はアルミニウム合金からなる第２の層と、チタン又は
窒化チタンからなる第３の層とがこの順に積層されて形
成されていることを特徴とする請求項４又は５に記載の
半導体装置。 - 【請求項８】 前記層間絶縁膜中において前記補強層の
下面に接するように第２のボンディングパッドが設けら
れ、この第２のボンディングパッドの下面に接するよう
に第２の補強層が設けられていることを特徴とする請求
項１乃至７のいずれか１項に記載の半導体装置。 - 【請求項９】 前記層間絶縁膜中において前記補強層の
下面に接するように１又は複数の導電部材が設けられ、
この導電部材の下面に接するように第２のボンディング
パッドが設けられ、この第２のボンディングパッドの下
面に接するように第２の補強層が設けられていることを
特徴とする請求項１乃至７のいずれか１項に記載の半導
体装置。 - 【請求項１０】 基板上に第１の層間絶縁膜を形成する
工程と、この第１の層間絶縁膜上に第１の配線を形成す
る工程と、この第１の配線を覆うように前記第１の層間
絶縁膜上に第２の層間絶縁膜を形成する工程と、この第
２の層間絶縁膜における前記第１の配線上の領域の一部
及び前記第１の配線が設けられていない領域の一部をエ
ッチングして選択的に除去し前記第１の配線まで到達す
るスルーホール及び前記第１の配線上の領域から外れた
領域に位置する凹部を形成する工程と、このスルーホー
ル及び凹部にタングステン又はタングステン合金を埋設
して夫々導電部材及び補強層を形成する工程と、前記導
電部材上に第２の配線を形成すると共に前記補強層上に
ボンディングパッドを形成する工程と、前記第２の配線
及び前記ボンディングパッドを覆うように絶縁膜を形成
する工程と、前記絶縁膜に開口部を形成して前記ボンデ
ィングパッドの上面の少なくとも一部を露出させる工程
と、を有することを特徴とする半導体装置の製造方法。 - 【請求項１１】 前記層間絶縁膜を酸化膜により形成
し、前記第１の配線にアルミニウム又はアルミニウム合
金によりなる層を設け、前記スルーホール及び凹部を形
成する工程において、前記エッチングを、弗素を含むエ
ッチングガスにより行うことを特徴とする請求項１０に
記載の半導体装置の製造方法。 - 【請求項１２】 前記導電部材及び補強層を形成する工
程は、全面にタングステン又はタングステン合金からな
る膜を形成する工程と、前記スルーホールの内部及び前
記凹部の内部以外の領域に形成された前記膜を除去する
工程と、を有することを特徴とする請求項１０又は１１
に記載の半導体装置の製造方法。 - 【請求項１３】 前記導電部材上に第２の配線を形成す
ると共に前記補強層上にボンディングパッドを形成する
工程は、アルミニウム又はアルミニウム合金からなる層
を形成する工程と、この層をパターニングする工程と、
を有することを特徴とする請求項１０乃至１２のいずれ
か１項に記載の半導体装置の製造方法。 - 【請求項１４】 前記導電部材上に第２の配線を形成す
ると共に前記補強層上にボンディングパッドを形成する
工程は、チタン又は窒化チタンからなる第１の層を形成
する工程と、アルミニウム又はアルミニウム合金からな
る第２の層を形成する工程と、チタン又は窒化チタンか
らなる第３の層を形成する工程と、前記第１乃至第３の
層をパターニングする工程と、を有することを特徴とす
る請求項１０乃至１２のいずれか１項に記載の半導体装
置の製造方法。 - 【請求項１５】 前記凹部の深さを１μｍ以上とするこ
とを特徴とする請求項１０乃至１４のいずれか１項に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127326A JP2003324122A (ja) | 2002-04-26 | 2002-04-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127326A JP2003324122A (ja) | 2002-04-26 | 2002-04-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003324122A true JP2003324122A (ja) | 2003-11-14 |
Family
ID=29541471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002127326A Pending JP2003324122A (ja) | 2002-04-26 | 2002-04-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003324122A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7956473B2 (en) | 2007-07-23 | 2011-06-07 | Renesas Electronics Corporation | Semiconductor device |
| US9142489B2 (en) | 2012-08-10 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor devices including a non-planar conductive pattern, and methods of forming semiconductor devices including a non-planar conductive pattern |
-
2002
- 2002-04-26 JP JP2002127326A patent/JP2003324122A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7956473B2 (en) | 2007-07-23 | 2011-06-07 | Renesas Electronics Corporation | Semiconductor device |
| KR101541541B1 (ko) | 2007-07-23 | 2015-08-03 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US9142489B2 (en) | 2012-08-10 | 2015-09-22 | Samsung Electronics Co., Ltd. | Semiconductor devices including a non-planar conductive pattern, and methods of forming semiconductor devices including a non-planar conductive pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6568994B2 (ja) | 半導体装置及びその製造方法 | |
| JP4580867B2 (ja) | 半導体装置の製造方法、半導体ウエハおよび半導体装置 | |
| US7273804B2 (en) | Internally reinforced bond pads | |
| JP5583320B2 (ja) | 半導体ウエハ及びその製造方法 | |
| JP4250006B2 (ja) | 半導体装置及びその製造方法 | |
| KR100604903B1 (ko) | 단차피복성을 향상시킨 반도체 웨이퍼 및 그 제조방법 | |
| JPH1064938A (ja) | 半導体装置及びその製造方法 | |
| JP5220361B2 (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| US7932187B2 (en) | Method for fabricating a semiconductor device | |
| US6033984A (en) | Dual damascene with bond pads | |
| JP4338614B2 (ja) | 半導体装置およびその製造方法 | |
| JP3468188B2 (ja) | 半導体装置とその製法 | |
| JP4001115B2 (ja) | 半導体装置及びその製造方法 | |
| JP3719994B2 (ja) | 半導体装置 | |
| JP2004140093A (ja) | ボンディングパッド及びその形成方法 | |
| JP2003324122A (ja) | 半導体装置及びその製造方法 | |
| JP2006228977A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007073808A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2006041552A (ja) | 半導体装置及びその製造方法 | |
| JP4483116B2 (ja) | 半導体装置の製造方法 | |
| JP2004335721A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2007227970A (ja) | 半導体装置及びその製造方法 | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| TWI239070B (en) | Manufacture method of semiconductor device, semiconductor wafer, and semiconductor device | |
| JP2003086670A (ja) | 半導体装置及びその製造方法 |