JP2003086670A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003086670A
JP2003086670A JP2001274130A JP2001274130A JP2003086670A JP 2003086670 A JP2003086670 A JP 2003086670A JP 2001274130 A JP2001274130 A JP 2001274130A JP 2001274130 A JP2001274130 A JP 2001274130A JP 2003086670 A JP2003086670 A JP 2003086670A
Authority
JP
Japan
Prior art keywords
insulating film
film
silicon nitride
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001274130A
Other languages
English (en)
Inventor
Hideyuki Akanuma
英幸 赤沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001274130A priority Critical patent/JP2003086670A/ja
Publication of JP2003086670A publication Critical patent/JP2003086670A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線の微細化が進んでも配線とのコンタクト
信頼性の低下を抑制できる半導体装置及びその製造方法
を提供する。 【解決手段】 本発明の半導体装置の製造方法は、第１
絶縁膜３に第１配線用溝を形成する工程と、第１配線用
溝内に下層配線６ａを形成する工程と、第１絶縁膜をエ
ッチバックして第１絶縁膜３の上面を下層配線の上面よ
り低くする工程と、この下層配線の上、下層配線の上部
側壁及び第１絶縁膜の上に第１シリコン窒化膜７を形成
する工程と、第１シリコン窒化膜上に第２絶縁膜８を形
成する工程と、第２絶縁膜上に第２シリコン窒化膜９を
形成する工程と、第２シリコン窒化膜上に第３絶縁膜１
０を形成する工程と、第１及び第２シリコン窒化膜をエ
ッチングストッパーとしてエッチングして下層配線の上
方に位置する接続孔８ａを第２絶縁膜に形成し、第２配
線用溝を第３絶縁膜１０に形成する工程と、を具備す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、上層配線と下層配
線を有する半導体装置及びその製造方法に関する。特に
は、配線の微細化が進んでも配線とのコンタクト信頼性
の低下を抑制できる半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】図１２〜図１４は、従来の半導体装置の
製造方法を示す断面図である。この半導体装置の製造方
法は、ダマシン法を用いた配線形成工程を有するもので
ある。
【０００３】まず、図１２に示すように、シリコン窒化
膜からなる第１層間絶縁膜１０１上に第１シリコン窒化
膜１０２を形成し、第１シリコン窒化膜１０２上にシリ
コン酸化膜からなる第２層間絶縁膜１０３を形成する。
次いで、第２層間絶縁膜１０３に配線用溝を形成し、こ
の配線用溝内及び第２層間絶縁膜１０３上にスパッタ法
によりバリアメタル膜１０５を堆積する。この後、配線
用溝内及びバリアメタル膜１０５上にスパッタ法により
Ａｌ合金膜を堆積する。
【０００４】次に、第２層間絶縁膜１０３上に存在する
Ａｌ合金膜及びバリアメタル１０５を除去する。これに
より、第２層間絶縁膜１０３の配線用溝内に、埋め込ま
れたＡｌ合金膜からなる下層配線１０６ａ，１０６ｂが
形成される。
【０００５】次に、下層配線１０６ａ，１０６ｂ及び第
２層間絶縁膜１０３の上に第２シリコン窒化膜１０７を
形成し、第２シリコン窒化膜１０７上にシリコン酸化膜
からなる第３層間絶縁膜１０８を堆積する。次いで、第
３層間絶縁膜１０８上に第３シリコン窒化膜１０９を形
成し、第３シリコン窒化膜１０９の上にシリコン酸化膜
からなる第４層間絶縁膜１１０を堆積する。次いで、第
４層間絶縁膜１１０の上にレジストパターン(図示せず)
を形成する。
【０００６】次に、このレジストパターンをマスクとし
て第４層間絶縁膜１１０、第３シリコン窒化膜１０９及
び第３層間絶縁膜１０８を順にエッチングする。第３層
間絶縁膜１０８をエッチングする際は第２シリコン窒化
膜１０７がエッチングストッパーとして作用する。これ
により、第３層間絶縁膜１０８にはビアホール（接続
孔）１０８ａが形成され、このビアホール１０８ａは下
層配線１０６ａの上方に位置する。
【０００７】この後、レジストパターンを剥離した後、
第４層間絶縁膜１１０上にフォトレジスト膜を塗布し、
このフォトレジスト膜を露光、現像する。これにより、
第４層間絶縁膜１１０上には配線用溝を形成するための
開口部を有するレジストパターン１１２が設けられる。
次いで、このレジストパターン１１２をマスクとし且つ
第２及び第３シリコン窒化膜１０７，１０９をエッチン
グストッパーとして第４層間絶縁膜１１０をエッチング
する。これにより、第４層間絶縁膜１１０には配線用溝
１１０ａ，１１０ｂが形成され、配線用溝１１０ａはビ
アホール１０８ａに繋げられる。
【０００８】次に、図１３に示すように、レジストパタ
ーン１１２をマスクとして第２及び第３シリコン窒化膜
１０７，１０９をエッチングする。次いで、図１４に示
すように、レジストパターン１１２を剥離し、ビアホー
ル１０８ａ内、配線用溝１１０ａ，１１０ｂ内及び第４
層間絶縁膜１１０上にスパッタ法によりＡｌ合金膜を堆
積する。
【０００９】次に、第４層間絶縁膜１１０上に存在する
Ａｌ合金膜除去する。これにより、第３層間絶縁膜１０
８のビアホール１０８ａ内及び第４層間絶縁膜１１０の
配線用溝１１０ａ，１１０ｂ内にＡｌ合金膜が埋め込ま
れ、配線用溝１１０ａ，１１０ｂ内には上層配線１１４
ａ，１１４ｂが形成される。
【００１０】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、第２及び第３シリコン窒化
膜１０７，１０９をエッチングする際、図１３に示すよ
うにビアホール１０８ａが下層配線１０６ａからずれて
おり、下層配線１０６ａ上の第２シリコン窒化膜１０７
を完全に除去するためにある程度のオーバーエッチング
を行うと、下層配線１０６ａの側壁の第２層間絶縁膜１
０３にエグレが発生する。このため、図１４に示す工程
でビアホール１０８ａ内にＡｌ合金膜を埋め込んだ際、
図１４に示すように下層配線１０６ａの側壁にボイド１
２０が生じることがある。これにより、下層配線とのコ
ンタクトの信頼性が低下したり、コンタクト不良が発生
するという問題がある。この問題は、配線の微細化、高
密度化が進むに伴い、より顕著となるので、配線の微細
化、高密度化の障害となっている。
【００１１】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、配線の微細化が進んでも
配線とのコンタクト信頼性の低下を抑制できる半導体装
置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、第１絶縁膜
に第１配線用溝を形成する工程と、第１配線用溝内に配
線材料膜を埋め込むことにより、第１配線用溝内に下層
配線を形成する工程と、第１絶縁膜をエッチバックする
ことにより、第１絶縁膜の上面を下層配線の上面より低
くする工程と、この下層配線の上、下層配線の上部側壁
及び第１絶縁膜の上に第１シリコン窒化膜を形成する工
程と、第１シリコン窒化膜上に第２絶縁膜を形成する工
程と、第２絶縁膜上に第２シリコン窒化膜を形成する工
程と、第２シリコン窒化膜上に第３絶縁膜を形成する工
程と、第１及び第２シリコン窒化膜をエッチングストッ
パーとしてエッチングすることにより、下層配線の上方
に位置する接続孔を第２絶縁膜に形成し、この接続孔に
繋げられた第２配線用溝を第３絶縁膜に形成する工程
と、接続孔の底部に位置する第１シリコン窒化膜をエッ
チング除去する工程と、接続孔内及び第２配線用溝内に
配線材料膜を埋め込むことにより、下層配線に電気的に
接続された上層配線を形成する工程と、を具備すること
を特徴とする。
【００１３】上記半導体装置の製造方法によれば、第１
絶縁膜をエッチバックし、下層配線の上部側壁に第１シ
リコン窒化膜を形成している。このため、第１２シリコ
ン窒化膜をエッチング除去する際、エッチングマージン
を大きくとることができる。これにより、下層配線の側
壁の第１絶縁膜の大きなエグレの発生を防止することが
できる。従って、従来の半導体装置のように下層配線の
側壁にボイドが発生することを防止できる。これによ
り、下層配線とのコンタクト信頼性の低下を抑制するこ
とができ、コンタクト不良の発生を防止できる。
【００１４】また、本発明に係る半導体装置の製造方法
において、上記第１絶縁膜の材質は、第１シリコン窒化
膜とのエッチング選択比の高い材料であるＳｉＯ2が用
いられることが好ましい。
【００１５】本発明に係る半導体装置は、下層配線と、
この下層配線の側壁に形成され、該下層配線より高さが
低く形成された第１絶縁膜と、下層配線の上、下層配線
の上部側壁及び第１絶縁膜の上に形成されたシリコン窒
化膜と、シリコン窒化膜上に形成された第２絶縁膜と、
シリコン窒化膜及び第２絶縁膜に形成された、下層配線
上に位置する接続孔と、この接続孔内に埋め込まれた導
電膜と、この導電膜上に形成された上層配線と、を具備
することを特徴とする。
【００１６】また、本発明に係る半導体装置において、
上記第１絶縁膜の材質は、シリコン窒化膜とのエッチン
グ選択比の高い材料であるＳｉＯ2が用いられているこ
とが好ましい。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。図１〜図１１は、本発明
の実施の形態による半導体装置の製造方法を示す断面図
である。この半導体装置の製造方法は、ダマシン法を用
いた配線形成工程を有するものである。
【００１８】まず、図１に示すように、シリコン基板
（図示せず）の上方に例えばシリコン酸化膜（ＳｉＯ2
膜）からなる第１層間絶縁膜１をＣＶＤ(Chemical Vapo
r Deposition)法により形成する。次いで、第１層間絶
縁膜１上にエッチングストッパーとして作用する第１シ
リコン窒化膜２をＣＶＤ法により形成する。次いで、第
１シリコン窒化膜２上にシリコン酸化膜（ＳｉＯ2膜）
からなる第２層間絶縁膜３をＣＶＤ法により形成する。
次いで、第２層間絶縁膜３上にフォトレジスト膜を塗布
し、このフォトレジスト膜を露光、現像することによ
り、第２層間絶縁膜３上にはレジストパターン４が形成
される。
【００１９】この後、このレジストパターン４をマスク
とし且つ第１のシリコン窒化膜２をエッチングストッパ
ーとして第２層間絶縁膜３をドライエッチングする。こ
れにより、図２に示すように、第２層間絶縁膜３には深
さ０．５〜１．０μｍ程度の配線用溝３ａ，３ｂが形成
される。次いで、レジストパターン４を剥離した後、配
線用溝３ａ，３ｂの内及び第２層間絶縁膜３上にスパッ
タ法によりバリアメタル膜５を堆積する。このバリアメ
タル膜５は、例えば上膜がＴｉＮ膜で下膜がＴｉ膜から
なる二膜構造を有している。この後、配線用溝３ａ，３
ｂ内及びバリアメタル膜５上にスパッタ法によりＡｌ合
金膜６を堆積する。
【００２０】次に、第２層間絶縁膜３上に存在するＡｌ
合金膜６及びバリアメタル５をＣＭＰ（Chemical Mecha
nical Polishing）法により研磨する。これにより、図
３に示すように、第２層間絶縁膜３の配線用溝３ａ，３
ｂ内に、埋め込まれたＡｌ合金膜からなる下層配線６
ａ，６ｂが形成される。
【００２１】この後、図４に示すように、第２層間絶縁
膜３をエッチバックすることにより、第２層間絶縁膜３
の上面を下層配線６ａ，６ｂの上面より例えば０．２〜
０．５μｍ程度低くする。
【００２２】次に、図５に示すように、下層配線６ａ，
６ｂ及び第２層間絶縁膜３の上にエッチングストッパー
として作用する例えば厚さ５０〜１００ｎｍ程度の第２
シリコン窒化膜７をＣＶＤ法により形成する。
【００２３】この後、図６に示すように、第２シリコン
窒化膜７上にＣＶＤ法により例えばシリコン酸化膜（Ｓ
ｉＯ2膜）からなる厚さ０．３〜０．８μｍ程度の第３
層間絶縁膜８を堆積し、第３層間絶縁膜８上にＣＶＤ法
によりエッチングストッパーとして作用する第３シリコ
ン窒化膜９を形成する。次いで、第３シリコン窒化膜９
の上にシリコン酸化膜（ＳｉＯ2膜）からなる第４層間
絶縁膜１０を堆積する。次いで、第４層間絶縁膜１０の
上にフォトレジスト膜を塗布し、このフォトレジスト膜
を露光、現像することにより、第４層間絶縁膜１０上に
は接続孔用の開口部を有するレジストパターン１１が形
成される。
【００２４】次に、図７に示すように、このレジストパ
ターン１１をマスクとして第４層間絶縁膜１０、第３シ
リコン窒化膜９及び第３層間絶縁膜８を順にエッチング
する。第３層間絶縁膜８をエッチングする際は第２シリ
コン窒化膜７がエッチングストッパーとして作用する。
これにより、第３層間絶縁膜８にはビアホール（接続
孔）８ａが形成され、このビアホール８ａは下層配線６
ａの上方に位置する。
【００２５】この後、図８に示すように、レジストパタ
ーン１１を剥離した後、第４層間絶縁膜１０上にフォト
レジスト膜を塗布し、このフォトレジスト膜を露光、現
像する。これにより、第４層間絶縁膜１０上には配線用
溝を形成するための開口部を有するレジストパターン１
２が設けられる。次いで、このレジストパターン１２を
マスクとし且つ第２及び第３シリコン窒化膜７，９をエ
ッチングストッパーとして第４層間絶縁膜１０をエッチ
ングする。これにより、第４層間絶縁膜１０には配線用
溝１０ａ，１０ｂが形成され、配線用溝１０ａはビアホ
ール８ａに繋げられる。
【００２６】次に、図９に示すように、レジストパター
ン１２をマスクとして第２及び第３シリコン窒化膜７，
９を異方性エッチングする。このエッチングの際、図９
に示すようにビアホール８ａが下層配線６ａからずれて
おり、下層配線６ａ上の第２シリコン窒化膜７を完全に
除去するためにある程度のオーバーエッチングを行って
も、第２シリコン窒化膜７が下層配線６ａの側壁に形成
されている分だけエッチングマージンをとることができ
ると共に、第２層間絶縁膜３と第２シリコン窒化膜７と
のエッチング選択比を大きくとることができる。これに
より、下層配線の側壁の第２層間絶縁膜３の大きなエグ
レを防止することができる。
【００２７】この後、図１０に示すように、レジストパ
ターン１２を剥離する。次いで、ビアホール８ａ内、配
線用溝１０ａ，１０ｂ内及び第４層間絶縁膜１０上にス
パッタ法によりバリアメタル膜１３を堆積する。このバ
リアメタル膜１３は、例えば上膜がＴｉＮ膜で下膜がＴ
ｉ膜からなる二膜構造を有している。次に、このバリア
メタル膜１３上、ビアホール８ａ内及び配線用溝１０
ａ，１０ｂ内にスパッタ法によりＡｌ合金膜１４を堆積
する。
【００２８】次に、図１１に示すように、第４層間絶縁
膜１０上に存在するＡｌ合金膜１４及びバリアメタル１
３をＣＭＰ法により研磨する。これにより、第３層間絶
縁膜８のビアホール８ａ内及び第４層間絶縁膜１０の配
線用溝１０ａ，１０ｂ内にＡｌ合金膜１４が埋め込ま
れ、配線用溝１０ａ，１０ｂ内には上層配線１４ａ，１
４ｂが形成される。上層配線１４ａは、ビアホール８ａ
内に埋め込まれたＡｌ合金膜を介して下層配線６ａに電
気的に接続される。
【００２９】このようにしてダマシン法により上層配線
及び下層配線が形成される。すなわち、第１シリコン窒
化膜２上に形成された下層配線６ａ，６ｂと、この下層
配線の側壁に形成され、該下層配線より高さが低く形成
された第２層間絶縁膜３と、第２の層間絶縁膜３の上、
下層配線の上部側壁及び下層配線の上に形成された第２
シリコン窒化膜７と、第２シリコン窒化膜７上に形成さ
れた第３層間絶縁膜８と、第２シリコン窒化膜７及び第
３層間絶縁膜８に形成され、下層配線６ａ上に位置する
接続孔８ａと、この接続孔内に埋め込まれたＡｌ合金膜
と、このＡｌ合金膜上に形成された上層配線１４ａと、
を有する半導体装置が形成される。
【００３０】上記実施の形態によれば、第２層間絶縁膜
３をエッチバックし、下層配線６ａの側壁に第２シリコ
ン窒化膜７を形成している。このため、第２及び第３シ
リコン窒化膜７，９をエッチングする際、エッチングマ
ージンを大きくとることができると共に、第２層間絶縁
膜３と第２シリコン窒化膜７とは材質が異なるため、こ
れらのエッチング選択比を大きくとることができる。こ
れにより、下層配線６ａの側壁の第２層間絶縁膜３の大
きなエグレを防止することができる。従って、従来の半
導体装置のように下層配線６ａの側壁にボイドが発生す
ることを防止できる。これにより、下層配線とのコンタ
クト信頼性の低下を抑制することができ、コンタクト不
良の発生を防止できる。
【００３１】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記実施の形態では、Ａｌ合金膜からなる配線を用いて
いるが、Ｃｕ合金膜からなる配線を用いることも可能で
ある。
【００３２】
【発明の効果】以上説明したように本発明によれば、下
層配線の上部側壁に第１シリコン窒化膜を形成してい
る。したがって、配線の微細化が進んでも配線とのコン
タクト信頼性の低下を抑制できる半導体装置及びその製
造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造方
法を示す断面図である。
【図２】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図１の次の工程を示す断面図であ
る。
【図３】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図２の次の工程を示す断面図であ
る。
【図４】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図３の次の工程を示す断面図であ
る。
【図５】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図４の次の工程を示す断面図であ
る。
【図６】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図５の次の工程を示す断面図であ
る。
【図７】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図６の次の工程を示す断面図であ
る。
【図８】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図７の次の工程を示す断面図であ
る。
【図９】本発明の実施の形態による半導体装置の製造方
法を示すものであり、図８の次の工程を示す断面図であ
る。
【図１０】本発明の実施の形態による半導体装置の製造
方法を示すものであり、図９の次の工程を示す断面図で
ある。
【図１１】本発明の実施の形態による半導体装置の製造
方法を示すものであり、図１０の次の工程を示す断面図
である。
【図１２】従来の半導体装置の製造方法を示す断面図で
ある。
【図１３】従来の半導体装置の製造方法を示すものであ
り、図１２の次の工程を示す断面図である。
【図１４】従来の半導体装置の製造方法を示すものであ
り、図１３の次の工程を示す断面図である。
【符号の説明】
１，１０１ 第１の層間絶縁膜 ２，１０２ 第１シリコン酸化膜 ３，１０３ 第２層間絶縁膜 ３ａ，３ｂ 配線用溝 ４ レジストパターン ５，１０５ バリアメタル膜 ６ Ａｌ合金膜 ６ａ，６ｂ，１０６ａ，１０６ｂ 下層配線 ７，１０７ 第２シリコン酸化膜 ８，１０８ 第３層間絶縁膜 ８ａ，１０８ａ ビアホール（接続孔） ９，１０９ 第３シリコン酸化膜 １０，１１０ 第４層間絶縁膜 １０ａ，１０ｂ，１１０ａ，１１０ｂ 配線用溝 １１，１２，１１２ レジストパターン １３ バリアメタル膜 １４ Ａｌ合金膜 １４ａ，１４ｂ，１１４ａ，１１４ｂ 上層配線 １２０ ボイド
フロントページの続き Ｆターム(参考） 5F033 HH08 HH18 HH33 JJ01 JJ08 JJ18 JJ33 KK08 KK18 KK33 MM02 MM08 MM12 MM13 NN06 NN07 PP15 QQ09 QQ10 QQ11 QQ16 QQ25 QQ31 QQ35 QQ37 QQ48 RR04 RR06 SS11 XX15 XX31

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第１絶縁膜に第１配線用溝を形成する工
    程と、 第１配線用溝内に配線材料膜を埋め込むことにより、第
    １配線用溝内に下層配線を形成する工程と、 第１絶縁膜をエッチバックすることにより、第１絶縁膜
    の上面を下層配線の上面より低くする工程と、 この下層配線の上、下層配線の上部側壁及び第１絶縁膜
    の上に第１シリコン窒化膜を形成する工程と、 第１シリコン窒化膜上に第２絶縁膜を形成する工程と、 第２絶縁膜上に第２シリコン窒化膜を形成する工程と、 第２シリコン窒化膜上に第３絶縁膜を形成する工程と、 第１及び第２シリコン窒化膜をエッチングストッパーと
    してエッチングすることにより、下層配線の上方に位置
    する接続孔を第２絶縁膜に形成し、この接続孔に繋げら
    れた第２配線用溝を第３絶縁膜に形成する工程と、 接続孔の底部に位置する第１シリコン窒化膜をエッチン
    グ除去する工程と、 接続孔内及び第２配線用溝内に配線材料膜を埋め込むこ
    とにより、下層配線に電気的に接続された上層配線を形
    成する工程と、 を具備することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 上記第１絶縁膜の材質は、第１シリコン
    窒化膜とのエッチング選択比の高い材料であるＳｉＯ2
    が用いられることを特徴とする請求項１に記載の半導体
    装置の製造方法。
  3. 【請求項３】 下層配線と、 この下層配線の側壁に形成され、該下層配線より高さが
    低く形成された第１絶縁膜と、 下層配線の上、下層配線の上部側壁及び第１絶縁膜の上
    に形成されたシリコン窒化膜と、 シリコン窒化膜上に形成された第２絶縁膜と、 シリコン窒化膜及び第２絶縁膜に形成された、下層配線
    上に位置する接続孔と、 この接続孔内に埋め込まれた導電膜と、 この導電膜上に形成された上層配線と、 を具備することを特徴とする半導体装置。
  4. 【請求項４】 上記第１絶縁膜の材質は、シリコン窒化
    膜とのエッチング選択比の高い材料であるＳｉＯ2が用
    いられていることを特徴とする請求項３に記載の半導体
    装置。
JP2001274130A 2001-09-10 2001-09-10 半導体装置及びその製造方法 Withdrawn JP2003086670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001274130A JP2003086670A (ja) 2001-09-10 2001-09-10 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001274130A JP2003086670A (ja) 2001-09-10 2001-09-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003086670A true JP2003086670A (ja) 2003-03-20

Family

ID=19099236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001274130A Withdrawn JP2003086670A (ja) 2001-09-10 2001-09-10 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003086670A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863709A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863709A (zh) * 2019-04-29 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863709B (zh) * 2019-04-29 2024-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
KR100413828B1 (ko) 반도체 장치 및 그 형성방법
US5055423A (en) Planarized selective tungsten metallization system
JP3708732B2 (ja) 半導体装置の製造方法
JP2002246467A (ja) 半導体装置及びその形成方法
JP2002043419A (ja) 半導体装置の製造方法及び半導体装置
JP3700460B2 (ja) 半導体装置およびその製造方法
JP2004214659A (ja) 半導体素子のコンタクト形成方法
JP3214475B2 (ja) デュアルダマシン配線の形成方法
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
US7932187B2 (en) Method for fabricating a semiconductor device
JP2004228111A (ja) 半導体装置及びその製造方法
JP2006100571A (ja) 半導体装置およびその製造方法
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
JP3525788B2 (ja) 半導体装置の製造方法
JP2000031147A (ja) 半導体装置の製造方法
JP4110829B2 (ja) 半導体装置の製造方法
JP2003086670A (ja) 半導体装置及びその製造方法
JP2001044196A (ja) 半導体装置
JP3606272B2 (ja) 配線構造の形成方法
JP2004335721A (ja) 半導体装置の製造方法及び半導体装置
JPH09283623A (ja) 半導体装置及びその製造方法
KR100485391B1 (ko) 반도체 장치의 금속배선 형성방법
JP4483116B2 (ja) 半導体装置の製造方法
US7119014B2 (en) Method for fabricating a semiconductor device having a tapered-mesa side-wall film
JPH11260967A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202