CN102412229B - 半导体器件中的金属塞结构 - Google Patents
半导体器件中的金属塞结构 Download PDFInfo
- Publication number
- CN102412229B CN102412229B CN 201110355617 CN201110355617A CN102412229B CN 102412229 B CN102412229 B CN 102412229B CN 201110355617 CN201110355617 CN 201110355617 CN 201110355617 A CN201110355617 A CN 201110355617A CN 102412229 B CN102412229 B CN 102412229B
- Authority
- CN
- China
- Prior art keywords
- types
- metal
- metals
- row
- microns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体器件中的金属塞结构，包括：多个位于硅片中的金属塞，相邻两个金属塞之间被硅片隔断，所述多个金属塞形成长条形结构，该长条形的长度大于等于宽度的20倍。本发明能够释放金属塞与衬底之间的应力。
Description
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种半导体器件中的金属塞结构。
背景技术
在有低浓度掺杂的外延层在上，高浓度掺杂的衬底在下的硅片中，把高浓度掺杂的衬底通过一种结构与表面的电极或高浓度掺杂区域联系在一起，通常有几种做法：
一是在离子注入之后进行长时间的高温推阱。它的缺点是横向尺寸大(纵向深度推9微米，横向宽度大约7微米)，寄生的电容大，整个深度的浓度不能做得很高(电阻大)；并且由于高温推阱可能引起高浓度掺杂的衬底中杂质的重新扩散，影响外延层中的杂质浓度分步，造成器件一致性差。
二是利用多晶的工艺得到一种塞的结构，它能够解决上面所述的问题，但要制作一个高浓度P型硅，现在没有成熟的工艺，不易实现大批量生产。
三是采用一种金属塞工艺，例如钨塞。它具有低电阻，小尺寸，无寄生电容等优点，但是需要解决金属与衬底之间的集成问题。
现有的金属塞，特别是在一种射频LDMOS(横向扩散金属氧化物半导体)器件中使用的金属塞，由于器件结构是长条形，其中金属塞的形状也必然是长条形。例如一个表面宽度1微米，长1000微米以上的器件结构，这时金属塞就是一个1微米×1000微米×10微米(假设低浓度外延的厚度是9微米，金属塞深度比外延层厚度大1微米)，这样一个大尺寸的金属塞与衬底之间由于应力的问题，其接触电阻性能变得不稳定，器件的可靠性成为问题。
发明内容
本发明要解决的技术问题是提供一种半导体器件中的金属塞结构，能够释放金属塞与衬底之间的应力。
为解决上述技术问题，本发明的半导体器件中的金属塞结构，包括：多个位于硅片中的金属塞，相邻两个金属塞之间被硅片隔断，所述多个金属塞形成长条形结构，该长条形的长度大于等于宽度的20倍。
本发明由于不采用单一的长条形金属塞，而将原来的一个长条形金属塞分成很多个被硅片隔断的金属塞，因此可以释放金属塞与衬底之间的应力，实现良好的器件集成。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种射频LDMOS器件结构示意图；
图2是金属钨塞结构示意图；
图3是一种射频LDMOS器件中金属塞结构示意图(俯视)；
图4是金属塞实施例一结构示意图(俯视)；
图5是金属塞实施例二结构示意图(俯视)；
图6是金属塞实施例三结构示意图(俯视)；
图7是金属塞实施例四结构示意图(俯视)；
图8是金属塞实施例五结构示意图(俯视)；
图9是金属塞实施例六结构示意图(俯视)；
图10是金属塞实施例七结构示意图(俯视)；
图11是金属塞实施例八结构示意图(俯视)；
图12是金属塞实施例九结构示意图(俯视)；
图13是金属塞实施例十结构示意图(俯视)；
图14是金属塞实施例十一结构示意图(俯视)；
图15是金属塞实施例十二结构示意图(俯视)；
图16是金属塞实施例十三结构示意图(俯视)。
具体实施方式
金属塞的作用是把器件的衬底与表面高掺杂区或电极连接在一起，具有面积小的优点，能消除普通离子注入和扩散工艺形成的扩散塞的寄生电容和高阻值电阻。但是现有的金属塞结构无法克服金属塞与衬底之间的应力，本发明提供了一种不同的金属塞结构，用于解决现有的金属塞结构所存在的问题。
图1是一个射频LDMOS器件的截面图，其中金属塞3穿过P-型外延层2的区域，将位于P-型外延层2之下的高浓度掺杂的P+型衬底1区域与顶部的N+源漏区8连接在一起，实现器件上表面的金属电极11和衬底背面金属电极12的连接。图1中，4为栅氧化膜，5为多晶硅层，6为P-BODY(P型阱)，7为N-漂移区，9-1、9-2为金属硅化物，10为介质层。
图2是金属塞的一种结构示意图。其中，金属Ti(钛)直接与衬底相接触，减小接触的电阻并通过与硅形成金属硅化物得到稳定的附着。金属Ti的上端覆盖一层TiN(氮化钛)，起到阻挡层的作用，阻断其中的金属钨移动与硅发生反应；TiN的上端是金属钨，即用金属钨将沟槽填满。
图3是金属钨塞的一个俯视图，在一个器件中，只有一条很长的长条形金属塞，其宽度一般在1-2微米，长度一般大于100微米；或者在长条金属塞的边上加上一些小的金属塞，释放应力。
下面，通过具体实施例详细说明本发明所述的半导体器件中的金属塞结构。
实施例一，如图4所示，所述金属塞结构由多个长度相等的长条形金属塞组成，每个长条形金属塞最大长度不大于20微米，所述多个长条形金属塞等间距间隔设置成一列，相邻的两个长条形金属塞的间距大于0.1微米小于5微米。
该实施例相当于将图3所示的原来一个长的长条形金属塞等分成多个短的长条形金属塞，这些短的长条形金属塞等间距成一列位于硅片中。
实施例二，如图5所示，所述金属塞结构由长度不等的多个长条形金属塞，等间距间隔设置成一列，相邻的两个金属塞的间距大于0.1微米小于5微米。所述长度不等的长条形金属塞中，长度最大的不大于20微米。
实施例三，如图6所示，所述金属塞结构为两列，并列设置，长度相等。其中，一列为一个长条形的第一种类型金属塞；另一列由多个长条形第二种类型金属塞等间距间隔设置；第一种类型金属塞的长度远大于第二种类型金属塞的长度。两列金属塞之间的横向间隔大于0.1微米小于10微米，第二种类型金属塞的最大长度不大于20微米，相邻的两个第二种类型金属塞的间距大于0.1微米小于5微米。
实施例四，如图7所示，该实施例与图6所示实施例三的不同之处在于，在第一种类型金属塞构成的一列金属塞的两侧，各有一列由多个第二种类型金属塞构成的一列金属塞，相邻两列金属塞之间的横向间隔相等，且大于0.1微米小于10微米。其余部分与实施例三完全相同。
实施例五，如图8所示，所述金属塞结构为两列，并列设置，长度相等，两列之间的横向间隔大于0.1微米小于10微米。其中，一列由多个长条形的第三种类型金属塞等间距间隔设置，另一列由多个第二种类型金属塞等间距间隔设置；第三种类型金属塞的长度大于第二种类型金属塞的长度，且远小于第一种类型金属塞；第三种类型金属塞的最大长度不大于20微米，相邻的两个第三种类型金属塞的间距大于0.1微米小于5微米。第二种类型金属塞最大长度不大于20微米，相邻的两个第二种类型金属塞的间距大于0.1微米小于5微米。
实施六，如图9所示，该实施例与图8所示实施例五的不同之处在于，在第三种类型金属塞构成的一列金属塞的两侧，各有一列由多个第二种类型金属塞构成的一列金属塞，为三列并列设置，长度相等。相邻两列金属塞的横向间隔相等，且距离大于0.1微米小于10微米。其余部分与实施例五完全相同。
实施七，如图10所示，所述金属塞结构为两列，并列设置，长度相等；两列之间的横向间隔大于0.1微米小于10微米。其中，一列由多个长条形的第四种类型金属塞和多个第三种类型金属塞等间距交替间隔设置，相邻两个金属塞的间距大于0.1微米小于5微米；第四种类型金属塞的长度大于第三种类型金属塞的长度，小于第一种类型金属塞的长度，且其最大长度不大于20微米。
另一列由多个第二种类型金属塞等间距间隔设置；相邻的两个第二种类型金属塞的间距大于0.1微米。
实施八，如图11所示，所述金属塞结构为三列，并列设置，长度相等；列与列之间的横向间隔相等，其距离大于0.1微米小于10微米。该实施例与实施例七的区别在于，在由第四种类型金属塞和第三种类型金属塞等间距交替间隔设置的一列金属塞的两侧，各设置一列由多个第二种类型金属塞等间距间隔设置的一列金属塞，其余与实施例七完全相同。
实施九，如图12所示，所述金属塞结构，包括一个第一种类型金属塞，在第一种类型金属塞的上端和下端的两侧，每侧至少有一个第四种类型金属塞。第一种类型金属塞与第四种类型金属塞的横向间隔大于0.1微米小于10微米。
实施例十，如图13所示，所述金属塞结构，包括一个第一种类型金属塞，在第一种类型金属塞的上端和下端的一侧至少有一个第四种类型金属塞。第一种类型金属塞与第四种类型金属塞的横向间隔大于0.1微米小于10微米。
实施例十一，如图14所示，所述金属塞结构由多个长度相等的长条形金属塞等间距设置成一列，每个长条形金属塞的最大长度不大于20微米，相邻两个长条形金属塞的间距大于0.1微米小于5微米；且至少有一个长条形金属塞与其它长条形金属塞不在同一条垂直线上。
实施例十二，如图15所示，所述金属塞结构由两种不同长度的多个长条形金属塞等间距间隔设置成一列，相邻两个长条形金属塞的间距大于0.1微米小于5微米，且至少有一个长条形金属塞与其他长条形金属塞不在同一条垂直线上。两种不同长度的长条形金属塞中单个最大长度不大于20微米。
实施例十三，如图16所示，至少有两个长度相等的长条形金属塞并列设置，相邻两个长条形金属塞的间距相等，且距离大于0.1微米小于10微米。
在上面的实施例中，所述金属塞中的金属包含Ti(钛)、TiN(氮化钛)、Co(钴)、Ni(镍)、Mo(钼)、Mo(铂)、AlCu(铝铜)、Cu(铜)、AlSiCu(铝硅铜)、Al(铝)和金属钨中的一种或多种。
所述金属塞结构的最小长度尺寸大于等于100微米，最小的单个金属塞的长度大于等于0.1微米小于20微米。单个金属塞的最小开口尺寸(宽度)大于等于0.1微米。
所述金属塞结构的底部与一种高掺杂浓度的P型衬底相连。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (17)
1.一种半导体器件中的金属塞结构，包括：多个位于硅片中的金属塞，相邻两个金属塞之间被硅片隔断，所述多个金属塞形成长条形结构，该长条形结构的长度大于等于宽度的20倍；
其特征在于：所述金属塞结构由长度不等的多个长条形金属塞，等间距间隔设置成一列，所述金属塞结构穿过该半导体器件的P-型外延层和P型阱，将P+型衬底和N+源漏区连接在一起，相邻的两个金属塞的间距大于0.1微米小于5微米；所述长度不等的长条形金属塞中，长度最大的不大于20微米。
2.如权利要求1所述的金属塞结构，其特征在于：所述金属塞结构由多个长度相等的长条形金属塞等间距设置成一列，每个长条形金属塞的最大长度不大于20微米，相邻两个长条形金属塞的间距大于0.1微米小于5微米；且至少有一个长条形金属塞与其它长条形金属塞不在同一条垂直线上。
3.如权利要求1所述的金属塞结构，其特征在于：所述金属塞结构由两种不同长度的多个长条形金属塞等间距间隔设置成一列，相邻两个长条形金属塞的间距大于0.1微米小于5微米，且至少有一个长条形金属塞与其他长条形金属塞不在同一条垂直线上；两种不同长度的长条形金属塞中单个最大长度不大于20微米。
4.如权利要求1所述的金属塞结构，其特征在于：所述金属塞结构至少有两个长度相等的长条形金属塞并列设置，相邻两个长条形金属塞的间距相等，且距离大于0.1微米小于10微米。
5.如权利要求1所述的金属塞结构，其特征在于：所述金属塞结构包括第一种类型金属塞、第二种类型金属塞、第三种类型金属塞和第四种类型金属塞；各种类型金属塞均为长条形；第一种类型金属塞的长度大于第二种类型金属塞的长度；第三种类型金属塞的长度大于第二种类型金属塞的长度，且小于第一种类型金属塞；第四种类型金属塞的长度大于第三种类型金属塞的长度，小于第一种类型金属塞的长度；第二种类型金属塞、第三种类型金属塞和第四种类型金属塞的最大长度不大于20微米。
6.如权利要求5所述的金属塞结构，其特征在于：所述金属塞结构为两列，并列设置，长度相等；其中，一列为一个第一种类型金属塞；另一列由多个第二种类型金属塞等间距间隔设置，相邻的两个第二种类型金属塞的间距大于0.1微米小于5微米；两列金属塞之间的横向间隔大于0.1微米小于10微米。
7.如权利要求5所述的金属塞结构，其特征在于：所述金属塞结构为三列，并列设置，长度相等；其中，一列为一个第一种类型金属塞；在第一种类型金属塞构成的一列金属塞的两侧，各有一列由多个第二种类型金属塞构成的一列金属塞，相邻的两个第二种类型金属塞的间距大于0.1微米小于5微米；相邻两列金属塞之间的横向间隔相等，且大于0.1微米小于10微米。
8.如权利要求5所述的金属塞结构，其特征在于：所述金属塞结构为两列，并列设置，长度相等，两列之间的横向间隔大于0.1微米小于10微米；其中，一列由多个第三种类型金属塞等间距间隔设置，另一列由多个第二种类型金属塞等间距间隔设置；相邻的两个第三种类型金属塞的间距大于0.1微米小于5微米；相邻的两个第二种类型金属塞的间距大于0.1微米小于5微米。
9.如权利要求5所述的金属塞结构，其特征在于：所述金属塞结构为三列，并列设置，长度相等；其中，一列由多个第三种类型金属塞等间距间隔设置，在第三种类型金属塞构成的一列金属塞的两侧，各有一列由多个第二种类型金属塞构成的一列金属塞；相邻两列金属塞的横向间隔相等，且距离大于0.1微米小于10微米；相邻的两个第三种类型金属塞的间距大于0.1微米小于5微米；相邻的两个第二种类型金属塞的间距大于0.1微米小于5微米。
10.如权利要求5所述的金属塞结构，其特征在于：所述金属塞结构为两列，并列设置，长度相等；两列之间的横向间隔大于0.1微米小于10微米；其中，一列由多个第四种类型金属塞和多个第三种类型金属塞等间距交替间隔设置，相邻两个金属塞的间距大于0.1微米小于5微米；
另一列由多个第二种类型金属塞等间距间隔设置；相邻的两个第二种类型金属塞的间距大于0.1微米小于5微米。
11.如权利要求5所述的金属塞结构，其特征在于：所述金属塞结构为三列，并列设置，长度相等；列与列之间的横向间隔相等，其距离大于0.1微米小于10微米；在由第四种类型金属塞和第三种类型金属塞等间距交替间隔设置的一列金属塞的两侧，各设置一列由多个第二种类型金属塞等间距间隔设置的一列金属塞；相邻的两个金属塞的间距大于0.1微米小于5微米。
12.如权利要求5所述的金属塞结构，其特征在于：所述金属塞结构，包括一个第一种类型金属塞，在第一种类型金属塞的上端和下端的两侧，每侧至少有一个第四种类型金属塞；第一种类型金属塞与第四种类型金属塞的横向间隔大于0.1微米小于10微米。
13.如权利要求5所述的金属塞结构，其特征在于：所述金属塞结构，包括一个第一种类型金属塞，在第一种类型金属塞的上端和下端的一侧至少有一个第四种类型金属塞；第一种类型金属塞与第四种类型金属塞的横向间隔大于0.1微米小于10微米。
14.如权利要求1-13任一所述的金属塞结构，其特征在于：所述金属塞中的金属包含钛、氮化钛、钴、镍、钼、铂、铝铜、铜、铝硅铜、铝和金属钨中的一种或多种。
15.如权利要求1-13任一所述的金属塞结构，其特征在于：单个金属塞的最小开口尺寸大于等于0.1微米。
16.如权利要求1-13任一所述的金属塞结构，其特征在于：所述金属塞结构的最小长度尺寸大于等于100微米，最小的单个金属塞的长度大于等于0.1微米小于20微米。
17.如权利要求1-13任一所述的金属塞结构，其特征在于：所述金属塞结构的底部与一种高掺杂浓度的P型衬底相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110355617 CN102412229B (zh) | 2011-11-11 | 2011-11-11 | 半导体器件中的金属塞结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110355617 CN102412229B (zh) | 2011-11-11 | 2011-11-11 | 半导体器件中的金属塞结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102412229A CN102412229A (zh) | 2012-04-11 |
| CN102412229B true CN102412229B (zh) | 2013-12-18 |
Family
ID=45914229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110355617 Active CN102412229B (zh) | 2011-11-11 | 2011-11-11 | 半导体器件中的金属塞结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102412229B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2187397A (en) * | 1996-03-22 | 1997-10-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Semiconductor device shielded by an array of electrically conducting pins and a method to manufacture such a device |
| CN1253939C (zh) * | 2002-02-10 | 2006-04-26 | 台湾积体电路制造股份有限公司 | 半导体基底上的接合垫结构 |
| KR100673112B1 (ko) * | 2005-08-05 | 2007-01-22 | 주식회사 하이닉스반도체 | 퓨즈박스의 가아드링 |
| KR100776167B1 (ko) * | 2006-12-20 | 2007-11-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 가드링 |
| JP5034740B2 (ja) * | 2007-07-23 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
2011
- 2011-11-11 CN CN 201110355617 patent/CN102412229B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102412229A (zh) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10734514B2 (en) | Semiconductor device with trench gate structure including a gate electrode and a contact structure for a diode region | |
| US10629676B2 (en) | Semiconductor device with cell trench structures and recessed contacts and method of manufacturing a semiconductor device | |
| US10651291B2 (en) | Inner spacer formation in a nanosheet field-effect transistor | |
| US8686468B2 (en) | Semiconductor power device having wide termination trench and self-aligned source regions for mask saving | |
| TWI595651B (zh) | 具有增強流動性之半導體裝置及方法 | |
| CN102376768B (zh) | 与高压垂直晶体管集成的感测fet | |
| US8928066B2 (en) | Integrated circuit with power and sense transistors | |
| CN105390530B (zh) | 具有规则布置场电极结构和终端结构的半导体器件 | |
| JP2016541114A5 (ja) | 半導体構造、集積回路構造、及びそれらの製造方法 | |
| CN102738211A (zh) | 在mosfet器件中集成肖特基的方法和结构 | |
| US11894457B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8610249B2 (en) | Non-planar capacitor and method of forming the non-planar capacitor | |
| JP2008543044A (ja) | 終端構造を有する半導体デバイス | |
| US9905685B2 (en) | Semiconductor device and trench field plate field effect transistor with a field dielectric including thermally grown and deposited portions | |
| CN102544107A (zh) | 一种改进型终端结构的功率mos器件及其制造方法 | |
| CN104465656B (zh) | 半导体器件以及其制造方法 | |
| US20180122935A1 (en) | Methods of Manufacturing a Semiconductor Device with a Buried Doped Region and a Contact Structure | |
| CN204130542U (zh) | 功率半导体器件 | |
| CN202473933U (zh) | 一种改进型终端结构的功率mos器件 | |
| CN103035680A (zh) | 超级结器件 | |
| CN102412229B (zh) | 半导体器件中的金属塞结构 | |
| CN105280713B (zh) | 具有场电极和场电介质的半导体器件 | |
| CN216698375U (zh) | 一种超结构功率半导体器件 | |
| CN209515676U (zh) | 半导体器件及芯片 | |
| CN210156381U (zh) | 一种具有截止环结构的功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |