JP4596011B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4596011B2 JP4596011B2 JP2008002157A JP2008002157A JP4596011B2 JP 4596011 B2 JP4596011 B2 JP 4596011B2 JP 2008002157 A JP2008002157 A JP 2008002157A JP 2008002157 A JP2008002157 A JP 2008002157A JP 4596011 B2 JP4596011 B2 JP 4596011B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- protective film
- wire
- semiconductor device
- cut end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48455—Details of wedge bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78313—Wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78313—Wedge
- H01L2224/78314—Shape
- H01L2224/78317—Shape of other portions
- H01L2224/78318—Shape of other portions inside the capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the wire connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/85138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
特許文献1の技術では、パッドの外周部分とパッドの周囲を覆う保護膜を形成する。すると、パッドの外周部分を覆う保護膜の上面とパッドの上面との間に高さの差が生じる。ワイヤをパッドにボンディングするボンディングキャピラリの先端がパッドの外周部分を覆う保護膜の上面に当接すると、それ以上にはパッドに接近することができないことから、ボンディングキャピラリの先端がパッドに直接的に当接することがない。特許文献1の技術では、パッドの外周部分を覆う保護膜によって、パッドが損傷することを防止する。
特許文献2の技術では、パッドの周囲を覆う絶縁膜(この絶縁膜は半導体装置の表面を覆っており、半導体装置の一部ということができる)の開口(その開口内にパッドが露出している)に沿って、絶縁膜の表面を覆う保護膜を形成する。保護膜を設けないと、ボンディングキャピラリでパッドに押圧したワイヤが、前記開口を形成する絶縁膜のエッジに接触する可能性があり、絶縁膜のエッジにワイヤが接触した状態でワイヤに超音波を加えてワイヤをパッドに溶接する可能性がある。絶縁膜のエッジにワイヤが接触した状態でワイヤに超音波を加えると、絶縁膜が損傷する可能性がある。特許文献2の技術では、パッドの周囲を覆っている絶縁膜が超音波振動で損傷することを防止するために、パッドの露出範囲を定めている絶縁膜の開口に沿って保護膜を形成する。
パッドの周囲の半導体装置の表面を覆う保護膜を形成すれば、ワイヤの切断端が半導体装置の表面をこすって半導体装置の表面が損傷することを防止できるはずである。しかしながら、従来の保護膜では、ワイヤの切断端が半導体装置の表面をこすって半導体装置の表面を損傷させる現象をうまく防止できない。
パッドの周囲に厚い保護膜を形成すると、保護膜の上面と保護膜の側面の間に形成される稜線にワイヤが接触することになる。図7は、パッド16に隣接する位置にワイヤ14の切断端14fから半導体装置の表面を保護するのに必要な厚みを備えた保護膜70を形成した場合を例示している。その場合、保護膜70の上面と側面の間にシャープな角度を持つ稜線72が形成される。稜線72が存在すると、稜線72とワイヤ延長部分14eが接触する。ワイヤの延長部分14eが稜線72という限られた範囲で保護膜70に接触すると、保護膜70が損傷する可能性が生じてしまう。保護膜70が損傷すると、損傷した保護膜70の一部がワイヤ14に付着する可能性が生じる。保護膜70が付着したワイヤ14を用いて次のボンディング処理を実施すると、良好にボンディングできない事故が発生する可能性が生じる。硬い保護膜70を形成すれば、保護膜70が損傷してワイヤ14に付着する現象の発生を防止できるが、保護膜自体が剥離してしまう可能性が生じる。
従来の保護膜70では、ワイヤ14の切断端14fが半導体装置の表面をこすって半導体装置の表面を損傷させる現象を防止する際に、上記の問題を引き起こす。
本発明によると、ワイヤの切断端が半導体装置の表面をこすって損傷させる現象を防止できるだけの厚みを備えた保護膜を形成することができ、しかも保護膜自体が損傷すること、あるいは保護膜が剥離することを防止できる。
本発明の半導体装置によると、保護膜でワイヤの切断端から保護することができるために、パッドを小さくすることができる。パッドによってワイヤの切断端から保護する必要がなくなるので、パッドをワイヤが接続固定することができる最小の大きさにまで小型化することができる。その結果、半導体構造を製造できる範囲を拡大することができる。同一サイズの半導体基板内に、従来よりも特性が優れた半導体装置を製造することが可能となる。
図6は、保護膜318のパッド16側の表面が傾斜面374である例を例示している。この場合、ワイヤの延長部分14eは、傾斜面374の広い範囲で接触する。接触面積が広いために、ワイヤの延長部分14eによって保護膜318が損傷することはない。
この場合、パッドに向けて伸びているワイヤと保護膜が干渉することがない。パッドを小型化することができ、配線方向を自由に選択することができる。
(特徴1)保護膜はパッドの表面に掛る位置まで伸びている。
図1に、本発明の第1参考例を具現化した半導体装置2を示す。半導体装置2では、終端耐圧領域6が半導体基板4の外周の内側を一巡している。終端耐圧領域6には、耐圧保持部8が形成されている。耐圧保持部8にはFLR8aとFLR8bが形成されている。耐圧保持部8の内側には、半導体装置が機能するのに必要な半導体構造を製造できる有効領域10とパッド領域12が形成されており、終端耐圧領域6の耐圧保持部8の外側には非有効領域9が形成されている。
有効領域10内の半導体装置2の表面には、5つのエミッタ電極パッド20a、20b、20c、20d、20eが露出している。図示番号22a、22b、22c、22d、22eはワイヤを示し、エミッタ電極パッド20a、20b、20c、20d、20eにボンディングされている。以下の説明でアルファベット記号が省略されている場合は、同じ参照数字の部材に共通する説明であることを示す。ワイヤ22は外部回路(図示されていない)とエミッタ電極パッド20を電気的に接続している。
パッド領域12内の半導体基板4には、半導体装置2が機能するのに必要な半導体構造を製造することが難しい。パッド領域12が小さいほど有効領域10を広く確保することができる。本参考例では、各々のパッド16がワイヤ14をボンディングするのに最小の大きさに設定されている。そのために、半導体装置2が機能するのに必要な半導体構造を製造できる有効領域10が拡大されている。
各々のパッド16の隣接する位置に保護膜18が形成されている。保護膜18によって小型のパッド16に隣接する位置の半導体装置2の表面が損傷することを防いでいる。
半導体装置2の有効領域10には、絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistorであり、以下ではIGBTという)が形成されている。半導体装置2は、n型不純物を低濃度に含む半導体基板4から形成されており、半導体基板4が未加工状態で残っている部分によって、ドリフト領域46が形成されている。ドリフト領域46の表面側に、p型不純物を含むボディ領域48が積層されている。ボディ領域48の表面に臨む位置に、n型不純物を高濃度に含んでいるエミッタ領域50が形成されている。エミッタ領域50は、ボディ領域48によって、ドリフト領域46から隔てられている。
エミッタ領域50の表面から、エミッタ領域50とボディ領域48を貫通し、ドリフト領域46に達するトレンチ56が形成されている。トレンチ56の底面と壁面はゲート絶縁膜60で被覆されており、トレンチ56の内側にトレンチゲート電極58が充填されている。トレンチゲート電極58の上面は、層間絶縁膜52で被覆されている。有効領域10の半導体装置2の表面には、エミッタ電極パッド20が形成されている。エミッタ電極パッド20は、エミッタ領域50に導通しており、外部回路(図示されていない)からワイヤ22に印加された電圧をエミッタ電極パッド20に伝達する。また、エミッタ電極パッド20は層間絶縁膜52によってトレンチゲート電極58から絶縁されている。
パッド領域12内のドリフト領域46の上方には、p型不純物を高濃度に含むP型拡散領域54が形成されている。P型拡散領域54はp型不純物を含むボディ領域48の終端部と接続し、電気的に導通している。
半導体装置2の裏面側には、p型不純物を高濃度に含むコレクタ領域44が形成されている。半導体装置2の裏面にはコレクタ電極42が形成されている。コレクタ電極42はコレクタ領域44と導通している。
このワイヤボンディング方法では、まず図13に示すように、ウェッジ・ツール134の底面134aを外部回路146のパッド148に押し付け、ワイヤに超音波振動を加えてパッド148とワイヤ14をボンディングする。パッド148の表面にボンディング痕150が形成される。
次に図14に示すように、ワイヤ14とクランプ138とウェッジ・ツール134の全体を次のボンディング先である半導体装置102のパッド16の上に移動する。この際に、ワイヤ14はウェッジ・ツール134の底面134aから引き出される。次に図15に示すように、ウェッジ・ツール134の底面134aを半導体装置102のパッド16に押し付け、ワイヤに超音波振動を加えてパッド16とワイヤ14をボンディングする。パッド16の表面にボンディング痕152が形成される。
図17に示すように、保護膜がなければ、小型のパッド16を用いた場合、引き摺り痕162がパッド16を超えて形成され、半導体装置102の表面の絶縁膜が損傷する。絶縁膜が損傷した場合、損傷から半導体装置102の内部に不純物などが進入し、半導体装置102の特性低下及び破損の原因となる。その為、従来の半導体装置102では、パッド16の上でワイヤ14を切断する場合には、引き摺り痕162の形成範囲を含む程度にまでパッド16を拡大して形成し、半導体装置102が損傷することを防止する必要があった。
(1)パッド16に接続固定したワイヤ14の延長部分14eを切断する姿勢に位置決めしたときの延長部分14eが通過する領域よりも低い位置にある。
(2)保護膜18が存在しない条件でワイヤの延長部分14eを切断した際にワイヤの切断端14fが通過する軌跡よりも高い位置にある。
(3)その軌跡が半導体表面から離反する位置よりもパッドに近い位置まで伸びている。
これによって、パッド16に接続固定したワイヤ14の延長部分14eを切断する際に、延長部分14eと保護膜18が干渉しない。ワイヤ14の延長部分14eをパッド16から引っ張ることができ、延長部分14eをパッド16から切断することができる。
保護膜18が存在しない場合、延長部分14eの切断端14fは、引き摺り痕36が形成される領域である引き摺り痕形成領域28の端の点38に至るまでは、絶縁膜24の表面に沿って移動する。この移動の際に、絶縁膜24の表面に引き摺り痕36が形成される。その後は延長部分14eが半導体装置102の上方へと引き上げられるのに伴い、延長部分14eの切断端14fは絶縁膜24の表面から離反する。このために、引き摺り痕形成領域28の端の点38よりもパッド16から見て遠い範囲の絶縁膜24には引き摺り痕36が形成されない。延長部分14eの切断端14fが半導体装置102の表面を移動する領域に引き摺り痕36が形成される。
本参考例の半導体装置2では、図2に示すように、保護膜18の表面がこの軌跡34よりも高い位置に存在するように形成する。これによって、ワイヤ14の延長部分14eの切断端14fは、保護膜18が存在しない場合に比べて、半導体装置2の表面から離れた位置を通過する。また、保護膜18は、軌跡34が半導体表面から離反する点38よりもパッドに近い位置まで伸びるように形成する。これによって、ワイヤ14の切断端14fは、保護膜上で半導体装置2の表面から離反する。
保護膜を形成すると、切断端14fが半導体装置2の表面を通過する範囲を軌跡34に比べて狭くすることができる。半導体装置2の表面の絶縁膜24が損傷することを防ぐことができる。
図7に示すように、保護膜70のパッド16側の表面にシャープな角度を持つ稜線72が形成されている場合、稜線72とワイヤ14の延長部分14eが狭い範囲で局所的に接触する。このため、保護膜70が剥がれたり、保護膜70の一部がワイヤの延長部分14eに付着したりして、半導体装置402の表面に離散する。保護膜70が剥がれた場合、半導体装置2の表面の損傷を防ぐことができない。離散した保護膜70が他のパッド16の表面やワイヤの表面に付着した場合、接続不良や導通不良の原因となる。
本発明の半導体装置2では、図2に示すように、保護膜18のパッド16側の表面が曲面である。このために、保護膜18とワイヤ14の延長部分14eは広い範囲で接触し、保護膜70が損傷することがない。これによって、半導体装置2の表面に形成されている絶縁膜24が損傷したり、ワイヤ14とパッド16の間に接合不良や導通不良が発生することが防止される。精度のよいワイヤボンディングを実現することができる。
図5に、第2参考例の半導体装置202を示す。
図5に示すように、第2参考例の保護膜218のパッド16側の表面は、パッド16に接近すると下降する階段形状に形成されている。パッド16に向けて下降する階段形状に形成されていると、ワイヤ14の延長部分14eが保護膜218と接触する際に、保護膜218の複数の点274a、274b、274cでワイヤ14と保護膜218が接触する。ワイヤ14と保護膜218の接触点が複数個所に分散されると、各接触点274a、274b、274cにおいてワイヤ14の延長部分14eが保護膜218を矢印276a、276b、276cの向きに押す力が弱まり、各点274a、274b、274cにおいてワイヤの延長部分14eと保護膜218の間に発生する摩擦力が低下する。摩擦力が大きくなって保護膜218が剥がれたり、保護膜218の一部がワイヤ14の延長部分14eに付着したりすることがない。半導体装置202の表面に形成されている絶縁膜24の表面が損傷することがなく、ワイヤ14とパッド16の接合不良や導通不良が発生することが防止される。精度のよいワイヤボンディングを実現することができる。
図6に、実施例の半導体装置302を示す。保護膜318のパッド16側の面が、パッド16に向けて下降する傾斜面374であると、ワイヤ14の延長部分14eが保護膜318と接触する際に、延長部分14eは傾斜面374の広い範囲と接触する。ワイヤ14の延長部分14eと保護膜318が広い面で接することによって、傾斜面374内の各点においてワイヤ14の延長部分14eが保護膜318を矢印376a、376b、376cの向きに押す力が分散され、傾斜面374の内の各点において延長部分14eと保護膜318の間に発生する摩擦力が低下する。摩擦が大きくなって保護膜318が剥がれたり、保護膜318の一部がワイヤ14の延長部分14eに付着したりすることがない。半導体装置302の表面に形成されている絶縁膜24が損傷することや、ワイヤ14とパッド16の接合不良や導通不良が発生することが防止される。精度のよいワイヤボンディングを実現することができる。
例えば、本実施例の半導体装置2では、図2に示すように、少なくともワイヤ14の延長部分14eをパッド16から引っ張る側に保護膜18が形成されていればよく、その形成位置や全体形状は制限されない。少なくともワイヤ14の延長部分14eを引っ張る側に保護膜18が形成されることで、パッド領域12の面積を縮小することができ、半導体装置2が機能するのに必要な半導体構造を製造できる有効領域10の面積を拡大することができる効果が得られる。
図8〜図10に半導体装置の表面に形成された保護膜の例を示す。図1では各々のパッド16毎に形成されていた保護膜18に代わって、図8に示すように、全てのパッド16に共通に隣接する保護膜518が形成されていてもよい。また、図1ではワイヤ14の延長部分14eをパッド16から引っ張る側にのみ形成されていた保護膜18に代わって、図9に示すように、その一部がパッド16の周辺にも伸びている保護膜618a、618b、618cを形成してもよい。また、図10に示すように、全てのパッド16に共通して隣接する領域と、一部のパッド16の周辺を取り囲む保護膜718が形成されてもよい。いずれの場合にも、パッドに向けて伸びているワイヤの下方には保護膜を形成する必要がない。パッドに向けて伸びているワイヤの下方に保護膜がないと、ワイヤ配線の自由度が向上する。またパッドを小型化するのにも有用である。
また、保護材を用いて保護膜を形成する方法も特に限定されない。例えば、保護材をその表面が曲面である状態で半導体装置に配置後、熱処理を加えて硬度を上げることで、保護膜のパッド側の表面が曲面である保護膜が形成される。また、保護膜を形成した後に、その表面にエッチング等の通常の半導体形成で使用されている処理を施すことで、保護膜の表面が階段形状又はパッドに向かって傾斜した半導体装置が形成される。
4・・・・・半導体基板
6・・・・・終端耐圧領域
8・・・・・耐圧保持部
8a、8b・・・FLR
9・・・・・非有効領域
10・・・・有効領域
12・・・・パッド領域
14・・・・ワイヤ(導電性ワイヤ)
14a、14b、14c・・・ワイヤ
14e・・・延長部分
14f・・・切断端
16・・・・パッド
18・・・・保護膜
20・・・・エミッタ電極パッド
22・・・・ワイヤ(導電性ワイヤ)
24・・・・絶縁膜(パッシベーション膜)
26・・・・層間絶縁膜
28・・・・引き摺り痕形成領域
30・・・・ボンディング領域
32・・・・矢印
34・・・・軌跡
36・・・・引き摺り痕
38・・・・点
40・・・・矢印
42・・・・コレクタ電極
44・・・・コレクタ領域
46・・・・ドリフト領域
48・・・・ボディ領域
50・・・・エミッタ領域
52・・・・層間絶縁膜
54・・・・P型拡散領域
56・・・・トレンチ
58・・・・トレンチゲート電極
60・・・・ゲート絶縁膜
70・・・・保護膜
72・・・・稜線
102・・・半導体装置
134・・・ウェッジ・ツール
134a・・・ウェッジ・ツールの底面
136・・・支え
138・・・クランプ
146・・・外部回路
148・・・パッド
150・・・ボンディング痕
152・・・ボンディング痕
154・・・矢印
156・・・矢印
162・・・引き摺り痕
202・・・半導体装置
218・・・保護膜
274・・・接触点
276・・・矢印
302・・・半導体装置
318・・・保護膜
374・・・傾斜面
376・・・矢印
402・・・半導体装置
518・・・保護膜
618・・・保護膜
718・・・保護膜
Claims (2)
- 半導体基板と、
前記半導体基板の表面に形成されている表面電極と、
前記半導体基板の表面に形成されている層間絶縁膜と、
前記層間絶縁膜の表面に形成されている導電性ワイヤを接続固定するためのパッドと、
前記表面電極よりも表面側に形成されている表面絶縁膜と、
前記表面絶縁膜の表面に形成され、前記パッドに接続固定した前記導電性ワイヤの切断端から前記表面絶縁膜を保護するための保護膜とを備えている半導体装置であり、
前記保護膜は前記パッドの周辺に形成され、前記表面絶縁膜の前記パッド側の端部まで延びており、
前記保護膜の高さが前記パッドに接近するにつれて前記導電性ワイヤの切断端に向かって下降しており、
前記保護膜の前記切断端側の表面が、前記切断端に接近するにつれて前記導電性ワイヤの切断端に向かって下降する傾斜面であり、
前記保護膜の前記切断端側の表面は、前記切断端と逆側の表面よりも傾斜角度が小さいことを特徴とする半導体装置。 - 前記パッドに向けて伸びている前記導電性ワイヤが存在する方向には前記保護膜が形成されておらず、前記パッドに固定された部分から前記導電性ワイヤの切断端が伸びており、前記ワイヤの延長部分をパッドから引っ張る方向にのみ前記保護膜が形成されていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008002157A JP4596011B2 (ja) | 2008-01-09 | 2008-01-09 | 半導体装置 |
EP09700390A EP2240961A1 (en) | 2008-01-09 | 2009-01-07 | Semiconductor device |
PCT/IB2009/000014 WO2009087561A1 (en) | 2008-01-09 | 2009-01-07 | Semiconductor device |
CN2009801019248A CN101911294B (zh) | 2008-01-09 | 2009-01-07 | 半导体装置 |
US12/811,770 US8169087B2 (en) | 2008-01-09 | 2009-01-07 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008002157A JP4596011B2 (ja) | 2008-01-09 | 2008-01-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009164461A JP2009164461A (ja) | 2009-07-23 |
JP4596011B2 true JP4596011B2 (ja) | 2010-12-08 |
Family
ID=40456248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008002157A Expired - Fee Related JP4596011B2 (ja) | 2008-01-09 | 2008-01-09 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8169087B2 (ja) |
EP (1) | EP2240961A1 (ja) |
JP (1) | JP4596011B2 (ja) |
CN (1) | CN101911294B (ja) |
WO (1) | WO2009087561A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016115698A (ja) * | 2014-12-11 | 2016-06-23 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP6897141B2 (ja) * | 2017-02-15 | 2021-06-30 | 株式会社デンソー | 半導体装置とその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167434A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
JPS6232537U (ja) * | 1985-08-12 | 1987-02-26 | ||
JP2000208554A (ja) * | 1999-01-18 | 2000-07-28 | Nec Corp | 半導体装置およびその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58116755A (ja) * | 1982-08-09 | 1983-07-12 | Hitachi Ltd | 半導体装置 |
JPH0334338A (ja) | 1989-06-29 | 1991-02-14 | Nec Corp | 半導体装置 |
JPH05136199A (ja) | 1991-11-13 | 1993-06-01 | Hitachi Ltd | 半導体装置 |
JPH0653265A (ja) | 1992-07-31 | 1994-02-25 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JPH07131075A (ja) | 1993-10-28 | 1995-05-19 | Kyocera Corp | 画像装置 |
US5437405A (en) * | 1994-08-22 | 1995-08-01 | National Semiconductor Corporation | Method and apparatus for stitch bonding of wires to integrated circuit bonding pads |
JP2001298041A (ja) | 2000-04-14 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 半導体素子の電極構造 |
JP4122394B2 (ja) | 2001-01-26 | 2008-07-23 | 三菱電機株式会社 | ボンディングパッドの表面保護方法と基板とその基板の製造方法 |
JP3913134B2 (ja) * | 2002-08-08 | 2007-05-09 | 株式会社カイジョー | バンプの形成方法及びバンプ |
JP2004228479A (ja) | 2003-01-27 | 2004-08-12 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
JP2004253422A (ja) * | 2003-02-18 | 2004-09-09 | Renesas Technology Corp | 半導体装置 |
US7262123B2 (en) * | 2004-07-29 | 2007-08-28 | Micron Technology, Inc. | Methods of forming wire bonds for semiconductor constructions |
US7371676B2 (en) * | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
US7741720B2 (en) * | 2007-09-25 | 2010-06-22 | Silverbrook Research Pty Ltd | Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards |
JP4973463B2 (ja) * | 2007-11-16 | 2012-07-11 | トヨタ自動車株式会社 | 半導体装置 |
-
2008
- 2008-01-09 JP JP2008002157A patent/JP4596011B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-07 US US12/811,770 patent/US8169087B2/en not_active Expired - Fee Related
- 2009-01-07 WO PCT/IB2009/000014 patent/WO2009087561A1/en active Application Filing
- 2009-01-07 CN CN2009801019248A patent/CN101911294B/zh not_active Expired - Fee Related
- 2009-01-07 EP EP09700390A patent/EP2240961A1/en not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60167434A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
JPS6232537U (ja) * | 1985-08-12 | 1987-02-26 | ||
JP2000208554A (ja) * | 1999-01-18 | 2000-07-28 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2240961A1 (en) | 2010-10-20 |
JP2009164461A (ja) | 2009-07-23 |
CN101911294A (zh) | 2010-12-08 |
CN101911294B (zh) | 2012-07-11 |
US8169087B2 (en) | 2012-05-01 |
US20100276817A1 (en) | 2010-11-04 |
WO2009087561A1 (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4248953B2 (ja) | 半導体装置およびその製造方法 | |
US7598620B2 (en) | Copper bonding compatible bond pad structure and method | |
JP4989437B2 (ja) | 半導体装置の製造方法 | |
JP6846687B2 (ja) | 半導体装置およびその製造方法 | |
KR20150020313A (ko) | 반도체 장치 | |
JP2008177588A (ja) | 半導体装置 | |
JP2007103524A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4596011B2 (ja) | 半導体装置 | |
JP4973463B2 (ja) | 半導体装置 | |
JP6806252B2 (ja) | 半導体装置 | |
JP5665206B2 (ja) | 半導体装置 | |
JP4501977B2 (ja) | 半導体装置とワイヤボンディング方法 | |
EP2648212A1 (en) | Semiconductor device | |
JP4375077B2 (ja) | 半導体保護装置 | |
JP2015019115A (ja) | 半導体装置 | |
JP5388235B2 (ja) | 半導体装置 | |
EP4152378A1 (en) | Semiconductor device | |
CN115152034A (zh) | 半导体装置 | |
JP2009141256A (ja) | 半導体装置 | |
JP2016040839A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4596011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |