JPS58116755A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58116755A JPS58116755A JP57138340A JP13834082A JPS58116755A JP S58116755 A JPS58116755 A JP S58116755A JP 57138340 A JP57138340 A JP 57138340A JP 13834082 A JP13834082 A JP 13834082A JP S58116755 A JPS58116755 A JP S58116755A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- semiconductor substrate
- polyimide
- pii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は信頼性の極めてすぐれた半導体装置およびその
製造方法に関するものである。
製造方法に関するものである。
一般に、半導体素子は通常セラミックパッケージ（セラ
ミックパッケージをガラスで封止する方法をも含む）若
しくはプラスチックパッケージ等によシ封止される。こ
れらのパッケージのうチトくにセラミックパッケージに
おけるセラミック材料には数ｐ９ｍ楊度のウラニウムや
トリウム等が含まれている。こｎらの不純物は、例えば
１６ｔｈ ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｒｅｌｉａ
ｂｉｌｉｔｙ ｐｈｙｓｉｃｓ（１９７８）、Ｉ）３３
に述べられているように、α線を放出し、メモリ素子勢
で誤動作（ソフトエラーと呼ぶ）を生ずることが知られ
ている。このために、半導体素子の信頼性が著しく低下
する場合かめる。
ミックパッケージをガラスで封止する方法をも含む）若
しくはプラスチックパッケージ等によシ封止される。こ
れらのパッケージのうチトくにセラミックパッケージに
おけるセラミック材料には数ｐ９ｍ楊度のウラニウムや
トリウム等が含まれている。こｎらの不純物は、例えば
１６ｔｈ ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｒｅｌｉａ
ｂｉｌｉｔｙ ｐｈｙｓｉｃｓ（１９７８）、Ｉ）３３
に述べられているように、α線を放出し、メモリ素子勢
で誤動作（ソフトエラーと呼ぶ）を生ずることが知られ
ている。このために、半導体素子の信頼性が著しく低下
する場合かめる。
６方プラスチックパッケージ材料にはフィラーと呼ばれ
るアルミナ等微粒分が使用されており、このフィラー内
にも上記不純物が含有されている。
るアルミナ等微粒分が使用されており、このフィラー内
にも上記不純物が含有されている。
しかしながら、フィラーはエポキシ樹脂等のプラスチッ
ク材に周凹を囲まれておシ、このプラスチックにより前
記不純物から発生するα線が吸収されるため、集積回路
素子に及ぼす影響はセラミック封止の場合に比べて軽微
である。ところがプラスチック材は水分の吸湿性の＾い
こと、Ｎａに代表されるアルカリ不純物の富有量が高い
こと、耐熱性が約１５０Ｃ以下と低いことから、耐湿、
耐熱信頼度は比較的低いという欠点がおり、高信頼度の
システムにプラスチックパッケージされた集積回路素子
を用いることは困難である。したがって高信頼度のシス
テムに使用する集積回路素子には、セラミック製の封止
を行う必豐がある。
ク材に周凹を囲まれておシ、このプラスチックにより前
記不純物から発生するα線が吸収されるため、集積回路
素子に及ぼす影響はセラミック封止の場合に比べて軽微
である。ところがプラスチック材は水分の吸湿性の＾い
こと、Ｎａに代表されるアルカリ不純物の富有量が高い
こと、耐熱性が約１５０Ｃ以下と低いことから、耐湿、
耐熱信頼度は比較的低いという欠点がおり、高信頼度の
システムにプラスチックパッケージされた集積回路素子
を用いることは困難である。したがって高信頼度のシス
テムに使用する集積回路素子には、セラミック製の封止
を行う必豐がある。
本発明は前記従来技術の欠点を解消し、セラミック封止
の持つ湿度、熱に対する高信頼性を維持しつつ、且つ前
述したα線による集積回路の誤動作発生を解消すること
を目的とするものでおる。
の持つ湿度、熱に対する高信頼性を維持しつつ、且つ前
述したα線による集積回路の誤動作発生を解消すること
を目的とするものでおる。
上記目的を達成するため、本発明による半導体装置は、
少なくともｆｉｍの素子を有する半導体基板の少なくと
も該素子の領域上に、ポリイミド樹脂もしくはポリイミ
ド・インインドロ・キナゾリンジオン樹脂（以下ＰＩＩ
樹脂と記す）からなる厚さ１０μｍ以上の被覆膜を有し
、且つセラミック封止されている。
少なくともｆｉｍの素子を有する半導体基板の少なくと
も該素子の領域上に、ポリイミド樹脂もしくはポリイミ
ド・インインドロ・キナゾリンジオン樹脂（以下ＰＩＩ
樹脂と記す）からなる厚さ１０μｍ以上の被覆膜を有し
、且つセラミック封止されている。
本発明の半導体装置はノくツケージ材に含有する不純物
から飛来するα粒子をポリイミド樹脂もしくはＰＩＩ樹
脂によシ減衰、吸収させるものでめる。したがって、減
設材、吸収材となる樹ＭＹＩ被榎膜は、α粒子を透過さ
せないＳ度に厚い膜でおることが要求嘔れる。素子特性
の変動をきたさない程度とするためには、この厚さは少
なくとも１０μｍ以上であることが好ましく３０μｍ以
上でめれば嘔らに好ましい。α線の透過を防止する能力
は、前記樹脂被覆属に限らず、絶縁膜が一般に有する能
力である。しかしながら、従来から半導体装置に用いら
れている二酸化シリコン、リンガラス、窒化シリコン、
酸化アルミニウム等の絶縁膜を、半導体基板上に１０μ
ｍ以上堆積させることは憔めて困難である。すなわち、
気相成長法によるこれらの絶縁膜では膜の応力が極めて
大きく、数μｍ以上堆積させると、クラックを生ずる。
から飛来するα粒子をポリイミド樹脂もしくはＰＩＩ樹
脂によシ減衰、吸収させるものでめる。したがって、減
設材、吸収材となる樹ＭＹＩ被榎膜は、α粒子を透過さ
せないＳ度に厚い膜でおることが要求嘔れる。素子特性
の変動をきたさない程度とするためには、この厚さは少
なくとも１０μｍ以上であることが好ましく３０μｍ以
上でめれば嘔らに好ましい。α線の透過を防止する能力
は、前記樹脂被覆属に限らず、絶縁膜が一般に有する能
力である。しかしながら、従来から半導体装置に用いら
れている二酸化シリコン、リンガラス、窒化シリコン、
酸化アルミニウム等の絶縁膜を、半導体基板上に１０μ
ｍ以上堆積させることは憔めて困難である。すなわち、
気相成長法によるこれらの絶縁膜では膜の応力が極めて
大きく、数μｍ以上堆積させると、クラックを生ずる。
またスパッタリング法では、クラックの発生率を比較的
小さいまま堆積させることが可能であるが、堆積速度が
数百Ａ／分と極めて小さく、１０μｍ以上堆積させるこ
とは現夫的に不可能でおる。これに対して、ポリイミド
樹脂やＰＩＩＩＩＪＩｍでは、膜の応力が約４１／■冨
と極めて少なく、筐た破賄歪も約３０ｓと前記無機絶縁
膜に比して約１桁大きいため、数ｆμｍの厚膜をクラッ
クを全く発生させずに形成することができる。一方、高
分子樹脂の中には、上記のポリイミド樹脂やＰＩＩ樹脂
膜と同様の膜形成特性を具備するものがある。
小さいまま堆積させることが可能であるが、堆積速度が
数百Ａ／分と極めて小さく、１０μｍ以上堆積させるこ
とは現夫的に不可能でおる。これに対して、ポリイミド
樹脂やＰＩＩＩＩＪＩｍでは、膜の応力が約４１／■冨
と極めて少なく、筐た破賄歪も約３０ｓと前記無機絶縁
膜に比して約１桁大きいため、数ｆμｍの厚膜をクラッ
クを全く発生させずに形成することができる。一方、高
分子樹脂の中には、上記のポリイミド樹脂やＰＩＩ樹脂
膜と同様の膜形成特性を具備するものがある。
しかし一般にセラミックパッケージの封止工程は４５０
Ｃ前後の高温中で行われるため、このａｍ：に耐え得る
耐熱性が要求され、この特性を満足するものは上記樹脂
以外にはない。
Ｃ前後の高温中で行われるため、このａｍ：に耐え得る
耐熱性が要求され、この特性を満足するものは上記樹脂
以外にはない。
すなわち第１図に七の例を示すように、各機高分子樹脂
について熱重量減少分析を行うと、シリコーン樹脂１３
、エポキシ樹脂１４等では２００〜２５０Ｃから重量減
少が始まるが、ポリイミド樹脂１２では５ｏｏｃから減
少が開始する。Ｐ■■樹脂１１ではさらに耐熱性が優れ
、６００Ｃにおける重量残存率も約７０−で最も浚れて
いる。このようにポリイミド樹脂若しくはＰＩＩ樹脂は
、前述の高温工程に対する耐熱性を有している。
について熱重量減少分析を行うと、シリコーン樹脂１３
、エポキシ樹脂１４等では２００〜２５０Ｃから重量減
少が始まるが、ポリイミド樹脂１２では５ｏｏｃから減
少が開始する。Ｐ■■樹脂１１ではさらに耐熱性が優れ
、６００Ｃにおける重量残存率も約７０−で最も浚れて
いる。このようにポリイミド樹脂若しくはＰＩＩ樹脂は
、前述の高温工程に対する耐熱性を有している。
また、ＰＩＩ樹脂おるいはポリイミド樹脂においては、
α線の発生源となるウラニウム、トリウム等の不純物富
有量が０．１〜ｉ！Ｌｐｐｂ程匿と極めて少ない（これ
りの不純物分析は放射化分析法によった）。したがって
、ＰＩＩ樹脂もしくはポリイミド樹脂はセラミックパッ
ケージ材料から放射されるα線を阻止すると同時に、該
樹脂自身が発生させるα線も極めて微量になる。一方、
一般に有機高分子材料は無機材料に比べて前記不純物含
有量は少ないと■える。しかし、有機高分子材料の−例
として、ポリエチレン樹脂の場合ではクジニウム含有量
は４０〜５ｏｐｐｂと比較的多く、有機為分子材料が必
ずしも適しているとは限らない。ＰＩＩｍ）ｉｆ、ポリ
イミド樹脂は、いずれもウラニウム、トリウム等の不純
物含有量の点からもすぐれた材料と言える。しかし、前
述のように、耐熱性の点からは、ＰＩＩ樹脂の方がさら
に好ましい。
α線の発生源となるウラニウム、トリウム等の不純物富
有量が０．１〜ｉ！Ｌｐｐｂ程匿と極めて少ない（これ
りの不純物分析は放射化分析法によった）。したがって
、ＰＩＩ樹脂もしくはポリイミド樹脂はセラミックパッ
ケージ材料から放射されるα線を阻止すると同時に、該
樹脂自身が発生させるα線も極めて微量になる。一方、
一般に有機高分子材料は無機材料に比べて前記不純物含
有量は少ないと■える。しかし、有機高分子材料の−例
として、ポリエチレン樹脂の場合ではクジニウム含有量
は４０〜５ｏｐｐｂと比較的多く、有機為分子材料が必
ずしも適しているとは限らない。ＰＩＩｍ）ｉｆ、ポリ
イミド樹脂は、いずれもウラニウム、トリウム等の不純
物含有量の点からもすぐれた材料と言える。しかし、前
述のように、耐熱性の点からは、ＰＩＩ樹脂の方がさら
に好ましい。
また、こ＼でポリイミド樹脂とは芳香族ジアミンと芳香
族テトラカルボン酸二無水物とを反応して得られる重合
物を言い、ＰＩＩｌｔ脂とは芳香族ジアミンと芳香族テ
トラカルボン酸と芳香族シア・ ミノカルボンアミドとを反応して得られる重合物を首い
、いずれも周知のものであり、ＰＩＩＩＩＭｍについて
は例えば特公４４８−２９５６号％許公報にその製造方
法を含めて詳しく記載されている。
族テトラカルボン酸二無水物とを反応して得られる重合
物を言い、ＰＩＩｌｔ脂とは芳香族ジアミンと芳香族テ
トラカルボン酸と芳香族シア・ ミノカルボンアミドとを反応して得られる重合物を首い
、いずれも周知のものであり、ＰＩＩＩＩＭｍについて
は例えば特公４４８−２９５６号％許公報にその製造方
法を含めて詳しく記載されている。
α線の影響を受けるのは半導体素子でめるから、本発明
で用いる半導体基板は少なくとも１個の素子を有するも
のである。また、半導体基板のα線の影響を受ける部分
はその素子領域の部分である被覆膜は少なくとも該素子
の領域上に存在しなければならない。
で用いる半導体基板は少なくとも１個の素子を有するも
のである。また、半導体基板のα線の影響を受ける部分
はその素子領域の部分である被覆膜は少なくとも該素子
の領域上に存在しなければならない。
なお、上記半導体基板は絶縁膜、電極、配線層等がある
場合は、これらをも含むものとする。本発明の半導体装
置は王としてモノリシック県積回路により構成されるも
のでおる。
場合は、これらをも含むものとする。本発明の半導体装
置は王としてモノリシック県積回路により構成されるも
のでおる。
セラミック封止は半導体技術分野で周知の技術であり、
従来用いられているセラミック封止は、すべて用いるこ
とができる。こｎらのセラミックパッケージとしては、
例えばコーファイアードディツフ、サーディツプと呼ば
れるものでめる。これらのセラミックは通常アルミナ質
セラミックを主成分としており、さらにサーディツプ型
に対するセラミック間の接着には鉛ガラスを主成分とす
るガラスが用いられる。
従来用いられているセラミック封止は、すべて用いるこ
とができる。こｎらのセラミックパッケージとしては、
例えばコーファイアードディツフ、サーディツプと呼ば
れるものでめる。これらのセラミックは通常アルミナ質
セラミックを主成分としており、さらにサーディツプ型
に対するセラミック間の接着には鉛ガラスを主成分とす
るガラスが用いられる。
ポリイミド樹脂やＰＩＩ樹脂（Ｉ￥ｆにポリイミド樹脂
）には若干（数ｐｐｍ程度）のＮａ等のアルカリ不純物
を含有する場合がある。この場合には、半導体基板上に
ポリイミド樹脂等の樹脂膜を形成し高温の熱処理を加え
ると、半導体基板を形成している半導体薄板の赤面に設
けた絶縁膜にピンホール等が存在するため、この部分か
ら上記アルカリ不純物が侵入し、素子特性を変動させる
ことがある。これを防止するには、アルカリイオンの阻
止能力の高いリンガラス膜もしくは窒化シリコ／膜を半
導体基板上に形成し、ポリイミド樹脂との間にこれを介
在させることが有効でおる。
）には若干（数ｐｐｍ程度）のＮａ等のアルカリ不純物
を含有する場合がある。この場合には、半導体基板上に
ポリイミド樹脂等の樹脂膜を形成し高温の熱処理を加え
ると、半導体基板を形成している半導体薄板の赤面に設
けた絶縁膜にピンホール等が存在するため、この部分か
ら上記アルカリ不純物が侵入し、素子特性を変動させる
ことがある。これを防止するには、アルカリイオンの阻
止能力の高いリンガラス膜もしくは窒化シリコ／膜を半
導体基板上に形成し、ポリイミド樹脂との間にこれを介
在させることが有効でおる。
上記本発明の半導体装置は、ｌ）少なくとも１個の素子
を有する半導体基板の少なくとも線素子の領域上を、ポ
リイミド樹脂もしくはＰＩＩ樹脂で１０μｍ以上被覆す
る工程および１１）該樹脂で被覆された半導体基板をセ
ラミック封止する工程、を含む製造方法によシ容易に製
造することができる。
を有する半導体基板の少なくとも線素子の領域上を、ポ
リイミド樹脂もしくはＰＩＩ樹脂で１０μｍ以上被覆す
る工程および１１）該樹脂で被覆された半導体基板をセ
ラミック封止する工程、を含む製造方法によシ容易に製
造することができる。
以下、本発明の効果を実施例にしたがってさらに詳しく
説明する。
説明する。
実施例１
第２図ａ）に従って説明する。本体がシリコン半導体か
らなる４にビットＮＭＯＳダイナミックＲＡ Ｍ （Ｒ
ａｎｄｏｍ Ａｃｃｅ ｓｓ Ｍｅｍｏｒｙ ） （Ｖ
ａｎ ＝ １２Ｖ）２１上に膜厚が４〜３７ μｍＯＰ
Ｉ Ｉ樹脂膜２３を形成した。
らなる４にビットＮＭＯＳダイナミックＲＡ Ｍ （Ｒ
ａｎｄｏｍ Ａｃｃｅ ｓｓ Ｍｅｍｏｒｙ ） （Ｖ
ａｎ ＝ １２Ｖ）２１上に膜厚が４〜３７ μｍＯＰ
Ｉ Ｉ樹脂膜２３を形成した。
ＰＩＩ樹脂はノビ／オン法によりウエーノ・上に塗布し
、２００Ｃ１時間の熱処理を加えて半硬化させ、ヒドラ
ジン水溶液によるホトエツチングでポンディングパッド
８２２を開口した。その後、３５（１１時間、４６ Ｑ
Ｃ１０分の熱処理を加えて完全硬化させた。熱処理は窒
素若しくは不活性ガス中で行うのが好ましい。ＰＩＩ樹
脂としてはＰＩＱ（日立化成株式会社の登録商標）を用
いた。
、２００Ｃ１時間の熱処理を加えて半硬化させ、ヒドラ
ジン水溶液によるホトエツチングでポンディングパッド
８２２を開口した。その後、３５（１１時間、４６ Ｑ
Ｃ１０分の熱処理を加えて完全硬化させた。熱処理は窒
素若しくは不活性ガス中で行うのが好ましい。ＰＩＩ樹
脂としてはＰＩＱ（日立化成株式会社の登録商標）を用
いた。
以下の各実施例においてもＰＩＱｔＰＩ ＩＩＩ脂とし
て用いている。これに５ＭｅＶのα線を照射し、１分間
当ｐのソフトエラー発生率を祠べ九。結果を第３図に示
す。ＰＩＩ樹脂膜厚が１０μｍ以上では、ソフトエラー
が全く生じなく、ＰＩＩＩＩ廁膜がα線の阻止能力を有
していることが明らかでおる。さらにこの素子を第２図
ｂ）に示すようにセラミックパッケージ（サーディツプ
）に封止し、ソフトエラー発生照度を調べた。この結果
ＰＩＩ樹脂を形成しない場合てのソフトエラー発生率が
約０．０８％／１０００時間であったのに対し、本素子
では０．００１％／１０００時間以下であった。同様の
効果は、ポリイミド樹脂、Ｐｙｒｅ−ＭＬ（米国Ｄｕｐ
ｏｎ１社の商品名）によっても確められた。
て用いている。これに５ＭｅＶのα線を照射し、１分間
当ｐのソフトエラー発生率を祠べ九。結果を第３図に示
す。ＰＩＩ樹脂膜厚が１０μｍ以上では、ソフトエラー
が全く生じなく、ＰＩＩＩＩ廁膜がα線の阻止能力を有
していることが明らかでおる。さらにこの素子を第２図
ｂ）に示すようにセラミックパッケージ（サーディツプ
）に封止し、ソフトエラー発生照度を調べた。この結果
ＰＩＩ樹脂を形成しない場合てのソフトエラー発生率が
約０．０８％／１０００時間であったのに対し、本素子
では０．００１％／１０００時間以下であった。同様の
効果は、ポリイミド樹脂、Ｐｙｒｅ−ＭＬ（米国Ｄｕｐ
ｏｎ１社の商品名）によっても確められた。
なお、第２図ａ）において、２１′は絶縁膜、２１“は
配線導体層、２４は外部接続リードと接続するボンディ
ングワイヤである。また第２図ｂ）において２５は外部
ｊａ続リードを示し、２６はセラミック２７を機密接着
する溶融ガラスである。
配線導体層、２４は外部接続リードと接続するボンディ
ングワイヤである。また第２図ｂ）において２５は外部
ｊａ続リードを示し、２６はセラミック２７を機密接着
する溶融ガラスである。
実施例２
実施例１に述べたものと同様の実験を１６にピッ）ＮＭ
ＯＳダイ＋ダイクＲＡＭ（Ｖｏｏ＝５Ｖ ）を用いて行
つ九。結果を第４図に示す。第４図から明らかなように
、本素子では２８μｍ以上の膜厚のポリイミド樹脂若し
くはＰＩＩ樹脂が必要である。したがって、素子によっ
て必要とするＰＩＩ樹脂の膜厚が異ることがわがシ、一
般には３０〜４０μｍ以上の膜厚とすることが望ましい
。この素子のうちＰＩＩ樹脂膜を７０μｍ形成したもの
について実施例１と同様にしてセラミックパック−ジ（
サーディツプ）に封止し、ソフトエラー発生率を調べた
。この結果、ＰＩＩ樹脂を形成しない場合には、ソフト
エラー発生率が０．４ ％ ／ １０００時間であった
のに対し本素子では０．００２ Ｓ／ １０００時間と
極めて良好であった。
ＯＳダイ＋ダイクＲＡＭ（Ｖｏｏ＝５Ｖ ）を用いて行
つ九。結果を第４図に示す。第４図から明らかなように
、本素子では２８μｍ以上の膜厚のポリイミド樹脂若し
くはＰＩＩ樹脂が必要である。したがって、素子によっ
て必要とするＰＩＩ樹脂の膜厚が異ることがわがシ、一
般には３０〜４０μｍ以上の膜厚とすることが望ましい
。この素子のうちＰＩＩ樹脂膜を７０μｍ形成したもの
について実施例１と同様にしてセラミックパック−ジ（
サーディツプ）に封止し、ソフトエラー発生率を調べた
。この結果、ＰＩＩ樹脂を形成しない場合には、ソフト
エラー発生率が０．４ ％ ／ １０００時間であった
のに対し本素子では０．００２ Ｓ／ １０００時間と
極めて良好であった。
本実施例および実施例１で示された効果は、第５図に示
すが如く、ポリイミド樹脂若しくはＰＩＩ樹脂膜５３が
能動素子領域５４上のみに設けられた際にも同様に有効
でおることは自明でメジ、実験によって確認された。な
お第５図において、５１は半導体基板、５２はポンディ
ングパッド部、５５はボンディングワイヤをそれぞれ示
す。
すが如く、ポリイミド樹脂若しくはＰＩＩ樹脂膜５３が
能動素子領域５４上のみに設けられた際にも同様に有効
でおることは自明でメジ、実験によって確認された。な
お第５図において、５１は半導体基板、５２はポンディ
ングパッド部、５５はボンディングワイヤをそれぞれ示
す。
実施例３
本実施例では、４にビットＮＭＯＳダイナミックｌ−Ｌ
ＡＭを用い、第６図に示すように、シリコン半導体基板
６１をパッケージの所定の位置にダイボンディングし、
さらに外部接続を行う喪めのワイヤボンディングによシ
ボンデイングワイヤ６２を接着したのちに、ＰＩＩ樹脂
６３をボッティングし、２００Ｃ１時間、３５０Ｃ１時
間、４５０Ｃ１Ｏ分の熱処理を行った。ＰＩＩ樹脂膜厚
は約４０〜７０μｍである。
ＡＭを用い、第６図に示すように、シリコン半導体基板
６１をパッケージの所定の位置にダイボンディングし、
さらに外部接続を行う喪めのワイヤボンディングによシ
ボンデイングワイヤ６２を接着したのちに、ＰＩＩ樹脂
６３をボッティングし、２００Ｃ１時間、３５０Ｃ１時
間、４５０Ｃ１Ｏ分の熱処理を行った。ＰＩＩ樹脂膜厚
は約４０〜７０μｍである。
本実施例のようにポツティングにより樹脂膜を形成する
際には、ボンディングワイヤ６２を３０μｍφ以上とす
るのが望ましい。これは樹脂の硬化に伴う収縮により、
ボンディングワイヤ６２がスクライプ領域６４に接触す
ることを防ぐためである。又、スクライブ領域６４上に
は絶縁膜６１′を延在させておくことが望ましい。本実
施例においても、α線照射による誤動作不要の発生はな
かった。本素子をセラミックパッケージ（サーディツプ
）に封止した際の効果は実施例１と同様であった。
際には、ボンディングワイヤ６２を３０μｍφ以上とす
るのが望ましい。これは樹脂の硬化に伴う収縮により、
ボンディングワイヤ６２がスクライプ領域６４に接触す
ることを防ぐためである。又、スクライブ領域６４上に
は絶縁膜６１′を延在させておくことが望ましい。本実
施例においても、α線照射による誤動作不要の発生はな
かった。本素子をセラミックパッケージ（サーディツプ
）に封止した際の効果は実施例１と同様であった。
実施例４
前述のようにポリイミド樹脂には若干（数ｐｐｍ程度）
のＮｍ等のアルカリ不純物を含有する場合がある。この
ときには、半導体基板上にポリイミド樹脂膜を形成し高
温の熱処理を加えると、とくに第７図に示すように絶縁
膜７１’にピンホールが存在したり絶縁膜７１′の開口
部と金属配線７１“のマスク合せずれによって生ずる部
分７６等が生じたシすると、これらの部分から不純物イ
オンが侵入し素子特性を変動させることがある。
のＮｍ等のアルカリ不純物を含有する場合がある。この
ときには、半導体基板上にポリイミド樹脂膜を形成し高
温の熱処理を加えると、とくに第７図に示すように絶縁
膜７１’にピンホールが存在したり絶縁膜７１′の開口
部と金属配線７１“のマスク合せずれによって生ずる部
分７６等が生じたシすると、これらの部分から不純物イ
オンが侵入し素子特性を変動させることがある。
したがって、アルカリイオンの阻止能力の高いリンガラ
ス若しくは窒化シリコン膜を半導体基板上に形成し、ポ
リイミド樹脂との間に介在させることが有効である。す
なわち、第７図に示すが如く、シリコン半導体基板７１
上に気相成長法によりリンガラス７３を形成し、嘔らに
その上にポリイミド膜７４を形成する。リンガラスは３
ｍＯｔ％〜１２ｍｏｔ％のリン濃度で、膜厚は０．３
μｍ〜１．５μｍ程度が好ましい。すなわち、リンガラ
ス膜のアルカリイオンの阻止能力はリン濃度に依存し、
３ｍｏｔ％以上から効果が現われる。一方リン濃度が高
くなると吸湿性が大きくなるため、１２ｍ０４−以上に
なると、Ａ／、配線腐食等の不良を生じはじめる。リン
ガラスの膜厚は、半導体基板をほぼ完全に被膜するため
に、少なくとも０．３μｍ以上は必要であり、またリン
ガラス自体の引張応力によるクラックを生じない範囲と
して１．５μｍ以下が望ましい。本実施例では１６にピ
ッ） ＮＭＯＳダイナミックＲＡＭを用い、４ｍｏｔ＊
のリンガラス７３を１．２μｍ形成し、これを通常のホ
トエツチング法によシボンデイングパッド部７２を開口
した。さらにその後ポリイミド樹脂膜７４を４０μｍ形
成した。ポリイミド樹脂膜は実施例１と同等の方法によ
って形成し友。このようなリンガラスがなく、先述した
ような絶縁膜７１′のピンホールやマスク合せずれ７６
が存在する場合には、ポリイミド樹脂膜７４を形成し、
４００Ｃ以上の高温熱処理を加えると０．５〜４０−＠
度の歩留低下が見られた。しかし、本実施例では、ポリ
イミド樹脂膜形成による歩留りの低下をき九すことなく
、シかもα線照射による娯動作不良が発生しないことが
確かめられた。またこれをセラミック封止した際のソフ
トエラー発生率は０．００２％／１０００時間であシ、
極めて良好であった。
ス若しくは窒化シリコン膜を半導体基板上に形成し、ポ
リイミド樹脂との間に介在させることが有効である。す
なわち、第７図に示すが如く、シリコン半導体基板７１
上に気相成長法によりリンガラス７３を形成し、嘔らに
その上にポリイミド膜７４を形成する。リンガラスは３
ｍＯｔ％〜１２ｍｏｔ％のリン濃度で、膜厚は０．３
μｍ〜１．５μｍ程度が好ましい。すなわち、リンガラ
ス膜のアルカリイオンの阻止能力はリン濃度に依存し、
３ｍｏｔ％以上から効果が現われる。一方リン濃度が高
くなると吸湿性が大きくなるため、１２ｍ０４−以上に
なると、Ａ／、配線腐食等の不良を生じはじめる。リン
ガラスの膜厚は、半導体基板をほぼ完全に被膜するため
に、少なくとも０．３μｍ以上は必要であり、またリン
ガラス自体の引張応力によるクラックを生じない範囲と
して１．５μｍ以下が望ましい。本実施例では１６にピ
ッ） ＮＭＯＳダイナミックＲＡＭを用い、４ｍｏｔ＊
のリンガラス７３を１．２μｍ形成し、これを通常のホ
トエツチング法によシボンデイングパッド部７２を開口
した。さらにその後ポリイミド樹脂膜７４を４０μｍ形
成した。ポリイミド樹脂膜は実施例１と同等の方法によ
って形成し友。このようなリンガラスがなく、先述した
ような絶縁膜７１′のピンホールやマスク合せずれ７６
が存在する場合には、ポリイミド樹脂膜７４を形成し、
４００Ｃ以上の高温熱処理を加えると０．５〜４０−＠
度の歩留低下が見られた。しかし、本実施例では、ポリ
イミド樹脂膜形成による歩留りの低下をき九すことなく
、シかもα線照射による娯動作不良が発生しないことが
確かめられた。またこれをセラミック封止した際のソフ
トエラー発生率は０．００２％／１０００時間であシ、
極めて良好であった。
リンガラス７３の代シに、窒化シリコン膜を用いた場合
にも同様の効果が確かめられる。窒化シリコン膜はスパ
ッタリング法、プラズマＣＶＤ（ｐｌａｓｍａ Ｅｎｈ
ａｎＣｅｄ Ｃｈｅｍｉｃａｌ ｖａｐｏｒｌ）ｅｐＤ
ｓｉｔｏｎ ）法の既知の方法で形成できるが、プラズ
マＣＶＤ法によるのが望ましい。膜厚は０．２〜３μｍ
ｑ）範囲が瀘ましい。窒化シリコンの膜厚は、やはり半
導体基板をはは完全にｍｓさせるために０．２μｍ以上
必聚であり、上限は下記する窒化シリコン膜のプラズマ
エツチングが容易に可能な範囲とじ１．３μｍ＠度とす
るのが望ましい。この窒化シリコン膜は例えばＣＦ４
ＩＣよるプラズマエツチングにより開口することができ
る。
にも同様の効果が確かめられる。窒化シリコン膜はスパ
ッタリング法、プラズマＣＶＤ（ｐｌａｓｍａ Ｅｎｈ
ａｎＣｅｄ Ｃｈｅｍｉｃａｌ ｖａｐｏｒｌ）ｅｐＤ
ｓｉｔｏｎ ）法の既知の方法で形成できるが、プラズ
マＣＶＤ法によるのが望ましい。膜厚は０．２〜３μｍ
ｑ）範囲が瀘ましい。窒化シリコンの膜厚は、やはり半
導体基板をはは完全にｍｓさせるために０．２μｍ以上
必聚であり、上限は下記する窒化シリコン膜のプラズマ
エツチングが容易に可能な範囲とじ１．３μｍ＠度とす
るのが望ましい。この窒化シリコン膜は例えばＣＦ４
ＩＣよるプラズマエツチングにより開口することができ
る。
第７図において、７５はボンディングワイヤを示す。
なお、本実施例に２いて、ポリイミド樹脂の代シにＰＩ
Ｉ樹脂を用いること、またこれらの樹脂をボッティング
法によシ形成しても本効果と同様の効果が実現されるこ
とは明らかである。
Ｉ樹脂を用いること、またこれらの樹脂をボッティング
法によシ形成しても本効果と同様の効果が実現されるこ
とは明らかである。
実施例５
本実施例では、第８図に示す開孔部８２を有するポリイ
ミド樹脂もしくはＰＩＩ樹脂フィルム８１をシリコ／半
導体ウェーハ上に圧着した。開孔ｓ８２は半導体基板の
ポンディングパッド領域に対応し、その内側にフィルム
８１に対応する能動素子領域を設けその上に樹脂層が配
置されるようにポリイミド樹脂若しくはＰＩＩ樹脂フィ
ルム８１をウェーハ上に圧着し、さらにウェーノーをダ
イシングによりペレット状にした後、組立を行つ九。こ
のフィルムは５０〜５００μｍ厚である。
ミド樹脂もしくはＰＩＩ樹脂フィルム８１をシリコ／半
導体ウェーハ上に圧着した。開孔ｓ８２は半導体基板の
ポンディングパッド領域に対応し、その内側にフィルム
８１に対応する能動素子領域を設けその上に樹脂層が配
置されるようにポリイミド樹脂若しくはＰＩＩ樹脂フィ
ルム８１をウェーハ上に圧着し、さらにウェーノーをダ
イシングによりペレット状にした後、組立を行つ九。こ
のフィルムは５０〜５００μｍ厚である。
なお、ここでは、４にダイナミックＮＭＯＳＲＡＭを用
いた。本実施例においてもα線照射によるソフトエラー
は生じなかった。またセラミック封止における本発明の
効果も明らかでおる。
いた。本実施例においてもα線照射によるソフトエラー
は生じなかった。またセラミック封止における本発明の
効果も明らかでおる。
実施例６
素子の形成したシリコンウェーハの素子領域以外の領域
を印刷用メツシュスクリーンで覆い、その上から、ＰＩ
Ｑのプレポリマー溶液（淡度１９．５チ、粘度約ｉｏ、
ｏｏｏｃｐ）をローラーコートし九のち２００Ｃで６０
分ベークしさらに３５０Ｃで６０分ベークし、厚さ５０
μｍのＰＩＱ膜を素子領域上にのみ形成し九。なお、こ
こでは４にダイナミックＮＭＯ８ＲＡＭｔ用いた。本実
施例において、もα線照射によるソフトエラーの発生は
なかった。またセラミック封止後のソフトエラー発生率
に対する効果は明らかである。
を印刷用メツシュスクリーンで覆い、その上から、ＰＩ
Ｑのプレポリマー溶液（淡度１９．５チ、粘度約ｉｏ、
ｏｏｏｃｐ）をローラーコートし九のち２００Ｃで６０
分ベークしさらに３５０Ｃで６０分ベークし、厚さ５０
μｍのＰＩＱ膜を素子領域上にのみ形成し九。なお、こ
こでは４にダイナミックＮＭＯ８ＲＡＭｔ用いた。本実
施例において、もα線照射によるソフトエラーの発生は
なかった。またセラミック封止後のソフトエラー発生率
に対する効果は明らかである。
実施例７
４にダイナミックＮＭＯ８ＲＡＭを用い、このペレット
をパッケージの台座に装着したのち、該ペレットの素子
形成領域をちょうど覆うごとくポリイミド樹脂もしくは
ＰＩＩ樹脂の未硬化もしくは半硬化状態のフィルムで覆
い、しかるのち３５０Ｃ１３０分でベークした。未硬化
のフィルムは次のようにして得た。すなわちポリイミド
のブレポリ寸−溶液（例えば東し社製のトレニースナ３
０００）もしくはＰＩＱのプレポリマーを平坦な基板（
例えばガラス板）上に塗布したのち１００Ｃでベークし
溶媒を実質的に揮発させて厚さ３０〜５０μｍの未硬化
のフィルムを形成した。ついで、鋭利なカッターでペレ
ットの寸法に見合った大きさに裁断して基板からはくす
し、これをＩＣのペレットの上にかぶせた。また同様に
２００ｃでベークした場合は、やはり厚さ３０〜５０μ
ｍの半硬化状態のフィルムが得られる。未硬化および半
硬化のフィルムをペレットの上にかぶせて３５０Ｃ３０
分のベークをすると、これらのフィルムはベレットとよ
く接着し、保護膜としての機能を十分に果す。また、こ
のようにして製造された半導体装置はα線照射によるソ
フトエラーを全く生じなかった。
をパッケージの台座に装着したのち、該ペレットの素子
形成領域をちょうど覆うごとくポリイミド樹脂もしくは
ＰＩＩ樹脂の未硬化もしくは半硬化状態のフィルムで覆
い、しかるのち３５０Ｃ１３０分でベークした。未硬化
のフィルムは次のようにして得た。すなわちポリイミド
のブレポリ寸−溶液（例えば東し社製のトレニースナ３
０００）もしくはＰＩＱのプレポリマーを平坦な基板（
例えばガラス板）上に塗布したのち１００Ｃでベークし
溶媒を実質的に揮発させて厚さ３０〜５０μｍの未硬化
のフィルムを形成した。ついで、鋭利なカッターでペレ
ットの寸法に見合った大きさに裁断して基板からはくす
し、これをＩＣのペレットの上にかぶせた。また同様に
２００ｃでベークした場合は、やはり厚さ３０〜５０μ
ｍの半硬化状態のフィルムが得られる。未硬化および半
硬化のフィルムをペレットの上にかぶせて３５０Ｃ３０
分のベークをすると、これらのフィルムはベレットとよ
く接着し、保護膜としての機能を十分に果す。また、こ
のようにして製造された半導体装置はα線照射によるソ
フトエラーを全く生じなかった。
本方法の変形として、ポリイミド樹脂若しくはＰＩＩ樹
脂のフィルム片の代りに同一形状の３ｉ片を能動素子領
域上にポリイミド樹脂若しくはＰＩＩ樹脂のプレポリマ
ーで接着、熱硬化させることによっても本効果は失われ
ない。この際Ｓｉ片はその表面を熱酸化法で酸化させて
おくことが望ましい。さらにポリイミド若しくはＰＩＩ
樹脂のプレポリマーで接着させる前に、熱酸化膜ｔｔｍ
に例えばＡｔキレート化合物の熱処理豐を形成しておく
と接着が良好になる。
脂のフィルム片の代りに同一形状の３ｉ片を能動素子領
域上にポリイミド樹脂若しくはＰＩＩ樹脂のプレポリマ
ーで接着、熱硬化させることによっても本効果は失われ
ない。この際Ｓｉ片はその表面を熱酸化法で酸化させて
おくことが望ましい。さらにポリイミド若しくはＰＩＩ
樹脂のプレポリマーで接着させる前に、熱酸化膜ｔｔｍ
に例えばＡｔキレート化合物の熱処理豐を形成しておく
と接着が良好になる。
実施例８
本実施例は周知のフィルムキャリアー法で半導体装置を
実装する場合の例を示したものである。
実装する場合の例を示したものである。
第９図ｂ）にしたがって説明する。ここでは４にダイナ
ミックＮＭＯ８ＲＡＭを用い、この半導体基板９１上に
絶縁膜９２を形成する。この絶縁膜には例えばスパッタ
リング決着しくはプラズマＣＶＤ法若しくはＣＶＤ法等
の方法によって形成されるシリコン化合物、例えばシリ
コン酸化物、窒化シリコン等や、酸化アルミニウム等が
用いられる。
ミックＮＭＯ８ＲＡＭを用い、この半導体基板９１上に
絶縁膜９２を形成する。この絶縁膜には例えばスパッタ
リング決着しくはプラズマＣＶＤ法若しくはＣＶＤ法等
の方法によって形成されるシリコン化合物、例えばシリ
コン酸化物、窒化シリコン等や、酸化アルミニウム等が
用いられる。
本実施例ではプラズマＣＶＤ法による１、５μｍ膜厚の
窒化シリコン膜を用いた。これにスルーホール９３をＣ
Ｆ４によるプラズマエツチング法で開口し、ポンディン
グパッド部に当るバンプ９４を形成した。本実施例では
ＮｉＣｒ合金（５００Ａ）、Ｐｄ （２０００人）を介
して厚さ約３０μｍの釜バンプをメッキ法により形成し
た。つぎに、第９図ａ）に示すような、厚さ５００μｍ
のフィルムキャリアテープ９５にあらかじめ能動領域に
位置する個所のポリイミドフィルム９５′を残しておい
たテープを前記半導体基板に熱圧着ボンディングする。
窒化シリコン膜を用いた。これにスルーホール９３をＣ
Ｆ４によるプラズマエツチング法で開口し、ポンディン
グパッド部に当るバンプ９４を形成した。本実施例では
ＮｉＣｒ合金（５００Ａ）、Ｐｄ （２０００人）を介
して厚さ約３０μｍの釜バンプをメッキ法により形成し
た。つぎに、第９図ａ）に示すような、厚さ５００μｍ
のフィルムキャリアテープ９５にあらかじめ能動領域に
位置する個所のポリイミドフィルム９５′を残しておい
たテープを前記半導体基板に熱圧着ボンディングする。
□熱圧着ボンディングはポリイミドフィルム９
５にあらかじめラミネートされた鋼箔９６と金のパン／
９４との間で行われる。この後α線の照射を行ったが、
ソフトエラーの発生はなかつ九。これをセラミック封止
した後のソフトエラー発生を防止する効果も自明である
。このようにポリイミド膜が半導体基板に密着すること
がなくても、本発明の目的が遜せられることがわかる。
５にあらかじめラミネートされた鋼箔９６と金のパン／
９４との間で行われる。この後α線の照射を行ったが、
ソフトエラーの発生はなかつ九。これをセラミック封止
した後のソフトエラー発生を防止する効果も自明である
。このようにポリイミド膜が半導体基板に密着すること
がなくても、本発明の目的が遜せられることがわかる。
本方法ではポリイミドフィルムを切断したのち、パッケ
ージと９６′の部分で熱圧着法によシ接続される。
ージと９６′の部分で熱圧着法によシ接続される。
第１図は各種高分子樹脂の熱重量減少曲線を示すグラフ
、第２図ａ）は本発明の一実施例における高分子樹脂膜
を形成した半導体基板の断面図、第２図ｂ）は前記半導
体基板をセラミック封止した半導体装置の断面図、第３
図および第４図は本発明の実施例における半導体装置の
ＰＩＩ樹脂膜廖とα線によるンフトエラー発生率の関係
を示すグラフ、第５図ａ）は本発明の一実施例における
半導体装置の断面図、第５図ｂ）は前記半導体装置の平
面図、第６図は本発明の一実施例において樹脂膜を半導
体基板上にボッティング法により形成し先手導体装置の
断面図、第７図は本発明の一実施例において半導体基板
上にリンガラスもしくは窒化シリコン膜および樹脂膜を
形成した半導体装置の断面図、第８図は本発明の一実施
例において半導体基板上に圧着する成形後の樹脂フィル
ムの平面図、第９図ａ）は本発明にフィルムキャリヤ法
を適用した一実施例において用いるポリイミド樹脂フィ
ルムテープの平面図、第９図ｂ）は前記フィルムをボン
ディングした後の半導体装置の断面図を示す。 各図において、１１はＰＩＩ樹脂の場合、１２はポリイ
ミド樹脂の場合、２３および５３はＰＩＩ樹脂膜、５４
は能動素子領域、６３はＰＩＩ樹脂、７３はリンガラス
膜、７４はポリイミド樹脂膜、７６はマスク合せずれ部
、８１は樹脂フィルム、８２は開孔部、９２は絶縁膜、
９４はバンブ、９５はフィルムキャリアテープ、９５′
はポリイミドフィルム、９６は鋼箔である。 代理人 弁理士 薄田利幸″−゛Ｉ ゛１．″・ °、、 ＶＪ ｉ 口 湯度（’ｃ） 。 ） ′ｖＪ ２ 図 （ｅン ｙｆ１３ 図 ＹＪ４ 図 ＦＩＩ樹龍ＲＬ（、−シ 第 Ｓ 口 （ｂ＞ ３ 第 ６ 図 ′ｆＪ ７ 図 ■ ９ 図 （ｂ） −２・
、第２図ａ）は本発明の一実施例における高分子樹脂膜
を形成した半導体基板の断面図、第２図ｂ）は前記半導
体基板をセラミック封止した半導体装置の断面図、第３
図および第４図は本発明の実施例における半導体装置の
ＰＩＩ樹脂膜廖とα線によるンフトエラー発生率の関係
を示すグラフ、第５図ａ）は本発明の一実施例における
半導体装置の断面図、第５図ｂ）は前記半導体装置の平
面図、第６図は本発明の一実施例において樹脂膜を半導
体基板上にボッティング法により形成し先手導体装置の
断面図、第７図は本発明の一実施例において半導体基板
上にリンガラスもしくは窒化シリコン膜および樹脂膜を
形成した半導体装置の断面図、第８図は本発明の一実施
例において半導体基板上に圧着する成形後の樹脂フィル
ムの平面図、第９図ａ）は本発明にフィルムキャリヤ法
を適用した一実施例において用いるポリイミド樹脂フィ
ルムテープの平面図、第９図ｂ）は前記フィルムをボン
ディングした後の半導体装置の断面図を示す。 各図において、１１はＰＩＩ樹脂の場合、１２はポリイ
ミド樹脂の場合、２３および５３はＰＩＩ樹脂膜、５４
は能動素子領域、６３はＰＩＩ樹脂、７３はリンガラス
膜、７４はポリイミド樹脂膜、７６はマスク合せずれ部
、８１は樹脂フィルム、８２は開孔部、９２は絶縁膜、
９４はバンブ、９５はフィルムキャリアテープ、９５′
はポリイミドフィルム、９６は鋼箔である。 代理人 弁理士 薄田利幸″−゛Ｉ ゛１．″・ °、、 ＶＪ ｉ 口 湯度（’ｃ） 。 ） ′ｖＪ ２ 図 （ｅン ｙｆ１３ 図 ＹＪ４ 図 ＦＩＩ樹龍ＲＬ（、−シ 第 Ｓ 口 （ｂ＞ ３ 第 ６ 図 ′ｆＪ ７ 図 ■ ９ 図 （ｂ） −２・
Claims (1)
- 【特許請求の範囲】 １、少なくとも１個のメモリ素子を有し且つ少なくとも
一生表面上の一部に絶縁膜が設けられた半導体基板の少
なくとも該素子の領域上にポリイミド樹脂およびポリイ
ミド・イソインドロ・キナゾリンジオン樹脂からなる群
から選択した少なくとも一樹脂材料の被覆膜を有し、咳
絶縁膜上には少なくともｌｌｌ０ポンデイングパツドが
設けられ、咳被覆膜の厚さは１０μｍ以上であシ該被８
１展に含有されるα線の発生源となる不純１量は数ｐｐ
ｂ以下であり、且つセラミック封止してなることを特徴
とする半導体装置。 ２、少なくともＩＩＩのメモリ素子を有する半導体基板
の少なくとも一生表向上の一部に絶縁属を設は且つ咳絶
縁膜上に少なくとも１個のポンディングパッドを設ける
工程、該半導体基板の少なくとも鎖素子の領域上をα線
の発生源となる不純物含有量が数ｐｐｂ以下であるポリ
イミド樹月旨およびポリイミド・インインドロ・キナゾ
リンジオン樹脂からなる群より選択し九−樹脂材料で１
０μｍ以上被覆する工程、および咳樹脂材料で被覆され
た半導体基板をセラミック封止する工程、を有すること
を４Ｉ徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57138340A JPS58116755A (ja) | 1982-08-09 | 1982-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57138340A JPS58116755A (ja) | 1982-08-09 | 1982-08-09 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14237578A Division JPS5568659A (en) | 1978-11-20 | 1978-11-20 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58116755A true JPS58116755A (ja) | 1983-07-12 |
| JPS6216022B2 JPS6216022B2 (ja) | 1987-04-10 |
Family
ID=15219623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57138340A Granted JPS58116755A (ja) | 1982-08-09 | 1982-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230131A (ja) * | 1988-07-19 | 1990-01-31 | Seiko Epson Corp | 半導体装置 |
| EP2240961A1 (en) * | 2008-01-09 | 2010-10-20 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4645398B2 (ja) * | 2005-10-04 | 2011-03-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643614A (en) * | 1979-09-17 | 1981-04-22 | Nippon Telegr & Teleph Corp <Ntt> | Production of plug for optical fiber connector |
-
1982
- 1982-08-09 JP JP57138340A patent/JPS58116755A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643614A (en) * | 1979-09-17 | 1981-04-22 | Nippon Telegr & Teleph Corp <Ntt> | Production of plug for optical fiber connector |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230131A (ja) * | 1988-07-19 | 1990-01-31 | Seiko Epson Corp | 半導体装置 |
| EP2240961A1 (en) * | 2008-01-09 | 2010-10-20 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6216022B2 (ja) | 1987-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926238A (en) | Semiconductor device and method for producing the same | |
| JP4890804B2 (ja) | 半導体装置及びその製造方法 | |
| US20050037537A1 (en) | Method for manufacturing semiconductor devices | |
| US11784152B2 (en) | Semiconductor device package and method for manufacturing the same | |
| CN107799481B (zh) | 半导体封装装置及制造半导体封装装置的方法 | |
| JPH05190584A (ja) | 接着性を改善したトランスファ成形された半導体パッケージ | |
| US11233020B2 (en) | Semiconductor package device and method of manufacturing the same | |
| JPS628035B2 (ja) | ||
| EP0130571A2 (en) | A semiconductor device comprising an alpha-rays shielding layer | |
| US5391915A (en) | Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate | |
| KR870000350B1 (ko) | 다측 배선(多重配線)구조를 가진 전자장치(電子裝置) | |
| KR20020068420A (ko) | 열적/기계적 스트레스에 저항성이 강한 반도체 소자의본드패드 및 그 형성방법 | |
| CN101471307A (zh) | 半导体封装体及其制造方法 | |
| US6060343A (en) | Method of forming an integrated circuit device having cyanate ester buffer coat | |
| JPS58116755A (ja) | 半導体装置 | |
| US6747339B1 (en) | Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate | |
| JPS59127843A (ja) | 半導体装置の製造方法 | |
| TW201903985A (zh) | 封裝結構及其製造方法 | |
| KR100766498B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS61148824A (ja) | 半導体装置の製造方法 | |
| JP2892055B2 (ja) | 樹脂封止型半導体素子 | |
| JP2937398B2 (ja) | 封止型半導体装置の製造方法 | |
| JPH06252194A (ja) | 半導体装置 | |
| JPH0322465A (ja) | 樹脂封止型半導体装置 | |
| US20200350223A1 (en) | Semiconductor device package and method of manufacturing the same |