JPS61148824A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61148824A
JPS61148824A JP59271164A JP27116484A JPS61148824A JP S61148824 A JPS61148824 A JP S61148824A JP 59271164 A JP59271164 A JP 59271164A JP 27116484 A JP27116484 A JP 27116484A JP S61148824 A JPS61148824 A JP S61148824A
Authority
JP
Japan
Prior art keywords
thin film
resin
organic thin
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59271164A
Other languages
English (en)
Inventor
Jiro Fukushima
二郎 福島
Yuzo Kanegae
鐘ケ江　裕三
Takamitsu Fujimoto
隆光 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59271164A priority Critical patent/JPS61148824A/ja
Publication of JPS61148824A publication Critical patent/JPS61148824A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、特に大規模集積回路（Ｌａｒｇｅ　Ｓｃａｌ
ｅＩｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔ、以下ＬＳＩ
と称呼す）のように、チップ寸法が大きくしかも配線寸
法が微細なため、チップに及ぼす封止樹脂の内部応力の
緩和ならびに耐湿特性の向上が特に求められる半導体装
置の製造方法に関し、特に該装置の樹脂封止方法に関す
るものである。
〔従来の技術〕
従来、半導体装置の製造方法は、半導体チップをリード
フレームに搭載し、チップの電極とリードフレームのリ
ード間を金線等で結線した後、該リードフレームを金型
にセットし樹脂封止していた。低集積度のＩ　Ｃ（Ｉｎ
ｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔ、以下ＩＣと称呼す
）やチップの寸法の小さい個別半導体等では上記の内部
応力や耐湿特性は特に問題とならないが、ＬＳＩではＡ
ｌ（アルミニウム）配線パターンが微細になるのに加え
て、チップ寸法が増大する結果、封止樹脂の硬化収縮に
よる内部　。
残溜応力が急増する結果、応力の集中するチップの周辺
の特にコーナ部では界面の剥離やチップの割れ、ＬＳＩ
の誤動作や耐湿度特性の著しい低下等を生起する。
以下、図を用いて従来例を詳細に説明する。第２図（ａ
）　（ｂ）及び第３図は従来のこのような目的の一つと
して実施されている例であり、■は保＃ＹＬ膜、２は半
導体シリコンチップ、３はリードフレームのダイスパッ
ド、４ａ、４ｂは電極バンド、５　ａ　＋５ｂは金線、
５ａ、５ｂはリードフレームのり−ド（足）、７は封止
樹脂（範囲）、８はサポートリードである。第２図（ａ
）　（ｂｌはウェハの製作段階で、チップ２の表面にポ
リイミドあるいはシリコン樹脂の保護膜１をスピンコー
タ等で一ミクロンから数十ミクロンの厚さに塗布したも
ので、該保護膜１の金線５ａ、５ｂ等のリード線と結線
する電極パッド４ａ、４ｂ及び個々のチップ２に切麟蓋
るストライブラインの部分はエツチング等により除去さ
れる。第３図は個々のチップをリードフレームのダイス
パッド３に搭載後、結線したのち樹脂封゛止する前にデ
ィスペンサーなどを用いていわゆるポツティング法によ
りエポキル樹脂等の保護膜１を塗布した例で、それぞれ
樹脂封止されている。
但し、リードや金線は省略している）であり、矢１印Ａ
はチップ２周辺に、矢印Ｂはダイスパッド３周辺に、封
止樹脂７の硬化収縮により生起する内部応力が発生する
状況を模式的に示したもので、チップ２やダイスパッド
３の特にそれらの角部に内部応力が集中していることは
明白である。
〔発明が解決しようとする問題点〕
し、かるに、従来例では特に断面方向に保護膜が無いた
め、この方向に作用する内部応力の緩和は全く期待でき
ず、チップの結晶軸に沿った割れや変更を防止できず、
あるいはこれらの原因となる内部応力の緩和がなされて
いないため生ずる特に上記角部の断面及び表面での著し
い応力集中が、チップ表面周辺部特に角部でチップ表面
と封止樹脂、チップ表面と保護膜あるいは保護膜と封止
樹脂の界面の剥離並びに剥離の発生による応力集中箇所
の移動等の現象の原因と推定される。特に剥離した隙間
へは封止樹脂あるいはリードフレームや金ｉの界面を通
過した水分、当然腐食性の不純物を含んでいるが、それ
が滞溜し、ＡＮ配線パターンやＡｎ電極を腐食するなど
、耐湿特性９著しい低下や、一方局所的な応力の集中は
ＬＳＩの誤動作や金線の断線等を生起し、実用に供しう
る半導体装置となり得ないという問題点があった。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は１．半導体チッ
プをリードフレームに搭載し結線した後、化学的あるい
は物理的＊ｉ＊形成法により樹脂封止範囲内のリードフ
レーム、半導体チップの角部も含めた該チップ及び金線
等の全面に有機薄膜を形成し、その後これを樹脂封止し
たものである。
（作用〕 この発明においては、半導体チップ、リードフレーム及
び両者間の結線材料等の表面に有機薄膜を形成して樹脂
封止したから、ＬＳＩの誤動作を・防止でき、また耐湿
特性を向上できる。
（実施例〕 以下、本発明の実施例を図について説明する１第１図（
ａ）Ｃｂ＞はそれぞれ本発明の一実施例による半導体装
置の製造方法を説明するためのものであり、図において
、２は半導体シリコンチップ、３゜６はリードフレーム
、５は金線、９は有ＩＳｌ薄膜、７は封止樹脂（範囲）
、８はダイスパッドのサポートリード、１０ａ、１０ｂ
はリードフレーム零のアンカーホール、１１はリードフ
レームの内部リード、１２は外部リード、１３はタイバ
ーである。
第１図（ａ）においては、化学的あるいは物理的薄膜形
成技術を用いて、樹脂封止範囲内のリードフレーム３．
６、金線５及び半導体チップ２の全面に角部も含め均一
な膜厚で密着性に優れ、しかも純度の高い弾性体の有機
薄膜９を形成し、樹脂封止したもので、該有機薄膜９は
封止樹脂７のように充填剤、即ちフィラーを含まずかつ
純度、密着性も高いので耐湿特性の向上に著しく寄与す
るとともに、角部も含め全面に均一な膜厚で塗布できる
ので、特に角部の応力緩和効果が大きく、前述したＬＳ
Ｉを樹脂封止した時の問題点であるＬＳＩの誤動作防止
や耐湿特性の向上に著しい効果がある。
化学的あるいは物理的薄膜形成法については、例えばモ
ノマーが真空蒸着の過程で重合し被着体べ重合薄膜を形
成するポリパラキシリレンや種々のモノマーを減圧ある
いは常圧蒸着の過程でプラズマあるいは光（紫外線等）
を照射し重合させて被着体へ重合薄膜を形成させるいわ
ゆる化学的薄膜形成法（ＣＶ　Ｄ　；　Ｃｈｅｍｉｃａ
ｌ　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）真空蒸着あ
るいは電子線やイオンビームを用いたスパッタリング等
の物理的薄膜形成法（ＰＶＤ；Ｐｈｙｓｉｃａｌ　Ｖａ
ｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）がある。
なお、薄膜形成の範囲は、リードフレームの外部リード
１２が樹脂封止後メッキ処理されるので、樹脂封止範囲
内にとどめた方が好ましい。なお、この場合でも第１図
（ｂ）に示す樹脂封止範囲内に在るリードフレームのア
ンカーホール１０ａ、１０ｂの内面にも均一な薄膜が形
成されるので、アンカーホール内面の問題となる応力集
中が緩和され、封止樹脂のクラック（割れ）やリードと
の剥離が防止でき、金線（図示せず）の断線等の問題も
防止できる。なお、前述したように結線に用いられてい
る金線の界面及び樹脂封止範囲内のリードフレームの内
部リード１１やダイスパッドのサポートリード８の界面
にも同様に耐湿性、密着性にすぐれた薄膜が形成されて
いるので、これらの界面に沿って侵入してくる水分の防
止にも有効に作用する。
また従来例の第３図においては、膜厚を薄くコントロー
ルして塗布することが困難なので、ヒートサイクルやヒ
ートショックを印加すると全線断という致命的な不良現
象が発生するが、本発明の場合このような問題も皆無と
なる。
以下においては、実施例を用いて本発明の作用効果を更
に具体的に説明する。
１施更１ 第１図（ａｌにおいて、所定の治具を用いてカバーし、
樹脂封止範囲のみ約３０ミクロンの厚さのポリパラキシ
リレンの重合薄膜を形成後樹脂封止した。
この半導体装置を、第２図（ａ）　（ｂ）に示すような
、チップ表面にポリイミド樹脂を同程度の厚みに塗布後
樹脂封止した半導体装置と一緒に１２１℃のＰＣＴ（プ
レッシャー・クツカー・テスト）で評価したところ、従
来の半導体装置は５００時間前後から不良が発生したの
に対し、本発明の半導体装置は１．０００時間を経過し
ても不良は発生しなかった。
スＩＩ糺ｉ 直接樹脂封止した場合、封止樹脂中に含まれる比較的粒
径の大きな充填剤の角がチップ表面の素゛子に点接触し
て発生すると考えられる局所的内部集中応力が原因と考
えられるＬＳＩの誤動作が、実施例１の本発明の半導体
装置の場合認められなかった。
裏施皿主 セラミックパッケージのフタ付けする前の状態のものに
、ｐｐｓ　＜ポリパラフェニレンスルフィド）を真空蒸
着によりチップ表面等に堆積させ、約０．１ミクロンの
厚さの薄膜を形成させた。このように処理したものと処
理しないものを、充填剤を含有しない硬化収縮の大きい
液状透明樹脂を用いてポツティングした。ポツティング
樹脂を１５０℃で６時間硬化後室温に冷却したところ、
無処理のものはチップ周辺が剥離しているのに対し、本
発明のように処理したものは全く剥離は認められなかっ
た。
なお、本発明は形成する薄膜の純度を容易に高くするこ
とができるので、半導体装置のソフトエラーの原因とな
るα線の防止膜としても有効であるとともに、シリコン
チップ以外のガリウムヒ素（ＧａＡｓ）チップのような
、化合物半導体装置の場合でも有効なことは言うまでも
ない。
〔発明の効果〕
以上のように、本発明では、半導体チップをリードフレ
ームに搭載し結線した後、化学的あるいは物理的薄膜形
成法により該チップ等の全体に均一な弾性を有する有機
薄膜を形成し、樹脂封止するようにしたので、樹脂封止
した半導体装置の内部応力の緩和に著しく有効であり、
半導体装置の誤動作防止、並びに耐湿特性の向上に大き
く寄与する新規な半導体装置の製造方法を得ることがで
きる効果がある。
【図面の簡単な説明】
第１図（ａ）は本発明の一実施例による半導体装置の製
造方法を説明するための断面図、第１図（ｂ）はその平
面図、第２図＋８）　（ｂ）はそれぞれ従来方法を説明
するための断面図及び平面図、第３図は他の従来方法を
説明するための断面図である。 ２・・・半導体チップ、３，６・・・リードフレーム、
５・・・金線（結線材料）、１０ａ、１０ｂ・・・アン
カーホール、１１・・・内部リード、８・・・サポート
リード、９・・・有機薄膜、７・・・封止樹脂。 なお図中、同一符号は同−又は、相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. （１）半導体チップをリードフレームに搭載しワイヤボ
    ンディングした後、化学的あるいは物理的薄膜形成法を
    用いて上記半導体チップ、リードフレーム及び両者間の
    結線材料の表面に有機薄膜を形成し、その後これを樹脂
    封止するようにしたことを特徴とする半導体装置の製造
    方法。
JP59271164A 1984-12-21 1984-12-21 半導体装置の製造方法 Pending JPS61148824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59271164A JPS61148824A (ja) 1984-12-21 1984-12-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59271164A JPS61148824A (ja) 1984-12-21 1984-12-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61148824A true JPS61148824A (ja) 1986-07-07

Family

ID=17496228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59271164A Pending JPS61148824A (ja) 1984-12-21 1984-12-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61148824A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0355955A2 (en) * 1988-07-25 1990-02-28 Hitachi, Ltd. Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same
US5096851A (en) * 1988-05-19 1992-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step
US5451550A (en) * 1991-02-20 1995-09-19 Texas Instruments Incorporated Method of laser CVD seal a die edge
WO2006101270A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
CN111312666A (zh) * 2018-12-11 2020-06-19 南茂科技股份有限公司 半导体封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5372570A (en) * 1976-12-10 1978-06-28 Mitsubishi Electric Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5372570A (en) * 1976-12-10 1978-06-28 Mitsubishi Electric Corp Manufacture of semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096851A (en) * 1988-05-19 1992-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step
EP0355955A2 (en) * 1988-07-25 1990-02-28 Hitachi, Ltd. Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same
EP0355955A3 (en) * 1988-07-25 1991-12-27 Hitachi, Ltd. Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same
US5451550A (en) * 1991-02-20 1995-09-19 Texas Instruments Incorporated Method of laser CVD seal a die edge
WO2006101270A1 (en) * 2005-03-25 2006-09-28 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
US8034652B2 (en) 2005-03-25 2011-10-11 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
CN111312666A (zh) * 2018-12-11 2020-06-19 南茂科技股份有限公司 半导体封装结构
CN111312666B (zh) * 2018-12-11 2021-12-21 南茂科技股份有限公司 半导体封装结构

Similar Documents

Publication Publication Date Title
US11881415B2 (en) Method of packaging chip and chip package structure
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
US5682065A (en) Hermetic chip and method of manufacture
JPH05190584A (ja) 接着性を改善したトランスファ成形された半導体パッケージ
JPH10308469A (ja) エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ
US20050110128A1 (en) Highly reliable stack type semiconductor package
JPS5987840A (ja) 半導体装置
JPS61148824A (ja) 半導体装置の製造方法
JPS6077446A (ja) 封止半導体装置
JP2003031768A (ja) 半導体装置およびその製造方法
US20050112795A1 (en) Novel encapsulation method for SBGA
JPS6163042A (ja) 樹脂封止半導体装置
JPH09162330A (ja) 半導体集積回路装置
JP2892055B2 (ja) 樹脂封止型半導体素子
JPH027549A (ja) 接着増進剤を有するプラスチック封止用半導体ダイ
JPH02105446A (ja) 混成集積回路
US11562969B2 (en) Semiconductor device package including reinforced structure
JPS61102758A (ja) 樹脂封止型半導体装置
KR0134647B1 (ko) 멀티 칩 패키지 및 그 제조방법
JPH03296250A (ja) 樹脂封止型半導体装置
KR20100002868A (ko) 반도체 패키지
JPH06349814A (ja) 半導体集積回路装置
JPS6085548A (ja) 集積回路装置
JPS6334965A (ja) 樹脂封止型半導体装置
JP3468406B2 (ja) 半導体装置の実装方法