JPH10308469A - エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ - Google Patents

エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ

Info

Publication number
JPH10308469A
JPH10308469A JP8302542A JP30254296A JPH10308469A JP H10308469 A JPH10308469 A JP H10308469A JP 8302542 A JP8302542 A JP 8302542A JP 30254296 A JP30254296 A JP 30254296A JP H10308469 A JPH10308469 A JP H10308469A
Authority
JP
Japan
Prior art keywords
substrate
slot
epoxy
semiconductor chip
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8302542A
Other languages
English (en)
Other versions
JP2899958B2 (ja
Inventor
Sun Ho Ha
ソン ホ ハ
Young Wook Heo
ヨン ウク ホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Legrand Korea Co Ltd
Original Assignee
Anam Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anam Industrial Co Ltd filed Critical Anam Industrial Co Ltd
Publication of JPH10308469A publication Critical patent/JPH10308469A/ja
Application granted granted Critical
Publication of JP2899958B2 publication Critical patent/JP2899958B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 貫通スロットを介して、膨張した湿気が円滑
に放出されるようにして、界面剥離又はクラック発生の
ないエポキシバリヤーが形成された基板及びこれを用い
たボールグリッドアレイ半導体を提供する。 【解決手段】 半導体チップ実装領域内の貫通スロット
の周縁から所定距離に積層されたソルダレジスト層及び
／又は銅層を除去して溝を形成するか、或は、貫通スロ
ットの周縁から所定距離だけのソルダレジスト層を上方
に突出させることにより、エポキシバリヤーを形成させ
たものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はエポキシバリヤー
（Barrier ）が形成された基板及びこれを用いたボール
グリッドアレイ（ＢＧＡ：Ball GridArray）半導体パッ
ケージに関するもので、より詳しくは半導体チップ実装
領域内の貫通スロット周囲にエポキシバリヤーが形成さ
れた基板、及び、これを用いたボールグリッドアレイ半
導体パッケージに関するものである。
【０００２】
【従来の技術】ボールグリッドアレイ半導体パッケージ
は、基板の上面に一つ又はそれ以上の半導体チップが装
着され、ＰＣＢ（Printed CircuitBoard）のような導電
性材料に対する電気的接続が、半導体チップが付着され
た基板の対向面の表面上に位置するソルダボールのアレ
イにより行われる構造の半導体パッケージである。
【０００３】通常、ボールグリッドアレイ半導体パッケ
ージは、基板上に銀充填エポキシ等のような熱伝導性樹
脂を塗布して半導体チップを付着させた後、エポキシを
硬化させ、半導体チップに形成されたボンドパッドと基
板上面に形成された導電性を有するトレース（Trace ）
とを電気的に接続させるためにワイヤーでボンディング
し、半導体チップ及びボンドワイヤー等を外部環境から
保護するために樹脂封止材でモールディングして封止部
を形成させた後、赤外線を熱源として炉内に加熱された
空気又は窒素ガスを供給してソルダボールを基板底面に
溶着させる赤外線リフロー（IRReflow）を遂行した後、
トリム（trim）工程を経て製造される。
【０００４】このようなボールグリッドアレイ半導体パ
ッケージの製造過程において、半導体チップが実装され
た基板は、ワイヤーボンディング工程、モールディング
工程等のような１５０℃以上の高温下で遂行される数回
の必須工程を経る間、熱的ストレスが反復的に加わるこ
とになる。
【０００５】このような熱的ストレスは半導体チップと
基板間の相違した熱膨張係数の差により増大し、最も脆
弱な部分である半導体チップと基板間の界面における熱
的ストレス現象により局所的剥離現象が起こり、さらに
進行すると、剥離された部分が膨れて周辺領域にクラッ
クを発生させるポップコーン（Pop Corn）現象が発生し
て、製品の品質を急に低下させるため、製品の信頼性を
保障し得なくなる深刻な問題をもたらす。
【０００６】又、２２０℃以上の高温で遂行されるマザ
ーボードへのボールグリッドアレイ半導体パッケージの
装着時、パッケージ内部の湿気が膨張して、脆弱な部分
である半導体チップと基板間の界面に剥離及びクラック
を誘発してパッケージの信頼性を低下させる問題点があ
った。
【０００７】前記問題点を解消するための従来技術とし
て、図４(a) ，(b) に示すように、半導体チップ３０′
が実装される基板２０′の領域内に基板２０′の上下面
を貫通するスロット２６′を形成することにより、パッ
ケージ１０′の製造のために高温下で遂行される一連の
工程中、又はパッケージ１０′に対する信頼性試験過程
やパッケージ１０′のマザーボードへの装着時、前記貫
通スロット２６′を介して、膨張した湿気が放出するよ
うにして、界面剥離及びクラック発生を防止しようとす
る方法が提案されている。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術においては、半導体チップ３０′が付着
される基板２０′の領域内に形成される貫通スロット２
６′の上端開口が基板２０′上の銅層２１′上に積層さ
れたソルダレジスト２２′の表面と同一面上に位置する
ため、半導体チップ３０′を基板２０′上に接着させる
ためのエポキシ７０′のディスペンシング（Dispensin
g）量及び厚さを正確に調節しにくく、これにより高効
率性のエポキシディスペンサーの製作も難しくなる。
【０００９】又、図４(a) に示すように、基板２０′上
にディスペンシングされたエポキシ樹脂上に半導体チッ
プ３０′を押圧して付着する時、基板２０′上に積層さ
れたソルダレジスト層２２′の表面と同一面上に位置す
る貫通スロット２６′の上端開口を介してエポキシ樹脂
が貫通スロット２６′内に流入し、硬化時、貫通スロッ
ト２６′が過剰エポキシ樹脂７１により閉塞されるた
め、湿気の放出が難しくなる問題点が存在し、又、図４
(b) に示すように、貫通スロット２６′内への過剰エポ
キシ樹脂７１の流入量が多くて基板２０′の底面に流れ
て出る場合は、前記問題点に加えて、パッケージ１０′
の底面を汚染させるという問題点があった。
【００１０】このような過剰エポキシ樹脂７１による貫
通スロット２６′の閉塞は湿気放出効率を急に低下させ
てパッケージ１０′の寿命を短縮させる一つの要因とな
るだけでなく、界面剥離及びクラック発生の可能性が高
く、比較的製品の信頼性に問題があった。
【００１１】本発明はこのような問題点を解消するため
のもので、半導体チップが実装される基板領域内の少な
くとも一つ以上の貫通スロット周囲にエポキシバリヤー
を形成することにより、エポキシ樹脂の貫通スロット内
への流入を効率的に遮断し、湿気放出特性を向上させ
て、界面剥離又はクラック発生を除去したエポキシバリ
ヤーが形成された基板及びこれを用いたボールグリッド
アレイ半導体パッケージを提供することをその目的とす
る。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るエポキシバリアーが形成された基板
は、半導体チップが実装される銅層とソルダレジスト層
が順次積層されたチップ実装パッドに少なくとも一つの
湿気放出用貫通スロットされるＰＣＢ基板において、前
記貫通スロット内への半導体チップ接着用エポキシの流
入を防止し得るよう、前記貫通スロットの周囲にエポキ
シバリヤーが形成されたことを特徴とする。
【００１３】又、本発明のポールグリッド半導体パッケ
ージは、半導体チップと、前記半導体チップが実装され
る領域内に形成される少なくとも一つ以上の貫通スロッ
トの周囲にエポキシバリヤーが形成された基板と、前記
半導体チップに形成されたボンドパッドと前記基板上面
に形成された電気的に導電性であるトレースとを電気的
に接続させるワイヤーと、前記半導体チップ及び前記ワ
イヤーを外部環境から保護するため樹脂封止材でモール
ディング形成される封止部と、前記半導体チップが実装
される前記基板面の対向面上に溶着され、入出力端子と
して使用される複数のソルダボールとで構成したことを
特徴とする。
【００１４】このような本発明による、貫通スロットの
周囲にエポキシバリヤーが形成された基板を用いた半導
体パッケージは、貫通スロットがエポキシで閉塞される
ことがなく、パッケージ製造時の高温が要求される工程
中、又はパッケージに対する信頼性試験過程又はパッケ
ージのマザーボードへの装着時、膨張した湿気が円滑に
放出されるので、界面剥離及びクラック発生がなく、製
品の信頼性が非常に高くなる。
【００１５】
【発明の実施の形態】以下、本発明を添付した図面を参
照してより詳細に説明する。図１は本発明の好ましい一
具体例による基板２０を用いた本発明のボールグリッド
アレイ半導体パッケージ１０を示す断面図で、パッケー
ジ１０は、基板２０と、半導体チップ３０と、半導体チ
ップ３０に形成されたボンドパッド（図示せず）と基板
２０の上面に形成された導電性を有するトレース（図示
せず）とを電気的に接続させるワイヤー４０と、半導体
チップ３０及びワイヤー４０等を外部環境から保護する
ためにモールディング形成された封止部５０と、入出力
端子として使用される複数のソルダボール６０とから構
成される。
【００１６】本発明の好ましい一具体例による基板２０
としては、ＰＣＢ基板を含む多様な種類の通常の基板が
使用でき、本発明に好ましいＰＣＢ基板の構成物質とし
てはビスマレイミドトリアジン（Bismaleimidetriazin
e）等が挙げられる。
【００１７】図１に示した本発明の好ましい一具体例に
よる基板２０のチップ実装パッドは、順次積層された銅
層２１とこの銅層２１上に形成したソルダレジスト層２
２を有し、半導体チップ３０が実装される領域内に少な
くとも一つの湿気放出用貫通スロット２６が形成され、
貫通スロット２６内への半導体チップ接着用エポキシ７
０の流入を防止し得るよう、貫通スロット２６の周囲に
エポキシバリヤー２３が形成される。又、ワイヤー４０
がボンディングされる領域は、ソルダレジスト層２２が
形成されず、したがって、トレースを構成する銅層２１
が露出されている。
【００１８】図１に示す本発明の好ましい一具体例によ
る基板２０においては、エポキシバリヤー２３は、基板
２０のチップ実装パッドの上面に積層された銅層２１及
びソルダレジスト層２２で構成され、貫通スロット２６
の周縁から所定距離を置き前記貫通スロット２６の周縁
を取り囲む隣接溝２４により形成される。図１(a) にお
いては、溝２４は、銅層２１及びソルダレジスト層２２
を基板２０の表面に対して垂直又は斜めに除去すること
により形成され、これにより貫通スロット２６の周囲に
エポキシバリヤー２３が形成される。
【００１９】一方、図１(b) においては、溝２４は、ソ
ルダレジスト層２２のみを除去することにより形成され
（図面上にはソルダレジスト層２２を１層のみで示した
が、２層に形成された場合は、必要に応じて１層のみを
除去するか又は２層全てを除去することもできる）、こ
れにより貫通スロット２６の周囲にエポキシバリヤー２
３が形成される。
【００２０】このようなエポキシバリヤー２３の大きさ
及び溝２４の幅は、使用しようとするエポキシ７０の粘
度等の物理的特性及び工程処理条件等の多様なパラメー
ターにより任意に選択できるものである。
【００２１】図２は本発明の好ましい他の一具体例によ
る基板２０を用いた本発明のボールグリッドアレイ半導
体パッケージ１０を示す断面図で、その基本構成は図１
に示すものと同様である。
【００２２】図２に示した本発明の好ましい他の一具体
例による基板２０においては、エポキシバリヤー２３
は、貫通スロット２６の周縁から所定距離だけ、基板２
０上の最上層であるソルダレジスト層２２上にソルダレ
ジスト層を再度積層して構成され、その上面は、半導体
チップ３０とマッチされるよう、平行な平面で構成され
る。
【００２３】このような再積層により突出されたエポキ
シバリヤー２３の突出境界面は基板２０の上面に対して
垂直に又は一定傾斜勾配を有するように形成される。そ
の幅は、使用しようとするエポキシ７０の物理的特性又
は工程処理条件等の多様なパラメーターによって選択で
きる。
【００２４】図１及び図２に示したエポキシバリヤー２
３の平面上の形状は円形、方形、又は楕円形等、必要に
応じて任意の形状に形成することができる。本発明によ
る基板２０上に半導体チップ３０を実装させるために
は、半導体チップ接着用エポキシ７０をエポキシバリヤ
ー２３の外側にディスペンシングした後、半導体チップ
３０を付着させると、液状のエポキシ７０が基板２０上
の半導体チップ３０付着領域上に均一な厚さに塗布さ
れ、この際に、エポキシ７０はエポキシバリヤー２３に
より遮断されて貫通スロット２６内に流入されなくな
る。従って、湿気放出用貫通スロット２６がエポキシ７
０により閉塞されることにより発生する界面剥離やクラ
ック発生の問題点を解消することができる。
【００２５】又、エポキシバリヤー２３はその隣接領域
より均一な高さを有するように形成されるので、エポキ
シ７０のディスペンシング量及び塗布厚さを比較的正確
に制御し得ることになり、パッケージ１０の品質の信頼
性を高めることができる利点がある。
【００２６】以下、比較実施例に従って本発明をより詳
細に説明する。比較実施例 図１及び図２に示すような本発明による基板２０を用い
た本発明のパッケージ１０及び図４(a) に示すような従
来の基板２０′を用いたパッケージ１０′に対し、貫通
スロット２６、２６′内にエポキシ７０、７１が流入し
たか、及び、温度８５℃、相対湿度６０％を１６８時間
維持させた後、各パッケージ１０、１０′における界面
剥離及びクラック発生の有無を検査し、その結果を図表
３に示した。
【００２７】図表３はそれぞれ１５個のサンプルパッケ
ージを検査したもので、不良パッケージの数と、剥離及
びクラック発生の項目に示す数値は、不良パッケージの
数／被検パッケージの総数を示す。図表３から明らかで
あるように、本発明による基板２０を用いた本発明のパ
ッケージ１０においては、被検対象である全体１５個の
パッケージのうち、貫通スロット２６がエポキシ７０に
より閉塞されたり、又は剥離又はクラックが発生したパ
ッケージは一つもなかった。
【００２８】
【発明の効果】前述したように、半導体チップが実装さ
れる領域内の湿気放出用貫通スロットの周囲にエポキシ
バリヤーを形成させた本発明による基板を用いた本発明
のボールグリッドアレイ半導体パッケージは、貫通スロ
ットがエポキシバリアーにより閉塞されることがないの
で、パッケージ製造時の高温下での工程、又はパッケー
ジのマザーボードへの装着時等に、膨張された湿気の円
滑な放出による界面剥離又はクラック発生がなくて製品
の信頼性が非常に高くなる。
【図面の簡単な説明】
【図１】(a) 及び(b) は、本発明の好ましい一具体例に
よる基板を用いた本発明のボールグリッドアレイ半導体
パッケージの断面図である。
【図２】本発明の好ましい他の一具体例による基板を用
いた本発明のボールグリッドアレイ半導体パッケージの
断面図である。
【図３】本発明の基板と従来技術による基板の界面剥離
及びクラック発生の比較を示す図表である。
【図４】(a) 及び(b) は、従来の基板を用いたチップ搭
載時の不良状態を示すボールグリッドアレイ半導体パッ
ケージの断面図である。
【符号の説明】
１０ ボールグリッドアレイ半導体パッケージ ２０ 基板 ２１ 銅層 ２２ ソルダレジスト層 ２３ エポキシバリヤー ２４ 隣接溝 ２５ 微小空間部 ２６ 貫通スロット ３０ 半導体チップ ４０ ワイヤー ５０ 封止部 ６０ ソルダボール ７０ エポキシ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが実装される銅層とソルダ
    レジスト層が順次積層されたチップ実装パッドに少なく
    とも一つの湿気放出用貫通スロットが形成されるＰＣＢ
    基板において、前記貫通スロット内への半導体チップ接
    着用エポキシの流入を防止するように、前記貫通スロッ
    トの周囲にエポキシバリヤーが形成されることを特徴と
    するエポキシバリアーが形成された基板。
  2. 【請求項２】 前記エポキシバリヤーが基板上面に積層
    された銅層及びソルダレジスト層で構成され、貫通スロ
    ットの周縁から所定距離を置き、前記貫通スロットの周
    縁を取り囲むように隣接溝が形成されていることを特徴
    とする請求項１記載のエポキシバリアーが形成された基
    板。
  3. 【請求項３】 前記隣接溝が基板上面に積層された銅層
    及びソルダレジスト層を除去して形成されたことを特徴
    とする請求項２記載のエポキシバリアーが形成された基
    板。
  4. 【請求項４】 前記隣接溝が基板最上面に積層されたソ
    ルダレジスト層を除去して形成されることを特徴とする
    請求項２記載のエポキシバリアーが形成された基板。
  5. 【請求項５】 前記エポキシバリヤーがソルダレジスト
    層で構成され、貫通スロットの周縁から所定距離だけ基
    板上の最上層である前記ソルダレジスト層を再度積層さ
    せて形成したことを特徴とする請求項１記載のエポキシ
    バリアーが形成された基板。
  6. 【請求項６】 半導体チップと、前記半導体チップが実
    装される領域内に形成される少なくとも一つ以上の貫通
    スロットの周囲にエポキシバリヤーが形成された基板
    と、 前記半導体チップに形成されたボンドパッドと前記基板
    上面に形成された電気的に導電性であるトレースとを電
    気的に接続させるワイヤーと、 前記半導体チップ及び前記ワイヤーを外部環境から保護
    するため樹脂封止材でモールディング形成される封止部
    と、 前記半導体チップが実装される前記基板面の対向面上に
    溶着され、入出力端子として使用される複数のソルダボ
    ールとから構成されることを特徴とする半導体パッケー
    ジ。
  7. 【請求項７】 エポキシバリヤーが基板上面に積層され
    た銅層及びソルダレジスト層で構成され、貫通スロット
    の周縁から所定距離を置き前記貫通スロットの周縁を取
    り囲む隣接溝により形成されることを特徴とする請求項
    ６記載の半導体パッケージ。
  8. 【請求項８】 前記隣接溝が基板上面に積層された銅層
    及びソルダレジスト層を除去して形成されることを特徴
    とする請求項７記載の半導体パッケージ。
  9. 【請求項９】 前記隣接溝が基板最上面に積層されたソ
    ルダレジスト層を除去して形成されることを特徴とする
    請求項７記載の半導体パッケージ。
  10. 【請求項１０】 エポキシバリヤーがソルダレジスト層
    で構成され、貫通スロットの周縁から所定距離だけ、基
    板上の最上層である前記ソルダレジスト層を再度積層さ
    せて形成したことを特徴とする請求項６記載の半導体パ
    ッケージ。
JP8302542A 1995-10-27 1996-10-28 エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ Expired - Lifetime JP2899958B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950037513A KR0170024B1 (ko) 1995-10-27 1995-10-27 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
KR1995P37513 1995-10-27

Publications (2)

Publication Number Publication Date
JPH10308469A true JPH10308469A (ja) 1998-11-17
JP2899958B2 JP2899958B2 (ja) 1999-06-02

Family

ID=19431537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8302542A Expired - Lifetime JP2899958B2 (ja) 1995-10-27 1996-10-28 エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ

Country Status (3)

Country Link
US (1) US5767446A (ja)
JP (1) JP2899958B2 (ja)
KR (1) KR0170024B1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489668B1 (en) * 1997-03-24 2002-12-03 Seiko Epson Corporation Semiconductor device and method for manufacturing the same
US6509807B1 (en) 1997-04-08 2003-01-21 X2Y Attenuators, Llc Energy conditioning circuit assembly
US6606011B2 (en) 1998-04-07 2003-08-12 X2Y Attenuators, Llc Energy conditioning circuit assembly
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6650525B2 (en) 1997-04-08 2003-11-18 X2Y Attenuators, Llc Component carrier
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US6995983B1 (en) 1997-04-08 2006-02-07 X2Y Attenuators, Llc Component carrier
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
US6495083B2 (en) 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
SG73490A1 (en) * 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6080932A (en) * 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
US6404067B1 (en) 1998-06-01 2002-06-11 Intel Corporation Plastic ball grid array package with improved moisture resistance
US6208524B1 (en) * 1998-07-23 2001-03-27 Micron Technology, Inc. Electronic apparatus, battery powerable apparatus, and radio frequency communication device
JP2000294894A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
US6199464B1 (en) 1999-07-12 2001-03-13 Lucent Technologies, Inc. Method and apparatus for cutting a substrate
JP2001326304A (ja) * 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
DE10035399A1 (de) * 2000-07-19 2002-01-31 Alcatel Sa Subträger, elektronische Baugruppe und Verfahren zur Herstellung derselben
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
KR100386634B1 (ko) * 2000-12-29 2003-06-02 앰코 테크놀로지 코리아 주식회사 비지에이 패키지용 기판의 습기 배출공 형성방법
KR100774840B1 (ko) * 2001-02-02 2007-11-07 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays
US6773964B2 (en) * 2002-09-30 2004-08-10 Koninklijke Philips Electronics N.V. Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same
US7675729B2 (en) 2003-12-22 2010-03-09 X2Y Attenuators, Llc Internally shielded energy conditioner
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
EP1991996A1 (en) 2006-03-07 2008-11-19 X2Y Attenuators, L.L.C. Energy conditioner structures
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR101008399B1 (ko) * 2007-09-03 2011-01-14 주식회사 비에스이 내벽을 금속성 혹은 전도성 물질로 감싼 세라믹 패키지를이용한 콘덴서 마이크로폰
KR101043643B1 (ko) * 2008-02-22 2011-06-24 주식회사 바른전자 접합용 구조물 및 이를 이용한 기판 접합 방법
KR101902996B1 (ko) 2012-07-09 2018-10-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9030000B2 (en) * 2013-06-14 2015-05-12 Freescale Semiconductor, Inc. Mold cap for semiconductor device
JP2016207952A (ja) * 2015-04-28 2016-12-08 富士通株式会社 部品内蔵基板
CN113658923A (zh) * 2020-05-12 2021-11-16 宇瞻科技股份有限公司 封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423485A (ja) * 1990-05-18 1992-01-27 Cmk Corp プリント配線板とその製造法
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device

Also Published As

Publication number Publication date
KR0170024B1 (ko) 1999-02-01
US5767446A (en) 1998-06-16
KR970024042A (ko) 1997-05-30
JP2899958B2 (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
JP2899958B2 (ja) エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
EP1271649B1 (en) Multi-die module and method thereof
US5567656A (en) Process for packaging semiconductor device
JP5543086B2 (ja) 半導体装置及びその製造方法
US20070018337A1 (en) Method and apparatus for attaching microelectronic substrates and support members
JPH02273946A (ja) 半導体装置の実装構造および実装方法
KR19980042617A (ko) 웨이퍼 레벨 패키징
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
US9082644B2 (en) Method of manufacturing and testing a chip package
US7432601B2 (en) Semiconductor package and fabrication process thereof
US20170245365A1 (en) Printed wiring board and method for manufacturing the same
JP2000022052A (ja) 半導体装置及びその製造方法
US20010026959A1 (en) Method for making an encapsulated semiconductor chip module
KR100405771B1 (ko) 반도체장치 및 그 제조방법
JP3631922B2 (ja) センタパッド型半導体パッケージ素子の製造方法
JPH0745641A (ja) 半導体装置の実装方法
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
US6900080B2 (en) Microelectronic package with reduced underfill and methods for forming such packages
JP2010135501A (ja) 半導体装置の製造方法
US5290735A (en) Thin, high leadcount package
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
JPS6244851B2 (ja)
JP4656766B2 (ja) 半導体装置の製造方法
GB2295722A (en) Packaging integrated circuits