KR100774840B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100774840B1
KR100774840B1 KR1020010005173A KR20010005173A KR100774840B1 KR 100774840 B1 KR100774840 B1 KR 100774840B1 KR 1020010005173 A KR1020010005173 A KR 1020010005173A KR 20010005173 A KR20010005173 A KR 20010005173A KR 100774840 B1 KR100774840 B1 KR 100774840B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
bonding
vent
vent path
vent hole
Prior art date
Application number
KR1020010005173A
Other languages
English (en)
Other versions
KR20020064592A (ko
Inventor
하선호
박영국
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010005173A priority Critical patent/KR100774840B1/ko
Publication of KR20020064592A publication Critical patent/KR20020064592A/ko
Application granted granted Critical
Publication of KR100774840B1 publication Critical patent/KR100774840B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 반도체 패키지 내부의 습기를 방출시키기 위하여 부재에 벤트홀이 형성된 반도체 패키지에 있어서, 내부의 습기를 보다 효율적으로 방출시키기 위하여 접착수단에 벤트경로가 형성된 구조의 반도체 패키지 및 그 제조 방법에 관한 것이다.
이에, 벤트홀이 형성된 부재의 칩탑재영역에 격자형 벤트경로를 갖는 접착수단을 부착하여, 접착수단의 벤트경로와 부재의 벤트홀이 서로 연통되도록 함으로써, 패키지 내부에 깊숙히 잔존하는 습기까지 보다 효율적으로 방출시킬 수 있는 장점을 제공하고자 한 것이다.
반도체 패키지, 벤트홀, 벤트경로, 접착수단, 인쇄회로기판, 습기, 방출

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for manufacturing the same}
도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지에 있어서, 부재와 접착수단과 반도체 칩간의 접착상태를 보여주는 분리 사시도,
도 3a,3b,3c,3d는 본 발명에 따른 반도체 패키지의 제조방법을 순서대로 나타내는 도면,
도 4는 종래의 반도체 패키지 구조를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 인쇄회로기판 12 : 벤트홀
14 : 접착수단 16 : 벤트경로
18 : 반도체 칩 20 : 웨이퍼
22 : 와이어 24 : 수지
26 : 인출단자 28 : 지지용 필름
100,200 : 반도체 패키지
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 패키지 내부의 습기를 방출시키기 위하여 부재에 벤트홀이 형성된 반도체 패키지에 있어서, 내부의 습기를 보다 효율적으로 방출시키기 위하여 접착수단에 벤트경로가 형성된 구조의 반도체 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름등의 부재를 사용하여, 열방출 성능을 향상시킬 수 있고, 칩의 크기에 가깝게 경박단소화를 실현할 수 있으며, 입출력 단자수를 증가시킬 수 있는 등 그 밖에 여러가지 형태로 성능 향상에 기여할 수 있는 구조로 제조되고 있다.
또한, 반도체 패키지 내부에 잔존하는 습기를 배출시킬 수 있도록 인쇄회로기판의 칩탑재영역에 벤트홀이 형성된 구조의 반도체 패키지가 제조되고 있다.
통상, 반도체 패키지의 내부에서 습기가 존재하는 이유는 반도체 패키지의 제조공정 중에 여러가지 경로로 침투하여 잔존할 수 있고, 특히 부재의 칩탑재영역에 에폭시 또는 접착테이프와 같은 접착수단으로 반도체 칩을 부착하는 공정에 있어서, 반도체 칩과 접착수단 사이가 완전하게 밀착되며 부착되지 않고, 일부분에 작은 공동(空洞)이 형성되며 부착되어, 상기 공동으로 접착수단이 보유하고 있던 습기등이 유출되어 잔존할 수 있다.
특히, 반도체 패키지의 내부에 잔존하는 습기는 몰딩수지를 경화시키는 과정 에서, 즉 반도체 패키지의 몰딩공정 후, 반도체 패키지를 오븐에 넣고, 몰딩수지를 경화(Cure)시키는 과정에서 심하게 일어나는데, 상기 몰딩수지의 경화시에 오븐의 경화 온도는 180℃ 정도의 고온이기 때문에 내부에 잔존하는 습기가 기화되면서 크게 팽창(약 1000배)된다.
그에따라, 상기 습기가 팽창되면서, 반도체 칩과 접착수단 또는 접착수단과 부재의 칩탑재영역간의 디라미네이션(Delamination) 현상이 일어나서, 결국 반도체 칩에 균열이 발생하는 등 반도체 패키지의 불량을 초래하는 문제점이 있었다.
따라서, 상기 습기를 외부로 방출시켜 반도체 패키지의 불량을 방지할 수 있도록 첨부한 도 4에 도시한 바와 같은 구조의 반도체 패키지가 제조되고 있는데, 그 구조를 설명하면 다음과 같다.
상기 반도체 패키지(200)는: 칩탑재영역에 벤트홀(12)이 형성된 인쇄회로기판(10)과 같은 반도체 패키지 제조용 부재와; 상기 벤트홀(12)을 제외한 부재의 칩탑재영역에 도포되는 접착수단(14)과; 상기 접착수단(14)상에 부착되는 반도체 칩(18)과; 상기 부재의 와이어 본딩영역과 상기 반도체 칩의 본딩패드간에 연결된 와이어(22)와; 상기 반도체 칩(18)과 와이어(22)을 포함하는 부재의 상면에 걸쳐 몰딩된 수지(24)와; 상기 부재의 저면으로 노출된 인출단자 부착용 전도성패턴에 융착된 인출단자(26)등으로 구성되어 있다.
이때, 상기 벤트홀(12)과 일치되는 반도체 칩(18)의 저면 중앙부가 벤트홀을 통하여 외부로 노출된 상태가 된다.
따라서, 상기 반도체 패키지(200)의 내부에 잔존하는 습기가 상기 인쇄회로 기판(10)의 벤트홀(12)을 통하여 외부로 방출됨으로써, 종래에 습기에 의한 디라미네이션 현상등을 방지할 수 있게 된다.
그러나, 상기 벤트홀과 일치되는 부분을 제외하고, 상기 접착수단과 반도체 칩 또는 접착수단과 부재의 칩탑재영역간의 접촉면적이 안쪽으로 넓게 분포된 상태이기 때문에, 상기 벤트홀을 중심으로 패키지 내부의 깊숙한 곳에 잔존하는 습기까지 보다 효율적으로 방출시킬 수 있는 반도체 패키지의 습기 방출 구조가 요구되고 있다.
따라서, 본 발명은 상기와 같은 점을 감안하여, 반도체 패키지 내부에 잔존하는 습기를 부재의 벤트홀을 통하여 보다 효율적으로 방출시킬 수 있는 구조의 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
이에, 벤트홀이 형성된 부재의 칩탑재영역에 격자형 벤트경로를 갖는 접착수단을 부착하여, 접착수단의 벤트경로와 부재의 벤트홀이 서로 연통되도록 함으로써, 패키지 내부에 잔존하는 습기를 보다 효율적으로 방출시킬 수 있는 장점을 제공하고자 한 것이다.
상기한 목적을 달성하기 위한 본 발명은:
칩탑재영역에 벤트홀이 형성된 반도체 패키지 제조용 부재와; 상기 벤트홀을 제외한 부재의 칩탑재영역에 도포되는 접착수단과; 상기 접착수단상에 부착되는 반도체 칩과; 상기 부재의 와이어 본딩영역과 상기 반도체 칩의 본딩패드간에 연결된 와이어와; 상기 반도체 칩과 와이어을 포함하는 부재의 상면에 걸쳐 몰딩된 수지등으로 구성되어 있는 반도체 패키지에 있어서,
상기 접착수단에 여러갈래로 연통된 벤트경로를 형성하되, 이 벤트경로는 상기 부재의 벤트홀과 연통되게 형성시킨 것을 특징으로 하는 반도체 패키지를 제공한다.
삭제
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지 제조방법은:
소정의 면적을 갖는 지지용 필름상에 접착수단을 부착하는 단계와; 상기 접착수단에 벤트경로를 형성하되, 이 벤트경로가 형성될 부분에 에칭액을 분사하여 제거해주는 에칭 처리 방법 또는 절개수단으로 절개하는 방법으로 벤트경로를 형성하는 단계와; 상기 벤트경로가 형성된 접착수단상에 웨이퍼를 부착하는 단계와; 상기 지지용 필름을 떼어내는 단계와; 상기 웨이퍼를 접착수단과 함께 개개의 칩으로 소잉하는 단계와; 상기 접착수단이 저면에 부착된 상태로 소잉된 개개의 칩을 벤트홀이 형성된 부재의 칩탑재영역에 부착하는 단계와; 상기 부재의 와이어 본딩영역과 상기 반도체 칩의 본딩패드간을 와이어로 본딩하는 단계와; 상기 반도체 칩과 와이어등을 포함하는 부재의 상면에 걸쳐 수지로 몰딩하는 단계로 이루어진 것을 특징으로 한다.
삭제
삭제
여기서 본 발명의 실시예를 첨부한 도면에 의거하여 보다 상세하게 설명하면 다음과 같다.
첨부한 도 3a,3b,3c,3d는 본 발명에 따른 반도체 패키지의 제조 방법을 순서대로 나타내는 도면이고, 도 2는 인쇄회로기판의 칩탑재영역과 접착수단과 반도체 칩이 서로 부착되는 상태를 나타내는 분리 사시도이고, 도 1은 본 발명의 제조방법에 따라 제조된 반도체 패키지를 나타낸다.
우선, 소정의 면적을 갖는 지지용 필름(28)상에 양면 접착테이프와 같은 접착수단(14)을 부착시키는 단계(110)를 진행시키는 바, 상기 지지용 필름(28)의 면적은 웨이퍼의 크기보다 큰 것을 사용한다.
다음으로, 상기 접착수단(14)에 벤트경로(16)를 형성하는 단계(120)를 진행시키게 되는데, 상기 벤트경로(16)는 사각구조의 격자형 또는 엑스(X)자형, 방사형 구조등 여러가지 형태로 형성하여도 무방하고, 서로 연통되게 형성하는 것이 바람직하다.
상기 벤트경로(16)를 형성하는 방법은 접착수단(14)상에 벤트경로(16)가 형성될 부분을 제외한 영역에 에칭되지 않는 레지스트(미도시됨)를 부착한 후, 벤트경로(16)가 형성될 영역에 에칭액을 분사하여 이루어지는 에칭(Etching) 처리 방법또는 칼, 블레이드와 같은 절개수단을 사용하여 벤트경로(16)가 형성될 영역을 절개하는 등의 방법을 사용하는 것이 바람직하다.
다음으로, 상기 벤트경로(16)가 형성된 접착수단(14)상에 개개의 칩이 집적 되어 있는 웨이퍼(20)를 부착하는 단계(130)와, 상기 접착수단(14)으로부터 지지용 필름(28)을 떼어내는 단계(140)를 진행하게 된다.
이때, 상기 웨이퍼(20)의 백면이 접착수단(14)과 부착되도록 한다.
다음으로, 상기 웨이퍼(20)를 접착수단(14)과 함께 개개의 칩 단위별로 소잉하는 단계(150)를 진행하는 바, 개개의 칩(18) 저면에는 벤트경로(16)를 갖는 접착수단(14)이 부착된 상태가 된다.
이어서, 상기 접착수단(14)이 저면에 부착된 상태로 소잉된 개개의 칩(18)을 벤트홀(12)이 형성된 인쇄회로기판(10)의 칩탑재영역에 부착하는 단계(160)를 진행하게 되면, 상기 접착수단(14)의 벤트경로(16)와 인쇄회로기판(10)의 벤트홀(12)은 서로 연통된 상태가 된다.
계속해서, 상기 인쇄회로기판(10)의 와이어 본딩용 전도성패턴과, 상기 반도체 칩(18)의 본딩패드간을 와이어(22)로 본딩하는 단계(170)와; 상기 반도체 칩(18)과 와이어(22)등을 포함하는 인쇄회로기판(10)의 상면에 걸쳐 수지(24)로 몰딩하는 단계(180)와; 상기 인쇄회로기판(10)의 저면으로 노출된 인출단자 부착용 전도성패턴에 전도성의 솔더볼과 같은 인출단자(26)를 융착하는 단계(190)를 진행함으로써, 첨부한 도 1에 도시한 본 발명의 반도체 패키지(100)로 제조된다.
이에따라, 상기 반도체 패키지(100)의 내부에 깊숙히 잔존하는 습기까지 서로 연통된 상태인 상기 접착수단(14)의 벤트경로(16)와 인쇄회로기판(10)의 벤트홀(12)을 경유하여 외부로 용이하게 방출되어, 종래에 습기에 의한 반도체 패키지의 불량을 방지할 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조 방법에 의하면, 부재의 칩탑재영역에 반도체 칩을 부착하는 접착수단에 격자형 벤트경로를 형성하여, 부재의 칩탑재영역에 형성된 벤트홀과 서로 연통되도록 함으로써, 반도체 패키지의 내부에 잔존하는 습기를 보다 효율적으로 외부로 방출시킬 수 있는 장점을 제공한다.
그에따라, 종래에 내부에 잔존하는 습기에 의하여 반도체 칩과 접착수단, 또는 접착수단과 칩탑재영역간에 디라미네이션 형상이 발생하던 점을 방지할 수 있어, 결국 반도체 패키지의 불량을 방지할 수 있게 된다.

Claims (4)

  1. 칩탑재영역에 벤트홀이 형성된 반도체 패키지 제조용 부재와; 상기 벤트홀을 제외한 부재의 칩탑재영역에 도포되는 접착수단과; 상기 접착수단상에 부착되는 반도체 칩과; 상기 부재의 와이어 본딩영역과 상기 반도체 칩의 본딩패드간에 연결된 와이어와; 상기 반도체 칩과 와이어를 포함하는 부재의 상면에 걸쳐 몰딩된 수지등으로 구성되어 있는 반도체 패키지에 있어서,
    상기 접착수단에 여러갈래로 연통된 벤트경로를 형성하되, 이 벤트경로는 상기 부재의 벤트홀과 연통되게 형성시킨 것을 특징으로 하는 반도체 패키지.
  2. 삭제
  3. 소정의 면적을 갖는 지지용 필름상에 접착수단을 부착하는 단계와;
    상기 접착수단에 벤트경로를 형성하되, 이 벤트경로가 형성될 부분에 에칭액을 분사하여 제거해주는 에칭 처리 방법 또는 절개수단으로 절개하는 방법으로 벤트경로를 형성하는 단계와;
    상기 벤트경로가 형성된 접착수단상에 웨이퍼를 부착하는 단계와;
    상기 지지용 필름을 떼어내는 단계와; 상기 웨이퍼를 접착수단과 함께 개개의 칩으로 소잉하는 단계와;
    상기 접착수단이 저면에 부착된 상태로 소잉된 개개의 칩을 벤트홀이 형성된 부재의 칩탑재영역에 부착하는 단계와;
    상기 부재의 와이어 본딩영역과 상기 반도체 칩의 본딩패드간을 와이어로 본딩하는 단계와;
    상기 반도체 칩과 와이어등을 포함하는 부재의 상면에 걸쳐 수지로 몰딩하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지 제조 방법.
  4. 삭제
KR1020010005173A 2001-02-02 2001-02-02 반도체 패키지 및 그 제조 방법 KR100774840B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010005173A KR100774840B1 (ko) 2001-02-02 2001-02-02 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005173A KR100774840B1 (ko) 2001-02-02 2001-02-02 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020064592A KR20020064592A (ko) 2002-08-09
KR100774840B1 true KR100774840B1 (ko) 2007-11-07

Family

ID=27693178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005173A KR100774840B1 (ko) 2001-02-02 2001-02-02 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100774840B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972589B1 (ko) 2009-12-08 2010-07-28 에스맥 (주) 가스배출수단을 구비한 ｂｇａ용 인쇄회로기판

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247381B1 (ko) * 2006-06-30 2013-03-26 서울반도체 주식회사 발광소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
JP2000216281A (ja) * 1999-01-27 2000-08-04 Sharp Corp 樹脂封止型半導体装置
KR20000052864A (ko) * 1996-10-30 2000-08-25 이사오 우치가사키 반도체패키지용 칩지지기판, 반도체장치 및 그 제조방법
KR20020004241A (ko) * 2000-07-04 2002-01-16 윤종용 증기를 배출하는 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지
KR20020061292A (ko) * 2001-01-15 2002-07-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
KR20000052864A (ko) * 1996-10-30 2000-08-25 이사오 우치가사키 반도체패키지용 칩지지기판, 반도체장치 및 그 제조방법
JP2000216281A (ja) * 1999-01-27 2000-08-04 Sharp Corp 樹脂封止型半導体装置
KR20020004241A (ko) * 2000-07-04 2002-01-16 윤종용 증기를 배출하는 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지
KR20020061292A (ko) * 2001-01-15 2002-07-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972589B1 (ko) 2009-12-08 2010-07-28 에스맥 (주) 가스배출수단을 구비한 ｂｇａ용 인쇄회로기판

Also Published As

Publication number Publication date
KR20020064592A (ko) 2002-08-09

Similar Documents

Publication Publication Date Title
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US5362679A (en) Plastic package with solder grid array
US7163846B2 (en) Method for manufacturing circuit devices
US10580942B2 (en) Electronic component, optoelectronic component, component arrangement, and method for producing an electronic component
JP2009514241A (ja) 半導体ダイの実装方法およびダイパッケージ
KR100844997B1 (ko) 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
US8293572B2 (en) Injection molding system and method of chip package
JP2011166076A (ja) 半導体装置の製造方法
KR101870596B1 (ko) Ｌｅｄ 모듈 및 그 제조 방법
KR100774840B1 (ko) 반도체 패키지 및 그 제조 방법
JP2004207277A (ja) 回路装置およびその製造方法
JP2007012755A (ja) 半導体装置および半導体装置集合体
KR100691942B1 (ko) 반도체 패키지 및 그 제조 방법
KR100555726B1 (ko) 반도체 패키지 흡착용 진공패드
JP2003197664A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR102036993B1 (ko) 고내열성 및 방수성을 갖는 rfid 태그
US8765527B1 (en) Semiconductor device with redistributed contacts
KR100508733B1 (ko) 반도체 패키지 및 그 제조방법
KR100449626B1 (ko) 파워 엠프 모듈 조립체
KR100401141B1 (ko) 반도체 패키지 제조용 부재
KR100325179B1 (ko) 마이크로 비지에이 패키지
JPH10189792A (ja) 半導体パッケージ
JP2001196396A (ja) 半導体装置およびその製造方法並びに基板
JPH118335A (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
KR200176109Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee