JPH05136199A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05136199A JPH05136199A JP3296973A JP29697391A JPH05136199A JP H05136199 A JPH05136199 A JP H05136199A JP 3296973 A JP3296973 A JP 3296973A JP 29697391 A JP29697391 A JP 29697391A JP H05136199 A JPH05136199 A JP H05136199A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- wire
- bonding
- pad
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【構成】半導体装置のボンディングパッド周辺の絶縁層
のエッジ部分に、有機系保護膜を形成する。 【効果】半導体装置の後工程のワイヤーボンディング時
の機械的ダメージをボンディングパッド周辺の絶縁層の
エッジ部分に設けた有機系保護膜が緩和することによ
り、半導体装置の後工程のワイヤーボンディングが起因
の不良品発生を皆無にする。
のエッジ部分に、有機系保護膜を形成する。 【効果】半導体装置の後工程のワイヤーボンディング時
の機械的ダメージをボンディングパッド周辺の絶縁層の
エッジ部分に設けた有機系保護膜が緩和することによ
り、半導体装置の後工程のワイヤーボンディングが起因
の不良品発生を皆無にする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のボンディ
ングパッドに適用して特に有効な技術に関するものであ
る。
ングパッドに適用して特に有効な技術に関するものであ
る。
【０００２】
【従来の技術】近年のパワーＭＯＳＦＥＴは性能指数向
上を目標とし設計されており、チップ全体の面積に対し
活性領域を可能な限り取るため、不活性領域であるボン
ディングパッドの寸法は必要最小限にされている。ま
た、顧客要求も、高性能、大電流化となっており、後工
程組立ワイヤー径が大きくなっている。このため、後工
程のワイヤーボンディング工程でのボンディングパッド
寸法とワイヤーボンディングつぶれ寸法の間にマージン
が少なくなっており、ワイヤーボンディング位置ずれに
よる組立不良が発生し易くなってきている。
上を目標とし設計されており、チップ全体の面積に対し
活性領域を可能な限り取るため、不活性領域であるボン
ディングパッドの寸法は必要最小限にされている。ま
た、顧客要求も、高性能、大電流化となっており、後工
程組立ワイヤー径が大きくなっている。このため、後工
程のワイヤーボンディング工程でのボンディングパッド
寸法とワイヤーボンディングつぶれ寸法の間にマージン
が少なくなっており、ワイヤーボンディング位置ずれに
よる組立不良が発生し易くなってきている。
【０００３】従来例の後工程のワイヤーボンディングに
ついて図３を用いて説明する。図において、１は基板、
２はフィールド酸化膜、３はフィールド酸化膜直下の拡
散層、４はウエル、５はソース、６はゲート酸化膜、７
はポリシリコン、８はＰＳＧ、９はアルミ電極、１０は
最終保護膜のＰＳＧである。最終保護膜のＰＳＧ１０に
設けたスルーホールによりアルミ電極９の一部が露出し
た部分をボンディングパッド１１としている。後工程の
ワイヤーボンディングにおいて、ボンディングワイヤ１
２はボンディングパッド１１に超音波接着又は熱圧着に
より接続される。
ついて図３を用いて説明する。図において、１は基板、
２はフィールド酸化膜、３はフィールド酸化膜直下の拡
散層、４はウエル、５はソース、６はゲート酸化膜、７
はポリシリコン、８はＰＳＧ、９はアルミ電極、１０は
最終保護膜のＰＳＧである。最終保護膜のＰＳＧ１０に
設けたスルーホールによりアルミ電極９の一部が露出し
た部分をボンディングパッド１１としている。後工程の
ワイヤーボンディングにおいて、ボンディングワイヤ１
２はボンディングパッド１１に超音波接着又は熱圧着に
より接続される。
【０００４】
【発明が解決しようとする課題】上記のような構造のボ
ンディングパッドにおいては、ワイヤー径が大きくなる
と、ボンディングパッド寸法とワイヤーボンディングつ
ぶれ寸法の間にマージンが少なくなる。そして、ワイヤ
ーボンディング位置が図３のようにパッド１１周辺に寄
った時には、ボンディングワイヤー１２のつぶれ部が最
終保護膜のＰＳＧ１０に接触し、ワイヤーボンディング
時の超音波がＰＳＧに伝わり、ボンディングパッド周辺
のセルが破壊するという事故が生ずることがある。
ンディングパッドにおいては、ワイヤー径が大きくなる
と、ボンディングパッド寸法とワイヤーボンディングつ
ぶれ寸法の間にマージンが少なくなる。そして、ワイヤ
ーボンディング位置が図３のようにパッド１１周辺に寄
った時には、ボンディングワイヤー１２のつぶれ部が最
終保護膜のＰＳＧ１０に接触し、ワイヤーボンディング
時の超音波がＰＳＧに伝わり、ボンディングパッド周辺
のセルが破壊するという事故が生ずることがある。
【０００５】なお、パワ−ＭＯＳＦＥＴ等においては、
最終保護膜を有機系保護膜とし、ボンディングパッド部
を除くチップ全面を覆う事例もある。このようなものに
おいては、上記したワイヤーボンディング時のセルの破
壊という問題点は生じない。しかしながら、最終保護膜
を有機系保護膜とすると、ライフタイムコントロ−ル等
で電子線等の放射線を導入している製品では、アニ−ル
等の回復工程で表面準位が不安定になる。したがって、
通常はこれを防止するため、最終保護膜として有機系保
護膜を避け無機系保護膜、特にＰＳＧを採用している。
最終保護膜を有機系保護膜とし、ボンディングパッド部
を除くチップ全面を覆う事例もある。このようなものに
おいては、上記したワイヤーボンディング時のセルの破
壊という問題点は生じない。しかしながら、最終保護膜
を有機系保護膜とすると、ライフタイムコントロ−ル等
で電子線等の放射線を導入している製品では、アニ−ル
等の回復工程で表面準位が不安定になる。したがって、
通常はこれを防止するため、最終保護膜として有機系保
護膜を避け無機系保護膜、特にＰＳＧを採用している。
【０００６】本発明は、このような無機系保護膜、特に
ＰＳＧを最終保護膜として採用した半導体装置の後工程
のワイヤーボンディング時に起因する不良品の発生を防
止することを目的とするものである。
ＰＳＧを最終保護膜として採用した半導体装置の後工程
のワイヤーボンディング時に起因する不良品の発生を防
止することを目的とするものである。
【０００７】本発明の前記並びにほかの目的と新規な特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【０００８】
【課題を解決するための手段】本発明は、半導体装置に
おいて、ボンディングパッド周辺の絶縁層のエッジ部分
に、有機系保護膜を形成したことを特徴とするものであ
る。
おいて、ボンディングパッド周辺の絶縁層のエッジ部分
に、有機系保護膜を形成したことを特徴とするものであ
る。
【０００９】
【作用】上記した手段によれば、ワイヤーボンディング
時にワイヤーつぶれ部分がボンディングパッド周辺の絶
縁層にかかっても、有機系保護膜により機械的ダメージ
が抑制されて、セルの破壊が防止されるものである。
時にワイヤーつぶれ部分がボンディングパッド周辺の絶
縁層にかかっても、有機系保護膜により機械的ダメージ
が抑制されて、セルの破壊が防止されるものである。
【００１０】以下、本願発明の構成について、図１及び
図２を用いて説明する。なお、実施例を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
図２を用いて説明する。なお、実施例を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００１１】
【実施例】図１は、本発明の実施例を示す断面図で、１
は基板、２はフィールド酸化膜、３はフィールド酸化膜
直下の拡散層、４はウエル、５はソース、６はゲート酸
化膜、７はポリシリコン、８はＰＳＧ、９はアルミ電
極、１０は最終保護膜のＰＳＧである。最終保護膜のＰ
ＳＧ１０を開口してアルミ電極の一部を露出した部分を
ボンディングパッド１１としている。１２はボンディン
グワイヤであり、後工程のワイヤーボンディング時に、
ボンディングパッド１１に超音波接着又は熱圧着により
接続される。
は基板、２はフィールド酸化膜、３はフィールド酸化膜
直下の拡散層、４はウエル、５はソース、６はゲート酸
化膜、７はポリシリコン、８はＰＳＧ、９はアルミ電
極、１０は最終保護膜のＰＳＧである。最終保護膜のＰ
ＳＧ１０を開口してアルミ電極の一部を露出した部分を
ボンディングパッド１１としている。１２はボンディン
グワイヤであり、後工程のワイヤーボンディング時に、
ボンディングパッド１１に超音波接着又は熱圧着により
接続される。
【００１２】本例においては、ボンディングパッド１１
周辺の絶縁層１０のエッジ部分に、合成ゴム系材料等の
有機系保護膜１３を形成している。この有機系保護膜１
３により、ワイヤーボンディング時に、ワイヤーボンデ
ィング位置がパッド１１周辺に寄って、ワイヤーつぶれ
部がパッドのエッジにかかっても、ボンディングワイヤ
ー１２は有機系絶縁膜１３を介して最終保護膜１０と接
触することとなる。したがって、ワイヤーボンディング
時に超音波を使用しても、超音波振動は有機系保護膜１
３により緩和され、パッド周辺のセルの破壊を防ぐこと
となり、後工程における歩留向上が計れる。
周辺の絶縁層１０のエッジ部分に、合成ゴム系材料等の
有機系保護膜１３を形成している。この有機系保護膜１
３により、ワイヤーボンディング時に、ワイヤーボンデ
ィング位置がパッド１１周辺に寄って、ワイヤーつぶれ
部がパッドのエッジにかかっても、ボンディングワイヤ
ー１２は有機系絶縁膜１３を介して最終保護膜１０と接
触することとなる。したがって、ワイヤーボンディング
時に超音波を使用しても、超音波振動は有機系保護膜１
３により緩和され、パッド周辺のセルの破壊を防ぐこと
となり、後工程における歩留向上が計れる。
【００１３】また、本発明においては、スルーホール寸
法に余裕がある場合、図２に示すように、ボンディング
パッド１１の最終保護層のＰＳＧ１０のエッジ部を側面
も含めて有機系保護膜１４で覆うこともできる。この構
成によれば、最終保護層のＰＳＧ１０の保護は更に確実
となる。
法に余裕がある場合、図２に示すように、ボンディング
パッド１１の最終保護層のＰＳＧ１０のエッジ部を側面
も含めて有機系保護膜１４で覆うこともできる。この構
成によれば、最終保護層のＰＳＧ１０の保護は更に確実
となる。
【００１４】本発明においては、基本縦構造と前工程フ
ローは最終保護膜のＰＳＧを形成する迄従来仕様と変わ
らず、ウェハー完成最終工程に有機系保護膜形成のホト
レジスト工程が加わるだけで、大幅な前工程仕様を変更
することなく実施が可能となる。
ローは最終保護膜のＰＳＧを形成する迄従来仕様と変わ
らず、ウェハー完成最終工程に有機系保護膜形成のホト
レジスト工程が加わるだけで、大幅な前工程仕様を変更
することなく実施が可能となる。
【００１５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は、上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。以上の説
明では主として本発明者によってなされた発明をその背
景となった利用分野であるＭＯＳＦＥＴに適用した場合
について説明したが、それに限定されるものではなく、
ボンディングパッドを使用する半導体装置全てに適用可
能なものである。
例に基づき具体的に説明したが、本発明は、上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。以上の説
明では主として本発明者によってなされた発明をその背
景となった利用分野であるＭＯＳＦＥＴに適用した場合
について説明したが、それに限定されるものではなく、
ボンディングパッドを使用する半導体装置全てに適用可
能なものである。
【００１６】
【発明の効果】本発明によれば、半導体装置の後工程の
ワイヤーボンディング時の機械的ダメージをボンディン
グパッド周辺の絶縁層のエッジ部分に設けた有機系保護
膜が緩和する。これにより、半導体装置の後工程のワイ
ヤーボンディングが起因の不良品発生を皆無にすること
が可能となる。
ワイヤーボンディング時の機械的ダメージをボンディン
グパッド周辺の絶縁層のエッジ部分に設けた有機系保護
膜が緩和する。これにより、半導体装置の後工程のワイ
ヤーボンディングが起因の不良品発生を皆無にすること
が可能となる。
【図１】 本発明の実施例の半導体装置の断面図。
【図２】 本発明の他の例の半導体装置の断面図。
【図３】 従来例の半導体装置の断面図。
９…アルミ電極、１０…最終保護層のＰＳＧ、１１…ボ
ンディングパッド、１２…ボンディングワイヤー、１
３、１４…有機系保護膜。
ンディングパッド、１２…ボンディングワイヤー、１
３、１４…有機系保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀江 正幸 長野県小諸市大字柏木字東大道下190番地 株式会社日立製作所小諸工場内
Claims (1)
- 【請求項１】 ボンディングパッド周辺の絶縁層のエッ
ジ部分に、有機系保護膜を形成したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296973A JPH05136199A (ja) | 1991-11-13 | 1991-11-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3296973A JPH05136199A (ja) | 1991-11-13 | 1991-11-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136199A true JPH05136199A (ja) | 1993-06-01 |
Family
ID=17840601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3296973A Pending JPH05136199A (ja) | 1991-11-13 | 1991-11-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136199A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8169087B2 (en) | 2008-01-09 | 2012-05-01 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
-
1991
- 1991-11-13 JP JP3296973A patent/JPH05136199A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8169087B2 (en) | 2008-01-09 | 2012-05-01 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW302549B (ja) | ||
| KR100261646B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH03131044A (ja) | 半導体装置およびその製造方法 | |
| KR970013367A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH05136199A (ja) | 半導体装置 | |
| US5712753A (en) | Method for preventing electrostatic discharge failure in an integrated circuit package | |
| JP2713200B2 (ja) | 半導体装置およびその製造方法 | |
| US6114194A (en) | Method for fabricating a field device transistor | |
| US20030027399A1 (en) | Method and apparatus for reducing process-induced charge buildup | |
| JPS60154652A (ja) | 半導体装置 | |
| JP2900452B2 (ja) | 半導体集積回路 | |
| KR940012583A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JPH0595017A (ja) | 半導体装置 | |
| JPH0870066A (ja) | 半導体装置 | |
| JPH0697352A (ja) | 樹脂封止型半導体装置 | |
| US20050230718A1 (en) | Method of manufacturing a semiconductor device | |
| JPH083008Y2 (ja) | バイポーラ集積回路装置 | |
| JPH01128465A (ja) | 静電破壊防止素子を具備した半導体装置 | |
| JPH01149451A (ja) | Ｃｍｏｓの入力段ゲートの保護装置 | |
| JPS634713B2 (ja) | ||
| KR940008336B1 (ko) | 반도체 패키지 | |
| JPH098331A (ja) | Ｓｏｉ入力保護回路 | |
| JP2830564B2 (ja) | 半導体装置 | |
| JPH05114729A (ja) | 半導体装置 | |
| US20040142525A1 (en) | Method of manufacturing a semiconductor device |