KR970013367A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR970013367A
KR970013367A KR1019960032832A KR19960032832A KR970013367A KR 970013367 A KR970013367 A KR 970013367A KR 1019960032832 A KR1019960032832 A KR 1019960032832A KR 19960032832 A KR19960032832 A KR 19960032832A KR 970013367 A KR970013367 A KR 970013367A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
redundant fuse
conductor
memory cell
Prior art date
Application number
KR1019960032832A
Other languages
English (en)
Other versions
KR100235585B1 (ko
Inventor
히로유키 사카이
아쓰히로 가지야
히사시 오가와
Original Assignee
모리 가즈히로
마쓰시타 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리 가즈히로, 마쓰시타 덴시 고교 가부시키가이샤 filed Critical 모리 가즈히로
Publication of KR970013367A publication Critical patent/KR970013367A/ko
Application granted granted Critical
Publication of KR100235585B1 publication Critical patent/KR100235585B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

반도체 장치용 제조방법에 의해, 에칭 스톱퍼로서 역할하는 폴리실리콘이 셀 판을 형성함과 동시에 리던던트 퓨즈위에 형성되고 : 리던던트 퓨즈상의 실리콘질화막, 산화막 및 다른 산화막이 폴리실리콘을 에칭 스톱퍼로서 사용해서 연속적으로 에칭하고 : 그후 폴리실리콘이 에치된다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 실시예의 DRAM 구성의 필수적인 부분을 도시하는 단면도.

Claims (4)

  1. 반도체 장치에 있어서, 반도체기판과 : 상기 반도체 기판상에 형성된 메모리셀과 : 상기 반도체기판상에 형성된 제1절연막과 : 불량의 메모리셀을 감소시키기 위해 상기 제1 절연막상에 형성된 리던던트 퓨즈와 : 상기 리던던트 퓨즈를 커버하기 위해 성형된 제2 절연막과 : 상기 제2 절연막상에 형성되고 상기 리던던트 퓨즈위의 오른쪽에 있으며 상기 리던던트 퓨즈보다 넓고 상기 제2 절연막 표면과 같은 높이로 있는 캐비티를 갖는 제3 절연막과 : 상기 제3 절연막의 캐비티 하부의 내부 주변을 따라 환형으로 남겨진 도체를 구비하는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 도체가 폴리실리콘으로 구성되는 것을 특징으로 하는 반도체장치.
  3. 반도체장치용 제조방법에 있어서, 메모리셀을 반도체기판상에 형성되는 단계와 : 제1 절연막을 상기 반도체 기판상에 형성하는 단계와 : 상기 제1 절연막을 불량의 메모리셀을 동일한 과정 단계에서 감소시키는 리던던트 퓨즈를 형성하고 상기 메모리셀에서 트랜지스터 소스상의 비트라인의 그것과 같은 재료를 사용하는 단계와 : 상기 리던던트 퓨즈를 커버하기 위해 제2 절연막을 형성하는 단계와 : 상기 제2 절연막상의 상기 리던던트 퓨즈 위의 오른쪽에 있으며 상기 리던던트 퓨즈보다 넓은 도체를 동일한 과정 단계에서 형성하고 상기 메모리셀의 셀 판의 그것과 같은 재료를 사용하는 단계과 : 상기 도체를 커버하는 제3 절연막을 형성하는 단계와 : 상기 리던던트 퓨즈위의 오른쪽에 있는 상기 제3 절연막 부분상에 있으며 상기 도체보다 좁으나 상기 리던던트 퓨즈보다 넓은 포토레지스트의 캐비티 패턴을 형성하는 단계와 : 상기 캐비티 패턴에 대응하는 캐비티를 상기 제3 절연막에 구비하기 위해 상기 포토레지스트를 마스크로 사용함으로써 상기 도체가 노출될때서야 상기 제3 절연막을 에치하는 단계와 : 상기 제2 절연막을 노출시키기 위해 상기 캐비티를 통해 상기 도체를 에치하는 단계를 구비하는 것을 특징으로 하는 반도체 장치용 제조방법.
  4. 제3항에 있어서, 상기 도체가 폴리실리콘으로 구성되는 것을 특징으로 하는 반도체 장치용 제조방법.
KR1019960032832A 1995-08-07 1996-08-07 반도체장치 및 제조방법 KR100235585B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95201017 1995-08-07
JP95-201017 1995-08-07
JP7201017A JPH0951038A (ja) 1995-08-07 1995-08-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR970013367A true KR970013367A (ko) 1997-03-29
KR100235585B1 KR100235585B1 (ko) 1999-12-15

Family

ID=16434097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032832A KR100235585B1 (ko) 1995-08-07 1996-08-07 반도체장치 및 제조방법

Country Status (4)

Country Link
US (1) US5891762A (ko)
JP (1) JPH0951038A (ko)
KR (1) KR100235585B1 (ko)
TW (1) TW302544B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755243B2 (ja) * 1996-01-23 1998-05-20 日本電気株式会社 半導体記憶装置およびその製造方法
US6054340A (en) * 1997-06-06 2000-04-25 Motorola, Inc. Method for forming a cavity capable of accessing deep fuse structures and device containing the same
JP4363679B2 (ja) * 1997-06-27 2009-11-11 聯華電子股▲ふん▼有限公司 半導体装置の製造方法
US6399472B1 (en) * 1997-10-13 2002-06-04 Fujitsu Limited Semiconductor device having a fuse and a fabrication method thereof
KR100265596B1 (ko) * 1997-10-27 2000-10-02 김영환 반도체 소자의 제조방법
US6121073A (en) * 1998-02-17 2000-09-19 Taiwan Semiconductor Manufacturing Company Method for making a fuse structure for improved repaired yields on semiconductor memory devices
TW442923B (en) * 1998-03-20 2001-06-23 Nanya Technology Corp Manufacturing method of DRAM comprising redundancy circuit region
JP4322330B2 (ja) * 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP3178438B2 (ja) * 1998-11-20 2001-06-18 日本電気株式会社 半導体装置及びその製造方法
KR100357302B1 (ko) 1999-12-31 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100359163B1 (ko) 1999-12-31 2002-10-31 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US6372652B1 (en) 2000-01-31 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage
JP2001284458A (ja) 2000-03-31 2001-10-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3445965B2 (ja) 2000-08-24 2003-09-16 松下電器産業株式会社 半導体装置およびその製造方法
US6838367B1 (en) * 2000-08-24 2005-01-04 Micron Technology, Inc. Method for simultaneous formation of fuse and capacitor plate and resulting structure
JP2003060036A (ja) 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7477130B2 (en) * 2005-01-28 2009-01-13 Littelfuse, Inc. Dual fuse link thin film fuse
EP1717863B1 (en) 2005-04-28 2011-11-02 Ixys Corporation Semiconductor power device with passivation layers
WO2010099622A1 (en) 2009-03-04 2010-09-10 Microbridge Technologies Inc. Passive resistive-heater addressing network

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JP2756786B2 (ja) * 1987-08-21 1998-05-25 オンキヨー株式会社 タイマー装置
JPS6480038A (en) * 1987-09-19 1989-03-24 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JPH01169943A (ja) * 1987-12-24 1989-07-05 Fujitsu Ltd 半導体記憶装置
JPH0485948A (ja) * 1990-07-27 1992-03-18 Hitachi Ltd 半導体集積回路装置
JP3255524B2 (ja) * 1993-12-28 2002-02-12 三菱電機株式会社 冗長回路を有する半導体装置およびその製造方法
US5618750A (en) * 1995-04-13 1997-04-08 Texas Instruments Incorporated Method of making fuse with non-corrosive termination of corrosive fuse material

Also Published As

Publication number Publication date
JPH0951038A (ja) 1997-02-18
US5891762A (en) 1999-04-06
TW302544B (ko) 1997-04-11
KR100235585B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR970013367A (ko) 반도체 장치 및 그 제조방법
KR970077744A (ko) 박막 트랜지스터 및 그 제조 방법
JP2743061B2 (ja) 少なくとも２つの導電性エレメントを含む集積回路内の構造およびその製造の方法
KR960001176B1 (ko) 반도체 접속장치 및 그 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
TW345741B (en) Process for producing a capacitor for DRAM
US6258696B1 (en) System and method for fabricating semiconductor device and isolation structure thereof
KR970018402A (ko) 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR100195234B1 (ko) 반도체장치의 제조방법
KR970063738A (ko) 반도체 장치의 커패시터 제조방법
KR980005591A (ko) 반도체장치 및 이를 이용한 콘택홀 형성방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR960009195A (ko) 반도체장치 및 그의 제조방법
KR0151191B1 (ko) 반도체 메모리장치 제조방법
KR100281038B1 (ko) 반도체 메모리장치 제조방법
KR0166034B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR930015013A (ko) 매립형 콘택영역을 구비하는 반도체소자 및 그 형성방법
KR970063740A (ko) 반도체소자 및 제조방법
KR960035809A (ko) 반도체 장치의 콘택 형성 방법
KR19980045161A (ko) 반도체장치의 제조방법
KR980011866A (ko) 반도체 장치의 콘택 형성방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR970063729A (ko) 반도체 장치의 커패시터 제조 방법
KR970054330A (ko) 바이폴라 트랜지스터의 에미터 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030924

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee