TW302544B - - Google Patents

Download PDF

Info

Publication number
TW302544B
TW302544B TW085109291A TW85109291A TW302544B TW 302544 B TW302544 B TW 302544B TW 085109291 A TW085109291 A TW 085109291A TW 85109291 A TW85109291 A TW 85109291A TW 302544 B TW302544 B TW 302544B
Authority
TW
Taiwan
Prior art keywords
insulating film
redundant
conductor
film
cavity
Prior art date
Application number
TW085109291A
Other languages
English (en)
Original Assignee
Matsushita Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electron Co Ltd filed Critical Matsushita Electron Co Ltd
Application granted granted Critical
Publication of TW302544B publication Critical patent/TW302544B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(1 ) 發明背景 發明領域 本發明關於諸如動態隨機存取記憶(DRAM)的半 導體裝置和其製造方法。 相關技藝說明 近年來,半導體裝置的密度和速度增高,所以D RA Μ的製造需要較多步驟而變更複雜,令DRAM製造困難 。隨著較髙密度和較高速度的此增加趨勢,以高良率達成 產生便宜裝置的簡單製造方法極重要。 圖5顯示傳統D R AM的例子,由Minoru Kobayas-hi 描述於頒給 Nikkan Kogyo Shinbun Κ. K.的 'VLSI Process Techno logy# 。圖 5 的 DRAM 有 P 型半導體基 底1、裝置隔離的氧化物膜2 (由矽的局部氧化( LOCOS)形成)、閘極氧化物膜2、多晶矽組成的閘 極4、化學蒸鍍(CVD)所形成的氧化物膜5 β 記憶格之MO S電晶體的源極6 a和汲極6 b都由η 型半導體區組成。也提供由C VD產生爲側壁膜的氧化物 膜7、記億格的位元線8 a、釋放缺陷記憶格的冗餘熔線 8b,8a和8b都由鎢(W)多晶矽化物製成的導電膜 組成。 * DRAM另包含使用CVD所形成的氧化物膜9、使 用低壓CVD所形成並提供儲存結點的多晶矽1 0、使用 低壓CVD所形成並提供格板的多晶矽11·雖未示於圖 請先閱讀背面之注意事項ί .<寫本頁) .裝· 訂 線 本紙張尺度適用中國國家棣準(CNS ) Α4規格(210X 297公釐) -4 - 3u^iJ44 經濟部中央橾準扃貝工消费合作社印裂 A7 B7_五、發明説明(2 ) 5 ,但做爲電容器之電容絕緣膜的ΟΝΟ膜設在儲存結點 與格板11之間。 另包含在D R A Μ的是使用C V D所產生的氧化物膜 12、第一層的鋁(下文稱爲、A1# )電極線13、使 用SOG處理或蝕回處理等所形成的氧化物膜1 4、第二 層的A 1電極線15、使用電漿CVD形成爲保護膜的氮 化矽膜1 6、形成於冗餘熔線8 b上的腔1 7。 傳統DRAM中,如圖5 ,使用W多晶矽化物所形成 的導電膜做爲釋放缺陷記憶格的冗餘熔線8 b。膜9、 1 2、1 4、1 6組成的極厚多層絕緣膜形成於冗餘熔線 8b。爲使冗餘釋放容易,須蝕刻絕緣膜12、14、 1 6的主要部分,只在最後步驟於冗餘熔線8 b上留下約 200至400nm的絕緣膜9。這須切除冗餘熔線8b 而以非缺陷記憶格取代缺陷記憶格。 因此,在冗餘熔線8 b上形成絕緣膜(亦即氧化物膜 9 )很重要,薄但不露出W多晶矽化合物,以允許冗餘熔 線8 b的容易切斷。由於不同類絕緣膜(亦即9、12、 14、16)組成的多層形成於冗餘熔線8b上,故極難 以良好控制穗定蝕刻這些絕緣膜9、12、14、16〇 所以,冗餘釋放良率也低。 發明概要 本發明解決上述問題,本發明的目標是提供半導體裝 置和其製造方法,有形成於冗餘每線上之絕緣膜的良好膜 本紙張尺度逋用中國國家梂率(CNS )八4規格(210X297公釐) 請先閲讀背面之注意事項ί 寫本頁) 裝. 訂 :線 -5 - 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明(3 ) 厚控制、良好均勻性、相當容易製造、較高冗餘釋放良率 ,而不對傳統製程增加步驟數目。 爲此,依據本發明,提供半導髖裝置,其中記億格和 第一絕緣膜形成於半導體基底上,釋放缺陷記億格的冗餘 熔線形成於第一絕緣膜上,第二絕緣膜覆蓋冗餘熔線’第 三絕緣膜形成於第二絕緣膜上•第三絕緣膜在冗餘熔線正 上方有腔,腔比冗餘熔線寬且與第二絕緣膜表面等髙•沿 著第三絕緣膜的腔底部內周環形留下導體。 以此配置,當蝕刻第三絕緣膜而完整或確實除去第三 絕緣膜時沿著第三絕緣膜之腔底部內周留下的環形導體做 爲蝕刻止塊。可達成冗餘熔線上之絕緣膜厚度的良好控制 性、良好均勻性、極簡單製程、增加冗餘釋放良率· 此外*依據半導體裝置的製造方法,當記憶格形成於 半導體基底上時,同時實施以下處理:第一,第一絕緣膜 形成於半導體基底上;第二,當形成記憶格之電晶體源極 上的位元線時,使用與用於位元線的相同材料,釋放缺陷 記憶格的冗餘熔線同時形成第一絕緣膜上;第三,第二絕 緣膜覆蓋冗餘熔線;第四,當形成記憶格的格板時,利用 與用於格板的相同材料,比冗餘熔線寬的導體形成於第二 絕緣膜上的冗餘熔線正上方;第五,形成覆蓋導體的第三 絕緣膜;第六,使用光阻,比導體窄但比冗餘熔線寬的腔 圖型形成於第三絕緣膜的冗餘熔線正上方;第七,使用光 阻做爲罩,蝕刻第三絕緣膜直到露出導體,藉以將對應於 腔圖型的腔供給第三絕緣膜;最後,經由腔蝕刻導體以露 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意Ϋ項hi,寫本頁) .裝_ ^02344 A7 B7 五、發明説明(4 ) · 出第二絕緣膜。 依據此法,蝕刻第三絕緣膜時使用導體做爲蝕刻止塊 可只完全除去冗餘熔線上的第三絕緣膜。其後,除去導體 而在冗餘熔線上留下第二絕緣膜。因此,本發明的方法允 許冗餘熔線上之絕緣膜厚度的良好控制、良好均勻性、較 易製造、較高冗餘釋放良率、較髙半導體裝置良率。再者 ,與形成記億格的格板同時製成導體,使用與用於格板的 相同材料;因此,不增加半導體裝置之傳統製程步驟數目 0 圖式簡述 圓1是顯示本發明之實施例之D RAM組態主要區的 剖面圖; 圖2是顯示本發明之實施例之D R AM製造方法第一 步驟的剖面圖; 圖3是顯示本發明之實施例之D RAM製造方法第二 步驟的剖面圖; 圖4是顯示本發明之實施例之D RAM製造方法第三 步驟的剖面圖; 圖5是顯示傳統D RAM組態主要區的剖面圖。 % 較佳實施例說明 圖1是顯示賁施例主要區的剖面圖,其中本發明的半 導體裝置用於DRAM。圇1的DRAM包含P型( 本紙張尺度逋用中國國家搮準(CNS ) A4規格(210X297公釐) 請先閲讀背面之注意事項ki.寫本頁) •裝· 訂 線 經濟部中央標準局貝工消費合作社印製 -7 - 經濟部中央樣準局貝工消費合作社印製 A7 __B7___五、發明説明(5 ) 1 0 0 )半導體基底2 1、對應於申請專利範圍第一絕緣 膜之LOCOS所形成之裝置隔離的氧化物膜2 2、閘極 氧化物膜2 3、多晶矽組成的閘極2 4、使用CVD所形 成的氧化物膜2 5 » 記億格之MO S電晶體的源極2 6 a和汲極2 6 b都 由η型半導體區組成•也提供由C VD產生爲側壁膜的氧 化物膜2 7、記億格的位元線2 8 a、釋放缺陷記憶格的 冗餘熔線28b,28a和28b都由W多晶矽化物組成 〇 D R AM另包含對應於申請專利範圍第二絕緣膜且使 用C VD所形成以覆蓋位元線2 8 a和冗餘熔線2 8 b的 氧化物膜29'使用低壓CVD所形成之多晶矽的儲存結 點30、格板3 1 a、做爲冗餘熔線28b上之蝕刻止塊 的導體3 1 b ,3 1 a和3 1 b都由使用低壓CVD所形 成的多晶矽組成。本發明的特徵在於··形成記憶格的格板 3 1 a同時多晶矽組成的導體3 1 b也形成於冗餘熔線 28b上,使用與用於形成格板31 a相同的材料》雖未 示於圖1 ,但做爲電容器之電容絕緣膜的ΟΝΟ膜設在儲 存結點3 0與格板3 la之間。 另包含在D R AM的是使用C V D所產生且對應於申 請專利範圍第三絕緣膜的氧化物膜3 2、第一層的A 極線3 3、使用SOG處理或蝕回處理等所形成且對應於 申請專利範圍第三絕緣膜的氧化物膜3 4、第二層的A 1 電極線3 5、使用電漿CVD形成爲保護膜且對應於申請 本紙張尺度遑用中國國家標準(CNS ) A4規格(210X297公釐) 1;--------:-參—* — (请先閲讀背面之注意事項4 i,寫本育) 訂 '屎 -8 - 經濟部中央標準局貝工消費合作社印製 ^〇2B44 B7五、發明説明(6 ) 專利範圍第三絕緣膜的氮化矽膜3 6。 形成於冗餘熔線2 8 b正上方的腔3 7比冗餘熔線 2 8 b寬,與氧化物膜2 9的表面等高。使用多晶矽組成 的導體3 1 b做爲蝕刻止塊,同時蝕刻氮化矽膜3 6、氧 化物膜3 4、氧化物膜3 2而形成腔3 7。絕緣膜與多晶 矽的結合增加上述材料的蝕刻率比以符合蝕刻要求;因此 ,即使設定延長的過蝕刻時間,絕緣膜36、34、32 的蝕刻也完全停止於導體3 1 b ·然後,蝕刻導體3 1 b 。依此方式,36、34、32.組成之極厚絕緣膜的蝕刻 完全停止在導體3 1 b,以極準確的控制可在冗餘熔線 28b上留下氧化物膜29。 因此,本發明允許蝕刻36、34、32組成之很厚 多層絕緣膜的極佳控制性、良好均勻性、相當簡單製造, 不增加傳統D RAM製程的步驟數目。有較高記憶格冗餘 釋放良率和較高D RAM良率* 參照圖2至4,說明本發明之半導體裝置製造方法用 來製造D R A Μ的實施例。製造方法顯示製造圖1之 D R A Μ的方法》 圖2顯示ρ型(1〇〇)半導體基底21、使用 L Ο C Ο S處理所形成之裝置隔離的3 5 0 nm氧化物膜 22、12nm閘極氧化物膜23、多晶矽組成的25 0' nm閘極2 4、低壓CVD所形成的2 8 0 nm氧化物膜 2 5。記憶格之MOS電晶體的源極2 6 a和汲極2 6 b 都由使用離子植入所形成的η型半導體區組成。也顯示由 -------Μ 裝-7. 請先閱讀背面之注意^項ii,.寫本莧 訂 旅 本紙張尺度適用中國國家標串 ( CNS ) A4規格(210X 297公釐) 經濟部中央標準局貝工消費合作社印製 A7 _ _B7 __五、發明説明(7 ) 低壓C VD產生爲側壁膜的1 4 0 nm氧化物膜2 7、記 憶格的位元線2 8 a、釋放缺陷記憶格的冗餘熔線2 8 b ,2 8 a和2 8b都由W多晶矽化物製的3 0 0 nm導電 膜組成。 氧化物膜2 9是使矽酸硼磷玻璃(B P S G )膜流動 所產生的絕緣膜,使用大氣C VD經由8 5 0°C的熱處理 形成;氧化物膜2 9在冗餘熔線2 8 b上形成3 0 0 nm 。儲存結點3 0由5 0 0 nm多晶矽組成,使用低壓 CVD形成於記憶格汲極上* 記憶格的格板3 1 a和做爲冗餘熔線2 8 b上之蝕刻 止塊的導體3 1 b都由使用低壓CVD所形成的1 5 0 n m多晶矽組成。本發明的特徽在於:使用與形成記憶格 之格板3 1 a相同的材料和步驟,做爲蝕刻止塊的導體 3 1 b也形成於冗餘熔線2 8 b上;導體3 1 b比冗餘熔 線2 8匕寬。做爲電容器之絕緣膜電容的ΟΝΟ膜設在儲 存結點3 0與格板3 1 a之間,雖未示於圖2。 圖3中,使BPSG流動產生氧化物膜32,使用大 氣CVD經由8 5 0 °C熱處理形成;氧化物膜3 2在冗餘 熔線導體3 1 b上形成8 0 0 nm ·第一餍的A 1電極線 3 3形成7 0 0 nm *使用SOG或蝕回等形成平坦氧化 物膜34;在氧化物膜32上形成1400nm。 ' 第二層的A 1電極線3 5形成7 0 0 nm。由電漿 CVD產生爲保護膜的氮化矽膜3 6形成1 〇 〇 〇 nm。 光阻膜3 8在冗餘熔線2 8 b上有腔圖型3 9,腔圖型 本ϋ尺度A用中國國家標準(CNS ) A4J^T210 X297公釐) ~ " * 10 - 請先閲讀背面之注意事項vi 寫本頁) -裝. 訂 涑 A7 B7 趣濟部中央棟準局Mrx消費合作.杜印«. 五、發明説明(8 ) 3 9比導體3 1 b窄•此時,形成於冗餘熔線2 8 b之導 體31b上的是looonm氮化矽膜36、1400 nm氧化物膜3 4、8 0 0 nm氧化物膜3 2組成之共 3 2 0 〇11111的絕緣膜9 圖4中’使用光阻膜3 8的腔圖型3 9做爲罩,依序 蝕刻氮化矽膜3 6、氧化物膜2 4、氧化物膜3 2而形成 腔3 7。由於使用導體3 1 b做爲蝕刻止塊來蝕刻,故可 完全氮化矽膜36、氧化物膜34、氧化物膜32 ·絕緣 膜與多晶矽的結合增加材料的蝕刻率比以符合蝕刻要求; 因此,即使設定延長的過蝕刻時間,絕緣膜3 6、3 4、 32的蝕刻也完全停止於導體31b。然後,蝕刻導體 31b。依此方式,36、34、32組成之極厚 3 2 0 0 nm絕緣膜的蝕刻完全停止在多晶矽組成的導體 31 b,以極準確的控制可在冗餘熔線2 8 b上留下氧化 物膜29約300nm。 因此,依據此實施例,DRAM製程中,形成格板 3 1 a同時導體3 lb形成於冗餘熔線28b上,當蝕刻 冗餘熔線2 8 b上的氧化物膜時,導體3 1 b做爲蝕刻止 塊。允許極佳膜厚控制性、均勻性、相當簡單製造*不增 加傳統DRAM製程的步驟數目。結果,可達成較高記憶 格冗餘釋放良率和較髙DRAM良率· ' 上述實施例中,與格板同時且使用與格板相同的材料 ’形成做爲蝕刻止塊的導體;但使用與用於儲存結點相同 的材料可形成導體。 (請先閱讀背面之注意事項一.ii,寫本頁) 裝· 訂 本紙張尺度適用中固國家揉準(CNS ) A4规格(2丨0X297公釐) -11 -

Claims (1)

  1. ^0^544 cl _____ D8 六、+請專利範圍 1. 一種半導體裝置,包括: 半導體基底; 形成於半導體基底上的記憶格; 形成於半導體基底上的第一絕緣膜; 形成於第一絕緣膜上以釋放缺陷記憶格的冗餘熔線; 覆蓋冗餘熔線的第二絕緣膜; 形成於第二絕緣膜上且在冗餘熔線正上方有腔的第三 絕緣膜’腔比冗餘熔線寬且與第二絕緣膜表面等高; 沿著第三絕緣膜之腔底部內周環形留下的導體。 2 .如申請專利範園第1項的半導體裝置,其中導體 由多晶矽組成· 3. —種半導體裝置的製造方法,包括下列步驟: 在半導體基底上形成記億格; 在半導體基底上形成第一絕緣膜: 在相同處理步驟於第一絕緣膜上形成釋放缺陷記億格 的冗餘熔線,使用與記憶格之電晶體源極上之位元線相同 的材料; 形成第二絕緣膜以覆蓋冗餘熔線: 在相同處理步驟於第二絕緣膜上之冗餘熔線正上方形 成比冗餘熔線寬的導體,使用與記憶格之格板相同的材料 t 形成覆蓋導體的第三絕緣膜; 在冗餘熔線正上方之第三絕緣膜的部分上形成比導體 窄但比冗餘熔線寬的光阻腔圔型; 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --:--------:裝 Ί; (請先W讀背面之注$項再本頁 訂 線_ 經濟部中央標準局属工消費合作社印製 A8 B8 C8 D8 申請專利範圍 使用光阻做爲罩,蝕刻第三絕緣膜直到露出導體,以 法 方 造 製 的 置 裝 。 體 ;膜導 膜緣半 緣絕之 絕二項 三第 3 第出第。 給露圍成 供以範組 腔體利矽 的導專晶 型刻請多 圖蝕申由 腔腔如體 於由 ·導 應經 4 中 對其 將 , -I装丨.-----訂------線 (請先閲讀背面之注意事項、本I) ^ 經濟部中央揉準局負工消費合作社印製 本紙張尺度適用中國國家橾準(CNS ) Α4洗格(210Χ297公釐) -13 -
TW085109291A 1995-08-07 1996-07-30 TW302544B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7201017A JPH0951038A (ja) 1995-08-07 1995-08-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW302544B true TW302544B (zh) 1997-04-11

Family

ID=16434097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085109291A TW302544B (zh) 1995-08-07 1996-07-30

Country Status (4)

Country Link
US (1) US5891762A (zh)
JP (1) JPH0951038A (zh)
KR (1) KR100235585B1 (zh)
TW (1) TW302544B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755243B2 (ja) * 1996-01-23 1998-05-20 日本電気株式会社 半導体記憶装置およびその製造方法
US6054340A (en) 1997-06-06 2000-04-25 Motorola, Inc. Method for forming a cavity capable of accessing deep fuse structures and device containing the same
JP4363679B2 (ja) * 1997-06-27 2009-11-11 聯華電子股▲ふん▼有限公司 半導体装置の製造方法
US6399472B1 (en) * 1997-10-13 2002-06-04 Fujitsu Limited Semiconductor device having a fuse and a fabrication method thereof
KR100265596B1 (ko) * 1997-10-27 2000-10-02 김영환 반도체 소자의 제조방법
US6121073A (en) * 1998-02-17 2000-09-19 Taiwan Semiconductor Manufacturing Company Method for making a fuse structure for improved repaired yields on semiconductor memory devices
TW442923B (en) * 1998-03-20 2001-06-23 Nanya Technology Corp Manufacturing method of DRAM comprising redundancy circuit region
JP4322330B2 (ja) * 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP3178438B2 (ja) 1998-11-20 2001-06-18 日本電気株式会社 半導体装置及びその製造方法
KR100359163B1 (ko) 1999-12-31 2002-10-31 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100357302B1 (ko) * 1999-12-31 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6372652B1 (en) 2000-01-31 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage
JP2001284458A (ja) 2000-03-31 2001-10-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6838367B1 (en) * 2000-08-24 2005-01-04 Micron Technology, Inc. Method for simultaneous formation of fuse and capacitor plate and resulting structure
JP3445965B2 (ja) 2000-08-24 2003-09-16 松下電器産業株式会社 半導体装置およびその製造方法
JP2003060036A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7477130B2 (en) * 2005-01-28 2009-01-13 Littelfuse, Inc. Dual fuse link thin film fuse
EP1717863B1 (en) * 2005-04-28 2011-11-02 Ixys Corporation Semiconductor power device with passivation layers
WO2010099622A1 (en) 2009-03-04 2010-09-10 Microbridge Technologies Inc. Passive resistive-heater addressing network

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JP2756786B2 (ja) * 1987-08-21 1998-05-25 オンキヨー株式会社 タイマー装置
JPS6480038A (en) * 1987-09-19 1989-03-24 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JPH01169943A (ja) * 1987-12-24 1989-07-05 Fujitsu Ltd 半導体記憶装置
JPH0485948A (ja) * 1990-07-27 1992-03-18 Hitachi Ltd 半導体集積回路装置
JP3255524B2 (ja) * 1993-12-28 2002-02-12 三菱電機株式会社 冗長回路を有する半導体装置およびその製造方法
US5618750A (en) * 1995-04-13 1997-04-08 Texas Instruments Incorporated Method of making fuse with non-corrosive termination of corrosive fuse material

Also Published As

Publication number Publication date
KR970013367A (ko) 1997-03-29
US5891762A (en) 1999-04-06
JPH0951038A (ja) 1997-02-18
KR100235585B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
TW302544B (zh)
US7510963B2 (en) Semiconductor device having multilayer interconnection structure and manufacturing method thereof
US5843818A (en) Methods of fabricating ferroelectric capacitors
KR0155886B1 (ko) 고집적 dram 셀의 제조방법
TW444395B (en) Processing method to planarize the crown capacitor device
JP3571088B2 (ja) Dramセルコンタクトの構造及びその形成方法
JPH04234166A (ja) 半導体集積回路装置
TW483111B (en) Method for forming contact of memory device
JP2000031088A (ja) 半導体装置のコンタクトホ―ルを形成する方法
JPH09283724A (ja) スタック形dramセルのキャパシタ製造方法
JP2002151587A (ja) 半導体装置の製造方法
TWI343607B (en) Method of fabricating a semiconductor device
JPH08330539A (ja) 半導体装置の製造方法
US20220149148A1 (en) Capacitance structure and forming method thereof
TW432657B (en) Reduction of black silicon in semiconductor fabrication
US20070269979A1 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
JPH0254960A (ja) 半導体装置の製造方法
JP3592870B2 (ja) 半導体装置の製造方法
JPH06216342A (ja) 高集積半導体接続装置及びその製造方法
TW315510B (zh)
KR20070013078A (ko) 캐패시터의 제조 방법
TW404005B (en) The isolation structure of combining LOCOS and shallow trench isolation (STI) and the manufacturing method thereof
TW388986B (en) Method of fabricating capacitor having high capacitance
JPH0563152A (ja) 半導体装置およびその製造方法
TW302541B (en) Method of improving height difference between memory cell array of memory and peripheral circuit