JP2001284458A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001284458A JP2001284458A JP2000097967A JP2000097967A JP2001284458A JP 2001284458 A JP2001284458 A JP 2001284458A JP 2000097967 A JP2000097967 A JP 2000097967A JP 2000097967 A JP2000097967 A JP 2000097967A JP 2001284458 A JP2001284458 A JP 2001284458A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating layer
- contact
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ヒューズを備えた半導体装置に関して、製造
工程数を少なくし、必要なマスク材料を低減できる、半
導体装置およびその製造方法を提供する。 【解決手段】 上部絶縁層である酸化膜２１ｃに対し
て、引上配線２２ｃのための開口部を形成する際に、ヒ
ューズ領域２６も含めて酸化膜２１ｃを除去する。さら
に、酸化膜２１ｃの上下の配線層２３ｂ，２３ｃ同士を
電気的に接続するための引上配線２２ｃと酸化膜２１ｃ
の上側に位置すべき配線層２３ｃとを同時に一体の上部
導電層２５として形成している。
工程数を少なくし、必要なマスク材料を低減できる、半
導体装置およびその製造方法を提供する。 【解決手段】 上部絶縁層である酸化膜２１ｃに対し
て、引上配線２２ｃのための開口部を形成する際に、ヒ
ューズ領域２６も含めて酸化膜２１ｃを除去する。さら
に、酸化膜２１ｃの上下の配線層２３ｂ，２３ｃ同士を
電気的に接続するための引上配線２２ｃと酸化膜２１ｃ
の上側に位置すべき配線層２３ｃとを同時に一体の上部
導電層２５として形成している。
Description
【０００１】
【発明の属する技術分野】本発明は、不良品を救済する
ための冗長回路を構成するヒューズを備えた半導体装置
およびその製造方法に関するものである。
ための冗長回路を構成するヒューズを備えた半導体装置
およびその製造方法に関するものである。
【０００２】
【従来の技術】図８に、配線層が３層からなるととも
に、ヒューズを備えた半導体装置の構造の例を示す。こ
の半導体装置においては、半導体基板としてのシリコン
基板１の表面に、選択的に分離絶縁膜としてのフィール
ド酸化膜１０が形成されている。また、このフィールド
酸化膜１０の上側に接するように、ポリシリコンからな
るヒューズ１１として選択的に形成されている。ヒュー
ズ１１は、不良品を救済するための冗長回路を構成する
要素であり、このヒューズ１１が必要に応じてレーザな
どで切断されることにより、不良部分を正常部分に切り
替えられる。
に、ヒューズを備えた半導体装置の構造の例を示す。こ
の半導体装置においては、半導体基板としてのシリコン
基板１の表面に、選択的に分離絶縁膜としてのフィール
ド酸化膜１０が形成されている。また、このフィールド
酸化膜１０の上側に接するように、ポリシリコンからな
るヒューズ１１として選択的に形成されている。ヒュー
ズ１１は、不良品を救済するための冗長回路を構成する
要素であり、このヒューズ１１が必要に応じてレーザな
どで切断されることにより、不良部分を正常部分に切り
替えられる。
【０００３】半導体基板の上に絶縁層をそれぞれ介在し
て配線層が３層ある、いわゆる「３層品」にポリシリコ
ンからなるヒューズ１１を形成する場合、配線層２３
ａ，２３ｂ，２３ｃを互いに分離するための絶縁層であ
る酸化膜２１ａ，２１ｂ，２１ｃが３層合計で２０００
０Å以上となるため、不良品救済などの必要に迫られて
ヒューズを切ろうとしたときに、レーザの出力を非常に
大きくしなければヒューズを切断することができなかっ
た。しかし、レーザの出力が大きくなりすぎれば、レー
ザによってヒューズの下のフィールド酸化膜にひびが入
り、切断したヒューズがシリコン基板１と直接接するこ
とで、微小な電流が流れてしまうという問題点があっ
た。
て配線層が３層ある、いわゆる「３層品」にポリシリコ
ンからなるヒューズ１１を形成する場合、配線層２３
ａ，２３ｂ，２３ｃを互いに分離するための絶縁層であ
る酸化膜２１ａ，２１ｂ，２１ｃが３層合計で２０００
０Å以上となるため、不良品救済などの必要に迫られて
ヒューズを切ろうとしたときに、レーザの出力を非常に
大きくしなければヒューズを切断することができなかっ
た。しかし、レーザの出力が大きくなりすぎれば、レー
ザによってヒューズの下のフィールド酸化膜にひびが入
り、切断したヒューズがシリコン基板１と直接接するこ
とで、微小な電流が流れてしまうという問題点があっ
た。
【０００４】上述の問題点に向けての対策として、図９
に示すようにヒューズの上方に対応する領域の酸化膜を
薄くすることが考えられている。この構造は、たとえ
ば、特開平９−５１０３８号公報において言及されてい
る。このような構造にすれば、３層品であっても酸化膜
が１層の場合と同様のレーザ出力で安定して切断するこ
とが可能となる。一方、小さなレーザ出力で切断が可能
となるので、誤まってフィールド酸化膜にひびを生じさ
せたりすることは避けることができる。
に示すようにヒューズの上方に対応する領域の酸化膜を
薄くすることが考えられている。この構造は、たとえ
ば、特開平９−５１０３８号公報において言及されてい
る。このような構造にすれば、３層品であっても酸化膜
が１層の場合と同様のレーザ出力で安定して切断するこ
とが可能となる。一方、小さなレーザ出力で切断が可能
となるので、誤まってフィールド酸化膜にひびを生じさ
せたりすることは避けることができる。
【０００５】図９に示した構造を得るための工程を、以
下、説明する。まず、図１０に示す構造を形成する。具
体的には、シリコン基板１上にフィールド酸化膜１０を
厚さ約５０００Åになるように形成し、フィールド酸化
膜１０の上にポリシリコンからなるヒューズ１１を形成
する。ヒューズ１１を覆うように厚さ約８０００Åの酸
化膜２１ａを形成する。コンタクト１３から上方へ電気
的接続を行なう引上配線２２ａを設けて第１の配線層２
３ａを形成する。その上側を覆うようにして、厚さ１２
０００Åの酸化膜２１ｂを形成する。第１の配線層２３
ａから上方へ電気的接続を行なう引上配線２２ｂを設け
て第２の配線層２３ｂを形成する。第２の配線層２３ｂ
から上方へ電気的接続を行なう引上配線２２ｃを設けて
第３の配線層２３ｃを形成する。こうして、図１０に示
す構造が得られる。
下、説明する。まず、図１０に示す構造を形成する。具
体的には、シリコン基板１上にフィールド酸化膜１０を
厚さ約５０００Åになるように形成し、フィールド酸化
膜１０の上にポリシリコンからなるヒューズ１１を形成
する。ヒューズ１１を覆うように厚さ約８０００Åの酸
化膜２１ａを形成する。コンタクト１３から上方へ電気
的接続を行なう引上配線２２ａを設けて第１の配線層２
３ａを形成する。その上側を覆うようにして、厚さ１２
０００Åの酸化膜２１ｂを形成する。第１の配線層２３
ａから上方へ電気的接続を行なう引上配線２２ｂを設け
て第２の配線層２３ｂを形成する。第２の配線層２３ｂ
から上方へ電気的接続を行なう引上配線２２ｃを設けて
第３の配線層２３ｃを形成する。こうして、図１０に示
す構造が得られる。
【０００６】図１１を参照して、ヒューズ１１の上方に
対応する領域（以下、「ヒューズ領域」という。）２６
を含む領域の酸化膜２１ｃをエッチングで除去するため
に、レジストマスク１４の写真製版を行なう。ここでヒ
ューズ領域２６よりやや広めの開口部をあけてレジスト
マスク１４を形成しているのは、後工程で形成するガラ
スコート１２（図９参照）の厚みによって開口部が狭く
なることに対応して余裕をもたせるためである。
対応する領域（以下、「ヒューズ領域」という。）２６
を含む領域の酸化膜２１ｃをエッチングで除去するため
に、レジストマスク１４の写真製版を行なう。ここでヒ
ューズ領域２６よりやや広めの開口部をあけてレジスト
マスク１４を形成しているのは、後工程で形成するガラ
スコート１２（図９参照）の厚みによって開口部が狭く
なることに対応して余裕をもたせるためである。
【０００７】図１２を参照して、レジストマスク１４を
利用してウェットおよびドライエッチングで酸化膜２１
ｃ厚み８０００Åを除去する。レジストマスク１４を除
去し、ＣＶＤ（Chemical Vapor Deposition）法によっ
てガラスコート１２を蒸着させる。さらに、ガラスコー
ト１２に開口部を形成するために、ガラスコート１２の
上にマスク（図示省略）を形成し、ヒューズ領域２６が
開口したパターンになるように写真製版を行ない、エッ
チングを行なう。マスクの材料を除去し、最終的に図９
に示す構造を得る。
利用してウェットおよびドライエッチングで酸化膜２１
ｃ厚み８０００Åを除去する。レジストマスク１４を除
去し、ＣＶＤ（Chemical Vapor Deposition）法によっ
てガラスコート１２を蒸着させる。さらに、ガラスコー
ト１２に開口部を形成するために、ガラスコート１２の
上にマスク（図示省略）を形成し、ヒューズ領域２６が
開口したパターンになるように写真製版を行ない、エッ
チングを行なう。マスクの材料を除去し、最終的に図９
に示す構造を得る。
【０００８】
【発明が解決しようとする課題】上述のような図９に示
す構造を得ようとする場合、ヒューズ領域２６を開口さ
せるために、ガラスコート１２を形成した後にさらにマ
スクを形成し、写真製版、エッチングを行なわねばなら
ず、工程数が増えてしまう。また、マスク材料も余分に
必要となる。
す構造を得ようとする場合、ヒューズ領域２６を開口さ
せるために、ガラスコート１２を形成した後にさらにマ
スクを形成し、写真製版、エッチングを行なわねばなら
ず、工程数が増えてしまう。また、マスク材料も余分に
必要となる。
【０００９】そこで、本発明では、このような工程数を
少なくし、必要なマスク材料を低減できる、半導体装置
およびその製造方法を提供することを目的とする。
少なくし、必要なマスク材料を低減できる、半導体装置
およびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明に基づく半導体装置の製造方法は、半導体基
板の主表面に分離絶縁膜を形成する分離絶縁膜形成工程
と、上記分離絶縁膜の上面に接するようにヒューズを形
成するヒューズ形成工程と、上記半導体基板上に下部絶
縁層を形成し、該下部絶縁層の上面に接する下部配線層
を選択的に形成する工程と、上記下部絶縁層および上記
下部配線層のそれぞれの上面に接するように、上部絶縁
層を形成する工程と、上記上部絶縁層の下面に接する上
記配線層および上面に接するべき他の配線層を電気的に
接続するための引上配線を上方から見た平面的な領域で
ある最上引上配線領域およびその内側に位置する上記上
部絶縁層を除去する上部絶縁層除去工程と、上記ヒュー
ズおよびその近傍を含む平面的な領域であるヒューズ領
域の外側において、上記下部絶縁層，上記下部配線層お
よび上記上部絶縁層のそれぞれの露出した上面に接する
ように上部導電層を選択的に形成する上部導電層形成工
程とを含む。
め、本発明に基づく半導体装置の製造方法は、半導体基
板の主表面に分離絶縁膜を形成する分離絶縁膜形成工程
と、上記分離絶縁膜の上面に接するようにヒューズを形
成するヒューズ形成工程と、上記半導体基板上に下部絶
縁層を形成し、該下部絶縁層の上面に接する下部配線層
を選択的に形成する工程と、上記下部絶縁層および上記
下部配線層のそれぞれの上面に接するように、上部絶縁
層を形成する工程と、上記上部絶縁層の下面に接する上
記配線層および上面に接するべき他の配線層を電気的に
接続するための引上配線を上方から見た平面的な領域で
ある最上引上配線領域およびその内側に位置する上記上
部絶縁層を除去する上部絶縁層除去工程と、上記ヒュー
ズおよびその近傍を含む平面的な領域であるヒューズ領
域の外側において、上記下部絶縁層，上記下部配線層お
よび上記上部絶縁層のそれぞれの露出した上面に接する
ように上部導電層を選択的に形成する上部導電層形成工
程とを含む。
【００１１】上記構成を採用することにより、上部絶縁
層除去工程において、上部絶縁層に設けられる引上配線
のための開口部と同時に、ヒューズ領域も含めて上部絶
縁層を除去している。さらに、上部絶縁層の上下の配線
層同士を電気的に接続するための引上配線と上部絶縁層
の上側に位置すべき配線層とを同時に一体の導電層とし
て形成している。したがって、工程数を少なくすること
ができる。工程数が減るのみならず、エッチングの回数
が減ることによって、必要なマスク材料の量も低減する
ことができる。
層除去工程において、上部絶縁層に設けられる引上配線
のための開口部と同時に、ヒューズ領域も含めて上部絶
縁層を除去している。さらに、上部絶縁層の上下の配線
層同士を電気的に接続するための引上配線と上部絶縁層
の上側に位置すべき配線層とを同時に一体の導電層とし
て形成している。したがって、工程数を少なくすること
ができる。工程数が減るのみならず、エッチングの回数
が減ることによって、必要なマスク材料の量も低減する
ことができる。
【００１２】また、上記目的を達成するため、本発明に
基づく半導体装置は、半導体基板と、上記半導体基板の
主表面に形成された分離絶縁膜と、上記分離絶縁膜の上
面に接するように形成されたヒューズと、上記半導体基
板上において、下部絶縁層およびその上面に接するよう
に選択的に形成された下部配線層と、上記下部絶縁層お
よび上記下部配線層のそれぞれの上面に接するように、
選択的に形成された上部絶縁層とを備え、上記上部絶縁
層は、その下面に接する上記配線層および上面に接する
べき他の配線層を電気的に接続するための引上配線を上
方から見た平面的な領域である最上引上配線領域の外側
にのみ存在し、さらに、上記ヒューズおよびその近傍を
含む平面的な領域であるヒューズ領域の外側の領域にお
いて、上記下部絶縁層，上記下部配線層および上記上部
絶縁層のそれぞれの露出した上面に接するように選択的
に形成された、上部導電層とを含む。
基づく半導体装置は、半導体基板と、上記半導体基板の
主表面に形成された分離絶縁膜と、上記分離絶縁膜の上
面に接するように形成されたヒューズと、上記半導体基
板上において、下部絶縁層およびその上面に接するよう
に選択的に形成された下部配線層と、上記下部絶縁層お
よび上記下部配線層のそれぞれの上面に接するように、
選択的に形成された上部絶縁層とを備え、上記上部絶縁
層は、その下面に接する上記配線層および上面に接する
べき他の配線層を電気的に接続するための引上配線を上
方から見た平面的な領域である最上引上配線領域の外側
にのみ存在し、さらに、上記ヒューズおよびその近傍を
含む平面的な領域であるヒューズ領域の外側の領域にお
いて、上記下部絶縁層，上記下部配線層および上記上部
絶縁層のそれぞれの露出した上面に接するように選択的
に形成された、上部導電層とを含む。
【００１３】上記構成を採用することにより、上述のよ
うな工程数を少なく抑えた製造方法で半導体装置を作製
することが可能となる。
うな工程数を少なく抑えた製造方法で半導体装置を作製
することが可能となる。
【００１４】
【発明の実施の形態】（構成）本発明の一実施の形態に
おける半導体装置の構成を図１に示す。この半導体装置
は、半導体基板１と、半導体基板１の上側に接する分離
絶縁膜としてのフィールド酸化膜１０と、フィールド酸
化膜１０の上側に接するヒューズ１１とを備えている。
さらに、この半導体装置は、半導体基板１上方に下部絶
縁層としての酸化膜２１ｂと、下部配線層として酸化膜
２１ｂの上面に接する配線層２３ｂと、絶縁層としての
酸化膜２１ａと、酸化膜２１ａの上側に接する配線層２
３ａと、上部絶縁層としての酸化膜２１ｃと、上部導電
層２５とを備えている。
おける半導体装置の構成を図１に示す。この半導体装置
は、半導体基板１と、半導体基板１の上側に接する分離
絶縁膜としてのフィールド酸化膜１０と、フィールド酸
化膜１０の上側に接するヒューズ１１とを備えている。
さらに、この半導体装置は、半導体基板１上方に下部絶
縁層としての酸化膜２１ｂと、下部配線層として酸化膜
２１ｂの上面に接する配線層２３ｂと、絶縁層としての
酸化膜２１ａと、酸化膜２１ａの上側に接する配線層２
３ａと、上部絶縁層としての酸化膜２１ｃと、上部導電
層２５とを備えている。
【００１５】酸化膜２１ｃの下側に接する配線層２３ｂ
および上側に接する配線層２３ｃを電気的に接続するた
めの引上配線２２ｃは、図１では、上部導電層２５の一
部である。上部導電層２５の内部において、引上配線２
２ｃと配線層２３ｃとの間には明確な境界がなく、一体
化しているが、上部導電層２５のうち、絶縁層２１ｃの
上側にある部分が配線層２３ｃである。引上配線２２
ａ，２２ｂがそれぞれ上下の配線層同士を電気的に接続
しているのと同様に、配線層２３ｂおよび２３ｃを電気
的に接続するために両者を結ぶために必要な部分が引上
配線２２ｃである。
および上側に接する配線層２３ｃを電気的に接続するた
めの引上配線２２ｃは、図１では、上部導電層２５の一
部である。上部導電層２５の内部において、引上配線２
２ｃと配線層２３ｃとの間には明確な境界がなく、一体
化しているが、上部導電層２５のうち、絶縁層２１ｃの
上側にある部分が配線層２３ｃである。引上配線２２
ａ，２２ｂがそれぞれ上下の配線層同士を電気的に接続
しているのと同様に、配線層２３ｂおよび２３ｃを電気
的に接続するために両者を結ぶために必要な部分が引上
配線２２ｃである。
【００１６】引上配線２２ｃを上方から見た平面的な領
域を「最上引上配線領域」とし、ヒューズ１１およびそ
の近傍を上方から見た平面的な領域を「ヒューズ領域」
とすると、図１に示された断面図においては、最上引上
配線領域は、ヒューズ領域２６を挟む左右両側に配され
ている。この最上引上配線領域は、平面的に見ると、図
１の紙面にほぼ垂直に延びるか、あるいは、ヒューズ領
域２６を取り囲むように形成されている。この最上引上
配線領域およびこの最上引上配線領域で挟まれる領域あ
るいは囲まれる領域を合わせた領域２７を、以下、「最
上引上配線およびその内側領域」という。最上引上配線
およびその内側領域２７内には、上部絶縁層としての酸
化膜２１ｃが存在しない。上部導電層２５は、ヒューズ
領域２６の外側において、前記下部絶縁層，前記下部配
線層および前記上部絶縁層のそれぞれの露出した上面に
接するように選択的に形成されている。
域を「最上引上配線領域」とし、ヒューズ１１およびそ
の近傍を上方から見た平面的な領域を「ヒューズ領域」
とすると、図１に示された断面図においては、最上引上
配線領域は、ヒューズ領域２６を挟む左右両側に配され
ている。この最上引上配線領域は、平面的に見ると、図
１の紙面にほぼ垂直に延びるか、あるいは、ヒューズ領
域２６を取り囲むように形成されている。この最上引上
配線領域およびこの最上引上配線領域で挟まれる領域あ
るいは囲まれる領域を合わせた領域２７を、以下、「最
上引上配線およびその内側領域」という。最上引上配線
およびその内側領域２７内には、上部絶縁層としての酸
化膜２１ｃが存在しない。上部導電層２５は、ヒューズ
領域２６の外側において、前記下部絶縁層，前記下部配
線層および前記上部絶縁層のそれぞれの露出した上面に
接するように選択的に形成されている。
【００１７】（製造方法）以下、本実施の形態における
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
【００１８】まず、図２に示す構造を形成する。具体的
には、シリコン基板１上にフィールド酸化膜１０を形成
し、フィールド酸化膜１０の上にポリシリコンからなる
ヒューズ１１を形成する。ヒューズ１１を覆うように酸
化膜２１ａを形成する。コンタクト１３から上方へ電気
的接続を行なう引上配線２２ａを設けて第１の配線層２
３ａを形成する。その上側を覆うようにして、下部絶縁
層に相当する酸化膜２１ｂを形成する。第１の配線層２
３ａから上方へ電気的接続を行なう引上配線２２ｂを設
けて下部配線層に相当する第２の配線層２３ｂを形成す
る。第２の配線層２３ｂを覆うように上部絶縁層に相当
する酸化膜２１ｃを形成する。こうして、図２に示す構
造が得られる。
には、シリコン基板１上にフィールド酸化膜１０を形成
し、フィールド酸化膜１０の上にポリシリコンからなる
ヒューズ１１を形成する。ヒューズ１１を覆うように酸
化膜２１ａを形成する。コンタクト１３から上方へ電気
的接続を行なう引上配線２２ａを設けて第１の配線層２
３ａを形成する。その上側を覆うようにして、下部絶縁
層に相当する酸化膜２１ｂを形成する。第１の配線層２
３ａから上方へ電気的接続を行なう引上配線２２ｂを設
けて下部配線層に相当する第２の配線層２３ｂを形成す
る。第２の配線層２３ｂを覆うように上部絶縁層に相当
する酸化膜２１ｃを形成する。こうして、図２に示す構
造が得られる。
【００１９】ここで、従来であれば、引上配線２２ｃ
（図８または図９参照）を形成するために、レジストマ
スク１４を形成し、酸化膜２１ｃのうち、引上配線２２
ｃに対応する領域のみ、エッチングにより開口させるの
であるが、本実施の形態では、開口させる領域は、引上
配線２２ｃに対応する領域（最上引上配線領域）のみで
はなく、図３に示すように、最上引上配線およびその内
側領域２７内がすべて開口するようにレジストマスク１
４を形成する。このレジストマスク１４を利用して、図
４に示すように、最上引上配線およびその内側領域２７
内に位置する酸化膜２１ｃをすべて除去する。
（図８または図９参照）を形成するために、レジストマ
スク１４を形成し、酸化膜２１ｃのうち、引上配線２２
ｃに対応する領域のみ、エッチングにより開口させるの
であるが、本実施の形態では、開口させる領域は、引上
配線２２ｃに対応する領域（最上引上配線領域）のみで
はなく、図３に示すように、最上引上配線およびその内
側領域２７内がすべて開口するようにレジストマスク１
４を形成する。このレジストマスク１４を利用して、図
４に示すように、最上引上配線およびその内側領域２７
内に位置する酸化膜２１ｃをすべて除去する。
【００２０】図５を参照して、スパッタリングなどによ
り導電層２４を形成する。図６を参照して、ヒューズ領
域の外側の領域において、前記下部絶縁層，前記下部配
線層および前記上部絶縁層のそれぞれの露出した上面に
対応する導電層２４上面を所望量被覆するように選択的
にレジストマスク１４を形成する。ここでヒューズ領域
２６よりやや広めの開口部をあけてレジストマスク１４
を形成しているのは、後工程で形成するガラスコート１
２（図１参照）の厚みによって開口部が狭くなることに
対応して余裕をもたせるためである。
り導電層２４を形成する。図６を参照して、ヒューズ領
域の外側の領域において、前記下部絶縁層，前記下部配
線層および前記上部絶縁層のそれぞれの露出した上面に
対応する導電層２４上面を所望量被覆するように選択的
にレジストマスク１４を形成する。ここでヒューズ領域
２６よりやや広めの開口部をあけてレジストマスク１４
を形成しているのは、後工程で形成するガラスコート１
２（図１参照）の厚みによって開口部が狭くなることに
対応して余裕をもたせるためである。
【００２１】レジストマスク１４を利用して、図７に示
すように、導電層２４の不要部分を除去する。その結
果、上部導電層２５が、ヒューズ領域の外側の領域にお
いて、前記下部絶縁層，前記下部配線層および前記上部
絶縁層のそれぞれの露出した上面に接するように選択的
に形成される。さらに、ＣＶＤ法などによりガラスコー
ト１２を形成すると、図１に示した構造が得られる。
すように、導電層２４の不要部分を除去する。その結
果、上部導電層２５が、ヒューズ領域の外側の領域にお
いて、前記下部絶縁層，前記下部配線層および前記上部
絶縁層のそれぞれの露出した上面に接するように選択的
に形成される。さらに、ＣＶＤ法などによりガラスコー
ト１２を形成すると、図１に示した構造が得られる。
【００２２】（作用・効果）本実施の形態における半導
体装置の製造方法では、上部絶縁層である酸化膜２１ｃ
に引上配線２２ｃのための開口部を形成する絶縁層除去
工程において、引上配線２２ｃを形成するための開口部
のみならず、ヒューズ領域２６も含めて除去している。
さらに、上部絶縁層である酸化膜２１ｃの上下の配線層
２３ｂ，２３ｃ同士を電気的に接続するための引上配線
２２ｃと上部絶縁層の上側に位置すべき配線層２３ｃと
を同時に一体の上部導電層２５として形成している。そ
のため、上部絶縁層である酸化膜２１ｃの引上配線２２
ｃのための開口とヒューズ領域２６の開口とを別々の工
程として行なっていた従来方法に比べて、工程数を少な
くすることができる。工程数が減るのみならず、エッチ
ングの回数が減ることによって、必要なマスク材料の量
も低減することができる。
体装置の製造方法では、上部絶縁層である酸化膜２１ｃ
に引上配線２２ｃのための開口部を形成する絶縁層除去
工程において、引上配線２２ｃを形成するための開口部
のみならず、ヒューズ領域２６も含めて除去している。
さらに、上部絶縁層である酸化膜２１ｃの上下の配線層
２３ｂ，２３ｃ同士を電気的に接続するための引上配線
２２ｃと上部絶縁層の上側に位置すべき配線層２３ｃと
を同時に一体の上部導電層２５として形成している。そ
のため、上部絶縁層である酸化膜２１ｃの引上配線２２
ｃのための開口とヒューズ領域２６の開口とを別々の工
程として行なっていた従来方法に比べて、工程数を少な
くすることができる。工程数が減るのみならず、エッチ
ングの回数が減ることによって、必要なマスク材料の量
も低減することができる。
【００２３】また、本実施の形態における半導体装置
は、上述のような工程数を少なく抑えた製造方法で作製
することが可能であるという利点を有する。
は、上述のような工程数を少なく抑えた製造方法で作製
することが可能であるという利点を有する。
【００２４】なお、本実施の形態では、配線層が３層の
場合を例にあげて説明したが、層数はこれより多くても
少なくてもよい。
場合を例にあげて説明したが、層数はこれより多くても
少なくてもよい。
【００２５】引上配線２２ａ，２２ｂ，２２ｃおよび配
線層２３ａ，２３ｂ，２３ｃの材質としては、アルミニ
ウムが使用可能であるが、これに限られない。
線層２３ａ，２３ｂ，２３ｃの材質としては、アルミニ
ウムが使用可能であるが、これに限られない。
【００２６】酸化膜２１ａ，２１ｂ，２１ｃの材質とし
ては、ＳｉＯ2が使用可能であるが、これに限られな
い。
ては、ＳｉＯ2が使用可能であるが、これに限られな
い。
【００２７】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
【００２８】
【発明の効果】本発明によれば、上部絶縁層の引上配線
のための開口部とヒューズ領域の開口部とを同時に形成
し、上部絶縁層の上下の配線層同士を電気的に接続する
引上配線と、上部絶縁層の上側の配線層とを上部導電層
として同時に形成しているため、工程数を少なくするこ
とができ、必要なマスク材料の量も低減することができ
る。
のための開口部とヒューズ領域の開口部とを同時に形成
し、上部絶縁層の上下の配線層同士を電気的に接続する
引上配線と、上部絶縁層の上側の配線層とを上部導電層
として同時に形成しているため、工程数を少なくするこ
とができ、必要なマスク材料の量も低減することができ
る。
【図１】 本発明に基づく実施の形態における半導体装
置の断面図である。
置の断面図である。
【図２】 本発明に基づく実施の形態における半導体装
置の第１の製造工程の断面図である。
置の第１の製造工程の断面図である。
【図３】 本発明に基づく実施の形態における半導体装
置の第２の製造工程の断面図である。
置の第２の製造工程の断面図である。
【図４】 本発明に基づく実施の形態における半導体装
置の第３の製造工程の断面図である。
置の第３の製造工程の断面図である。
【図５】 本発明に基づく実施の形態における半導体装
置の第４の製造工程の断面図である。
置の第４の製造工程の断面図である。
【図６】 本発明に基づく実施の形態における半導体装
置の第５の製造工程の断面図である。
置の第５の製造工程の断面図である。
【図７】 本発明に基づく実施の形態における半導体装
置の第６の製造工程の断面図である。
置の第６の製造工程の断面図である。
【図８】 従来技術に基づく半導体装置の断面図であ
る。
る。
【図９】 従来技術に基づくヒューズ領域に開口部のあ
る半導体装置の断面図である。
る半導体装置の断面図である。
【図１０】 従来技術に基づくヒューズ領域に開口部の
ある半導体装置の第１の製造工程の断面図である。
ある半導体装置の第１の製造工程の断面図である。
【図１１】 従来技術に基づくヒューズ領域に開口部の
ある半導体装置の第２の製造工程の断面図である。
ある半導体装置の第２の製造工程の断面図である。
【図１２】 従来技術に基づくヒューズ領域に開口部の
ある半導体装置の第３の製造工程の断面図である。
ある半導体装置の第３の製造工程の断面図である。
１ シリコン基板、１０ フィールド酸化膜、１１ ヒ
ューズ、１２ ガラスコート、１４ レジストマスク、
２１ａ，２１ｂ，２１ｃ 酸化膜、２２ａ，２２ｂ，２
２ｃ 引上配線、２３ａ，２３ｂ，２３ｃ 配線層、２
４ 導電層、２５ 上部導電層、２６ ヒューズ領域、
２７ 最上引上配線およびその内側領域。
ューズ、１２ ガラスコート、１４ レジストマスク、
２１ａ，２１ｂ，２１ｃ 酸化膜、２２ａ，２２ｂ，２
２ｃ 引上配線、２３ａ，２３ｂ，２３ｃ 配線層、２
４ 導電層、２５ 上部導電層、２６ ヒューズ領域、
２７ 最上引上配線およびその内側領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺島 知秀 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F064 EE23 EE26 EE27 EE56 FF02 FF27 FF42 GG03
Claims (2)
- 【請求項１】 半導体基板の主表面に分離絶縁膜を形成
する分離絶縁膜形成工程と、 前記分離絶縁膜の上面に接するようにヒューズを形成す
るヒューズ形成工程と、 前記半導体基板上に下部絶縁層を形成し、該下部絶縁層
の上面に接する下部配線層を選択的に形成する工程と、 前記下部絶縁層および前記下部配線層のそれぞれの上面
に接するように、上部絶縁層を形成する工程と、 前記上部絶縁層の下面に接する前記配線層および上面に
接するべき他の配線層を電気的に接続するための引上配
線を上方から見た平面的な領域である最上引上配線領域
およびその内側に位置する前記上部絶縁層を除去する上
部絶縁層除去工程と、 前記ヒューズおよびその近傍を含む平面的な領域である
ヒューズ領域の外側において、前記下部絶縁層，前記下
部配線層および前記上部絶縁層のそれぞれの露出した上
面に接するように上部導電層を選択的に形成する上部導
電層形成工程とを含む、半導体装置の製造方法。 - 【請求項２】 半導体基板と、 前記半導体基板の主表面に形成された分離絶縁膜と、 前記分離絶縁膜の上面に接するように形成されたヒュー
ズと、 前記半導体基板上において、下部絶縁層およびその上面
に接するように選択的に形成された下部配線層と、 前記下部絶縁層および前記下部配線層のそれぞれの上面
に接するように、選択的に形成された上部絶縁層とを備
え、 前記上部絶縁層は、その下面に接する前記配線層および
上面に接するべき他の配線層を電気的に接続するための
引上配線を上方から見た平面的な領域である最上引上配
線領域の外側にのみ存在し、 さらに、前記ヒューズおよびその近傍を含む平面的な領
域であるヒューズ領域の外側の領域において、前記下部
絶縁層，前記下部配線層および前記上部絶縁層のそれぞ
れの露出した上面に接するように選択的に形成された、
上部導電層とを含む、半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000097967A JP2001284458A (ja) | 2000-03-31 | 2000-03-31 | 半導体装置およびその製造方法 |
| US09/699,463 US6518158B1 (en) | 2000-03-31 | 2000-10-31 | Method of manufacturing a semiconductor device including a fuse |
| DE10062238A DE10062238A1 (de) | 2000-03-31 | 2000-12-14 | Herstellungsverfahren einer Halbleitervorrichtung und Halbleitervorrichtung |
| KR10-2001-0000358A KR100392743B1 (ko) | 2000-03-31 | 2001-01-04 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000097967A JP2001284458A (ja) | 2000-03-31 | 2000-03-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284458A true JP2001284458A (ja) | 2001-10-12 |
Family
ID=18612521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000097967A Withdrawn JP2001284458A (ja) | 2000-03-31 | 2000-03-31 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6518158B1 (ja) |
| JP (1) | JP2001284458A (ja) |
| KR (1) | KR100392743B1 (ja) |
| DE (1) | DE10062238A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463047B1 (ko) * | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
| JP2008153528A (ja) * | 2006-12-19 | 2008-07-03 | Nec Electronics Corp | 半導体チップ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100513304B1 (ko) * | 2002-12-10 | 2005-09-07 | 삼성전자주식회사 | 반도체 기억장치의 퓨즈 박스및 그 제조방법 |
| KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
| DE10354112B4 (de) * | 2003-11-19 | 2008-07-31 | Qimonda Ag | Verfahren und Anordnung zur Reparatur von Speicherchips mittels Mikro-Lithographie-Verfahren |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0951038A (ja) | 1995-08-07 | 1997-02-18 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JP2845828B2 (ja) * | 1996-08-29 | 1999-01-13 | 山口日本電気株式会社 | 多層配線半導体装置とその製造方法 |
| JP3147149B2 (ja) * | 1997-02-07 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5970346A (en) * | 1997-09-19 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse window guard ring structure for nitride capped self aligned contact processes |
| US6008075A (en) * | 1999-02-11 | 1999-12-28 | Vanguard International Semiconductor Corporation | Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing |
-
2000
- 2000-03-31 JP JP2000097967A patent/JP2001284458A/ja not_active Withdrawn
- 2000-10-31 US US09/699,463 patent/US6518158B1/en not_active Expired - Lifetime
- 2000-12-14 DE DE10062238A patent/DE10062238A1/de not_active Ceased
-
2001
- 2001-01-04 KR KR10-2001-0000358A patent/KR100392743B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463047B1 (ko) * | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
| JP2008153528A (ja) * | 2006-12-19 | 2008-07-03 | Nec Electronics Corp | 半導体チップ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100392743B1 (ko) | 2003-07-28 |
| KR20010096549A (ko) | 2001-11-07 |
| US6518158B1 (en) | 2003-02-11 |
| DE10062238A1 (de) | 2001-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| US20060249845A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP3147149B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001284458A (ja) | 半導体装置およびその製造方法 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| JPH11214389A (ja) | 半導体装置の製造方法 | |
| EP0834915A1 (en) | Fabrication method of multi-layered wiring | |
| JPH08107143A (ja) | 多層配線層の形成方法 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP2000182988A (ja) | 容量コンタクトホールを有する半導体装置の製造方法 | |
| JPH0653328A (ja) | 半導体装置 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| KR20030048870A (ko) | 반도체 장치 제조 방법 | |
| JPH065714A (ja) | 多層配線構造およびその製造方法 | |
| JPH0685068A (ja) | 半導体装置の製造方法 | |
| JPH09283619A (ja) | 半導体集積回路装置の製造方法 | |
| JPS647493B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 | |
| JPH07135211A (ja) | 半導体装置およびその製造方法 | |
| JPH11135730A (ja) | 半導体装置及びその製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS60245252A (ja) | 多層配線部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |