DE10062238A1 - Herstellungsverfahren einer Halbleitervorrichtung und Halbleitervorrichtung - Google Patents
Herstellungsverfahren einer Halbleitervorrichtung und HalbleitervorrichtungInfo
- Publication number
- DE10062238A1 DE10062238A1 DE10062238A DE10062238A DE10062238A1 DE 10062238 A1 DE10062238 A1 DE 10062238A1 DE 10062238 A DE10062238 A DE 10062238A DE 10062238 A DE10062238 A DE 10062238A DE 10062238 A1 DE10062238 A1 DE 10062238A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- area
- insulating layer
- contact
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 description 48
- 239000000463 material Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 240000007124 Brassica oleracea Species 0.000 description 1
- 235000003899 Brassica oleracea var acephala Nutrition 0.000 description 1
- 235000012905 Brassica oleracea var viridis Nutrition 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H01L21/82—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Das Herstellungsverfahren einer Halbleitervorrichtung weist die Schritte auf: DOLLAR A Entfernen eines Oxidfilmes (21c) in einem Bereich einschließlich eines Sicherungsbereiches (26) bei der Bildung einer Öffnung für die Bildung einer vertikalen Verbindung (22c) in einem Oxidfilm (21c), der als eine obere Isolationsschicht dient; und Bilden der vertikalen Verbindung (22c) zum elektrischen Verbinden der Verbindungsschichten (23b, 23c) unter und über dem Oxidfilm (21c) und der Verbindungsschicht (23c), die auf einer oberen Seite des Oxidfilms (21c) als eine obere Leitungsschicht (25) angeordnet ist, zu der gleichen Zeit.
Description
Die vorliegende Erfindung bezieht sich auf ein Herstellungs
verfahren einer Halbleitervorrichtung, insbesondere mit einer
Sicherung, die eine Redundanzschaltung zum Reparieren eines
defekten Produktes aufweist, und auf eine derartige Halblei
tervorrichtung.
Fig. 8 zeigt einen beispielhaften Aufbau einer Halbleiter
vorrichtung mit drei Verbindungsschichten und einer Siche
rung/einem Schmelzelement. Bei dieser Halbleitervorrichtung
ist auf einer Oberfläche eines Siliziumsubstrates 1, das als
ein Halbleitersubstrat dient, ein Feldoxidfilm 10 selektiv
als trennender isolierender Film gebildet. Weiter ist eine
Sicherung 11 selektiv aus polykristallinem Silizium so gebil
det, daß sie in Kontakt mit einer Oberseite des Feldoxidfil
mes 10 steht. Die Sicherung 11 ist ein Element, die eine Redundanz
schaltung zum Reparieren eines Defektes darstellt.
Durch das Blasen/Schmelzen der Sicherung 11 durch einen Laser
kann ein defekter Abschnitt abgetrennt werden, und ein norma
ler Abschnitt kann statt dessen verwendet werden, falls es
notwendig sein sollte.
Wenn die Sicherung 11 aus polykristallinem Silizium auf einer
Halbleitervorrichtung zu bilden ist, die ein sogenanntes
"Dreischichtprodukt" ist mit drei Verbindungsschichten auf
einem Halbleitersubstrat, wobei eine Isolierschicht zwischen
jeder Verbindungsschicht und ihrer benachbarten Schicht ein
gefügt ist, überschreitet die gesamte Dicke von drei Oxidfil
men 21a, 21b, 21c, die als Isolierschichten zum gegenseitigen
Trennen von Verbindungsschichten 23a, 23b, 23c dienen, 2000 nm
(20000 Å). Wenn daher das Schmelzen der Sicherung notwendig
ist zum Reparieren zum Beispiel eines defekten Produktes,
wird eine beträchtlich hohe Ausgabe des Lasers zum Schmelzen
der Sicherung benötigt. Wenn die Ausgabe des Lasers jedoch
extrem hoch ist, verursacht die Strahlung des Lasers einen
Riß in dem Feldoxidfilm unter der Sicherung, und die ge
schmolzene Sicherung kommt direkt in Kontakt mit dem Silizi
umsubstrat 1, wodurch ein kleiner Strom fließt.
Zum Lösen des oben beschriebenen Problemes kann der Oxidfilm
in einem Bereich über der Sicherung dünner gemacht werden,
wie in Fig. 9 gezeigt ist. Solch ein Aufbau ist zum Beispiel
in der japanischen Offenlegungsschrift 9-51038 beschrieben.
Bei solch einem Aufbau kann die Sicherung sicher durch den
Laser mit einer Ausgabe auf dem gleichen Niveau sowohl bei
dem Dreischichtprodukt als auch einem Produkt mit einer
Schicht eines Oxidfilmes geschmolzen werden. Zur gleichen
Zeit, wie es das Schmelzen der Sicherung mit einer niedrigen
Laserausgabe möglich ist, können unerwünschte Effekte wie der
Riß des Feldoxidfilmes verhindert werden.
Als nächstes wird ein Verfahren zum Erhalten des in Fig. 9
gezeigten Aufbaus beschrieben.
Zuerst wird ein in Fig. 10 gezeigter Aufbau gebildet. Insbe
sondere wird ein Feldoxidfilm 10 mit einer Dicke von ungefähr
500 nm (5000 Å) auf einem Siliziumsubstrat 1 gebildet, und eine
Sicherung 11 aus polykristallinem Silizium wird auf dem Fel
doxidfilm 10 gebildet. Dann wird ein Oxidfilm 21a mit einer
Dicke von ungefähr 800 nm (8000 Å) so gebildet, daß er die Si
cherung 11 bedeckt. Eine vertikale Verbindung 22a, die elek
trisch einen Kontakt 13 mit einem oberen Teil verbindet, ist
zum Bilden einer ersten Verbindungsschicht 23a vorgesehen.
Dann wird ein Oxidfilm 21b mit einer Dicke von ungefähr
1200 nm (12000 Å) so gebildet, daß er eine Oberseite der ersten
Verbindungsschicht 23 bedeckt. Dann wird eine vertikale Ver
bindung 22b, die elektrisch die erste Verbindungsschicht 23a
mit einem Oberteil verbindet, vorgesehen zum Bilden einer
zweiten Verbindungsschicht 23b. Weiter wird eine vertikale
Verbindung 22c, die elektrisch die zweite Verbindungsschicht
23b mit einem Oberteil verbindet, vorgesehen zum Bilden einer
dritten Verbindungsschicht 23c. Somit wird der in Fig. 10
gezeigte Aufbau erhalten.
Es wird Bezug genommen auf Fig. 11, eine Photolithographie
wird zum Bilden einer Resistmaske 14 zum Entfernen des Oxid
filmes 21c in einem Bereich einschließlich eines Bereiches 26
(hier im folgenden als "Sicherungsbereich" bezeichnet) über
der Sicherung 11 durch Ätzen ausgeführt. Hier ist die Re
sistmaske 14 mit einer Öffnung ein wenig weiter als der Si
cherungsbereich 26 darin gebildet, so daß eine Abnahme der
Öffnungsfläche in einem folgenden Schritt berücksichtigt
wird, die durch Bildung einer Glasbeschichtung 12 (siehe
Fig. 9) mit einer gegebenen Dicke verursacht wird.
Es wird Bezug genommen auf Fig. 12, der Oxidfilm 21c mit der
Dicke von ungefähr 800 nm (8000 Å) wird durch Naßätzen und
Trockenätzen und der Benutzung der Resistmaske 14 entfernt.
Nach dem Entfernen der Resistmaske 14 wird eine Glasbeschich
tung 12 durch CVD (chemisches Dampfabscheiden) abgeschieden.
Weiter wird eine Maske (nicht gezeigt) auf der Glasbeschich
tung 12 zum Bilden der Öffnung in der Glasbeschichtung 12 ge
bildet. Dann werden Photolithographie und Ätzen so durchge
führt, daß der Sicherungsbereich 26 mit einem vorbestimmten
Öffnungsmuster gebildet wird. Dann wird mit dem Entfernen des
Materials der Maske der in Fig. 9 gezeigte Aufbau schließ
lich erhalten.
Wenn der Aufbau, wie er in Fig. 9 gezeigt ist, der oben be
schrieben worden ist, erhalten werden soll, muß, damit eine
Öffnung in dem Sicherungsbereich 26 gebildet wird, eine zu
sätzliche Maske nach dem Bilden der Glasbeschichtung 12 ge
bildet werden, und das Ätzen muß durchgeführt werden. Somit
nimmt die Zahl der notwendigen Verfahrensschritte zu. Zusätz
lich ist ein zusätzlicher Betrag des Maskenmaterials notwen
dig.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine
Halbleitervorrichtung und ein Herstellungsverfahren dafür
vorzusehen, die die Zahl der Verfahrensschritte und den Be
trag des notwendigen Maskenmaterials verringert.
Diese Aufgabe wird gelöst durch ein Herstellungsverfahren ei
ner Halbleitervorrichtung nach Anspruch 1.
Das Verfahren enthält die Schritte: Bilden einer Sicherung in
Kontakt mit einer oberen Oberfläche eines Trennisolationsfil
mes, der auf einer Hauptoberfläche eines Halbleitersubstrates
gebildet ist; Bilden einer oberen Isolationsschicht auf dem
Halbleitersubstrat und selektives Bilden einer unteren Ver
bindungsschicht in Kontakt mit einer oberen Oberfläche der
unteren Isolationsschicht; selektives Bilden einer oberen
Isolationsschicht in Kontakt mit oberen Oberflächen der unte
ren Isolationsschicht und der unteren Verbindungsschicht und
Bedecken eines Bereiches mit Ausnahme eines obersten vertika
len Verbindungsbereiches, wie er von oben gesehen wird, ein
schließlich einer vertikalen Verbindung zum elektrischen Ver
binden der unteren Verbindungsschicht und einer anderen Ver
bindungsschicht darüber und eines internen Bereiches des
obersten vertikalen Verbindungsbereiches; und
selektives Bilden einer oberen Leitungsschicht in Kontakt mit
einer offenen Oberfläche der unteren Isolationsschicht, der
unteren Verbindungsschicht und der oberen Isolationsschicht
in einem Bereich außerhalb eines Sicherungsbereiches, der ei
nen ebenen Bereich bedeckt einschließlich der Sicherung und
einer Nachbarschaft davon.
Mit dem oben beschriebenen Verfahren wird bei dem Schritt des
selektiven Bildens der oberen Isolationsschicht die obere
Isolationsschicht in der Form mit der Öffnung für die verti
kale Verbindung gebildet, die in der oberen Isolierung zu
bilden ist. Zusätzlich werden die vertikale Verbindung zum
elektrischen Verbinden von Verbindungsschichten, die oberhalb
und unterhalb der oberen Isolationsschicht angeordnet sind,
und der Verbindungsschicht, die auf der Oberseite der oberen
Isolationsschicht anzuordnen ist, zusammen als eine Leitungs
schicht gebildet. Somit kann die Zahl der Verfahrensschritte
verringert werden.
Bevorzugte Ausgestaltungen des Verfahrens sind in den zugehö
rigen Unteransprüchen angegeben.
Bei einer Ausgestaltung enthält der Schritt des selektiven
Bildens eines oberen Leitungsschritt die Schritte: Bilden der
oberen Isolationsschicht in Kontakt mit der oberen Oberfläche
der unteren Isolationsschicht und der unteren Verbindungs
schicht; und Entfernen der oberen Isolationsschicht in dem
obersten vertikalen Verbindungsbereich und dem internen Be
reich.
Durch diese Ausgestaltung wird in dem Schritt des selektiven
Bildens der oberen Isolationsschicht die obere Isolations
schicht nicht nur in dem Bereich entfernt, der der Öffnung
für die vertikale Verbindung entspricht, die in der oberen
Isolationsschicht zu bilden ist, sondern auch in dem Siche
rungsbereich. Somit kann die Zahl der Verfahrensschritte ver
ringert werden. Zusammen mit der Verringerung der Verfahrens
schritte kann der notwendige Betrag von Maskenmaterial ver
ringert werden, da die Zahl der Ätzvorgänge verringert werden
kann.
Nach einer weiteren Ausgestaltung enthält der Schritt des se
lektiven Bildens einer oberen Leitungsschicht einen Schritt
des Bildens der oberen Leitungsschicht außerhalb des Siche
rungsbereiches an einem Abstand nicht kürzer als die Dicke
der Beschichtung, die auf der oberen Leitungsschicht zu bil
den ist, von einer Außenlinie des Sicherungsbereiches.
Bei dieser Ausgestaltung kann der Sicherungsbereich sicher in
einem offenen Zustand gehalten werden, selbst wenn eine Be
schichtung auf der oberen Leitungsschicht in einem späteren
Schritt ausgeführt wird.
Die Aufgabe wird auch gelöst durch eine Halbleitervorrichtung
nach Anspruch 4.
Die Halbleitervorrichtung weist auf: ein Halbleitersubstrat;
einen Trennisolationsfilm, der auf einer Hauptoberfläche des
Halbleitersubstrates gebildet ist, eine Sicherung, die in
Kontakt mit einer oberen Oberfläche des Trennisolationsfilmes
gebildet ist, eine untere Isolationsschicht und eine untere
Verbindungsschicht, die selektiv in Kontakt mit einer oberen
Oberfläche der unteren Isolationsschicht auf dem Halbleiter
substrat gebildet ist, eine obere Isolationsschicht, die se
lektiv in Kontakt mit einer oberen Oberfläche der unteren
Isolationsschicht und der unteren Verbindungsschicht gebildet
ist; wobei die obere Isolationsschicht nur in einem Bereich
außerhalb des obersten vertikalen Verbindungsbereich angeord
net ist, der einen ebenen Bereich bedeckt, wie er von oben
gesehen wird, einschließlich der vertikalen Verbindung zum
elektrischen Verbinden der Verbindungsschicht in Kontakt mit
der unteren Oberfläche der oberen Isolationsschicht und einer
anderen Verbindungsschicht in Kontakt mit der oberen Oberflä
che der oberen Isolationsschicht; und eine obere Leitungs
schicht, die selektiv so gebildet ist, daß sie in Kontakt ist
mit der oberen Oberfläche der unteren Isolationsschicht, der
unteren Verbindungsschicht und der oberen Isolationsschicht
in einem Bereich außerhalb eines Sicherungsbereiches, die ei
nen ebenen Bereich bedeckt einschließlich der Sicherung und
einer Nachbarschaft davon.
Mit diesem Aufbau kann die Halbleitervorrichtung durch das
Herstellungsverfahren mit einer verringerten Zahl von Verfah
rensschritten hergestellt werden, wie oben beschrieben wurde.
Bevorzugte Ausgestaltungen der Vorrichtung sind in den Un
teransprüchen angegeben.
Bei einer Ausgestaltung ist die obere Leitungsschicht außer
halb des Sicherungsbereiches in einem Abstand nicht kürzer
als die Dicke der Beschichtung, die auf der oberen Leitungs
schicht zu bilden ist, von einem Umriß des Sicherungsberei
ches ausgebildet.
Mit diesem Aufbau kann der Sicherungsbereich sicher einen
Öffnungszustand aufrechterhalten, selbst wenn eine Beschich
tung auf der oberen Leitungsschicht in einem späteren Schritt
durchgeführt wird.
Nach einer anderen Ausgestaltung weist die Halbleitervorrich
tung eine andere Isolationsschicht auf, die zwischen dem
Halbleitersubstrat und der unteren Isolationsschicht gebildet
ist.
Mit diesem Aufbau neigt die Gesamtdicke der Isolationsschich
ten dazu zuzunehmen, und somit nimmt die Dicke der Isolati
onsschicht wirksamer ab.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Beschreibung eines Ausführungsbeispieles anhand
der Figuren. Von den Figuren zeigen:
Fig. 1 einen Schnitt einer Halbleitervorrichtung gemäß einer
Ausführungsform der vorliegenden Erfindung;
Fig. 2 einen Schnitt, auf den Bezug genommen wird, zum Be
schreiben eines ersten Herstellungsschrittes einer Halblei
tervorrichtung gemäß der Ausführungsform der vorliegenden Er
findung;
Fig. 3 einen Schnitt, auf den Bezug genommen wird, zum Be
schreiben eines zweiten Herstellungsschrittes einer Halblei
tervorrichtung gemäß der Ausführungsform der vorliegenden Er
findung;
Fig. 4 einen Schnitt, auf den Bezug genommen wird, zum Be
schreiben eines dritten Herstellungsschrittes einer Halblei
tervorrichtung gemäß der Ausführungsform der vorliegenden Er
findung;
Fig. 5 einen Schnitt, auf den Bezug genommen wird, zum Be
schreiben eines vierten Herstellungsschrittes einer Halblei
tervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung;
Fig. 6 ein Schnitt, auf den Bezug genommen wird, zum Be
schreiben eines fünften Herstellungsschrittes einer Halblei
tervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung;
Fig. 7 einen Schnitt, auf den Bezug genommen wird, zum Be
schreiben eines sechsten Herstellungsschrittes einer Halblei
tervorrichtung gemäß der Ausführungsform der vorliegenden Er
findung;
Fig. 8 einen Schnitt einer der Anmelderin bekannten Halblei
tervorrichtung;
Fig. 9 einen Schnitt der Halbleitervorrichtung von Fig. 8
mit einer Öffnung in einem Sicherungsbereich;
Fig. 10 einen Schnitt, auf den Bezug genommen wird, zum Be
schreiben eines ersten Herstellungsschrittes der Halbleiter
vorrichtung von Fig. 8 mit einer Öffnung in einem Siche
rungsbereich;
Fig. 11 einen Schnitt, auf den Bezug genommen wird, zum Be
schreiben eines zweiten Herstellungsschrittes der Halbleiter
vorrichtung von Fig. 8 mit einer Öffnung in einem Siche
rungsbereich; und
Fig. 12 einen Schnitt, auf den Bezug genommen wird, zum Be
schreiben eines dritten Herstellungsschrittes der Halbleiter
vorrichtung von Fig. 8 mit einer Öffnung in einem Siche
rungsbereich.
Der Aufbau der Halbleitervorrichtung gemäß der bevorzugten
Ausführungsform der vorliegenden Erfindung ist in Fig. 1 ge
zeigt. Die Halbleitervorrichtung weist ein Halbleitersubstrat
1, einen Feldoxidfilm 10 in Kontakt mit einer Oberseite des
Halbleitersubstrates 1, der als Trennisolations
film/trennender isolierender Film dient, und eine Sicherung
11 in Kontakt mit einer Oberseite des Feldoxidfilmes 10 auf.
Weiter weist die Halbleitervorrichtung einen Oxidfilm 21, der
als eine untere Isolationsschicht/untere isolierende Schicht
über dem Halbleitersubstrat 1 dient, eine Verbindungsschicht
23b in Kontakt mit einer oberen Oberfläche des Oxidfilmes
21b, die als eine untere Verbindungsschicht dient, und einen
Oxidfilm 21a, der als eine Isolationsschicht/isolierende
Schicht dient, eine Verbindungsschicht 23a in Kontakt mit ei
ner Oberseite des Oxidfilmes 21a, einen Oxidfilm 21c, der als
eine obere Isolationsschicht/obere isolierende Schicht dient,
und eine obere Leitungsschicht 25 auf.
Eine vertikale Verbindung 22c zum elektrischen Verbinden der
Verbindungsschicht 23b und eine Verbindungsschicht 23c in
Kontakt mit einer Oberseite des Oxidfilmes 21c sind ein Teil
der oberen Leitungsschicht 25 in Fig. 1. Bei der oberen Lei
tungsschicht 25 gibt es keine klare Grenze zwischen der ver
tikalen Verbindung 22c und der Verbindungsschicht 23c, und
diese beiden sind als ein einstückiger/integraler Abschnitt
gebildet. Bei der oberen Leitungsschicht 25 ist ein Ab
schnitt, der über der Isolationsschicht 21 angeordnet ist,
die Verbindungsschicht 23c. Ähnlich zu den vertikalen Verbin
dungen 22a und 22b, die elektrisch die obere und die untere
Verbindungsschicht davon verbinden, wird eine vertikale Ver
bindung 22c zum elektrischen Verbinden der Verbindungsschich
ten 23b und 23c benötigt.
Hier wird ein ebener Bereich der vertikalen Verbindung 22c,
wie er von oben gesehen wird, als "oberster vertikaler Ver
bindungsbereich" bezeichnet, und ein ebener Bereich, der die
Sicherung 11 und ihre Umgebung enthält, wie sie von oben ge
sehen werden, wird als "Sicherungsbereich" bezeichnet. Bei
dem in Fig. 1 gezeigten Schnitt sind der oberste vertikale
Verbindungsbereich an der rechten und der linken Seite vorge
sehen, wobei der Sicherungsbereich 26 dazwischen angeordnet
ist. Der oberste vertikale Verbindungsbereich ist so gebil
det, daß er sich ungefähr senkrecht zu der Papierfläche von
Fig. 1 erstreckt, oder so daß er den Sicherungsbereich 26
umgibt, wenn er von oben gesehen wird. Ein Bereich 27, der
den obersten vertikalen Verbindungsbereich und einen Bereich
enthält, der zwischen oder umgeben von den obersten vertika
len Verbindungsbereichen angeordnet ist, wird als "oberster
vertikaler Verbindungsbereich und interner Bereich" bezeich
net. Bei dem obersten vertikalen Verbindungsbereich und in
ternen Bereich 27 ist ein Oxidfilm 21c als die oberste Iso
lierschicht nicht vorhanden. Die obere Leitungsschicht 25 ist
selektiv so gebildet, daß sie die obere Oberfläche der unte
ren Isolationsschicht, der unteren Verbindungsschicht und der
oberen Isolationsschicht außerhalb des Sicherungsbereiches 26
kontaktiert.
Als nächstes wird ein Herstellungsverfahren der Halbleiter
vorrichtung gemäß der Ausführungsform beschrieben.
Zuerst wird ein Aufbau gebildet, wie er in Fig. 2 gezeigt
ist. Insbesondere wird der Feldoxidfilm 10 auf dem Silizium
substrat 1 gebildet, und die Sicherung 11 aus polykristalli
nem Silizium wird auf dem Feldoxidfilm 10 gebildet. Dann wird
der Oxidfilm 21a so gebildet, daß er die Sicherung 11 ab
deckt. Dann wird eine vertikale Verbindung 22a, die elek
trisch einen Kontakt 13 mit einem oberen Teil verbindet, zum
Bilden der ersten Verbindungsschicht 23a vorgesehen. Der
Oxidfilm 21b entsprechend der unteren Isolationsschicht wird
zum Bedecken einer Oberseite der ersten Verbindungsschicht
23a vorgesehen. Weiter wird eine vertikale Verbindung 22b,
die elektrisch die erste Verbindungsschicht 23a mit einem
oberen Teil verbindet, vorgesehen zum Bilden der zweiten Ver
bindungsschicht 23b entsprechend der unteren Verbindungs
schicht. Dann wird der Oxidfilm 21c entsprechend der oberen
Isolationsschicht so gebildet, daß er die zweite Verbindungs
schicht 23b bedeckt. Somit wird der in Fig. 2 gezeigte Auf
bau erhalten.
Bei dem eingangs beschriebenen Verfahren wird die Resistmaske
14 gebildet, und eine Öffnung wird in dem Oxidfilm 21c nur in
einem Bereich gebildet, der der vertikalen Verbindung 22c
entspricht, durch Ätzen zum Bilden der vertikalen Verbindung
22c (siehe Fig. 8 oder Fig. 9). Bei dieser Ausführungsform
wird eine Resistmaske 14 so gebildet, daß die Öffnung nicht
nur in einem Bereich entsprechend der vertikalen Verbindung
22c (oberster vertikaler Verbindungsbereich) gebildet wird,
sondern auch in einem Bereich des gesamten obersten vertika
len Verbindungsbereichs und inneren Bereichs 27, wie in Fig. 3
gezeigt ist. Wenn die Resistmaske 14 an ihrem Platz ist,
werden der Oxidfilm 21c, der in dem obersten vertikalen Ver
bindungsbereich und inneren Bereich 27 angeordnet ist, ent
fernt, wie er in Fig. 4 gezeigt ist.
Es wird Bezug genommen auf Fig. 5, eine Leitungsschicht 24
wird durch Sputtern oder ähnliches gebildet. Es wird Bezug
genommen auf Fig. 6, eine Resistmaske 14 wird selektiv so
gebildet, daß sie die obere Oberfläche der Leiterschicht 24
entsprechend der offenliegenden oberen Oberfläche der unteren
Isolationsschicht, der unteren Verbindungsschicht und der
oberen Isolationsschicht um einen vorbestimmten Betrag in ei
nem Bereich außerhalb des Sicherungsbereiches 26 bedeckt.
Hier wird die Resistmaske 14 mit einer Öffnung etwas breiter
als der Sicherungsbereich 26 so gebildet, daß er für die Ab
nahme der Größe der Öffnung bei einem folgenden Schritt auf
kommen kann, die durch die Bildung einer Glasbeschichtung 12
(siehe Fig. 1) mit einer bestimmten Dicke verursacht wird.
Indem die Resistmaske 14 benutzt wird, wird ein unnötiger Ab
schnitt der Leiterschicht 24 entfernt, wie in Fig. 7 gezeigt
ist. Als Resultat wird die obere Leitungsschicht 25 selektiv
so gebildet, daß sie in Kontakt mit der offenliegenden oberen
Oberfläche der unteren Isolierschicht, der unteren Verbin
dungsschicht und der oberen Isolierschicht in dem Bereich au
ßerhalb des Sicherungsbereiches steht. Dann wird mit der Bil
dung der Glasbeschichtung 12 durch CVD oder ähnliches der in
Fig. 1 gezeigte Aufbau erhalten.
Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß
dieser Ausführungsform wird in dem Schritt des Entfernens der
Isolationsschicht zum Bilden der Öffnung für die vertikale
Verbindung 22c in dem Oxidfilm 21c, die als obere Isolations
schicht dient, die Isolationsschicht nicht nur in einem Be
reich entsprechend der Öffnung zum Bilden der vertikalen Ver
bindung 22c, sondern in dem Sicherungsbereich 26 entfernt.
Weiter werden die vertikale Verbindung 22c zum elektrischen
Verbinden der Verbindungsschichten 23b und 23c, die über und
unter dem Oxidfilm 21c angeordnet sind, der als die obere
Isolationsschicht dient, und die Verbindungsschicht 23c, die
auf der Oberseite der oberen Isolationsschicht anzuordnen
ist, als ein Abschnitt als die obere Leitungsschicht 25 ge
bildet. Folglich kann im Vergleich mit dem eingangs beschrie
benen Verfahren, bei dem die Öffnung für die vertikale Ver
bindung 22c und die Öffnung für den Sicherungsbereich 26 in
dem Oxidfilm 21c, der als die obere Isolationsschicht dient,
in getrennten Schritten gebildet werden, die Zahl der Verfah
rensschritte verringert werden. Zusammen mit der Verringerung
der Zahl der Verfahrensschritte wird die Zahl der Ätzvorgänge
verringert, und der notwendige Betrag von Maskenmaterial kann
verringert werden.
Somit weist die Halbleitervorrichtung dieser Ausführungsform
den Vorteil auf, daß sie mit einem Herstellungsverfahren mit
einer verringerten Zahl von Verfahrensschritten hergestellt
werden kann, wie oben beschrieben wurde.
Obwohl die Vorrichtung mit drei Verbindungsschichten als ein
Beispiel in dieser Ausführungsform beschrieben worden ist,
kann die Vorrichtung mehr oder weniger Verbindungsschichten
aufweisen.
Das Material der vertikalen Verbindungen 22a, 22b und 22c und
der Verbindungsschichten 23a, 23b und 23c kann Aluminium
sein, aber es ist nicht darauf begrenzt. Als das Material der
Oxidfilme 21a, 21b, 21c ist SiO2 benutzbar, aber das Material
ist nicht darauf beschränkt.
Claims (6)
1. Herstellungsverfahren einer Halbleitervorrichtung mit
den Schritten:
Bilden einer Sicherung (11) in Kontakt mit einer oberen Ober fläche eines trennenden isolierenden Filmes (10), der auf ei ner Hauptoberfläche eines Halbleitersubstrates (1) gebildet wird,
Bilden einer unteren isolierenden Schicht (21b) auf dem Halb leitersubstrat (1) und selektives Bilden einer unteren Ver bindungsschicht (23b) in Kontakt mit einer oberen Oberfläche der unteren isolierenden Schicht (21b);
selektives Bilden einer oberen isolierenden Schicht in Kon takt mit der oberen Oberfläche der unteren isolierenden Schicht (21b) und der unteren Verbindungsschicht (23b) und
Bedecken eines Bereiches mit der Ausnahme eines obersten ver tikalen Verbindungsbereiches, wie er von oben gesehen wird, einschließlich einer vertikalen Verbindung (22c) zum elektri schen Verbinden der unteren Verbindungsschicht (23b) und ei ner anderen Verbindungsschicht (23c) darüber und eines inne ren Bereiches (27) des obersten vertikalen Verbindungsberei ches; und
selektives Bilden einer oberen Leitungsschicht (25) in Kon takt mit einer offenliegenden oberen Oberfläche der unteren isolierenden Schicht (21b), der unteren Verbindungsschicht (23b) und der oberen isolierenden Schicht (21c) in einem Be reich außerhalb eines Sicherungsbereiches (26), der einen ebenen Bereich einschließlich der Sicherung (11) und eine Nachbarschaft davon bedeckt.
Bilden einer Sicherung (11) in Kontakt mit einer oberen Ober fläche eines trennenden isolierenden Filmes (10), der auf ei ner Hauptoberfläche eines Halbleitersubstrates (1) gebildet wird,
Bilden einer unteren isolierenden Schicht (21b) auf dem Halb leitersubstrat (1) und selektives Bilden einer unteren Ver bindungsschicht (23b) in Kontakt mit einer oberen Oberfläche der unteren isolierenden Schicht (21b);
selektives Bilden einer oberen isolierenden Schicht in Kon takt mit der oberen Oberfläche der unteren isolierenden Schicht (21b) und der unteren Verbindungsschicht (23b) und
Bedecken eines Bereiches mit der Ausnahme eines obersten ver tikalen Verbindungsbereiches, wie er von oben gesehen wird, einschließlich einer vertikalen Verbindung (22c) zum elektri schen Verbinden der unteren Verbindungsschicht (23b) und ei ner anderen Verbindungsschicht (23c) darüber und eines inne ren Bereiches (27) des obersten vertikalen Verbindungsberei ches; und
selektives Bilden einer oberen Leitungsschicht (25) in Kon takt mit einer offenliegenden oberen Oberfläche der unteren isolierenden Schicht (21b), der unteren Verbindungsschicht (23b) und der oberen isolierenden Schicht (21c) in einem Be reich außerhalb eines Sicherungsbereiches (26), der einen ebenen Bereich einschließlich der Sicherung (11) und eine Nachbarschaft davon bedeckt.
2. Verfahren nach Anspruch 1,
bei dem der Schritt des selektiven Bildens einer oberen lei
tenden Schicht die Schritte aufweist:
Bilden einer oberen isolierenden Schicht (21c) in Kontakt mit der oberen Oberfläche der unteren isolierenden Schicht (21b) und der unteren Verbindungsschicht (23b); und
Entfernen der oberen isolierenden Schicht (21c) in dem ober sten vertikalen Verbindungsbereich und dem internen Bereich (27).
Bilden einer oberen isolierenden Schicht (21c) in Kontakt mit der oberen Oberfläche der unteren isolierenden Schicht (21b) und der unteren Verbindungsschicht (23b); und
Entfernen der oberen isolierenden Schicht (21c) in dem ober sten vertikalen Verbindungsbereich und dem internen Bereich (27).
3. Verfahren nach Anspruch 1 oder 2,
bei dem der Schritt des selektiven Bildens einer oberen lei
tenden Schicht (25) einen Schritt aufweist zum Bilden der
oberen leitenden Schicht außerhalb des Sicherungsbereiches
(26) in einem Abstand von einem Umriß des Sicherungsbereiches
(26) nicht kürzer als die Dicke einer Beschichtung (12), die
auf der oberen leitenden Schicht (25) zu bilden ist.
4. Halbleitervorrichtung mit:
einem Halbleitersubstrat (1);
einem trennenden isolierenden Film (10), der auf einer Hauptoberfläche des Halbleitersubstrates (1) gebildet ist;
einer Sicherung (11), die in Kontakt mit einer oberen Ober fläche des trennenden isolierenden Filmes (10) gebildet ist;
einer unteren isolierenden Schicht (21b) und einer unteren Verbindungsschicht (23b), die selektiv in Kontakt mit einem oberen Oberfläche der unteren isolierenden Schicht (21b) auf dem Halbleitersubstrat (1) gebildet ist;
einer oberen isolierenden Schicht (21c), die selektiv in Kon takt mit der oberen Oberfläche der unteren isolierenden Schicht (21b) und der unteren Verbindungsschicht (23b) gebil det ist;
wobei die obere isolierende Schicht (21b) nur in einem Be reich außerhalb des obersten vertikalen Verbindungsbereiches angeordnet ist, der einen ebenen Bereich bedeckt, wie er von oben gesehen wird, einschließlich einer vertikalen Verbindung (22c) zum elektrischen Verbinden der unteren Verbindungs schicht (23b) in Kontakt mit der unteren Oberfläche der obe ren isolierenden Schicht und einer anderen Verbindungsschicht (23c) in Kontakt mit der oberen Oberfläche der oberen isolie renden Schicht; und
einer oberen Leiterschicht (25), die selektiv in Kontakt mit einer offen liegenden oberen Oberfläche der unteren isolie renden Schicht (21b), der unteren Verbindungsschicht (23b) und der oberen isolierenden Schicht (21c) in einem Bereich außerhalb eines Sicherungsbereiches (26) gebildet ist, der einen ebenen Bereich abdeckt, einschließlich der Sicherung und ihrer Nachbarschaft.
einem Halbleitersubstrat (1);
einem trennenden isolierenden Film (10), der auf einer Hauptoberfläche des Halbleitersubstrates (1) gebildet ist;
einer Sicherung (11), die in Kontakt mit einer oberen Ober fläche des trennenden isolierenden Filmes (10) gebildet ist;
einer unteren isolierenden Schicht (21b) und einer unteren Verbindungsschicht (23b), die selektiv in Kontakt mit einem oberen Oberfläche der unteren isolierenden Schicht (21b) auf dem Halbleitersubstrat (1) gebildet ist;
einer oberen isolierenden Schicht (21c), die selektiv in Kon takt mit der oberen Oberfläche der unteren isolierenden Schicht (21b) und der unteren Verbindungsschicht (23b) gebil det ist;
wobei die obere isolierende Schicht (21b) nur in einem Be reich außerhalb des obersten vertikalen Verbindungsbereiches angeordnet ist, der einen ebenen Bereich bedeckt, wie er von oben gesehen wird, einschließlich einer vertikalen Verbindung (22c) zum elektrischen Verbinden der unteren Verbindungs schicht (23b) in Kontakt mit der unteren Oberfläche der obe ren isolierenden Schicht und einer anderen Verbindungsschicht (23c) in Kontakt mit der oberen Oberfläche der oberen isolie renden Schicht; und
einer oberen Leiterschicht (25), die selektiv in Kontakt mit einer offen liegenden oberen Oberfläche der unteren isolie renden Schicht (21b), der unteren Verbindungsschicht (23b) und der oberen isolierenden Schicht (21c) in einem Bereich außerhalb eines Sicherungsbereiches (26) gebildet ist, der einen ebenen Bereich abdeckt, einschließlich der Sicherung und ihrer Nachbarschaft.
5. Halbleitervorrichtung nach Anspruch 4,
bei der die obere Leiterschicht (25) außerhalb des Siche
rungsbereiches (26) in einem Abstand von dem Umriß des Siche
rungsbereiches (26) nicht kürzer als die Dicke der Beschich
tung (12) gebildet ist, die auf der oberen Leitungsschicht
(25) zu bilden ist.
6. Halbleitervorrichtung nach Anspruch 4 oder 5, mit:
einer anderen isolierenden Schicht, die zwischen dem Halblei tersubstrat (1) und der unteren isolierenden Schicht (21) ge bildet ist.
einer anderen isolierenden Schicht, die zwischen dem Halblei tersubstrat (1) und der unteren isolierenden Schicht (21) ge bildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000097967A JP2001284458A (ja) | 2000-03-31 | 2000-03-31 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10062238A1 true DE10062238A1 (de) | 2001-10-11 |
Family
ID=18612521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10062238A Ceased DE10062238A1 (de) | 2000-03-31 | 2000-12-14 | Herstellungsverfahren einer Halbleitervorrichtung und Halbleitervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6518158B1 (de) |
JP (1) | JP2001284458A (de) |
KR (1) | KR100392743B1 (de) |
DE (1) | DE10062238A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100463047B1 (ko) * | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
KR100513304B1 (ko) * | 2002-12-10 | 2005-09-07 | 삼성전자주식회사 | 반도체 기억장치의 퓨즈 박스및 그 제조방법 |
KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
DE10354112B4 (de) * | 2003-11-19 | 2008-07-31 | Qimonda Ag | Verfahren und Anordnung zur Reparatur von Speicherchips mittels Mikro-Lithographie-Verfahren |
JP5054370B2 (ja) * | 2006-12-19 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951038A (ja) | 1995-08-07 | 1997-02-18 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JP2845828B2 (ja) * | 1996-08-29 | 1999-01-13 | 山口日本電気株式会社 | 多層配線半導体装置とその製造方法 |
JP3147149B2 (ja) * | 1997-02-07 | 2001-03-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5970346A (en) * | 1997-09-19 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse window guard ring structure for nitride capped self aligned contact processes |
US6008075A (en) * | 1999-02-11 | 1999-12-28 | Vanguard International Semiconductor Corporation | Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing |
-
2000
- 2000-03-31 JP JP2000097967A patent/JP2001284458A/ja not_active Withdrawn
- 2000-10-31 US US09/699,463 patent/US6518158B1/en not_active Expired - Lifetime
- 2000-12-14 DE DE10062238A patent/DE10062238A1/de not_active Ceased
-
2001
- 2001-01-04 KR KR10-2001-0000358A patent/KR100392743B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010096549A (ko) | 2001-11-07 |
JP2001284458A (ja) | 2001-10-12 |
KR100392743B1 (ko) | 2003-07-28 |
US6518158B1 (en) | 2003-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006043484B4 (de) | Fuse-Struktur und Verfahren zum Herstellen derselben | |
DE69023541T2 (de) | Kontaktstruktur für integrierte Halbleiterschaltung. | |
DE4214391C2 (de) | Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung | |
DE3781247T2 (de) | Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips. | |
DE10337569B4 (de) | Integrierte Anschlussanordnung und Herstellungsverfahren | |
DE3331624C2 (de) | Halbleiteranordnung mit Schutzmetalleinrichtung | |
DE69500388T2 (de) | Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern | |
DE2637667A1 (de) | Halbleiteranordnung | |
DE3783404T2 (de) | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. | |
DE19619737A1 (de) | Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE102018208142B4 (de) | Multidirektionale selbstausgerichtete Mehrfachstrukturierung | |
DE19614164C2 (de) | Verfahren zum Bilden einer Mehrschichtverbindung | |
DE3856439T2 (de) | Halbleiteranordnung mit einer zusammengesetzten isolierenden Zwischenschicht | |
DE68918983T2 (de) | Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung. | |
DE112019002455T5 (de) | Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren | |
DE10018126A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE4433535C2 (de) | Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen | |
DE102019204020B4 (de) | Verbindungsstruktur und Verfahren zu deren Herstellung | |
DE112019003036T5 (de) | Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren | |
DE10062238A1 (de) | Herstellungsverfahren einer Halbleitervorrichtung und Halbleitervorrichtung | |
DE19835898A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
EP0103690B1 (de) | Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen | |
DE102011100779B4 (de) | Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung | |
DE4120592C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE102018118724B4 (de) | Verfahren zum Programmieren einer einmalig programmierbaren Struktur, Halbleiterbauteil und Hochfrequenzbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |