DE102011100779B4 - Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung - Google Patents

Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung Download PDF

Info

Publication number
DE102011100779B4
DE102011100779B4 DE102011100779.6A DE102011100779A DE102011100779B4 DE 102011100779 B4 DE102011100779 B4 DE 102011100779B4 DE 102011100779 A DE102011100779 A DE 102011100779A DE 102011100779 B4 DE102011100779 B4 DE 102011100779B4
Authority
DE
Germany
Prior art keywords
conductive layer
via opening
layer
met1
tfr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011100779.6A
Other languages
English (en)
Other versions
DE102011100779A1 (de
Inventor
Christoph Andreas Othmar DIRNECKER
Leif Christian Olsen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102011100779.6A priority Critical patent/DE102011100779B4/de
Priority to US13/463,290 priority patent/US8871603B2/en
Publication of DE102011100779A1 publication Critical patent/DE102011100779A1/de
Priority to US14/492,331 priority patent/US9190462B2/en
Application granted granted Critical
Publication of DE102011100779B4 publication Critical patent/DE102011100779B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • H01L28/24Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228Resistive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung einer elektronischen Vorrichtung, wobei das Verfahren umfasst:Abscheiden einer ersten leitenden Schicht (MET1);Abscheiden eines ersten Zwischenmetalldielektrikums (IMD1) auf der ersten leitenden Schicht (MET1);Abscheiden einer Widerstandsschicht (TFR) und Strukturieren der Widerstandsschicht (TFR) für einen Dünnschichtwiderstand;Abscheiden eines zweiten Zwischenmetalldielektrikums (IMD2) auf der Widerstandsschicht (TFR);Ätzen einer ersten Kontaktlochöffnung (VIAM) in das zweite Zwischenmetalldielektrikum (IMD2) und das erste Zwischenmetalldielektrikum (IMD1) bis auf die erste leitende Schicht (MET1) hinab;Ätzen einer zweiten Kontaktlochöffnung (VIATFR1) und einer dritten Kontaktlochöffnung (VIATFR2) in das zweite Zwischenmetalldielektrikum (IMD2) und das erste Zwischenmetalldielektrikum (IMD1) bis auf die erste leitende Schicht (MET1) hinab,Abscheiden eines leitenden Materials in der ersten Kontaktlochöffnung (VIAM), der zweiten Kontaktlochöffnung (VIATFR1) und der dritten Kontaktlochöffnung (VIATFR2), um die erste leitende Schicht (MET1) anzukoppeln und um die Widerstandsschicht (TFR) des Dünnschichtwiderstandes und die erste leitende Schicht (MET1) elektrisch zu koppeln,Abscheiden einer zweiten leitenden Schicht (MET2) auf dem zweiten Zwischenmetalldielektrikum (IMD2),elektrisches Verbinden der zweiten leitenden Schicht (MET2) mit dem leitenden Material in der ersten Kontaktlochöffnung (VIAM), in der zweiten Kontaktlochöffnung (VIATFR1) und in der dritten Kontaktlochöffnung (VIATFR2),wobei eine horizontale Querschnittsebene der zweiten Kontaktlochöffnung (VIATFR1) und der dritten Kontaktlochöffnung (VIATFR2) die Widerstandsschicht (TFR) des Dünnschichtwiderstandes an gegenüberliegenden Enden der Widerstandsschicht (TFR) in einer ersten Dimension teilweise derart überlappt, dass eine Fehlausrichtung der Widerstandsschicht (TFR) in der ersten Dimension eine Summe eines ersten Verbindungswiderstandswerts (RVTFR1) der zweiten Kontaktlochöffnung (VIATFR1) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) und eines zweiten Verbindungswiderstandswerts (RVTFR2) der dritten Kontaktlochöffnung (VIATFR2) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) nicht beeinflusst, und derart, dass eine Fehlausrichtung der Widerstandsschicht (TFR) des Dünnschichtwiderstands in einer vertikalen Richtung zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) die Summe des ersten Verbindungswiderstandswerts (RVTFR1) der zweiten Kontaktlochöffnung (VIATFR1) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) und des zweiten Verbindungswiderstandswerts (RVTFR2) der dritten Kontaktlochöffnung (VIATFR2) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) nicht beeinflusst, und wobei die erste Kontaktlochöffnung (VIAM) keine Überlappung aufweist,wobei eine Länge in der ersten Dimension der zweiten Kontaktlochöffnung (VIATFR1) und der dritten Kontaktlochöffnung (VIATFR2) jeweils derart ist, dass ein Teil der jeweiligen Kontaktlochöffnung (VIATFR1, VIATFR2), der die Widerstandsschicht (TFR) mit der ersten leitenden Schicht (MET1) verbindet, eine gleiche Länge (L1TFRVIA, LVIAM) wie die erste Kontaktlochöffnung (VIAM) aufweist.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum elektrischen Verbinden eines niederohmigen Dünnschichtwiderstandes.
  • HINTERGRUND
  • Verschiedene wichtige technologische Anwendungen verwenden Dünnschichtwiderstände. Diese Dünnschichtwiderstände können in individuelle integrierte Halbleitervorrichtungen integriert sein oder sie können in komplexen Hybridschaltungen oder integrierten Schaltungen angeordnet werden. Dünnschichtwiderstände können als Widerstandsleiternetzwerke in Analog-Digital-Umsetzern oder als Strombegrenzungs- und/oder Lastwiderstände in verschiedenen unterschiedlichen Schaltungen wie z. B. Verstärkern, Filtern, Strom- oder Spannungspuffer- oder Vorspannungsstufen usw. angeordnet werden.
  • Dünnschichtwiderstände können verschiedene unterschiedliche Materialien umfassen, wie beispielsweise Tantalnitrid (TaN), Siliziumchrom (SiCr), oder Nickelchrom (NiCr). Diese Widerstandsmaterialien werden im Allgemeinen auf einen Substratwafer auf einer Metallverbindungsebene aufgedampft oder gesputtert und anschließend strukturiert und geätzt. Um die Dünnschichtwiderstände zu verwenden, müssen sie elektrisch verbunden werden. Die Parameter und die Leistung der Dünnschichtwiderstände stehen dann mit dem Zustand und mit der Qualität der Widerstandsoberfläche und der elektrischen Verbindung in Beziehung. Innerhalb der festgelegten Herstellungsprozesse für integrierte Halbleitervorrichtungen ist es jedoch anspruchsvoll, Dünnschichtwiderstände zu kontaktieren, ohne wichtige Parameter oder sogar die Dünnschichttransistoren selbst zu beeinträchtigen oder zu zerstören.
  • US 6 921 962 B1 offenbart eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Dünnschichtwiderstand. Wie in 1 gezeigt, erstrecken sich leitend gefüllte Kontaktlöcher 95 von der oberen Metallverbindungsschicht 100 zu den Dünnschichtwiderständen 60 und einer unteren Metallverbindungsschicht 40. Die Kontaktlöcher werden gleichzeitig ausgebildet, ohne dass Verarbeitungsschritte hinzugefügt werden, um die Widerstände 60 zu kontaktieren. Die Kontaktlöcher 95 kontaktieren vorzugsweise optionale Abschnitte einer Hartmaske 70, die über den Enden des Widerstandsmaterials 60 bleiben. Die Kontaktlöcher 95 können jedoch das Widerstandsmaterial 60 und/oder die Hartmaske 70 kontaktieren. Optionale Hartmaskenabschnitte 70 können das Widerstandsmaterial 60 während des Kontaktlochätzens schützen. Die Hartmaskenabschnitte 70 umfassen ein leitendes Material wie z. B. Titanwolfram (TiW), Titannitrid (TiN) oder Molybdän (Mo). Das Widerstandsmaterial 60 kann Materialien wie z. B. Tantalnitrid (TaN), Siliziumchrom (SiCr) oder Nickelchrom (NiCr) umfassen.
  • US 7 112 286 B2 offenbart eine Dünnschichtwiderstandsstruktur, die eine elektrische Schnittstellenschicht oder Kopfschicht umfasst, die eine Kombination einer Titanschicht (Ti-Schicht) und einer Titannitridschicht (TiN-Schicht) ist. Die Kombination der Ti-Schicht und der TiN-Schicht mildert den Widerstandswert, der der elektrischen Schnittstelle zugeordnet ist. Außerdem schafft die Verwendung der Ti-Schicht einen besser reproduzierbaren Widerstandswert, der der elektrischen Schnittstellenschicht zugeordnet ist. Ferner wirkt die Ti-Schicht als Klebeschicht, um die Haftung des TiN am Dünnschichtwiderstandmaterial zu erleichtern.
  • Um Verbindungsschichten unterer Ebene aus beispielsweise Aluminium zu verbinden, wurden die Verbindungsschichten herkömmlich mit einer Titannitridschicht (TiN) bedeckt. Ein Loch für ein Kontaktloch wird dann durch einen starken Vorsputterätzschritt geätzt, um die TiN-Schicht zu entfernen und die Aluminiumschicht darunter zu erreichen. Anschließend wird die Öffnung für das Kontaktloch mit einer Auskleidung aus Titan (Ti) und dann mit einer Auskleidung aus TiN bedeckt. Schließlich wird der restliche Raum innerhalb der Öffnung mit Wolfram gefüllt, um die Verbindungsschicht unterer Ebene mit einer höheren Ebene elektrisch zu verbinden. Dieses starke Vorsputterätzen zum Entfernen der TiN-Schicht auf dem Aluminium ist mit dem Kontaktlochätzen zum Verbinden einer Dünnschichtwiderstandsschicht nicht kompatibel, da die Dünnschichtwiderstandsschicht leicht zerstört werden kann.
  • US 6 369 409 B1 offenbart eine Ableitwiderstandsschaltung mit einem Spannungsteilungsverhältnis und einem niedrigen Temperaturkoeffizienten des Widerstandswerts und eine Halbleitervorrichtung unter Verwendung einer solchen Ableitwiderstandsschaltung.
  • DE 101 11 029 C1 offenbart einen Halbleiterchip mit einem Kanalbereich, der zudem einen mit Ladungsträgern dotierten Bereich auf der von dem Kanalbereich abgewandten Seite einer Gate-Elektrode umfasst.
  • JP 2007 096 352 A offenbart eine Vorrichtung, bei der während des Anlegens einer Spannung zwischen zwei Aluminiumelektroden in einer zweiten Schicht, Strom von der Seite eines Elektrodenmusters zu der eines anderen Elektrodenmusters fließt, um als Widerstand zu wirken.
  • US 6 534 374 B2 offenbart ein Verfahren zur Integration von Schaltungskomponenten in Kupferverbindungen. Es wird unter anderem ein Präzisionswiderstandsbereich mit zwei freiliegenden planaren Kupferverbindungsleitungspunkten eines Präzisionswiderstands offenbart.
  • US 2007 / 0 069 334 A1 offenbart eine integrierte Schaltung, die einen ersten Dünnschichtwiderstand auf einer ersten dielektrischen Schicht umfasst. Eine erste Schicht von Verbindungsleitern auf der ersten dielektrischen Schicht umfasst einen ersten und einen zweiten Verbindungsleiter, die den ersten Dünnfilmwiderstand elektrisch kontaktieren. Eine zweite dielektrische Schicht wird auf der ersten dielektrischen Schicht gebildet. Ein zweiter Dünnschichtwiderstand ist auf der zweiten dielektrischen Schicht ausgebildet. Eine dritte dielektrische Schicht wird auf der zweiten dielektrischen Schicht gebildet. Eine zweite Schicht von Verbindungsleitern auf der dritten dielektrischen Schicht umfasst einen dritten Verbindungsleiter, der sich durch eine Öffnung in der zweiten und dritten dielektrischen Schicht erstreckt, um den ersten Verbindungsleiter zu kontaktieren. Die Schaltung umfasst auch einen vierten Verbindungsleiter, der sich durch eine Öffnung in der zweiten und dritten dielektrischen Schicht erstreckt, um den zweiten Verbindungsleiter zu kontaktieren, und zwei Verbindungsleiter, die sich durch Öffnungen in der dritten dielektrischen Schicht des zweiten Dünnschichtwiderstandes erstrecken. Ein fünfter Verbindungsleiter erstreckt sich durch eine Öffnung in der ersten dielektrischen Schicht, um ein Schaltungselement zu kontaktieren.
  • ZUSAMMENFASSUNG
  • Es ist eine Aufgabe der Erfindung, ein Herstellungsverfahren und eine Halbleitervorrichtung mit einer verbesserten Verbindungsstruktur zum Verbinden von Dünnschichtwiderständen zu schaffen.
  • Die Aufgabe wird erfindungsgemäß durch die Gegenstände der unabhängigen Patentansprüche gelöst.
  • Gemäß einem Aspekt der Erfindung wird ein Verfahren zur Herstellung einer elektronischen Vorrichtung gemäß dem Gegenstand des Patentanspruchs 1 bereitgestellt. Eine erste leitende Schicht (erste Metallverbindungsschicht) wird abgeschieden. Eine Isolationsschicht (erste dielektrische Zwischenmetallschicht) wird auf der ersten leitenden Schicht abgeschieden. Eine Widerstandsschicht wird auf der Isolationsschicht abgeschieden und strukturiert, um als Dünnschichtwiderstand zu dienen. Eine zweite Isolationsschicht (zweites Zwischenmetalldielektrikum) wird dann auf der Widerstandsschicht abgeschieden. Eine erste Öffnung wird in die Isolationsschichten (erstes und zweites Zwischenmetalldielektrikum) bis auf die erste leitende Schicht hinab geätzt. Eine zweite und eine dritte Öffnung werden in die Isolationsschichten (erstes und zweites Zwischenmetalldielektrikum) bis auf die erste leitende Schicht hinab geätzt. Die horizontale Querschnittsebene (d. h. die Fläche des Querschnitts der Öffnung in der horizontalen Ebene) der zweiten und der dritten Öffnung wird derart angeordnet, dass sie zumindest teilweise die Widerstandsschicht des Dünnschichtwiderstandes in einer ersten Dimension überlappen. Mit anderen Worten, wenn angenommen wird, dass die Schichten (leitende Schichten, Isolationsschichten, Widerstandsschicht) vertikal aufeinander angeordnet sind, liegt die zumindest teilweise Überlappung der Öffnung des Kontaktlochs dann in mindestens einer Richtung in der horizontalen Ebene. Diese Anordnung kann zu verschiedenen unterschiedlichen vorteilhaften Ausführungsformen führen. Ein leitendes Material wird in der ersten Kontaktlochöffnung, der zweiten Kontaktlochöffnung und der dritten Kontaktlochöffnung abgeschieden, um die erste leitende Schicht anzukoppeln und um die Widerstandsschicht des Dünnschichtwiderstandes und die erste leitende Schicht elektrisch zu koppeln. Eine zweite leitende Schicht (zweite Metallverbindungsschicht) wird abgeschieden. Die zweite leitende Schicht wird mit dem leitenden Material in der ersten, der zweiten und der dritten Kontaktlochöffnung verbunden. Eine horizontale Querschnittsebene der zweiten Kontaktlochöffnung und der dritten Kontaktlochöffnung überlappen die Widerstandsschicht des Dünnschichtwiderstandes an gegenüberliegenden Enden der Widerstandsschicht in einer ersten Dimension teilweise derart, dass eine Fehlausrichtung der Widerstandsschicht in der ersten Dimension eine Summe eines ersten Verbindungswiderstandswerts der zweiten Kontaktlochöffnung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht und eines zweiten Verbindungswiderstandswerts der dritten Kontaktlochöffnung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht nicht beeinflusst, und derart, dass eine Fehlausrichtung der Widerstandsschicht des Dünnschichtwiderstands in einer vertikalen Richtung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht die Summe des ersten Verbindungswiderstandswerts der zweiten Kontaktlochöffnung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht und des zweiten Verbindungswiderstandswerts der dritten Kontaktlochöffnung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht nicht beeinflusst. Die erste Kontaktlochöffnung weist keine Überlappung auf. Eine Länge in der ersten Dimension der zweiten Kontaktlochöffnung und der dritten Kontaktlochöffnung ist jeweils derart, dass ein Teil der jeweiligen Kontaktlochöffnung, der die Widerstandsschicht mit der ersten leitenden Schicht verbindet, eine gleiche Länge wie die erste Kontaktlochöffnung aufweist.
  • Das Material der Widerstandsschicht kann vorzugsweise Materialien wie z. B. Tantalnitrid (TaN), Siliziumchrom (SiCr) oder Nickelchrom (NiCr) umfassen.
  • Die Schichten sind derart konfiguriert, dass das erste Kontaktloch und das zweite Kontaktloch an einer unteren Seite durch die erste leitende Schicht und an einer oberen Seite durch die zweite leitende Schicht elektrisch verbunden sind.
  • Die dritte, die zweite Öffnung und die erste Öffnung werden mit einem elektrisch leitenden Material, wie beispielsweise Wolfram, gefüllt. Die erste, die zweite und die dritte Öffnung sind so konfiguriert, dass sie als Kontaktlöcher (vertikale elektrische Verbindungen) durch die Zwischenmetalldielektrika dienen. Ein zweites leitendes Material wird auf dem zweiten Zwischenmetalldielektrikum abgeschieden. Das zweite und das dritte Kontaktloch verbinden die Widerstandsschicht des Dünnschichtwiderstandes in dem Bereich elektrisch, in dem die horizontale Querschnittsfläche mit der Widerstandsschicht des Dünnschichtwiderstandes überlappt. Dies führt zu einer elektrischen Verbindung der zweiten leitenden Schicht mit dem Dünnschichtwiderstand.
  • Derselbe Trockenätzprozess kann dann zum Ätzen der ersten und der zweiten Öffnung verwendet werden. Dies vereinfacht die Herstellung und ist möglich, da die zweite Öffnung nur teilweise mit der Widerstandsschicht des Dünnschichtwiderstandes überlappt.
  • Die Überlappung zwischen der Öffnung des Kontaktlochs (oder mit anderen Worten dem Kontaktloch selbst) und der Widerstandsschicht des TFR in der mindestens einen Richtung in der horizontalen Ebene liegt vorteilhafterweise zwischen 0,2 µm und 0,4 µm.
  • In einem Aspekt der Erfindung kann die Dicke der Widerstandsschicht für den Dünnschichtwiderstand zweckmäßig eingestellt werden, um das Kontaktloch mit der Widerstandsschicht zu verbinden. Eine Dicke zwischen 50 nm und 100 nm und mehr ist vorteilhaft. Dies sieht vor, dass die Widerstandsschicht während des Ätzens des Kontaktlochs zum Verbinden der Widerstandsschicht des Dünnschichtwiderstandes nicht vollständig entfernt wird.
  • Die zweite und die dritte Öffnung oder mit anderen Worten das zweite und das dritte Kontaktloch zum Verbinden der Widerstandsschicht des Dünnschichtwiderstandes werden dann konfiguriert, um eine erste leitende Schicht unter der Widerstandsschicht des Dünnschichtwiderstandes und eine zweite leitende Schicht über der Widerstandsschicht des Dünnschichtwiderstandes und den Dünnschichtwiderstand zwischen den zwei leitenden Schichten elektrisch zu verbinden. Dieser Aspekt der Erfindung sieht vor, dass die relative Position der Widerstandsschicht des Dünnschichtwiderstandes irrelevant oder zumindest weniger signifikant wird, wenn die Widerstandsschicht mit zwei leitenden Schichten verbunden wird, die irgendwie die Widerstandsschicht einbetten. Wenn die Widerstandsschicht dann von einer der leitenden Schichten weiter entfernt liegt, liegt sie automatisch näher an der anderen leitenden Schicht.
  • Ein Durchmesser oder eine Länge der zweiten und der dritten Öffnung zum Verbinden des TFR werden derart gewählt (oder vielmehr vergrößert), dass die restliche Querschnittsfläche der Öffnung (die durch die Überlappung mit der Widerstandsschicht verkleinert ist) der Querschnittsfläche des normalen Kontaktlochs entspricht. Der Widerstandswert der Verbindung mit der ersten leitenden Schicht wird dann durch die Überlappung im Vergleich mit der normalen Konfiguration, die die Kontaktfläche zwischen dem Kontaktloch und der zweiten leitenden Schicht verringert, nicht verringert.
  • Optional kann die Abmessung der zweiten Öffnung oder des zweiten Kontaktlochs in einer zweiten Richtung in der horizontalen Ebene größer sein als die Abmessung der Widerstandsschicht in dieser Richtung. Dies bedeutet, dass sich der Durchmesser des Kontaktlochs über die Widerstandsschicht auf beiden Seiten in dieser zweiten Richtung erstrecken (größer als diese sein) kann. Dies sieht vor, dass eine größere Toleranz für die Position der Abmessungen der Widerstandsschicht relativ zum Kontaktloch besteht. Der Widerstandswert der Verbindung zwischen dem Kontaktloch und der Widerstandsschicht ist dann weniger von der exakten Position der Widerstandsschicht in Bezug auf das Kontaktloch unabhängig. Die Breite des zweiten Kontaktlochs in der zweiten Richtung kann 0,4 µm sein.
  • Vorteilhafterweise können mehrere erste Öffnungen geschaffen werden. Diese mehreren ersten Öffnungen können als Matrix einer ersten Öffnung konfiguriert sein. Diese mehreren ersten Öffnungen können dann dazu konfiguriert sein, die erste leitende Schicht und die zweite leitende Schicht zu verbinden. Dies kann den parasitären Widerstand zwischen der Verbindung zwischen der zweiten leitenden Schicht und der ersten leitenden Schicht verringern, wodurch der parasitäre Widerstand der Verbindung verringert wird, die vom Dünnschichtwiderstand zur ersten leitenden Schicht und von dort zur zweiten leitenden Schicht führt.
  • Die Erfindung schafft auch eine elektronische Vorrichtung gemäß dem Gegenstand des Patentanspruchs 5, die gemäß den Aspekten und Ausführungsformen der Erfindung hergestellt ist. Die elektronische Vorrichtung umfasst eine erste leitende Schicht (z. B. ein Metall unterer Ebene, MET1), eine erste dielektrische Zwischenmetallschicht auf der ersten leitenden Schicht, eine Widerstandsschicht eines Dünnschichtwiderstandes auf dem ersten Zwischenmetalldielektrikum, eine zweite dielektrische Zwischenmetallschicht auf der Widerstandsschicht und eine zweite leitende Schicht (Metall höherer Ebene, MET2) umfassen. Ein erstes Kontaktloch ist durch das zweite Zwischenmetalldielektrikum und die erste dielektrische Zwischenmetallschicht bis auf die erste leitende Schicht hinab vorgesehen, um die erste leitende Schicht elektrisch zu verbinden. Ein zweites und ein drittes Kontaktloch sind vorgesehen, die durch mindestens die zweite dielektrische Zwischenmetallschicht bis zur ersten leitenden Schicht hinab führen. Eine horizontale Querschnittsebene des zweiten und des dritten Kontaktlochs überlappen zumindest teilweise die Widerstandsschicht des Dünnschichtwiderstandes. Die Querschnittsebene ist zur horizontalen Ebene koplanar, wenn die Richtung, in der die Schichten aufeinander gestapelt sind, als vertikale Richtung betrachtet wird, die zur horizontalen Ebene senkrecht ist. Eine horizontale Querschnittsebene der zweiten Kontaktlochöffnung und der dritten Kontaktlochöffnung überlappen teilweise die Widerstandsschicht des Dünnschichtwiderstandes an gegenüberliegenden Enden der Widerstandsschicht in mindestens einer ersten Dimension derart, dass eine Fehlausrichtung der Widerstandsschicht in der ersten Dimension eine Summe eines ersten Verbindungswiderstandswerts der zweiten Kontaktlochöffnung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht und eines zweiten Verbindungswiderstandswerts der dritten Kontaktlochöffnung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht nicht beeinflusst, und derart, dass eine Fehlausrichtung der Widerstandsschicht des Dünnschichtwiderstands in einer vertikalen Richtung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht die Summe des ersten Verbindungswiderstandswerts der zweiten Kontaktlochöffnung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht und des zweiten Verbindungswiderstandswerts der dritten Kontaktlochöffnung zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht nicht beeinflusst. Die erste Kontaktlochöffnung weist keine Überlappung auf.
  • Eine Länge in der ersten Dimension der zweiten Kontaktlochöffnung und der dritten Kontaktlochöffnung ist jeweils derart, dass ein Teil der jeweiligen Kontaktlochöffnung, der die Widerstandsschicht mit der ersten leitenden Schicht verbindet, eine gleiche Länge wie die erste Kontaktlochöffnung aufweist.
  • Die Widerstandsschicht des Dünnschichtwiderstandes kann eine im Wesentlichen rechteckige Form aufweisen und die teilweise Überlappung der horizontalen Querschnittsebene des zweiten Kontaktlochs kann sich an drei Seiten der Widerstandsschicht des Dünnschichtwiderstandes über eine Umfangsaußenkante der Widerstandsschicht des Dünnschichtwiderstandes hinaus erstrecken.
  • Das erste Kontaktloch und das zweite Kontaktloch sind an einer unteren Seite durch die erste leitende Schicht elektrisch verbunden. Das erste Kontaktloch und das zweite Kontaktloch sind an einer oberen Seite durch die zweite leitende Schicht elektrisch verbunden.
  • Figurenliste
  • Weitere Aspekte und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung von einer bevorzugten Ausführungsform der Erfindung in Bezug auf die begleitenden Zeichnungen, in denen
    • 1 eine vereinfachte Schnittansicht und zwei Querschnittsansichten eines Beispiels zeigt,
    • 2 eine vereinfachte Schnittdraufsicht und zwei Querschnittsansichten einer Ausführungsform zeigt,
    • 3 eine vereinfachte Querschnittsansicht und einen erläuternden Schaltplan einer Ausführungsform zeigt,
    • 4 eine vereinfachte perspektivische Schnittansicht der Ausführungsform zeigt,
    • 5 eine Schnittdraufsicht und zwei Querschnittsansichten einer ersten Zwischenherstellungsstufe der Ausführungsform zeigt, und
    • 6 eine Schnittdraufsicht und zwei Querschnittsansichten einer zweiten Zwischenherstellungsstufe der Ausführungsform zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • 1 zeigt eine Draufsicht (A) und zwei Querschnittsansichten (B, C) eines ersten Beispiels. Eine elektronische Vorrichtung mit einem Dünnschichtwiderstand TFR, einer ersten Metallschicht MET1, einer zweiten Metallschicht MET2 und zwei Kontaktlöchern VIAM und VIATFR ist vorhanden. Das Kontaktloch VIAM verbindet die erste Metallschicht MET1 und die zweite Metallschicht MET2. Das Kontaktloch VIATFR verbindet die zweite Metallschicht MET2 und die Dünnschichtwiderstandsschicht TFR. 1 (A) zeigt eine Schnittdraufsicht des ersten Beispiels. Die Dünnschichtwiderstandsschicht TFR ist rechteckig und überlappt die erste Metallschicht MET1 um eine Länge OM1TFR. Die Breite der Dünnschichtwiderstandsschicht TFR ist WTFR. Die Breite der ersten Metallschicht ist WMET1. Die erste Metallschicht MET1 und die zweite Metallschicht MET2 sind durch Metallverbindungskontaktlöcher VIAM verbunden. 1 (A) gibt eine Längsrichtung an, die durch eine gestrichelte Linie und einen Pfeil b angegeben ist. Ferner gibt sie eine seitliche Richtung durch eine gestrichelte Linie und einen Pfeil c an. 1 (B) zeigt die Querschnittsansicht eines Schnitts entlang der Längsrichtung b. 1 (C) zeigt eine Querschnittsansicht entlang der seitlichen Richtung c. Alle folgenden Figuren mit Ausnahme von 3 und 4 folgen diesem Prinzip. Folglich ist (A) die Schnittdraufsicht, (B) ist die Querschnittsansicht entlang eines Schnitts in der Längsrichtung entlang des Pfeils b und (C) ist die Querschnittsansicht in der seitlichen Richtung entlang des Pfeils c.
  • Während der Herstellung wird die leitende Schicht MET1 abgeschieden. Nach dem Strukturieren der ersten leitenden Metallschicht MET1 wird eine Isolationsschicht, beispielsweise ein erstes Zwischenmetalldielektrikum IMD1, auf der ersten leitenden Schicht abgeschieden. Eine Widerstandsschicht für einen Dünnschichtwiderstand wird abgeschieden und strukturiert. Eine weitere Isolationsschicht, beispielsweise ein zweites Zwischenmetalldielektrikum IMD2 wird aufgebracht und strukturiert. Schließlich wird ein Trockenätzschritt durchgeführt, während dessen die Öffnungen für das Zwischenmetallkontaktloch VIAM und das Kontaktloch zum Verbinden der Dünnschichtwiderstandsschicht TFR VIATFR geschaffen werden. Schließlich wird der restliche Raum innerhalb der Kontaktlöcher mit einem leitenden Material wie beispielsweise Wolfram gefüllt. Es ist möglich, denselben Trockenätzschritt für beide Kontaktlöcher: VIAM und VIATFR zu verwenden.
  • Das VIATFR überlappt teilweise die Dünnschichtwiderstandsschicht TFR in der Längsrichtung. Die Länge des Kontaktlochs in der Längsrichtung ist LTFRVIA. Zwischen der leitenden Schicht MET2 und der Dünnschichtwiderstandsschicht TFR weist das Kontaktloch VIATFR eine Länge von LTFRVIA auf. Zwischen der Dünnschichtwiderstandsschicht TFR und der leitenden Schicht M ET1 ist die Länge in der Längsrichtung dann auf L1TFRVIA verringert. Dies liegt an der Tatsache, dass das Kontaktloch VIATFR die Dünnschichtwiderstandsschicht TFR um ein bestimmtes Ausmaß OLX = LTFRVIA-L1TFRVIA überlappt.
  • Die Breite des Kontaktlochs VIATFR in der seitlichen Richtung ist WTFRVIA. Wie in 1 (C) gezeigt, ist die Breite des VIATFR kleiner als die Breite WTFR der Dünnschichtwiderstandsschicht TFR. Die teilweise Überlappung in der ersten Dimension, d. h. in der Längsrichtung, schafft eine ausreichende elektrische Verbindung zwischen VIATFR und dem Dünnschichtwiderstand TFR.
  • Die ersten Kontaktlöcher VIAM sind als Matrix (Vielzahl) von Kontaktlöchern konfiguriert. Dies verringert den parasitären Widerstand der Verbindung von der zweiten leitenden Schicht MET2 zur ersten leitenden Schicht MET1 und von dort zur Widerstandsschicht. Die zweite leitende Schicht MET2 ist gewöhnlich die Schicht, die zum Verbinden des Widerstandes verwendet wird.
  • 1 (B) zeigt, dass die oberen Enden der ersten Kontaktlöcher VIAM und der zweiten Kontaktlöcher VIATFR durch die zweite leitende Schicht MET2 elektrisch verbunden sind. Die unteren Enden der ersten Kontaktlöcher VIAM und der zweiten Kontaktlöcher VIATFR sind durch die erste leitende Schicht MET2 elektrisch verbunden.
  • 2 zeigt eine Ausführungsform. In dieser Ausführungsform weist VIATFR auch eine rechteckige Form auf. VIATFR überlappt teilweise die Dünnschichtwiderstandsschicht um eine Länge OLX in der Längsrichtung. Dies ist in 2 (A) auf der rechten Seite gezeigt. Ferner ist die Breite WVIATFR von VIATFR nun größer als die Breite WTFR der Dünnschichtwiderstandsschicht. Dies sieht vor, dass die Kontaktfläche zwischen TFR und VIATFR in der seitlichen Richtung immer maximal ist. Die Querschnittsfläche von VIATFR ist so dimensioniert, dass sie sich an drei Kanten E1, E2 und E3 über die Umfangskanten der Widerstandsschicht des TFR hinaus erstreckt.
  • Ein möglicher Parameterbereich für die Abmessungen kann sein: 0,2 µm ≤ OLX ≤ LTFRVIAREST, was bedeutet, dass die Länge OLX der Überlappung in der Längsrichtung nicht kleiner als 0,2 µm und nicht größer als ein minimaler restlicher Durchmesser LTFRVIAREST sein sollte. LTFRVIAREST ist der Durchmesser von TFRVIA in der Längsrichtung minus die Länge der Überlappung OLX. Dieser restliche Durchmesser LTFRVIAREST ist erfindungsgemäß gleich dem normalen Durchmesser LVIAM in der Längsrichtung von VIAM. Mit anderen Worten ist erfindungsgemäß vorgesehen, dass eine Länge in der ersten Dimension der Kontaktlochöffnung VIATFR derart ist, dass ein Teil der Kontaktlochöffnung VIATRF, der die Widerstandsschicht mit der ersten leitenden Schicht verbindet, eine gleiche Länge wie die erste Kontaktlochöffnung VIAM aufweist.
  • 3 (A) zeigt eine Querschnittsansicht entlang der seitlichen Richtung c der Ausführungsform von 2 über die volle Länge von TFR. Es sind ähnliche Kontaktlöcher VIATFR1 und VIATFR2 zum elektrischen Verbinden des Dünnschichtwiderstandes TFR von beiden Seiten vorhanden. 3 (B) zeigt einen vereinfachten Schaltplan von Widerständen, der den Widerstandswert des Dünnschichtwiderstandes RTFR und die Widerstandswerte RVTFR1 und RVTFR2 der zwei Verbindungen darstellt, die durch VIATFR1 und VIATFR2 geschaffen werden. Die Widerstände R1 stellen den Widerstandswert der Verbindung zwischen dem TFR und MET2 dar und R2 stellt den Widerstandswert der Verbindung zwischen TFR und R1 dar. Wenn der TFR nun in der Längsrichtung verlagert (fehlausgerichtet) wird, wie durch den Vektor X angegeben, kann die Länge der Überlappung OLX1 auf einer Seite des TFR zunehmen, aber gleichzeitig nimmt die Länge der Überlappung OLX2 auf der anderen Seite ab. Dies bedeutet, dass der Widerstandswert der Verbindung zwischen VIATFR und dem TFR auf einer Seite abnimmt, aber um dasselbe Ausmaß auf der anderen Seite zunimmt. Die Summe des Verbindungswiderstandswerts bleibt gleich. Dasselbe gilt, wenn der TFR in der vertikalen Richtung fehlausgerichtet ist, wie durch den Vektor Y angegeben. Die Widerstände R2 können dann zunehmen, aber gleichzeitig nehmen die Widerstände R1 ab und der Gesamtwiderstandswert bleibt gleich. Solange die Überlappung in der seitlichen Richtung (durch den Vektor Z angegeben) groß genug ist und sich über die Kanten (E1, E3, in 2 (A) gezeigt) hinaus erstreckt, wirkt sich eine Fehlausrichtung in dieser Richtung nicht auf die Verbindungswiderstandswerte RVTFR1 und RVTFR2 aus.
  • 4 zeigt eine perspektivische Ansicht der Ausführungsform von 2. VIATFR verbindet die zwei leitenden Schichten MET2 und MET1 und überlappt teilweise die Dünnschichtwiderstandsschicht TFR. Daher wird die exakte Position von TFR in der vertikalen Richtung X weniger relevant. Wenn die Dünnschichtwiderstandsschicht TFR von einer leitenden Schicht weiter entfernt ist, liegt sie automatisch näher an der anderen. Die Veränderungen des Verbindungswiderstandswerts werden dadurch im Vergleich zu Lösungen, in denen der TFR nur mit einer Metallverbindung verbunden ist, verringert.
  • Die Überlappung OLX zwischen der Querschnittsfläche der Öffnung von VIATFR in der ersten Richtung kann zwischen 0,2 µm und LTFRVIAREST liegen.
  • Die Dicke der Widerstandsschicht des TFR kann etwa 50 nm sein. Sie kann sich sogar bis auf 30 nm hinab erstrecken.
  • Die Breite WVIATFR des VIATFR kann zwischen 0,2 µm und 0,5 µm, insbesondere bei 0,4 µm liegen.
  • Die Breite und Länge oder der Durchmesser von VIATFR wird vorteilhafterweise derart gewählt, dass der Teil des Kontaktlochs, der die Widerstandsschicht des TFR mit der ersten leitenden Schicht MET1 verbindet, immer noch groß genug ist, insbesondere so groß wie gewöhnlich. Die Abmessungen der Öffnung können dann derart gewählt werden, dass die Verringerung der Fläche der Querschnittsebene der Öffnung aufgrund der Überlappung mit der Widerstandsschicht kompensiert wird. Die Öffnung für das VIATFR kann dann vergrößert werden, um den Verlust aufgrund der Überlappung mit der Widerstandsschicht auf der Strecke zur ersten leitenden Schicht hinab zu kompensieren.
  • 5 und 6 zeigen eine nicht erschöpfende Sequenz einer Zwischenherstellungsstufe, die durchgeführt werden kann, um die integrierte elektronische Vorrichtung gemäß der Ausführungsform, die in 2 und 4 gezeigt ist, herzustellen.
  • 5 ist eine erste Zwischenherstellungsstufe. Das untere Metall ist die erste leitende Schicht MET1, die auf einem aktiven Bereich der integrierten Schaltung liegt, der mit mindestens einem Oxid OX1 bedeckt ist. Die leitende Schicht MET1 wird unter Verwendung von Masken und Photoresist strukturiert, wie auf dem Fachgebiet bekannt. Im nächsten Schritt wird die untere Metallebene fertig gestellt. Die strukturierte Metallschicht MET1 ist in der Längsrichtung (entlang eines durch den Pfeil (c) angegebenen Schnitts) etwas kürzer (um DIFFMET1). Ein erstes Zwischenmetalldielektrikum IMD1 wird auf die erste leitende Schicht MET1 aufgebracht und durch einen Schritt zum chemisch-mechanischen Polieren planarisiert. Ein Reinigungsschritt folgt. Die Widerstandsschicht für den Dünnschichtwiderstand TFR wird abgeschieden und strukturiert. Die Dünnschichtwiderstandsschicht TFR wird auf dem planarisierten Zwischenmetalldielektrikum abgeschieden. Das Strukturieren wird durch Aufbringen von Photoresist und Ätzschritte durchgeführt, wie auf dem Fachgebiet bekannt. Der TFR überlappt die erste leitende Schicht MET1 um eine Länge OM1TFR in der Längsrichtung. Ein weiteres Zwischenmetalldielektrikum IMD2 wird abgeschieden und planarisiert.
  • 6 zeigt die durch weitere Herstellungsschritte erhaltene Struktur. Das Muster für das VIATFR wird definiert. Die Form des Kontaktlochs ist rechteckig. Der Photoresist wird aufgebracht, um die rechteckige Öffnung zu definieren. Die Öffnung wird derart angeordnet, dass das Kontaktloch vollständig innerhalb der MET1-Schicht liegt, so dass, sobald es auf MET1 hinab geätzt wird, VIATFR MET1 über seine ganze Querschnittsfläche erreichen würde. Die Öffnung wird jedoch auch derart angeordnet, dass sie die Dünnschichtwiderstandsschicht TFR teilweise in der Längsrichtung (entlang des Längsschnitts (c)) um ein Ausmaß OLX überlappt.
  • Nach dem Ätzen der Öffnung für VIATFR erstreckt sich die Öffnung für VIATFR bis auf MET1 hinab. Da sie mit dem TFR überlappt, besteht ein kleiner Absatz, wo IMD2 den TFR nicht bedeckt, sondern der TFR immer noch durch IMD1 abgestützt ist. In der seitlichen Richtung ist die Öffnung auf beiden Seiten des TFR um ein Ausmaß OLY größer als der TFR.
  • Die Musterdefinition und Fertigstellung des VIAM wird dann durchgeführt. Dieser Schritt umfasst Aufbringen von Photoresist, Belichtung, Entwickeln, Ätzen, einen Ablöseschritt und Reinigung. Die zwei Öffnungen für das VIAM und VIATFR werden nun vorbereitet.
  • Die Öffnungen für VIAM können zuerst geätzt werden oder VIAM und VIATFR können gleichzeitig geätzt werden. Derselbe Trockenätzschritt kann hier verwendet werden, da die Öffnung des TFR mit dem TFR nur um ein kleines Ausmaß überlappt. Die Kontaktlöcher (VIAM und VIATFR) werden dann gefüllt. Der Schritt umfasst Sperrschichtabscheidung und Wolframfüllung (W-Füllung), einen Wolfram-CMP-Schritt und Reinigung.
  • 2 zeigt das Endergebnis, wobei der TFR durch VIATFR mit der ersten leitenden Schicht MET1 und der zweiten leitenden Schicht MET1 elektrisch verbunden ist. Die Ebene des Dünnschichtwiderstandes ist zwischen den Ebenen der ersten leitenden Schicht MET1 und der zweiten leitenden Schicht MET2 angeordnet. Die Füllung von VIATFR verbindet den TFR an der Oberseite und an einer Querseite.

Claims (6)

  1. Verfahren zur Herstellung einer elektronischen Vorrichtung, wobei das Verfahren umfasst: Abscheiden einer ersten leitenden Schicht (MET1); Abscheiden eines ersten Zwischenmetalldielektrikums (IMD1) auf der ersten leitenden Schicht (MET1); Abscheiden einer Widerstandsschicht (TFR) und Strukturieren der Widerstandsschicht (TFR) für einen Dünnschichtwiderstand; Abscheiden eines zweiten Zwischenmetalldielektrikums (IMD2) auf der Widerstandsschicht (TFR); Ätzen einer ersten Kontaktlochöffnung (VIAM) in das zweite Zwischenmetalldielektrikum (IMD2) und das erste Zwischenmetalldielektrikum (IMD1) bis auf die erste leitende Schicht (MET1) hinab; Ätzen einer zweiten Kontaktlochöffnung (VIATFR1) und einer dritten Kontaktlochöffnung (VIATFR2) in das zweite Zwischenmetalldielektrikum (IMD2) und das erste Zwischenmetalldielektrikum (IMD1) bis auf die erste leitende Schicht (MET1) hinab, Abscheiden eines leitenden Materials in der ersten Kontaktlochöffnung (VIAM), der zweiten Kontaktlochöffnung (VIATFR1) und der dritten Kontaktlochöffnung (VIATFR2), um die erste leitende Schicht (MET1) anzukoppeln und um die Widerstandsschicht (TFR) des Dünnschichtwiderstandes und die erste leitende Schicht (MET1) elektrisch zu koppeln, Abscheiden einer zweiten leitenden Schicht (MET2) auf dem zweiten Zwischenmetalldielektrikum (IMD2), elektrisches Verbinden der zweiten leitenden Schicht (MET2) mit dem leitenden Material in der ersten Kontaktlochöffnung (VIAM), in der zweiten Kontaktlochöffnung (VIATFR1) und in der dritten Kontaktlochöffnung (VIATFR2), wobei eine horizontale Querschnittsebene der zweiten Kontaktlochöffnung (VIATFR1) und der dritten Kontaktlochöffnung (VIATFR2) die Widerstandsschicht (TFR) des Dünnschichtwiderstandes an gegenüberliegenden Enden der Widerstandsschicht (TFR) in einer ersten Dimension teilweise derart überlappt, dass eine Fehlausrichtung der Widerstandsschicht (TFR) in der ersten Dimension eine Summe eines ersten Verbindungswiderstandswerts (RVTFR1) der zweiten Kontaktlochöffnung (VIATFR1) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) und eines zweiten Verbindungswiderstandswerts (RVTFR2) der dritten Kontaktlochöffnung (VIATFR2) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) nicht beeinflusst, und derart, dass eine Fehlausrichtung der Widerstandsschicht (TFR) des Dünnschichtwiderstands in einer vertikalen Richtung zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) die Summe des ersten Verbindungswiderstandswerts (RVTFR1) der zweiten Kontaktlochöffnung (VIATFR1) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) und des zweiten Verbindungswiderstandswerts (RVTFR2) der dritten Kontaktlochöffnung (VIATFR2) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) nicht beeinflusst, und wobei die erste Kontaktlochöffnung (VIAM) keine Überlappung aufweist, wobei eine Länge in der ersten Dimension der zweiten Kontaktlochöffnung (VIATFR1) und der dritten Kontaktlochöffnung (VIATFR2) jeweils derart ist, dass ein Teil der jeweiligen Kontaktlochöffnung (VIATFR1, VIATFR2), der die Widerstandsschicht (TFR) mit der ersten leitenden Schicht (MET1) verbindet, eine gleiche Länge (L1TFRVIA, LVIAM) wie die erste Kontaktlochöffnung (VIAM) aufweist.
  2. Verfahren nach Anspruch 1, das ferner das Strukturieren der Widerstandsschicht (TFR) des Dünnschichtwiderstandes in einer im Wesentlichen rechteckigen Form und das Anordnen der zweiten Kontaktlochöffnung (VIATFR1) derart, dass die teilweise Überlappung der horizontalen Querschnittsebene der zweiten Kontaktlochöffnung (VIATFR1) sich auf drei Seiten über eine Umfangsaußenkante (E1, E2) der Widerstandsschicht (TFR) des Dünnschichtwiderstandes hinaus erstreckt, umfasst.
  3. Verfahren nach einem der vorangehenden Ansprüche, wobei derselbe Trockenätzprozess und -schritt zum Ätzen der ersten, der zweiten und der dritten Kontaktlochöffnung (VIAM, VIATFR1) verwendet wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei die teilweise Überlappung der horizontalen Querschnittsebene der zweiten Kontaktlochöffnung (VIATFR1) über der Widerstandsschicht (TFR) in der ersten Dimension zwischen 0,2 µm und 0,4 µm liegt.
  5. Elektronische Vorrichtung mit einer ersten leitenden Schicht (MET1), einem ersten Zwischenmetalldielektrikum (IMD1) auf der ersten leitenden Schicht (MET1), einer Widerstandsschicht (TFR) eines Dünnschichtwiderstandes auf dem ersten Zwischenmetalldielektrikum (IMD1), einem zweiten Zwischenmetalldielektrikum (IMD2) auf der Widerstandsschicht (TFR), einer zweiten leitenden Schicht (MET2) auf dem zweiten Zwischenmetalldielektrikum (IMD2), einer ersten Kontaktlochöffnung (VIAM) durch das zweite Zwischenmetalldielektrikum (IMD2) und das erste Zwischenmetalldielektrikum (IMD2) zum elektrischen Verbinden der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2), einer zweiten Kontaktlochöffnung (VIATFR1) und einer dritten Kontaktlochöffnung (VIATFR2) durch das zweite Zwischenmetalldielektrikum (IMD2) und das erste Zwischenmetalldielektrikum (IMD1) bis auf die erste leitende Schicht (MET1) hinab, wobei eine horizontale Querschnittsebene der zweiten Kontaktlochöffnung (VIATFR1) und der dritten Kontaktlochöffnung (VIATFR2) teilweise die Widerstandsschicht (TFR) des Dünnschichtwiderstandes an gegenüberliegenden Enden der Widerstandsschicht (TFR) in mindestens einer ersten Dimension derart überlappen, dass eine Fehlausrichtung der Widerstandsschicht (TFR) in der ersten Dimension eine Summe eines ersten Verbindungswiderstandswerts (RVTFR1) der zweiten Kontaktlochöffnung (VIATFR1) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) und eines zweiten Verbindungswiderstandswerts (RVTFR2) der dritten Kontaktlochöffnung (VIATFR2) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) nicht beeinflusst, und derart, dass eine Fehlausrichtung der Widerstandsschicht (TFR) des Dünnschichtwiderstands in einer vertikalen Richtung zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) die Summe des ersten Verbindungswiderstandswerts (RVTFR1) der zweiten Kontaktlochöffnung (VIATFR1) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) und des zweiten Verbindungswiderstandswerts (RVTFR2) der dritten Kontaktlochöffnung (VIATFR2) zwischen der ersten leitenden Schicht (MET1) und der zweiten leitenden Schicht (MET2) nicht beeinflusst, und wobei die erste Kontaktlochöffnung (VIAM) keine Überlappung aufweist, wobei eine Länge in der ersten Dimension der zweiten Kontaktlochöffnung (VIATFR1) und der dritten Kontaktlochöffnung (VIATFR2) jeweils derart ist, dass ein Teil der jeweiligen Kontaktlochöffnung (VIATFR1, VIATFR2), der die Widerstandsschicht (TFR) mit der ersten leitenden Schicht (MET1) verbindet, eine gleiche Länge (L1TFRVIA, LVIAM) wie die erste Kontaktlochöffnung (VIAM) aufweist.
  6. Elektronische Vorrichtung nach Anspruch 5, wobei die Widerstandsschicht (TFR) des Dünnschichtwiderstandes eine im Wesentlichen rechteckige Form aufweist und die teilweise Überlappung der horizontalen Querschnittsebene der zweiten Kontaktlochöffnung (VIATFR1) sich an drei Seiten der Widerstandsschicht (TFR) des Dünnschichtwiderstandes über eine Umfangsaußenkante (E1, E2) der Widerstandsschicht (TFR) des Dünnschichtwiderstandes hinaus erstreckt.
DE102011100779.6A 2011-05-06 2011-05-06 Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung Active DE102011100779B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102011100779.6A DE102011100779B4 (de) 2011-05-06 2011-05-06 Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
US13/463,290 US8871603B2 (en) 2011-05-06 2012-05-03 Semiconductor device and method for low resistive thin film resistor interconnect
US14/492,331 US9190462B2 (en) 2011-05-06 2014-09-22 Semiconductor device and method for low resistive thin film resistor interconnect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011100779.6A DE102011100779B4 (de) 2011-05-06 2011-05-06 Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung

Publications (2)

Publication Number Publication Date
DE102011100779A1 DE102011100779A1 (de) 2012-11-08
DE102011100779B4 true DE102011100779B4 (de) 2022-10-06

Family

ID=47019600

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011100779.6A Active DE102011100779B4 (de) 2011-05-06 2011-05-06 Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung

Country Status (2)

Country Link
US (2) US8871603B2 (de)
DE (1) DE102011100779B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010008942B4 (de) * 2010-02-23 2019-07-11 Texas Instruments Deutschland Gmbh Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
DE102016104507A1 (de) * 2016-03-11 2017-09-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
US10818748B2 (en) * 2018-05-14 2020-10-27 Microchip Technology Incorporated Thin-film resistor (TFR) formed under a metal layer and method of fabrication

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369409B1 (en) 1995-08-24 2002-04-09 Seiko Instruments Inc. Semiconductor device and method of manufacturing the same
DE10111029C1 (de) 2001-03-07 2002-08-22 Infineon Technologies Ag Depassivierungssensor als Analysierschutz für Halbleiterbauelemente oder integrierte Schaltungen
US6534374B2 (en) 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US6921962B1 (en) 1998-12-18 2005-07-26 Texas Instruments Incorporated Integrated circuit having a thin film resistor located within a multilevel dielectric between an upper and lower metal interconnect layer
US7112286B2 (en) 2003-12-04 2006-09-26 Texas Instruments Incorporated Thin film resistor structure and method of fabricating a thin film resistor structure
JP2007096352A (ja) 2006-12-28 2007-04-12 Denso Corp 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076281A (ja) * 2000-08-30 2002-03-15 Seiko Instruments Inc 半導体装置およびその製造方法
JP2006108231A (ja) * 2004-10-01 2006-04-20 Denso Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369409B1 (en) 1995-08-24 2002-04-09 Seiko Instruments Inc. Semiconductor device and method of manufacturing the same
US6921962B1 (en) 1998-12-18 2005-07-26 Texas Instruments Incorporated Integrated circuit having a thin film resistor located within a multilevel dielectric between an upper and lower metal interconnect layer
DE10111029C1 (de) 2001-03-07 2002-08-22 Infineon Technologies Ag Depassivierungssensor als Analysierschutz für Halbleiterbauelemente oder integrierte Schaltungen
US6534374B2 (en) 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US7112286B2 (en) 2003-12-04 2006-09-26 Texas Instruments Incorporated Thin film resistor structure and method of fabricating a thin film resistor structure
JP2007096352A (ja) 2006-12-28 2007-04-12 Denso Corp 半導体装置

Also Published As

Publication number Publication date
DE102011100779A1 (de) 2012-11-08
US8871603B2 (en) 2014-10-28
US20150008560A1 (en) 2015-01-08
US20120280360A1 (en) 2012-11-08
US9190462B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE102012219376B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE10162979A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018121480B4 (de) Halbleiterstruktur mit darin integriertem Induktor
DE102008060077B4 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE102019203224B4 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
DE112018003821B4 (de) Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102019204020B4 (de) Verbindungsstruktur und Verfahren zu deren Herstellung
DE112020003222T5 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE102010008942B4 (de) Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen
DE112020006814T5 (de) Dünnfilmwiderstand (TFR), hergestellt in einer integrierten Schaltungsvorrichtung unter Verwendung von TFR-Deckschicht(en) als Ätzstopp und/oder Hartmaske
DE10318422B4 (de) Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE112020006806B4 (de) Dünnfilmwiderstand (TFR), hergestellt in einer integrierten Schaltungsvorrichtung unter Verwendung von Nassätzung einer dielektrischen Deckschicht
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
EP1587145B1 (de) Satz integrierter Gitterkondensatoren und dessen Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PRINZ & PARTNER PATENTANWAELTE/RECHTSANWAELTE, DE

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENT- UND RECHTSANWAELTE, DE

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final