DE102008060077B4 - Verfahren zur Herstellung einer integrierten Schaltung - Google Patents

Verfahren zur Herstellung einer integrierten Schaltung Download PDF

Info

Publication number
DE102008060077B4
DE102008060077B4 DE102008060077A DE102008060077A DE102008060077B4 DE 102008060077 B4 DE102008060077 B4 DE 102008060077B4 DE 102008060077 A DE102008060077 A DE 102008060077A DE 102008060077 A DE102008060077 A DE 102008060077A DE 102008060077 B4 DE102008060077 B4 DE 102008060077B4
Authority
DE
Germany
Prior art keywords
layer
film resistor
thin film
tfr
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008060077A
Other languages
English (en)
Other versions
DE102008060077A1 (de
Inventor
Christoph Dirnecker
Philipp Steinmann
Badih Cedar Park El-Kareh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102008060077A priority Critical patent/DE102008060077B4/de
Priority to US12/624,442 priority patent/US8012844B2/en
Publication of DE102008060077A1 publication Critical patent/DE102008060077A1/de
Application granted granted Critical
Publication of DE102008060077B4 publication Critical patent/DE102008060077B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228Resistive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • H01L28/24Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung einer integrierten Schaltung, wobei das Verfahren Folgendes umfasst:
(a) Abscheiden einer mit einem elektrischen Widerstand behafteten Schicht eines Materials, damit diese als Dünnfilmwiderstand (TFR) dient,
(b) Abscheiden einer elektrisch isolierenden Schicht auf der Widerstandsschicht,
(c) Entfernen der elektrisch isolierenden Schicht von außerhalb eines elektrisch aktiven Bereichs der Widerstandsschicht, der einem TFR-Soll-Bereich entspricht,
(d) Abscheiden einer elektrisch leitenden Schicht eines elektrisch leitenden Materials, derart dass die leitende Schicht den TFR-Soll-Bereich überlappt und die leitende Schicht außerhalb des TFR-Soll-Bereichs elektrisch mit der Widerstandsschicht in Kontakt steht,
(e) teilweises Entfernen der leitenden Schicht, derart dass mindestens zwei elektrisch isolierende Verbindungsbereiche verbleiben, die lediglich über die Widerstandsschicht elektrisch verbunden sind, und abschließend
(f) Entfernen der leitenden Schicht und der Widerstandsschicht außerhalb des TFR-Soll-Bereichs und der Verbindungsbereiche.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft im Allgemeinen ein Verfahren zur Herstellung einer integrierten Schaltung und insbesondere das Integrieren mit einer einzigen Maske für hochpräzise Dünnfilmwiderstände.
  • HINTERGRUND
  • Hochpräzise analoge Vorrichtungen benötigen Widerstände mit geringer Widerstandssteuerung, einem kleinstmöglichen absoluten Temperaturkoeffizienten des Widerstands (TCR) (d. h. der TCR sollte so nah wie möglich bei null liegen) und mit hervorragenden Anpassungseigenschaften. Diese Anforderungen können mit metallischen Dünnfilmen erfüllt werden, die aus Legierungen mit niedrigem TCR, wie etwa NiCr-, NiCrAl- oder SiCr-Legierungen bestehen. Beim Integrieren von Widerständen dieser Art in bestehende Prozessabläufe ist es jedoch erforderlich, besonders auf die Substratplanarität, die Genauigkeit der Musterdefinition und die Kompatibilität mit dem Standard-Verdrahtungsvorgang, insbesondere auf die Ätzselektivitäten und die Verluste bei den kritischen Abmessungen (CD) zu achten. Die gewünschte Leistung kann häufig nur durch starke Modifikationen am Herstellungsprozess, durch das Hinzufügen von mehreren Maskenebenen und/oder durch engere Prozessfenster erreicht werden. Bei einigen Prozessen führt das Integrieren eines SiCr-Dünnfilmwiderstands zur drei zusätzlichen Maskenebenen in der Back-End-Produktionslinie (engl. „Back-End of Line”, BEOL), da der Widerstandsfilm so dünn ist, dass eine direkte Verbindung mit herkömmlichen Verbindungs-Durchkontaktierungen nicht möglich ist. Stattdessen müssen eine lokale Dünnfilm-Durchkontaktierungsebene und eine Widerstandsanschlusskopfebene verwendet werden.
  • 1 zeigt ein Halbleiterbauelement 100, das unter Anwendung einer derartigen herkömmlichen Integration mit drei Maskenebenen für einen SiCr- Dünnfilmwiderstand 104 hergestellt wurde. Ein Verfahren zur Bildung des Elements 100 ist in der US 6,872,655 B2 ausführlich beschrieben.
  • Eine ultradünne SiCr-Schicht 104 wird nach einer ersten chemisch-mechanischen Planarisierung (CMP) auf einem ersten Intermetall-Dielektrikum 102 abgeschieden. Das Intermetall-Dielektrikum 102 sowie, falls erforderlich, eine Metallschicht 103 werden auf einem Vor-Metall-Dielektrikum (PMD) 101 und/oder einer ersten metallischen Verdrahtungsebene gebildet. Ein dünner Film isolierendes Material 105 (beispielsweise Tetraethylorthosilicat (TEOS)) in der Größenordnung von 100 nm deckt den SiCr-Widerstandsfilm 104 ab, und über der Struktur wird eine dielektrische Zwischenebenen-Schicht 107 gebildet. Auf dem Dünnfilmwiderstand 104 werden Widerstandsanschlussköpfe 110 gebildet. Nach der Bildung der Widerstandsanschlussköpfe 110 wird der obere Abschnitt des ersten Intermetall-Dielektrikums 102 fertiggestellt. Schließlich wird der Widerstandsanschlusskopf unter Anwendung eines herkömmlichen Verbindungsdurchkontaktierungs-Verfahrens mit der zweiten metallischen Verdrahtungsebene 108 verbunden. Die Widerstandsanschlussköpfe 110 wirken als Ätzstoppschicht für die Durchkontaktierungen 106 und müssen dick genug sein, um der stärkeren Überätzung in den flachen Öffnungen für die Durchkontaktierungen 106 standzuhalten. Zur Bildung der in 1 gezeigten Struktur sind jedoch drei Maskierungsschritte erforderlich, nämlich ein erster zum Definieren der Dünnfilmwiderstandsschicht 104, ein zweiter zur Bildung der Dünnfilm-Durchkontaktierungsöffnung 106 und ein dritter zur Bildung der Widerstandsanschlussköpfe 110.
  • Lösungen, bei denen weniger Masken verwendet werden, sind bereits für Dünnfilmwiderstände vorgeschlagen worden. Die US 6,737,326 B2 offenbart das Abscheiden eines Kontaktierungsmetalls direkt auf dem Widerstandsmaterial, das Strukturieren von Metallleitungen zusammen mit dem Widerstandskörper und anschließend das Wegätzen des Kontaktierungsmetalls von dem Widerstandskörper. Das vorgeschlagene Verfahren ist jedoch nur bei relativ dicken Widerstandsschichten anwendbar, da eine dünne SiCr-Dünnfilmwiderstandsschicht dem normalen Trockenätzen und Nassätzen von Metall, das bei dem Kontaktierungsmetall angewendet wird, nicht standhalten kann.
  • Aus der US 2002/0020879 A1 ist ein Verfahren zur Herstellung einer integrierten Schaltung bekannt, wobei das Verfahren das Abscheiden einer mit einem elektrischen Widerstand behafteten Schicht eines Materials umfasst, damit dieses als Dünnfilmwiderstand dient. Weiterhin wird eine elektrisch isolierende Schicht auf der Widerstandsschicht abgeschieden und diese wird außerhalb eines elektrisch aktiven Bereichs der Widerstandsschicht entfernt, der einem TFR-Soll-Bereich entspricht. Schließlich wird eine elektrisch leitende Schicht eines elektrisch leitenden Materials derart abgeschieden, dass die leitende Schicht den TFR-Soll-Bereich überlappt und die leitende Schicht außerhalb des TFR-Soll-Bereichs elektrisch mit der Widerstandsschicht in Kontakt steht.
  • Aus der US 7 145 218 B2 ist ein Verfahren zur Herstellung eines Dünnfilmwiderstands bekannt, wobei der Dünnfilmwiderstand in einer Verdrahtungsebene auf einer dielektrischen Schicht bereitgestellt wird. Die Randbereiche des Dünnfilmwiderstands sind dabei abgeschrägt, um eine größere Oberfläche für die Kontaktierung des Dünnfilmwiderstands darzustellen.
  • Aus der US 6 165 862 A ist ebenfalls ein Verfahren zur Herstellung eines Dünnfilmwiderstands bekannt. Hierbei wird, nachdem eine Chrom-Silizium-Schicht und eine Titan-Wolfram-Schicht aufgebracht wurden, die Titan-Wolfram-Schicht mittels einer Maske zugeschnitten. Danach folgt ein zweistufiger Trockenätzprozess, um die Titan-Wolfram-Schicht und die Chrom-Silizium-Schicht in eine spezifische Form zu ätzen.
  • Auch die vorgenannten Verfahren sind jedoch zu aufwendig und erfordern zu viele Masken und Prozessierungsschritte.
  • KURZZUSAMMENFASSUNG
  • Dementsprechend stellt die Erfindung ein Verfahren zur Herstellung einer integrierten Schaltung bereit. Das Verfahren umfasst das Abscheiden einer mit einem elektrischen Widerstand behafteten Schicht eines Materials, damit diese als Dünnfilmwiderstand (TFR) dient, das Abscheiden einer elektrisch isolierenden Schicht auf der Widerstandsschicht, das Entfernen der elektrisch isolierenden Schicht von außerhalb eines elektrisch aktiven Bereichs der Widerstandsschicht, der einem TFR-Soll-Bereich entspricht, und das Abscheiden einer elektrisch leitenden Schicht (hier auch Sperrschicht genannt) eines elektrisch leitenden Materials, derart dass die leitende Schicht den TFR-Soll-Bereich überlappt und die leitende Schicht außerhalb des TFR-Soll-Bereichs elektrisch mit der Widerstandsschicht in Kontakt steht. Eine Dünnfilmwiderstandsschicht wird abgeschieden, und anschließend wird eine elektrisch isolierende Schicht auf der Dünnfilmwiderstandsschicht abgeschieden. Ein elektrisch aktiver Bereich der Widerstandsschicht bildet einen Dünnfilmwiderstand-Soll-Bereich, und die elektrisch isolierende Schicht, die außerhalb dieses Dünnfilmwiderstand-Soll-Bereichs auf der Widerstandsschicht vorgesehen ist, wird entfernt. Ein elektrisch leitendes Material wird in einer Schicht abgeschieden, so dass eine den Dünnfilmwiderstand-Soll-Bereich überlappende leitende Schicht gebildet wird, die außerhalb des elektrisch aktiven Dünnfilmwiderstand-Soll-Bereichs auch einen elektrischen Kontakt (Verbindungsbereiche) mit der Widerstandsschicht bildet. Dies kann dadurch erreicht werden, dass Löcher oder Öffnungen im isolierenden Bereich vorgesehen werden oder die isolierende Schicht kleiner dimensioniert wird als die Widerstandsschicht. Durch das Überlappen der leitenden Schicht außerhalb des Dünnfilm-Soll-Bereichs, den die isolierende Schicht bedeckt, ermöglicht die Erfindung die elektrische Kontaktierung des aktiven Dünnfilmwiderstandsbereichs. Der aktive Soll-Bereich des Widerstands ist der Bereich der Widerstandsschicht, der ihren Widerstandswert definiert. Die Abmessungen der überlappenden Bereiche können leicht groß genug gewählt werden, damit nur ein geringer parasitärer Widerstand gebildet wird. Sobald die Dünnfilmwiderstandsschicht mit einem ausreichend dicken leitenden Material bedeckt ist, können ferner die normalen Nachbearbeitungsschritte ausgeführt werden. Es kann ein nachträglicher Bearbeitungsschritt zum Strukturieren einer Schicht einer Verdrahtungsebene, für die eine spezielle Maske verwendet wird, vorgesehen sein. Die leitende Schicht und die Widerstandsschicht können jedoch auch durch Verwendung dieser Maske außerhalb des TFR-Soll-Bereichs und der Verbindungsbereiche entfernt werden. Somit kann die leitende Schicht außerhalb des TFR-Soll-Bereichs und der Verbindungsbereiche entfernt werden, indem dieselbe einzige Maske verwendet wird, die zum Strukturieren der Schicht einer Verdrahtungsebene verwendet wird. Der gleiche Ätzschritt kann dann angewendet werden, um eine Schicht einer Verdrahtungsebene (beispielsweise das Intermetall-Dielektrikum) und die Widerstandsschicht und/oder die leitende Schicht zu entfernen. Die Schicht der Verdrahtungsschicht kann ein Intermetall-Dielektrikum sein.
  • Ferner umfasst das Verfahren vorzugsweise, dass die leitende Schicht auf der isolierenden Schicht innerhalb des TFR-Soll-Bereichs zumindest teilweise so entfernt wird, dass mindestens zwei isolierende Verbindungsbereiche verbleiben, die lediglich über die Widerstandsschicht (d. h. über den TFR-Soll-Bereich) verbunden sind. Zwei isolierende Verbindungsbereiche, die nach dem partiellen Entfernen der leitenden Schicht innerhalb des TFR-Soll-Bereichs verbleiben, können über die Widerstandsschicht miteinander verbunden werden, indem die auf der isolierenden Schicht vorgesehene elektrisch leitende Schicht innerhalb des TFR-Soll-Bereichs teilweise entfernt wird. Die auf der Widerstandsschicht abgeschiedene elektrisch isolierende Schicht ermöglicht das Entfernen der leitenden Schicht von dem Widerstandskörper ohne Berührung des Dünnfilmwiderstandsmaterials.
  • Bei einem Aspekt der Erfindung umfasst das Verfahren ferner einen Schritt, bei dem ein partielles Ätzen durchgeführt wird, um die isolierende Schicht außerhalb des TFR-Bereichs lediglich teilweise so zu entfernen, dass eine Schicht isolierendes Material, die außerhalb des TFR-Soll-Bereichs auf der Widerstandsschicht verbleibt, dünner ist als eine Schicht isolierendes Material auf der Widerstandsschicht innerhalb des TFR-Soll-Bereichs. Die isolierende Schicht außerhalb des TFR-Soll-Bereichs kann teilweise entfernt werden. Das bedeutet, dass das isolierende Material außerhalb des TFR-Soll-Bereichs in einer dünneren Schicht gebildet ist als das isolierende Material auf dem Dünnfilmwiderstand innerhalb des TFR-Soll-Bereichs. Die dickere Schicht isolierendes Material innerhalb des TFR-Soll-Bereichs kann beispielsweise die Stärke des Ätzens auf der Oberfläche des Dünnfilmwiderstands aufgrund eines späteren Sputterschritts zur Abscheidung einer Sperrschicht verringern.
  • Bei einem weiteren Aspekt der Erfindung umfasst das Verfahren ferner das Ausführen eines Trockenätzschritts, um die isolierende Schicht außerhalb des TFR-Soll-Bereichs vollständig zu entfernen. Alternativ zu dem oben erläuterten Schritt des partiellen Ätzens kann die isolierende Schicht auch durch Trockenätzen außerhalb des TFR-Soll-Bereichs vollständig entfernt werden. Eine isolierende Schicht verbleibt weiterhin innerhalb des TFR-Soll-Bereichs (des elektrisch aktiven Bereichs der Dünnfilmwiderstandsschicht), um die Stärke des Sputter-Ätzens an der Oberfläche des Dünnfilmwiderstands bei der späteren Sperrschichtabscheidung zu verringern.
  • Bei einem weiteren Aspekt der Erfindung kann das Verfahren auch einen Trockenätzschritt umfassen, der von einem Nassätzschritt gefolgt wird, um die isolierende Schicht nach dem Trockenätzschritt außerhalb des TFR-Soll-Bereichs vollständig zu entfernen. Die isolierende Schicht kann auch allein durch Nassätzen außerhalb des TFR-Soll-Bereichs vollständig entfernt werden.
  • Gemäß einem vorteilhaften Aspekt der Erfindung kann eine einzige Maske zum Entfernen der leitenden Schicht und zum Strukturieren einer Schicht einer Verdrahtungsebene verwendet werden. Da der aktive Soll-Bereich des Dünnfilmwiderstands von einer isolierenden Schicht bedeckt ist, ist der Soll-Bereich der Dünnfilmwiderstandsschicht gegen nachfolgende Ätzschritte geschützt. Somit ist es möglich, einen Ätzschritt, der im Wesentlichen dazu vorgesehen ist, beispielsweise eine Metallschicht einer nachfolgenden Verdrahtungsebene zu ätzen, auch für die leitende Schicht anzuwenden.
  • Das Verfahren kann ferner das Abscheiden einer Ätzstoppschicht auf der Widerstandsschicht umfassen. Dies kann nach Entfernen der isolierenden Schicht außerhalb des TFR-Soll-Bereichs durchgeführt werden. Für sehr dünne Filmwiderstandsschichten sorgt eine zusätzliche Abscheidung einer Ätzstoppschicht für einen Schutz der Oberfläche der Widerstandsschicht gegen Sputter-Ätzen.
  • Gemäß einem Aspekt der Erfindung umfasst das Verfahren ferner das Abscheiden eines Intermetall-Dielektrikums (IMD) auf der elektrisch isolierenden Schicht sowie der leitenden Schicht, die zum Kontaktieren der Dünnfilmwiderstandsschicht verwendet wird, das Vorsehen einer Ausnehmung im IMD, die eine Durchkontaktierung zum Verbinden einer im IMD vergrabenen leitenden Schicht enthalten kann, und das Füllen der Ausnehmung mit Wolfram (W). Überschüssiges Wolfram kann dann nach dem Schritt des Füllens rückgeätzt werden.
  • Gemäß einem weiteren Aspekt der Erfindung umfasst das Verfahren ferner das Abscheiden eines Intermetall-Dielektrikums (IMD) und der elektrisch isolierenden Schicht, das Vorsehen einer Ausnehmung im IMD, die eine Durchkontaktierung zum Verbinden einer im IMD vergrabenen leitenden Schicht enthalten kann, und das Füllen der Ausnehmung mit Wolfram. Überschüssiges Wolfram kann dann nach dem Schritt des Füllens in einem CMP-Schritt entfernt werden. Die im Intermetall-Dielektrikum ausgebildete Ausnehmung ist dazu geeignet, eine Durchkontaktierung zu enthalten, die eine elektrische Verbindung mit einer im Intermetall-Dielektrikum vorgesehenen vergrabenen leitenden Schicht bilden kann.
  • Vorzugsweise wird die isolierende Schicht erst nach Entfernen des überschüssigen Wolframs im CMP-Schritt von außerhalb des TFR-Soll-Bereichs entfernt. Sobald das überschüssige Wolfram durch chemisch-mechanische Planarisierung entfernt worden ist, kann die isolierende Schicht außerhalb des TFR-Soll-Bereichs von der Widerstandsschicht entfernt werden. Die isolierende Schicht kann dann den Bereich der Widerstandsschicht außerhalb des TFR-Soll-Bereichs gegen den chemisch-mechanischen Planarisierungsvorgang schützen.
  • Die Widerstandsschicht kann aus einer SiCr-Legierung bestehen. Es kann eine ultradünne SiCr-Schicht verwendet werden, da der aktive Bereich des Widerstands (der Soll-Bereich) in der vorliegenden Erfindung keinem Ätzplasma oder nasschemischen Ätzen ausgesetzt ist. Er wird von der elektrisch isolierenden Schicht bedeckt, die ihn vor diesen Prozessen schützt. Die Verwendung eines metallischen Dünnfilms aus SiCr führt zu einem Widerstand, dessen Widerstandswert streng gesteuert werden kann, der einen minimalen Temperaturkoeffizienten des Widerstands (TCR) hat und hervorragende Anpassungseigenschaften besitzt.
  • Die isolierende Schicht kann eine Tetraethylorthosilicat-Schicht (TEOS-Schicht) sein. Die TEOS-Schicht kann den Dünnfilmwiderstand direkt bedecken, beispielsweise direkt nach dem Tempern des Dünnfilmwiderstands.
  • Das Intermetall-Dielektrikum und das elektrisch leitende Material können durch eine einzige Maske oder durch Verwendung von zwei separaten Masken strukturiert werden. Dies ermöglicht eine einfache Lösung zum Verbinden des Dünnfilmwiderstands durch einen herkömmlichen Verdrahtungsvorgang ohne Beeinträchtigung der Widerstandsleistung.
  • Mit anderen Worten wird die Widerstandsschicht (für den Dünnfilmwiderstand) durch eine isolierende Schicht geschützt. Die isolierende Schicht wird selektiv außerhalb eines aktiven Soll-Bereichs des Dünnfilmwiderstands entfernt, der mit der Widerstandsschicht zu versehen ist. Wenn die Widerstandsschicht dick genug ist und eine ausreichende Selektivität vorhanden ist, kann ein Trockenätzschritt durchgeführt werden. Ansonsten kann eine Kombination aus Trocken- und Nassätzen oder nur ein Nassätzen durchgeführt werden. Ferner kann eine leitende Schicht abgeschieden werden, die die Widerstandsschicht so überlappt, dass sie die Widerstandsschicht in mindestens zwei Verbindungsbereichen berührt. Diese Verbindungsbereiche oder Kontakte sind so angeordnet, dass der Soll-Bereich der Widerstandsschicht beibehalten wird. Die isolierende Schicht (Oxid) verhindert, dass die Widerstandsschicht bei einem Schritt des Strukturierens (Entfernens) der leitenden Schicht angegriffen wird. Im gleichen Schritt, in dem die leitende Schicht (Metall) strukturiert wird, wird der isolierende Widerstand strukturiert, indem die verbleibende Widerstandsschicht außerhalb der isolierenden Schicht, d. h. außerhalb des Widerstand-Soll-Bereichs und der Verbindungsbereiche entfernt wird. Schließlich werden Kontakte so gebildet, dass die Verbindungen mit der Widerstandsschicht nur über den Widerstand-Soll-Bereich elektrisch gekoppelt sind. Der TFR-Widerstand kann über Standard-Durchkontaktierungen mit den Metallschichten verbunden sein und ist unabhängig von der Technologie, z. B. W-Rückätzung oder W-CMP. Dies erfordert jedoch eine zusätzliche Maske für die verbindenden Widerstandsanschlussköpfe. Die Anzahl der Masken kann verringert werden, wenn eine Verdrahtungsebene und die Widerstandsschicht und/oder die leitende Schicht durch Verwendung derselben Maske strukturiert werden. Eine zusätzliche Metallschicht ist nicht erforderlich. Es können Technologien mit nur einer Metallschicht angewendet werden.
  • Bei einer vorteilhaften Lösung wird eine Standard-Verdrahtungsmetallschicht verwendet, wobei die Metalldrähte gleichzeitig mit den Widerstandsanschlussköpfen strukturiert werden. Dadurch wird nur eine Maskenebene für den TFR hinzugefügt.
  • Nach der PMD- oder IMD-Planarisierung können in einer Technologie mit W-Rückätzung für die erste Durchkontaktierungsebene die folgenden Schritte durchgeführt werden, nämlich das Vorsehen der Widerstandsschicht und der isolierenden Schicht, das Entfernen der isolierenden Schicht außerhalb des Widerstand-Soll-Bereichs, die Bildung von Durchkontaktierungen, das Abscheiden der Sperrschicht (Metall, leitende Schicht) und, da die Sperrschicht möglicherweise ein Sputter-Ätzen benötigt, entweder das Hinterlassen einer dünnen Lage der isolierenden Schicht auf der Widerstandsschicht oder das Aufbringen einer Ätzstoppschicht. Dann können die Schritte folgen, in denen Wolfram abgeschieden und geätzt (rückgeätzt) wird, Metall abgeschieden wird (Verdrahtungsebene) und Metallleitungen und Widerstandsanschlussköpfe außerhalb des TRF-Soll-Bereichs strukturiert werden.
  • Bei einer Technologie mit W-CMP für die erste Durchkontaktierungsebene und einer Widerstandsabscheidung vor der Durchkontaktierungsbildung können die folgenden Schritte durchgeführt werden: Vorsehen der Widerstandsschicht und der isolierenden Schicht, Entfernen der isolierenden Schicht außerhalb des Widerstand-Soll-Bereichs, Bildung von Durchkontaktierungen, Abscheiden der Sperrschicht (mit dem Vorteil, dass die Widerstandsschicht durch die isolierende Schicht geschützt ist), Abscheiden von Wolfram und Ausführen des CMP-Schritts, Entfernen der isolierenden Schicht außerhalb des TFR-Soll-Bereichs (da Metall keine Sputter-Ätzung erfordert, kann das Oxid vollständig und selektiv von der Oberseite der Widerstandsschicht entfernt werden), Abscheiden von Metall (Verdrahtung) und Strukturieren des Metalls und von Widerstandsanschlussköpfen (eine einzige Maske).
  • Bei einer Technologie mit W-CMP und einer Widerstandsabscheidung nach der Durchkontaktierungsbildung können die folgenden Schritte durchgeführt werden: Bilden von Durchkontaktierungen, Abscheiden der Sperrschicht (leitende Schicht), Abscheiden von Wolfram und Durchführen von CMP, Abscheiden des Widerstands und der isolierenden Schicht (Oxid), Entfernen der isolierenden Schicht außerhalb des TFR-Soll-Bereichs, Abscheiden von Metall (Verdrahtungsebene) und Strukturieren des Metalls und von Widerstandsanschlussköpfen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung der bevorzugten Ausführungsformen anhand der beigefügten Zeichnungen. Darin zeigen:
  • 1 eine vereinfachte schematische Darstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand, die gemäß einem herkömmlichen Verfahren hergestellt ist;
  • 2 eine vereinfachte schematische Darstellung einer Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung;
  • 3 eine vereinfachte schematische Darstellung einer Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung;
  • 4 eine vereinfachte schematische Darstellung einer Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung;
  • 5 eine vereinfachte schematische Darstellung einer Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand, die gemäß einer Ausführungsform der Erfindung hergestellt ist;
  • 6 eine vereinfachte schematische Darstellung einer Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung;
  • 7 eine vereinfachte schematische Darstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand, die gemäß einer Ausführungsform der Erfindung hergestellt ist;
  • 8 eine vereinfachte schematische Darstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand, die gemäß einer Ausführungsform der Erfindung hergestellt ist;
  • 9 eine vereinfachte schematische Darstellung einer Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung;
  • 10 eine vereinfachte schematische Darstellung einer Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand, die gemäß einer Ausführungsform der Erfindung hergestellt ist;
  • 11 eine vereinfachte schematische Darstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand, die gemäß einer Ausführungsform der Erfindung hergestellt ist;
  • 12 eine vereinfachte schematische Darstellung einer Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung;
  • 13 eine vereinfachte schematische Darstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand, die gemäß einer Ausführungsform der Erfindung hergestellt ist;
  • 14 eine vereinfachte schematische Darstellung einer dritten Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung; und
  • 15 eine vereinfachte schematische Darstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand, die gemäß einer Ausführungsform der Erfindung hergestellt ist.
  • 2 zeigt eine Stufe der Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß der Erfindung. Bei der ersten Stufe des erfindungsgemäßen Verfahrens werden eine erste metallische Verdrahtung 203 und ein erstes Intermetall-Dielektrikum 202 auf einer dielektrischen Vor-Metall-Schicht 201 abgeschieden. Das erste Intermetall-Dielektrikum 202 wird mit einer einzigen CMP-Planarisierung vollendet, und eine Dünnfilmwiderstandsschicht 204, beispielsweise aus einer Silizium-Chrom-Legierung, wird auf der ersten dielektrischen Intermetall-Schicht 202 abgeschieden. Die Dünnfilmwiderstandsschicht 204 wird nicht direkt strukturiert. Stattdessen wird ein dünner Film elektrisch isolierendes Material 205, beispielsweise Tetraethylorthosilicat (TEOS), auf der Dünnfilmwiderstandsschicht 204 abgeschieden, so dass sich die Dünnfilmwiderstandsschicht 204 zwischen der dielektrischen Schicht 202 und dem dünnen Film isolierendes Material 205 befindet. Wie in 3 gezeigt, wird nach der Abscheidung der isolierenden Schicht 205 ein Muster aus Photoresist 211 gebildet, um die Geometrie eines elektrisch aktiven Bereichs des Dünnfilmwiderstands auf der Dünnfilmwiderstandsschicht 204 zu definieren.
  • Daraufhin kann die isolierende Schicht 205 in den Bereichen außerhalb des Photoresists 211 teilweise trockengeätzt werden. Ein dünner Film der isolierenden Schicht 205 (mit einer Dicke von etwa 15 nm) kann außerhalb des Musters aus Photoresist 211 auf der Dünnfilmwiderstandsschicht 204 beibe halten werden, um die Stärke des Sputter-Ätzens an der Oberfläche der Dünnfilmwiderstandsschicht 204 bei der späteren Sperrschichtabscheidung zu reduzieren. Der Photoresist 211 wird dann von der Oberfläche der isolierenden Schicht 205 entfernt, und es kann eine Reinigung der Oberfläche der isolierenden Schicht 205 mit einer Lösung durchgeführt werden. Alternativ, wie in 3 gezeigt, kann die isolierende Filmschicht 205 trocken-/nassgeätzt oder vollständig nassgeätzt werden, statt den isolierenden Film 205 nur teilweise trockenzuätzen. Die isolierende Schicht 205 kann dann in einem kombinierten Trocken- und Nassätzprozessablauf entfernt werden, wobei der Photoresist 211 zwischen dem Trockenätzprozess und dem Nassätzprozess entfernt wird. Aufgrund des Nassätzprozesses kann es jedoch eine zusätzliche Änderung der kritischen Abmessungen in der Struktur des Dünnfilmwiderstands 204 geben, der die erste metallische Verdrahtung 203 und das erste Intermetall-Dielektrikum 202 bedeckt, die auf einer dielektrischen Vor-Metall-Schicht 201 abgeschieden wurden, wobei in diesem Fall auch eine zusätzliche Abscheidung einer leitenden Schicht erforderlich ist, wie später erläutert wird.
  • Eine dünne Schicht isolierendes Material 205 verbleibt in dem Bereich, der außerhalb des elektrisch aktiven Bereichs des Widerstands sein soll, auf der Dünnfilmwiderstandsschicht 204, und weiterer Photoresist 211 wird auf der isolierenden Schicht 205 abgeschieden, der ein Muster für eine Öffnung für eine Durchkontaktierung 206 bildet (in 4 gezeigt). Der Photoresist 211 kann direkt auf der Oberfläche der Dünnfilmwiderstandsschicht 204 abgeschieden werden, um die Öffnung für die in 4 gezeigte Durchkontaktierung 206 zu bilden. Alternativ, wenn keine isolierende Schicht 205 auf der sehr dünnen Filmwiderstandsschicht 204 verbleibt, wird vor der Bildung der Öffnung für die Durchkontaktierung 206 eine zusätzliche Abscheidung eines Films (beispielsweise aus Titan, einer Titanlegierung, einer Silizium-Chrom-Legierung oder einer Nickel-Chrom-Legierung) auf der freiliegenden Dünnfilmwiderstandsschicht 204 und der isolierenden Schicht 205 als Ätzstoppschicht durchgeführt, um die Dünnfilmwiderstandsschicht 204 gegen das Sputter-Ätzen zu schützen.
  • Zu Beginn des Ätzens der Durchkontaktierung 206 müssen der dünne Film isolierendes Material 205 unterhalb der Durchkontaktierungsöffnung und die Dünnfilmwiderstandsschicht 204 unterhalb der Öffnung für die Durchkontaktierung 206 entfernt werden. Da die Dünnfilmwiderstandsschicht 204 in jedem Fall sehr dünn ist, besteht die Wahrscheinlichkeit, dass sie bei der Anwendung eines Standard-Durchkontaktierungs-Ätzprozesses zum Ätzen der Durchkontaktierungsöffnung 206 automatisch entfernt wird. Ansonsten kann der Durchkontaktierungs-Ätzprozess so modifiziert werden, dass eine andere chemische Zusammensetzung zum Ätzen verwendet wird, die auf die Dicke der Dünnfilmwiderstandsschicht 204 abgestimmt ist.
  • Sobald die Dünnfilmwiderstandsschicht 204 geätzt wurde, wird dann, wie in 4 gezeigt, die Öffnung für die Durchkontaktierung 206 fertiggestellt. Ein Teil der ersten dielektrischen Intermetall-Schicht 202, die die erste metallische Verdrahtungsebene 203 und die dielektrische Vor-Metall-Schicht 201 bedeckt, wird geätzt, so dass die Durchkontaktierungsöffnung 206 an der ersten metallischen Verdrahtungsebene 203 endet. Bei einer alternativen Ausführungsform wird die Öffnung für die Durchkontaktierung 206 auch nach unten bis zur Oberfläche der metallischen Verdrahtung 203 geätzt, doch im Bereich der Durchkontaktierungsöffnung 206 ist keine isolierende Schicht 205 auf dem Dünnfilmwiderstand 204 vorhanden.
  • Der Photoresist 211 wird dann durch Ätzen von der Oberfläche der isolierenden Schicht 205 entfernt. Es wird ein herkömmlicher Sputter-Ätzprozess angewendet, um die dünne Schicht isolierendes Material 205 auf der Dünnfilmwiderstandsschicht 204 im Bereich der Durchkontaktierung 206 außerhalb des elektrisch aktiven Bereichs des Widerstands zu entfernen. Bei einem dicken Film isolierendes Material 205, der auf dem Dünnfilmwiderstand 204 bleibt, führt dies lediglich zu einem partiellen Überätzen direkt an der Dünnfilmwiderstandsschicht 204. Der untere Teil der Öffnung für die Durchkontaktierung 206 wird mit der vollen Stärke der Sputter-Ätzung unterzogen.
  • 5 zeigt eine Herstellungsstufe, bei der eine Verdrahtung für die Durchkontaktierung 206 gebildet wird, indem die Durchkontaktierungsöffnung mit einem leitenden Material gefüllt wird. Die Dünnfilmwiderstandsschicht 204 deckt mit Ausnahme der Stelle, an der sich die Öffnung für die Durchkontaktierung 206 befindet, den kompletten Wafer ab, nachdem sie auf der Fläche des Intermetall-Dielektrikums 202 abgeschieden wurde, die zu derjenigen Fläche des Intermetall-Dielektrikums 202 entgegengesetzt ist, die das Vor-Metall-Dielektrikum 201 berührt. Eine elektrisch leitende Schicht, die Sperrschicht 213 genannt wird, wird auf der Dünnfilmwiderstandsschicht, der isolierenden Schicht 204 und in der Öffnung für die Durchkontaktierung 206 abgeschieden, so dass sie die freiliegenden Flächen der Durchkontaktierungsöffnung (das geschlossene Ende der Durchkontaktierungsöffnung, die der ersten metallischen Verdrahtungsebene 203 am nächsten ist) bedeckt. Die Sperrschicht 213 (leitende Schicht) steht in direktem elektrischen Kontakt mit der Dünnfilmwiderstandsschicht 204.
  • Bei einer Ausführungsform kann zwischen der Sperrschicht 213 und der Dünnfilmwiderstandsschicht 204 ein leitender Film abgeschieden werden, der eine Ätzstoppschicht für den Sperrschicht-Sputter-Ätzprozess bildet. Wie oben beschrieben, wird die Sperrschicht 213 auf der Struktur abgeschieden, so dass die freiliegenden Flächen der Durchkontaktierungsöffnung bedeckt sind. Die Sperrschicht 213 steht in elektrischem Kontakt mit dem leitenden Film. Wie in 6 gezeigt, wird dann eine Metallschicht, die eine zweite metallische Verdrahtungsebene 208 bildet, auf der Sperrschicht 213 abgeschieden. Die herkömmliche Fotolithographie wird angewendet, um die zweite metallische Verdrahtungsebene 208 und die Widerstandsanschlussköpfe gleichzeitig zu definieren. Das Muster für die Widerstandsanschlussköpfe überlappt die isolierende Schicht 205.
  • Ein Photoresistmuster wird über der Durchkontaktierung 206 abgeschieden und auch derart, dass es die isolierende Schicht 205 über dem elektrisch aktiven Bereich der Dünnfilmwiderstandsschicht 204 teilweise überlappt und einen Teil der Dünnfilmwiderstandsschicht 204, der nicht von der isolierenden Schicht 205 bedeckt ist, teilweise überlappt. Das bedeutet, dass die zweite metallische Verdrahtungsebene 208 den elektrisch aktiven Bereich der Dünnfilmwiderstandsschicht 204 überlappt und auch mit dem Teil der Dünnfilmwiderstandsschicht 204, der außerhalb ihres elektrisch aktiven Bereichs liegt, elektrisch in Kontakt steht. Die Dünnfilmwiderstandsschicht 204 kann entweder direkt (seitlich) innerhalb der zweiten metallischen Verdrahtungsebene 208 oder durch die nachfolgende Durchkontaktierungsbidung mit der zweiten metallischen Verdrahtungsebene 208, in 6 gezeigt, verbunden werden.
  • Die Metallschicht wird dann geätzt, um die zweite Verdrahtungsebene 208 und Widerstandsanschlussköpfe in den nicht durch Photoresist bedeckten Bereichen zu bilden. Die sich ergebende Struktur ist in 6 gezeigt. Durch das Ätzen der zweiten Metallschicht werden die Bereiche der Metallschicht außerhalb des Photoresists 211 und auch die freiliegenden Teile der Sperrschicht 213 (d. h. der elektrisch leitenden Schicht 213) entfernt. In 6 ist das Ergebnis eines Überätzungsprozesses der zweiten Metallschicht gezeigt, der dazu verwendet wird, die freiliegenden Teile der Dünnfilmwiderstandsschicht 204 zu entfernen. Dadurch werden die metallischen Verdrahtungen in der zweiten metallischen Verdrahtungsebene 208 (die über der dielektrischen Vor-Metall-Schicht 201, der ersten dielektrischen Intermetall-Schicht 202, der ersten metallischen Verdrahtungsebene 203 und der Durchkontaktierung 206 gebildet ist) voneinander und auch von dem Dünnfilmwiderstand 204 isoliert. Die Widerstandsanschlussköpfe in der zweiten metallischen Verdrahtungsebene 208 überlappen (d. h. sie erstrecken sich über) die Schicht isolierendes Material 205, die den Dünnfilmwiderstand 205 bedeckt, und sie verbinden den Dünnfilmwiderstand 204 an beiden Enden des elektrisch aktiven Bereichs (Soll-Bereich des Dünnfilmwiderstands). Gemäß diesem Aspekt der Erfindung ist es möglich, die Sperrschicht 213 und eine oder mehr Schichten der zweiten Verdrahtungsebene durch Verwendung derselben einzigen Maske zu ätzen. Da die Sperrschicht (und wahlweise eine Ätzstoppschicht) über der isolierenden Schicht 205 abgeschieden wird, wird das Risiko einer Ätzung durch die Dünnfilmwiderstandsschicht 204 vermieden. Somit können die normalen Ätzschritte, die gewöhnlich nur bei Schichten der Verdrahtungsebene (z. B. einer Metallschicht MET2) angewendet werden, auch für die leitende Schicht (Sperrschicht 213) angewendet werden. Die Menge der isolierenden Schicht 205, die beim Überätzen der zweiten metallischen Verdrahtungsebene 208 weggeätzt wird, bestimmt die Ausgangsdicke der isolierenden Schicht 205 über dem elektrisch aktiven Bereich der Dünnfilmwiderstandsschicht 204. Das Ätzen der zweiten metallischen Verdrahtungsebene 208 endet in der isolierenden Schicht 205 und hat keine Wirkung auf die Dünnfilmwiderstandsschicht.
  • In der oberen rechten Ecke von 6 ist eine Draufsicht des Halbleiterbauelements gezeigt, bei der die Abmessungen des aktiven TFR-Soll-Bereichs (WATFR × LATFR), der Sperrschicht 213, der isolierenden Schicht TEOS 205 und der Kontaktbereiche KONTAKT zwischen der Widerstandsschicht (TFR-Schicht) 204 und der Sperrschicht 213 veranschaulicht sind. Die Breite und Länge des aktiven TFR-Soll-Bereichs sind mit WATFR (Breite) und LATFR (Länge) angegeben. Der Kontaktbereich ist mit KONTAKT angegeben. Die Sperrschicht 213 erstreckt sich über die isolierende Schicht TEOS 205 hinaus, die bei dieser Ausführungsform den aktiven TFR-Soll-Bereich direkt abdeckt. Die Widerstandsanschlussköpfe (über den Kontaktbereichen KONTAKT und die die isolierende Schicht 205 teilweise überlappen können) können durch Verwendung einer einzigen Maske und in einem einzigen Ätzschritt gebildet werden, bei dem das Intermetall-Dielektrikum (2. IMD) und/oder die Sperrschicht und/oder die Widerstandsschicht auf einmal entfernt werden. Die Widerstandsanschlussköpfe können auch unter Verwendung von Öffnungen in der isolierenden Schicht 205 gebildet werden. Auch wenn Öffnungen in der isolierenden Schicht 205 verwendet werden, kann vorteilhaft ein einziger Maskierungsschritt und Herstellungsschritt zum Entfernen des Intermetall-Dielektrikums (2. IMD) und/oder der Sperrschicht und/oder der Widerstandsschicht außerhalb des Kontaktbereichs und des aktiven TFR-Soll-Bereichs angewendet werden.
  • 7 zeigt die vollständige Struktur der integrierten Schaltung 200 nach dem Entfernen des Photoresists 211. Bei der vollständigen Struktur sind die erste dielektrische Intermetall-Schicht 202 und die erste metallische Verdrahtungsebene 203 auf der dielektrischen Vor-Metall-Schicht 201 vorgesehen, wobei die Durchkontaktierung 206, die mit der Sperrschicht 213 beschichtet ist, in der ersten dielektrischen Intermetall-Schicht 202 vorgesehen ist. Die Dünnfilmwiderstandsschicht 204 ist auf einer Fläche des ersten Intermetall-Dielektrikums 202 vorgesehen, die zum Vor-Metall-Dielektrikum entgegengesetzt ist, so dass sie diese Fläche der ersten dielektrischen Intermetall-Schicht 202 teilweise bedeckt. Die isolierende Schicht 205, die auf der Dünnfilmwiderstandsschicht 204 vorgesehen ist, deckt die isolierende Schicht 205 nicht vollständig ab, so dass die zweite metallische Verdrahtungsebene 208 sowohl mit der Dünnfilmwiderstandsschicht 204 als auch mit der isolierenden Schicht 205 in Kontakt stehen kann. Herkömmliche Lösungen oder polymerentfernende chemische Zusammensetzungen können zum Reinigen der Oberfläche der Struktur verwendet werden, ohne die Dünnfilmwiderstandsschicht 204 unterhalb der Schicht isolierendes Material 205 seitlich anzugreifen. Die Dünnfilmwiderstandsschicht 204 wurde Teil der zweiten metallischen Verdrahtungsschicht 208, doch die Leistung der metallischen Verdrahtungen oder der Durchkontaktierung 206 wird durch das Vorhandensein der Dünnfilmwiderstandsschicht 204 nicht verändert. Eine zweite dielektrische Intermetall-Schicht 209 wird auf der Struktur abgeschieden, um die integrierte Schaltung 200 fertigzustellen.
  • 8 zeigt eine Struktur einer integrierten Schaltung 200, die gemäß einer Ausführungsform nach der Abscheidung der zweiten dielektrischen Intermetall-Schicht 209 hergestellt wird. Bei der gemäß dieser Ausführungsform der Erfindung hergestellten Struktur ist eine zusätzliche leitende Schicht 212 in der zweiten metallischen Verdrahtungsebene 208 zwischen der Sperrschicht 213 und der Dünnfilmwiderstandsschicht 204 vorhanden. Diese leitende Schicht 212 bildet einen zusätzlichen Ätzstopp beim Sperrschicht-Sputter-Ätzprozess. Abgesehen von dem Vorhandensein der zusätzlichen leitenden Schicht sind die übrigen Schichten (sowie die Struktur und die Ausbildung der Schichten) die gleichen wie die der in 7 gezeigten integrierten Schaltung und besitzen die gleichen Bezugszeichen.
  • Bei einer Ausführungsform der Erfindung, die anhand der 9 bis 11 beschrieben ist, ist die Struktur der integrierten Schaltung 300 derart, dass die Widerstandsanschlussköpfe von dem Verdrahtungsmetall getrennt sind. Eine metallische Verdrahtung 303 ist so auf einer dielektrischen Vor-Metall-Schicht 301 gebildet, dass sie die dielektrische Vor-Metall-Schicht 301 nur teilweise bedeckt. Ein erstes Intermetall-Dielektrikum 302 wird auf der dielektrischen Vor-Metall-Schicht 301 abgeschieden und bedeckt sowohl die dielektrische Vor-Metall-Schicht 301 als auch die metallische Verdrahtung 303. Eine Dünnfilmwiderstandsschicht 304 wird dann auf der Oberfläche des ersten Intermetall-Dielektrikums abgeschieden. Die Dünnfilmwiderstandsschicht 304 kann auch, wie in den vorherigen Ausführungsformen, aus SiCr hergestellt sein. Eine isolierende Schicht 305 ist auf der Dünnfilmwiderstandsschicht 305 gebildet und teilweise geätzt, um Bereiche der Oberfläche der Dünnfilmwiderstandsschicht 304 freizulegen. Die isolierende Schicht 305 kann aus Tetraethylorthosilicat (TEOS) bestehen. Ein Veraschungs- und Reinigungsprozess zum Reinigen der freiliegenden Flächen des Dünnfilmwiderstands 304 und der isolierenden Schicht 305 wird dann durchgeführt.
  • Eine Metallschicht, die schließlich die Widerstandsanschlussköpfe 314 bildet, wird auf den freiliegenden Flächen der Dünnfilmwiderstandsschicht 304 und der isolierenden Schicht 305 abgeschieden, anschließend wird ein Photoresist 311 in einem Muster der gewünschten Widerstandsanschlussköpfe 314 auf der Metallschicht abgeschieden. Die Widerstandsanschlussköpfe 314 können beispielsweise aus Titan-Wolfram (TiW) oder aus einer Titan-Titannitrid-Mischung (Ti/TiN) hergestellt sein. Die Metallschicht wird dann in den freiliegenden Bereichen, die der Photoresist 311 nicht bedeckt, geätzt, so dass die Widerstandsanschlussköpfe 314 gebildet werden, die die isolierende Schicht 305 teilweise bedecken und die Oberfläche der Dünnfilmwiderstandsschicht 304 in den Bereichen berühren, in denen sie nicht von der isolierenden Schicht 305 bedeckt ist. Beim Ätzen der Metallschicht werden die Bereiche der Dünnfilmwiderstandsschicht 304, die nicht von dem Photoresist 311 bedeckt sind, auch geätzt, wobei das Ätzen an der Oberfläche des ersten Intermetall-Dielektrikums 302 und an der Oberfläche der isolierenden Schicht 305 endet, die nicht von einem Muster aus Photoresist 311 bedeckt sind. Die isolierende Schicht 305 wird dann in einem Bereich zwischen den Widerstandsanschlussköpfen 314 freigelegt. Ein weiterer Veraschungs- und Reinigungsprozess findet dann statt, um den Photoresist 311 zu entfernen. Eine zweite dielektrische Intermetall-Schicht 309 wird dann auf der isolierenden Schicht 304, den Widerstandsanschlussköpfen 314 und der freiliegenden Fläche des ersten Intermetall-Dielektrikums 302 abgeschieden, wobei die Oberfläche der zweiten dielektrischen Intermetall-Schicht 309 dann durch chemisch-mechanische Planarisierung (CMP) bearbeitet wird. Es werden dann Durchkontaktierungen 306 durch Ätzen von Öffnungen im zweiten Intermetall-Dielektrikum 309 gebildet. Eine Durchkontaktierungsöffnung wird vollständig durch das zweite Intermetall-Dielektrikum 309 und teilweise durch das erste Intermetall-Dielektrikum 302 geätzt, so dass sie an der Oberfläche des Verdrahtungsmetalls 303 endet. Die anderen Durchkontaktierungsöffnungen werden teilweise durch das zweite Intermetall-Dielektrikum 309 geätzt, so dass sie an der Oberfläche der Widerstandsanschlussköpfe 314 enden. Die Durchkontaktierungsöffnungen werden dann gefüllt, um die Durchkontaktierungen 306 zu bilden, und anschließend wird eine zweite Ebene von metallischen Verdrahtungen 308 auf der Oberfläche der Durchkontaktierungen 306 gebildet, um die Struktur der integrierten Schaltung 300 zu vervollständigen.
  • Eine weitere Ausführungsform der Erfindung wird nun anhand der 12 und 13 beschrieben. 13 zeigt die fertige integrierte Schaltung 400. Ein erster metallischer Verdrahtungsbereich 403 und ein erstes Intermetall-Dielektrikum 402 werden auf der Oberfläche eines Vor-Metall-Dielektrikums 401 abgeschieden, so dass das erste Intermetall-Dielektrikum 402 sowohl die Oberfläche des Vor-Metall-Dielektrikums 401 als auch die Oberfläche des ersten metallischen Verdrahtungsbereichs 403 bedeckt. Das erste Intermetall-Dielektrikum 402 wird dann planarisiert, und eine Dünnfilmwiderstandsschicht 404 wird auf der Oberfläche des ersten Intermetall-Dielektrikums 402 abgeschieden. Eine isolierende Schicht 405, beispielsweise aus TEOS, wird auf der Dünnfilmwiderstandsschicht 404 abgeschieden. Wie bei den oben beschriebenen vorhergehenden Ausführungsformen wird dann eine Öffnung für eine Durchkontaktierung 406 durch die isolierende Schicht 405, die Dünnfilmwiderstandsschicht 404 und die erste dielektrische Intermetall-Schicht 402 geätzt. Das Ätzen wird an der Oberfläche des ersten metallischen Verdrahtungsbereichs 403 beendet.
  • Eine Sperrschicht 420 wird dann abgeschieden, so dass sie die Oberfläche der isolierenden Schicht 405 sowie alle freiliegenden Flächen in der Durchkontaktierungsöffnung 406 bedeckt. Die Sperrschicht 420 kann aus TiN hergestellt und durch chemische Gasphasenabscheidung (CVD) abgeschieden werden. Eine Wolframschicht 415 wird dann so über der Sperrschicht 420 abgeschieden, dass sie die Durchkontaktierungsöffnung 406 füllt und darin einen Stopfen bildet. Das überschüssige Wolfram 415, das nicht den Stopfen in der Durchkontaktierungsöffnung 406 bildet, und die Sperrschicht 420 können durch CMP entfernt werden, das auf der isolierenden Schicht 405 endet. Zur Bildung der Durchkontaktierung 406 kann es wünschenswert sein, dass der Wolframstopfen bezüglich der Oberfläche der isolierenden Schicht 405 in der Durchkontaktierungsöffnung kein bisschen vertieft ist. In dieser Ausführungsform ist es jedoch auch möglich, den Wolframstopfen 415 mit Bezug auf die isolierende Schicht 405 zu vertiefen, so dass die Höhe des Absatzes nach dem Ätzen der isolierenden Schicht 405 minimiert ist. Ein Photoresistmuster kann dann dazu verwendet werden, die isolierende Schicht 405 in dem Bereich abzudecken, in dem ein elektrisch aktiver Bereich der Dünnfilmwiderstandsschicht 404 gewünscht ist, wobei die Stelle, an der sich die Durchkontaktierung 415 befindet, freiliegt, d. h. nicht mit Photoresist bedeckt ist. Die isolierende Schicht 405 kann teilweise trockengeätzt werden, so dass nur ein sehr dünner Film der isolierenden Schicht 405 auf der Dünnfilmwiderstandsschicht 404 verbleibt. Der Wolframstopfen 415 kann gleichzeitig mit dem Ätzen der isolierenden Schicht 405 geätzt werden. Wie oben erläutert, kann die Höhe des Wolframstopfens 415 in der Durchkontaktierungsausnehmung bezüglich der Oberfläche der isolierenden Schicht 405 so gewählt werden, dass die Höhe des Absatzes der Durchkontaktierung 406 in der Endstruktur der integrierten Schaltung 400 bezüglich der Oberfläche der isolierenden Schicht 405 minimiert ist.
  • Die Struktur kann in Fluorwasserstoffsäure (HF) eingetaucht werden, die den verbleibenden freiliegenden dünnen Film der isolierenden Schicht 405 entfernt, und der Photoresist kann durch einen Veraschungs- und Reinigungsprozess von der Oberfläche der isolierenden Schicht 405 entfernt werden. Das Entfernen des Photoresists kann entweder vor oder nach dem Eintauchen in HF stattfinden. Die Oberfläche der Struktur kann alternativ einer Sputter-Ätzung unterzogen werden, bevor eine Metallschicht abgeschieden wird, die zur Bildung der zweiten metallischen Verdrahtungsebene 408 verwendet wird. Die Metallschicht kann beispielsweise eine Mehrschichtstruktur aus Ti/TiN/Al/TiN sein. Bei dieser Ausführungsform ist keine Dünnfilmwiderstandsschicht zwischen dem Wolframstopfen 415 an der Oberfläche der Durchkontaktierung 406 und der zweiten metallischen Verdrahtungsebene 408 vorhanden. Ein weiteres Photoresistmuster kann in dem Muster der zweiten metallischen Verdrahtungsebene 408 auf der Metallschicht abgeschieden werden. Dieses Muster deckt die Verdrahtungsleitung über der Durchkontaktierung 406 und dem elektrisch aktiven Bereich der Dünnfilmwiderstandsschicht 404 ab, um eine elektrische Verbindung mit der Durchkontaktierung 406 und dem elektrisch aktiven Bereich der Dünnfilmwiderstandsschicht 404 zuzulassen. Die freiliegende Metallschicht wird geätzt, um das überschüssige Metall, das nicht die zweite Verdrahtungsebene 408 bildet, zu entfernen. Über der Durchkontaktierung 406 und dem elektrisch aktiven Bereich des Dünnfilmwiderstands 404 werden auf beiden Seiten dieses Bereichs metallische Verdrahtungen 408 gebildet, um Widerstandsanschlussköpfe zu schaffen. Ein weiterer Ätzschritt entfernt die freiliegenden Teile der Dünnfilmwiderstandsschicht 404, der in der isolierenden Schicht 405 endet, so dass die isolierende Schicht 405 teilweise geätzt ist und eine Schutzabdeckung über dem elektrisch aktiven Bereich des Dünnfilmwiderstands 404 bildet. Eine zweite dielektrische Intermetall-Schicht 409 wird über der zweiten Ebene von metallischen Verdrahtungen 408 abgeschieden, um die metallischen Verdrahtungen 408 vollständig zu bedecken.
  • Als alternative Ausführungsform kann die Durchkontaktierung 406 vor der Abscheidung der Dünnfilmwiderstandsschicht 404 und der isolierenden Schicht 405 in der ersten dielektrischen Intermetall-Schicht gebildet werden. Diese Herstellungsstufe ist in 14 gezeigt. Die Struktur der integrierten Schaltung 400 dieser alternativen Ausführungsform ist in 15 gezeigt. Die Bildung der Durchkontaktierung 406 kann durch Ätzen einer Durchkontaktierungsöffnung, die an der Oberfläche des ersten metallischen Verdrahtungsbereichs 403 (der auf der Oberfläche der dielektrischen Vor-Metall-Schicht 401 gebildet ist) endet, durch Füllen der Durchkontaktierungsöffnung mit einem Wolframstopfen 415 und durch Bearbeiten der Oberfläche des Wolframstopfens 415 mit W-CMP durchgeführt werden. Nach dem Schritt, in dem die Bildung der Durchkontaktierung 406 durch W-CMP vollendet wird, kann die Dünnfilmwiderstandsschicht 404 auf der Oberfläche des ersten Intermetall-Dielektrikums 402 und auf der freiliegenden Fläche des Wolframstopfens in der Durchkontaktierung 406 abgeschieden werden. Eine isolierende Schicht 405 kann dann über der Dünnfilmwiderstandsschicht 404 abgeschieden werden, und ein Photoresist kann den Bereich abdecken, in dem das Vorhandensein des elektrisch aktiven Bereichs der Dünnfilmwiderstandsschicht 404 gewünscht ist. Ein Trockenätzen, das von einem Nassätzen gefolgt wird, entfernt die freiliegenden Bereiche der isolierenden Schicht 405, die nicht von dem Photoresist bedeckt sind. Die Ätzung endet an der Oberfläche der Dünnfilmwiderstandsschicht 404. Der Photoresist wird dann durch einen Standard-Reinigungsprozess entfernt. Wie bei der vorhergehenden Ausführungsform kann eine Metallschicht abgeschieden und geätzt werden, um eine zweite Ebene von metallischen Verdrahtungen 408 über der Durchkontaktierung 406 und dem elektrisch aktiven Bereich der Dünnfilmwiderstandsschicht 404 zu bilden, und die freiliegenden Bereiche der Dünnfilmwiderstandsschicht 404, die nicht von den metallischen Verdrahtungen 408 bedeckt sind, werden dann geätzt, wobei die Ätzung an der Oberfläche der ersten dielektrischen Intermetall-Schicht 402 endet. Eine zweite dielektrische Intermetall-Schicht 409 kann dann abgeschieden werden, um die Oberfläche der Struktur vollständig abzudecken. Bei dieser Ausführungsform gibt es keine Änderung des Maßes, in dem der Wolframstopfen 415 vertieft ist, d. h. es gibt keine Änderung der Höhe des Absatzes in Bezug auf die umliegenden Strukturen, wobei es jedoch keine direkte Verbindung zwischen der Durchkon taktierung 406 und der zweiten metallischen Verdrahtungsebene 408 gibt, da die Dünnfilmwiderstandsschicht 404 zwischen der Durchkontaktierung 406 und der zweiten metallischen Verdrahtungsebene 408 verbleibt.
  • Bei einigen oder allen Ausführungsformen kann die Dünnfilmwiderstandsschicht in der Struktur der integrierten Schaltung zwischen der ersten dielektrischen Intermetall-Schicht und einer isolierenden Schicht eingebettet sein. Die Widerstandsschicht kann auch zwischen dem ersten Intermetall-Dielektrikum und dem zweiten metallischen Dielektrikum liegen. Die Widerstandsschicht wird direkt von der isolierenden Schicht bedeckt. Nach dem Strukturieren der isolierenden Schicht kann sich die Widerstandsschicht über die isolierende Schicht erstrecken. Das bedeutet, dass die physischen Abmessungen (Länge, Breite) der Widerstandsschicht größer sein können als die physischen Abmessungen der verbleibenden isolierenden Schicht nach dem Strukturieren der isolierenden Schicht. Dies vereinfacht den Herstellungsprozess. Bei einer alternativen Ausführungsform kann eine Öffnung in der isolierenden Schicht zur Kontaktierung der Widerstandsschicht gebildet werden.

Claims (11)

  1. Verfahren zur Herstellung einer integrierten Schaltung, wobei das Verfahren Folgendes umfasst: (a) Abscheiden einer mit einem elektrischen Widerstand behafteten Schicht eines Materials, damit diese als Dünnfilmwiderstand (TFR) dient, (b) Abscheiden einer elektrisch isolierenden Schicht auf der Widerstandsschicht, (c) Entfernen der elektrisch isolierenden Schicht von außerhalb eines elektrisch aktiven Bereichs der Widerstandsschicht, der einem TFR-Soll-Bereich entspricht, (d) Abscheiden einer elektrisch leitenden Schicht eines elektrisch leitenden Materials, derart dass die leitende Schicht den TFR-Soll-Bereich überlappt und die leitende Schicht außerhalb des TFR-Soll-Bereichs elektrisch mit der Widerstandsschicht in Kontakt steht, (e) teilweises Entfernen der leitenden Schicht, derart dass mindestens zwei elektrisch isolierende Verbindungsbereiche verbleiben, die lediglich über die Widerstandsschicht elektrisch verbunden sind, und abschließend (f) Entfernen der leitenden Schicht und der Widerstandsschicht außerhalb des TFR-Soll-Bereichs und der Verbindungsbereiche.
  2. Verfahren nach Anspruch 1, bei dem der Schritt des Entfernens der leitenden Schicht und/oder der Widerstandsschicht außerhalb des TFR-Soll-Bereichs und der Verbindungsbereiche und ein Schritt des Strukturierens einer Schicht einer Verdrahtungsebene durch Verwendung derselben einzigen Maske ausgeführt werden.
  3. Verfahren nach einem der Ansprüche 1 und 2, das ferner Folgendes umfasst: (g1) einen Schritt, bei dem ein partielles Ätzen durchgeführt wird, um die isolierende Schicht außerhalb des TFR-Soll-Bereichs nur teilweise so zu entfernen, dass eine Schicht isolierendes Material, die außerhalb des TFR-Soll-Bereichs auf der Widerstandsschicht verbleibt, dünner ist als eine Schicht isolierendes Material auf der Widerstandsschicht innerhalb des TFR-Soll-Bereichs.
  4. Verfahren nach einem der Ansprüche 1 bis 3, das ferner Folgendes umfasst: (g2) einen Nassätzschritt, um die isolierende Schicht außerhalb des TFR-Soll-Bereichs vollständig zu entfernen.
  5. Verfahren nach einem der Ansprüche 1 bis 3, das ferner Folgendes umfasst: (g3) einen Trockenätzschritt, der von einem Nassätzschritt gefolgt wird, um nach dem Nassätzschritt die isolierende Schicht außerhalb des TFR-Soll-Bereichs vollständig zu entfernen.
  6. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: (h) Abscheiden einer Ätzstoppschicht auf der Widerstandsschicht.
  7. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: (i) Abscheiden eines Intermetall-Dielektrikums (IMD), (j) Vorsehen einer Ausnehmung im IMD, die eine Durchkontaktierung zum Verbinden einer im IMD vergrabenen leitenden Schicht enthalten kann, und (k) Füllen der Ausnehmung mit Wolfram, wobei (l) überschüssiges Wolfram nach dem Schritt des Füllens rückgeätzt wird.
  8. Verfahren nach Anspruch 7, bei dem die isolierende Schicht erst nach Entfernen des überschüssigen Wolframs im CMP-Schritt von außerhalb des TFR-Soll-Bereichs entfernt wird.
  9. Verfahren nach Anspruch 1, das ferner das Planarisieren einer IMD-Struktur durch chemisch-mechanische Planarisierung und das Abscheiden der Widerstandsschicht auf der planarisierten IMD-Struktur umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Widerstandsschicht aus einer SiCr-Legierung besteht.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die isolierende Schicht eine TEOS-Schicht ist.
DE102008060077A 2008-12-02 2008-12-02 Verfahren zur Herstellung einer integrierten Schaltung Active DE102008060077B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008060077A DE102008060077B4 (de) 2008-12-02 2008-12-02 Verfahren zur Herstellung einer integrierten Schaltung
US12/624,442 US8012844B2 (en) 2008-12-02 2009-11-24 Method of manufacturing an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008060077A DE102008060077B4 (de) 2008-12-02 2008-12-02 Verfahren zur Herstellung einer integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE102008060077A1 DE102008060077A1 (de) 2010-06-10
DE102008060077B4 true DE102008060077B4 (de) 2010-08-12

Family

ID=42145454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008060077A Active DE102008060077B4 (de) 2008-12-02 2008-12-02 Verfahren zur Herstellung einer integrierten Schaltung

Country Status (2)

Country Link
US (1) US8012844B2 (de)
DE (1) DE102008060077B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5677222B2 (ja) * 2011-07-25 2015-02-25 三菱電機株式会社 炭化珪素半導体装置
US9305688B2 (en) * 2012-12-28 2016-04-05 Texas Instruments Incorporated Single photomask high precision thin film resistor
US9704944B2 (en) * 2013-02-28 2017-07-11 Texas Instruments Deutschland Gmbh Three precision resistors of different sheet resistance at same level
US9627467B2 (en) * 2013-09-06 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film resistor integrated between interconnect levels and contacting an underlying dielectric layer protrusion
US9362239B2 (en) * 2014-10-21 2016-06-07 Globalfoundries Inc. Vertical breakdown protection layer
US10354951B1 (en) * 2018-01-16 2019-07-16 Texas Instruments Incorporated Thin film resistor with punch-through vias
US11824079B2 (en) * 2021-02-23 2023-11-21 Microchip Technology Incorporated Thin-film resistor (TFR) having a TFR element providing a diffusion barrier for underlying TFR heads
US20230063793A1 (en) * 2021-08-26 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method (and related apparatus) for forming a resistor over a semiconductor substrate
US20230170111A1 (en) 2021-11-26 2023-06-01 Texas Instruments Incorporated Improved nickel chromium aluminum thin film resistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165862A (en) * 1997-08-29 2000-12-26 Denso Corporation Method of producing a thin film resistor
US6737326B2 (en) * 2000-06-01 2004-05-18 Texas Instruments Incorporated Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect
US6872655B2 (en) * 2003-02-04 2005-03-29 Texas Instruments Incorporated Method of forming an integrated circuit thin film resistor
US7145218B2 (en) * 2004-05-24 2006-12-05 International Business Machines Corporation Thin-film resistor and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124639A (ja) * 2000-08-09 2002-04-26 Seiko Instruments Inc 半導体装置及びその製造方法
US7211494B2 (en) * 2004-12-28 2007-05-01 Medtronic, Inc. Semiconductor structures utilizing thin film resistors and tungsten plug connectors and methods for making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165862A (en) * 1997-08-29 2000-12-26 Denso Corporation Method of producing a thin film resistor
US6737326B2 (en) * 2000-06-01 2004-05-18 Texas Instruments Incorporated Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect
US6872655B2 (en) * 2003-02-04 2005-03-29 Texas Instruments Incorporated Method of forming an integrated circuit thin film resistor
US7145218B2 (en) * 2004-05-24 2006-12-05 International Business Machines Corporation Thin-film resistor and method of manufacturing the same

Also Published As

Publication number Publication date
US20100136764A1 (en) 2010-06-03
DE102008060077A1 (de) 2010-06-10
US8012844B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
DE102008060077B4 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE10310329B4 (de) Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung, nach dem Verfahren hergestellte integrierte Schaltungsvorrichtung und Sicherungsbox
DE60212238T2 (de) Herstellungsverfahren für IC Widerstand und Kondensator
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE19634125C2 (de) Verfahren zum Herstellen von Verbindungsschichten in einer Halbleiterkomponente
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE10316835A1 (de) Halbleiterbaugruppe
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102017208466B4 (de) Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE112018003821B4 (de) Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE102004003538B3 (de) Integrierte Halbleiterschaltung mit einer Logik- und Leistungs-Metallisierung ohne Intermetall-Dielektrikum und Verfahren zu ihrer Herstellung
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102019204020B4 (de) Verbindungsstruktur und Verfahren zu deren Herstellung
DE102019115467B4 (de) Minderung der Stufenhöhe in Resistive Random-Access-Memorystrukturen
DE102004031741B4 (de) Verfahren zur Herstellung einer Kontaktanordnung für Feldeffekttransistorstrukturen mit Gateelektroden mit einer Metalllage und Verwendung des Verfahrens zur Herstellung von Feldeffekttransistoranordnungen in einem Zellenfeld
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE112012002648T5 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102010008942B4 (de) Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE