DE102010008942B4 - Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen - Google Patents

Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen Download PDF

Info

Publication number
DE102010008942B4
DE102010008942B4 DE102010008942.7A DE102010008942A DE102010008942B4 DE 102010008942 B4 DE102010008942 B4 DE 102010008942B4 DE 102010008942 A DE102010008942 A DE 102010008942A DE 102010008942 B4 DE102010008942 B4 DE 102010008942B4
Authority
DE
Germany
Prior art keywords
electrically conductive
layer
electrically
tfr
metn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010008942.7A
Other languages
English (en)
Other versions
DE102010008942A1 (de
Inventor
Christoph Dirnecker
Dr. Ploss Wolfgang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102010008942.7A priority Critical patent/DE102010008942B4/de
Priority to US13/032,426 priority patent/US8470683B2/en
Publication of DE102010008942A1 publication Critical patent/DE102010008942A1/de
Priority to US13/901,337 priority patent/US8692356B2/en
Application granted granted Critical
Publication of DE102010008942B4 publication Critical patent/DE102010008942B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Herstellen einer integrierten Schaltung, wobei das Verfahren Folgendes umfasst:(a) Abscheiden und Strukturieren einer elektrisch resistiven Materialschicht aus einer Legierung wie NiCr, NiCrAl oder SiCr, die als Dünnfilmwiderstand (TFR) dient,(b) Abscheiden einer ersten elektrisch isolierenden Schicht (IMDn) auf der elektrisch resistiven Schicht des TFR,(c) Abscheiden einer elektrisch leitenden Metallschicht (METn) aus einem elektrisch leitenden Material,(d) Belassen eines Bereichs ohne die elektrisch leitende Metallschicht (METn), wobei der Bereich (CA) als eine Öffnung in der elektrisch leitenden Metallschicht ausgestaltet ist, und wobei der Bereich die elektrisch resistive Schicht des TFR überlappt,(e) Abscheiden einer zweiten elektrisch isolierenden Schicht (IMDn+1) auf der elektrisch leitenden Metallschicht (METn),(f) Ätzen einer ersten Durchkontaktierungsöffnung (TFVIA) durch die zweite elektrisch isolierende Schicht (IMDn+1), den Bereich der Öffnung (CA) innerhalb der elektrisch leitenden Metallschicht (METn) ohne die elektrisch leitende Metallschicht und durch die erste elektrisch isolierende Schicht (IMDn) nach unten bis zur elektrisch resistiven Schicht des TFR und(g) Abscheiden eines elektrisch leitenden Materials in der ersten Durchkontaktierungsöffnung (TFVIA), um die elektrisch leitende Metallschicht (METn) und die elektrisch resistive Schicht des TFR elektrisch zu verbinden.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft ein Verfahren zum Integrieren eines hochgenauen Dünnfilmwiderstands (TFR) und eine elektronische Vorrichtung mit einem hochgenauen Dünnfilmwiderstand.
  • HINTERGRUND
  • Bei bestehenden Verfahren und elektronischen Vorrichtungen werden bis zu 3 zusätzliche Maskenebenen verwendet, um hochgenaue Dünnfilmwiderstände (TFRs) mit einer ausreichenden Genauigkeit und Paarungsgüte zu integrieren.
  • 1 ist eine vereinfachte schematische Darstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand, die gemäß dem Stand der Technik hergestellt ist. Die dünne resistive Schicht des TFR ist in einer elektrisch isolierenden IMDn-Schicht eingebettet und mit einer elektrisch leitenden METn+1-Schicht mit flachen Durchkontaktierungen, die als TFVIA bezeichnet werden, verbunden. Die flache Verbindung fügt lediglich einen niedrigen parasitären Wert zum Widerstand des TFR hinzu. Eine tiefere Durchkontkatierung VIAn verbindet die METn+1-Schicht mit der METn-Schicht der Schaltungsverbindung. Aufgrund der Empfindlichkeit der dünnen resistiven Schicht gegenüber einer Überätzung werden für die flache Durchkontaktierung TFVIA und die tiefere Durchkontaktierung VIAn zwei getrennte Foto- und Ätzabfolgen verwendet. Dieses Verfahren erfordert mindestens 2 zusätzliche Maskenebenen im BEOL-Prozess zum Integrieren des TFR.
  • Jede zusätzliche Maskenebene führt jedoch dazu, dass der Prozessfluss komplizierter und teuer wird. Lösungen, bei denen weniger Maskenebenen verwendet werden, führen entweder zu einer niedrigeren Widerstandsleistung oder zu einer gegenseitigen Beeinflussung mit den grundlegenden Verbindungsprozessen. Dünnfilmwiderstände bestehen üblicherweise aus NiCr- oder SiCr-Legierungen und liegen normalerweise zwischen zwei aufeinanderfolgenden Metallisierungsebenen. Um das Abtragen des Dünnwiderstandsfilms bei üblichen Ätzprozessen zu verhindern und dabei eine flache Verbindung mit einem niedrigen parasitären Widerstandswert bereitzustellen, ist gewöhnlich entweder ein separater Dünnfilmwiderstandskopf oder eine separate Dünnfilm-Durchkontaktierung oder beides vorgesehen.
  • Ferner ist aus der US 6 653 713 B2 ein Dünnfilmwiderstand aus Polysilizium bekannt, der seinen Widerstandswert behält, wenn er Stress ausgeliefert ist.
  • Die US 7 345 573 B2 offenbart eine integrierte Schaltung, die mehrere Dünnfilmwiderstände mit unterschiedlichen Schichtwiderständen und widerstandsabhängigen Temperaturkoeffizienten enthält. Die Schaltung umfasst drei Oxidschichten und Zwischenmetallisierungselemente, die auf mindestens einer der zweiten und dritten Oxidschichten angeordnet sind, und die elektrisch mit dem Schaltungselement und den Anschlüssen des ersten Dünnfilmwiderstands in Kontakt stehen. Zudem umfasst die Schaltung Anschlüsse des zweiten Dünnfilmwiderstandes durch entsprechende Kontaktöffnungen durch mindestens eine der zweiten und dritten Oxidschichten.
  • KURZZUSAMMENFASSUNG
  • Eine Aufgabe der Erfindung besteht darin, ein Verfahren und eine elektronische Vorrichtung mit einem Dünnfilmwiderstand bereitzustellen, bei denen weniger Maskenebenen als bei Verfahren und elektronischen Vorrichtungen aus dem Stand der Technik verwendet werden, um den Dünnfilmwiderstand zu implementieren und die gleiche Paarungsgüte und die gleichen parasitären Eigenschaften zu erreichen.
  • Gemäß einem Aspekt der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt. Eine dünne elektrisch resistive Schicht aus einem Material, die als Dünnfilmwiderstand (TFR) dient, wird abgeschieden und strukturiert. Es wird ferner eine erste elektrisch isolierende Schicht auf der elektrisch resistiven Schicht des TFR abgeschieden. Eine elektrisch leitende Schicht aus einem elektrisch leitenden Material wird auf der ersten elektrisch isolierenden Schicht abgeschieden. Ein Bereich, der die elektrisch resistive Schicht des TFR überlappt, wird ohne die elektrisch leitende Schicht belassen.
  • Eine zweite elektrisch isolierende Schicht wird auf der ersten elektrisch isolierenden Schicht und der elektrisch leitenden Schicht abgeschieden. Eine erste Durchkontaktierungsöffnung wird durch die zweite elektrisch isolierende Schicht und durch den Bereich ohne die elektrisch leitende Schicht geätzt. Die erste Durchkontaktierungsöffnung ist angrenzend an die elektrisch leitende Schicht und durch die erste elektrisch isolierende Schicht nach unten bis zur elektrisch resistiven Schicht des TFR vorgesehen. Ein elektrisch leitendes Material wird in der ersten Durchkontaktierungsöffnung abgeschieden, um die elektrisch leitende Schicht und die elektrisch resistive Schicht des TFR elektrisch zu verbinden. Dieser Aspekt der Erfindung gewährleistet, dass die Verbindung zwischen der elektrisch leitenden Schicht und der resistiven Schicht des TFR kurz ist, obwohl die Durchkontaktierung vergleichsweise tief ist. Die parasitären Eigenschaften der Verbindung zwischen der elektrisch leitenden Schicht und der resistiven Schicht des TFR sind somit relativ gering. Auf diese Weise wird der Widerstandsfilm in einer Vormetall-Dielektrikum- (PMD-) oder Zwischenmetall-Dielektrikum- (IMD-) Ebene unterhalb, jedoch nahe der Metallisierungsebene (MET) vergraben. Die Dicke der ersten elektrisch isolierenden Schicht zwischen dem Widerstandsfilm und der ersten elektrisch leitenden Schicht kann dann so dünn wie möglich ausgeführt und implementiert sein, wobei sie jedoch stark genug ist, um Oxidverlusten durch Metallüberätzung standzuhalten. Es ist möglich, dass die resistive Schicht nicht unmittelbar durch eine flache und spezifische Dünnfilmwiderstands-Durchkontaktierung mit der elektrisch leitenden Schicht verbunden wird. Statt eine separate Dünnfilmwiderstand-Durchkontaktierung zu verwenden, können geschlitzte Metallverbindungskontaktstellen in der ersten elektrisch leitenden Schicht so ausgeführt sein, dass ein Schlitz oder eine Öffnung in der ersten elektrisch leitenden Schicht bezüglich der resistiven Schicht des TFR ausgerichtet sein kann.
  • Gemäß einem Aspekt der Erfindung kann eine zweite Durchkontaktierungsöffnung durch die zweite elektrisch isolierende Schicht zum Verbinden der elektrisch leitenden Schicht geätzt werden. Die gleiche, einzige Maske kann dann für die erste Durchkontaktierungsöffnung und die zweite Durchkontaktierungsöffnung verwendet werden. Dies sorgt dafür, dass eine einzige Maske für zwei verschiedene Durchkontaktierungsarten verwendet werden kann. Die erste Durchkontaktierung kann sich durch die erste und die zweite elektrisch isolierende Schicht und die elektrisch leitende Schicht erstrecken, während sich die zweite Durchkontaktierung lediglich bis zur elektrisch leitenden Schicht erstrecken kann. Die zweite Durchkontaktierungsöffnung kann dann flacher sein als die erste Durchkontaktierungsöffnung. Die Verbindung zwischen der elektrisch leitenden Schicht und der resistiven Schicht des TFR kann jedoch so kurz wie erforderlich beibehalten werden.
  • Bei einer Ausführungsform der Erfindung kann eine Breite der ersten Durchkontaktierungsöffnung über der elektrisch leitenden Schicht größer sein als eine Breite der Öffnung (die auch als Schlitz bezeichnet wird) durch die elektrisch leitende Schicht. Dies sorgt dafür, dass der Vorgang des Verbindens der zweiten Durchkontaktierung mit der elektrisch leitenden Schicht und der resistiven Schicht des TFR selbsteinstellend ist.
  • Die elektrisch leitende Schicht kann so ausgeführt sein, dass sie dem Ätzvorgang standhält. Die elektrisch leitende Schicht ist inhärent stabiler und resistenter gegenüber dem Ätzvorgang als die resistive Schicht des TFR, wobei jedoch besondere Parameter eingestellt werden können, um sicherzustellen, dass sie dem Ätzvorgang standhält. Bei einem Aspekt der Erfindung kann auf der elektrisch leitenden Schicht eine Ätzstoppschicht abgeschieden werden. Im Vergleich zu herkömmlichen Verfahren wird bei der Erfindung das Problem des Abtrags während des Ätzvorgangs von der resistiven Schicht des TFR zur elektrisch leitenden Schicht verlagert.
  • Gemäß einem weiteren Aspekt der Erfindung kann die Breite der ersten Durchkontaktierung größer sein als die Breite der resistiven Schicht des TFR. Dieser Aspekt der Erfindung sorgt dafür, dass die resistive Schicht des TFR über ihre gesamte Breite mit der elektrisch leitenden Schicht verbunden werden kann, wodurch der parasitäre Widerstand verringert wird.
  • Gemäß einem weiteren Aspekt der Erfindung kann eine elektronische Vorrichtung vorgesehen sein. Die elektronische Vorrichtung kann eine erste Durchkontaktierung aufweisen, die sich durch eine erste elektrisch isolierende Schicht und eine zweite elektrisch isolierende Schicht und eine elektrisch leitende Schicht zwischen der ersten elektrisch isolierenden Schicht und der zweiten elektrisch isolierenden Schicht erstreckt, um eine resistive Schicht eines TFR mit der elektrisch leitenden Schicht zu verbinden.
  • Figurenliste
  • Weitere Aspekte und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung anhand der beigefügten Zeichnungen. Darin zeigen
    • - 1 eine vereinfachte schematische Darstellung einer Stufe zur Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung aus einer Sicht parallel zur Länge des TFR;
    • - 2 eine vereinfachte schematische Darstellung der in 1 gezeigten Herstellungsstufe aus einer Sicht senkrecht zur Länge des TFR;
    • - 3 eine vereinfachte schematische Darstellung einer Stufe zur Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung aus einer Sicht parallel zur Länge des TFR;
    • - 4 eine vereinfachte schematische Darstellung der in 3 gezeigten Herstellungsstufe aus einer Sicht senkrecht zur Länge des TFR;
    • - 5 eine vereinfachte schematische Darstellung einer Stufe zur Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung aus einer Sicht parallel zur Länge des TFR;
    • - 6 eine vereinfachte schematische Darstellung der in 5 gezeigten Herstellungsstufe aus einer Sicht senkrecht zur Länge des TFR;
    • - 7 eine vereinfachte schematische Darstellung einer Stufe zur Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung aus einer Sicht parallel zur Länge des TFR;
    • - 8 eine vereinfachte schematische Darstellung der in 7 gezeigten Herstellungsstufe aus einer Sicht senkrecht zur Länge des TFR;
    • - 9 eine vereinfachte schematische Darstellung einer Stufe zur Herstellung einer integrierten Schaltung mit einem Dünnfilmwiderstand gemäß einer Ausführungsform der Erfindung aus einer Sicht parallel zur Länge des TFR;
    • - 10 eine vereinfachte schematische Darstellung der in 18 gezeigten Herstellungsstufe aus einer Sicht senkrecht zur Länge des TFR.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Die 1, 3, 5, 7 und 9 zeigen vereinfachte schematische Darstellungen von Draufsichten (oberer Teil) und entsprechenden Querschnitten (unterer Teil) aufeinanderfolgender Schritte aus Stufen zur Herstellung einer elektronischen Vorrichtung gemäß Aspekten der Erfindung. Die 2, 4, 6, 8 und 10 zeigen vereinfachte schematische Darstellungen von Draufsichten (oberer Teil) und entsprechenden Querschnitten (unterer Teil) der in den 1, 3, 5, 7 bzw. 9 gezeigten Schritte, jedoch aus einer Sicht senkrecht zur Länge des TFR.
  • 1 zeigt eine vereinfachte schematische Darstellung einer Stufe zur Herstellung einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung aus einer Sicht parallel zur Länge des TFR. Die entsprechende Draufsicht und die entsprechenden Querschnitte von 1 sind in 2 gezeigt. Eine Metallschicht METn-1 oder Silizidschicht ist in einem Zwischenmetall-Dielektrikum IMDn-1 oder einem Vormetall-Dielektrikum PMD angeordnet. Der obere Teil der Zeichnung zeigt eine Draufsicht auf einen Schnitt der elektronischen Vorrichtung, während der untere Teil den entsprechenden Querschnitt zeigt. Der Querschnitt bezieht sich auf die Linie, die die Punkte A und B verbindet. Die Länge des TFR ist LTFR, und die Breite ist WTFR.
  • 2 zeigt eine vereinfachte schematische Darstellung der gleichen veranschaulichten Herstellungsstufe, jedoch aus einer Sicht senkrecht zur Länge des TFR, die durch die Linien angegeben ist, die die Punkte D und C sowie F und E verbinden. Der obere Teil ist eine Draufsicht auf die integrierte Schaltung und der untere Teil ein Querschnitt, der sich auf die gestrichelten Linien bezieht, die die Punkte C und D bzw. E und F verbinden.
  • Die 3 und 4 zeigen einen weiteren Schritt zur Herstellung der elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung aus einer Sicht parallel zur Länge des TFR aus den zwei entsprechenden Winkeln, die mit Bezug auf die vorhergehenden Figuren erläutert wurden. Eine resistive Schicht TFR (beispielsweise aus einer Legierung wie NiCr, NiCrAl oder SiCr) wird auf der elektrisch isolierenden Schicht IMDn-1/PMD abgeschieden und geätzt und mit herkömmlichen fotolithografischen Schritten strukturiert. Eine weitere elektrisch isolierende Schicht wird auf der TFR-Schicht und der elektrisch isolierenden Schicht IMDn-1/PMD abgeschieden. Die TFR-Schicht ist nun in zwei elektrisch isolierenden Schichten IMDn-1 und IMDn eingebettet.
  • Bei diesem Herstellungsschritt wird eine flache Durchkontaktierung VIAn-1 (zweite Durchkontaktierungsart) durch die elektrisch isolierende Schicht IMDn und IMDn-1/PMD geätzt, um die elektrisch leitende Schicht METn-1 oder das Silizid in der elektrisch isolierenden Schicht IMDn-1/PMD zu verbinden.
  • Eine weitere elektrisch leitende Schicht METn wird auf der elektrisch isolierenden Schicht IMDn abgeschieden. Darüber hinaus wird auf der elektrisch leitenden Schicht METn eine Ätzstoppschicht abgeschieden. Ein spezifischer Bereich CA wird ohne elektrisch leitende Schicht METn belassen. Der Bereich CA, der auch als Schlitz oder Öffnung in der elektrisch leitenden Schicht METn bezeichnet werden kann, ist über der resistiven Schicht des TFR angeordnet. Mit anderen Worten ist in den Draufsichten, die in den oberen Teilen der 3 und 4 gezeigt sind, der Bereich CA so angeordnet, dass er die resistive Schicht TFR überlappt. Die Ätzstoppschicht kann aus TiN bestehen. Die Dicke der Ätzstoppschicht kann vorteilhaft so ausgewählt sein, dass sie einem tiefen Durchkontaktierungs-Überätzen standhält. Der geschlitzte metallische Verbindungskontaktstellenrahmen (CA) ist in der Metallebene METn ausgebildet und auf den Widerstandsfilm TFR darunter ausgerichtet. Die Öffnung CA in der metallischen Kontaktstelle definiert den Verbindungsbereich für den Widerstandsfilm TFR.
  • Die 5 und 6 zeigen einen weiteren Schritt zur Herstellung der elektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung aus einer Sicht parallel zur Länge des TFR. Ein weiteres Zwischenmetall-Dielektrikum IMDn+1 wird auf der elektrisch leitenden Schicht METn (auf der die Ätzstoppschicht liegt) und dem Zwischenmetall-Dielektrikum IMDn abgeschieden. Ein Muster, beispielsweise mit einem Fotoresist PR, wird auf der elektrisch isolierenden Schicht IMDn+1 ausgebildet. Das Muster stellt Öffnungen für tiefe Durchkontaktierungen TFVIA und flache Durchkontaktierungen VIAn bereit. Die tiefen Durchkontaktierungen TFVIA werden im Zusammenhang mit der Erfindung auch als erste Durchkontaktierungen bezeichnet, und die flachen n VIAn werden auch als zweite Durchkontaktierungen bezeichnet. Es kann vorteilhaft eine einzige Maske für beide Arten Durchkontaktierungen, die tiefen Durchkontaktierungen TFVIA und die flachen Durchkontaktierungen VIAn, verwendet werden. Die flachen Durchkontaktierungen VIAn sind so ausgeführt, dass sie die elektrisch leitende Schicht METn mit einer oberen Ebene verbinden, während die tiefen Durchkontaktierungen TFVIA dazu vorgesehen sind, sich durch die elektrisch isolierende Schicht IMDn+1 zu erstrecken und die elektrisch leitende Schicht METn mit der resistiven Schicht TFR zu verbinden. Der Durchmesser DVIA der Öffnung der ersten Durchkontaktierung TFVIA über dem Schlitz CA ist größer als der Durchmesser LTFVIA des Schlitzes CA. Dies fördert eine Selbstausrichtung der Verbindungen. Der Durchmesser LTFVIA des Schlitzes ist größer als der Durchmesser WTFR des TFR. Dies unterstützt eine optimierte Verbindung mit dem TFR mit einem minimalen Widerstand.
  • In den 7 und 8 ist der Vorgang zum Ätzen der Durchkontaktierungen VIAn und TFVIA gezeigt. In einem ersten Ätzschritt werden alle Durchkontaktierungen VIAn und TFVIA bis zur Ebene der Ätzstoppschicht auf der elektrisch leitenden Schicht METn geätzt. Im zweiten Schritt, der in den 7 und 8 gezeigt ist, werden die tiefen Durchkontaktierungen TFVIA von der Ebene der Ätzstoppschicht durch die elektrisch leitende Schicht METn, die elektrisch isolierende Schicht IMDn+1 und IMDn nach unten bis zur resistiven Schicht TFR geätzt. 8 zeigt, dass der Durchmesser LTFVIA der tiefen Durchkontaktierungen TFVIA größer ist als die Breite WTFR des TFR. Dies sorgt dafür, dass sich die Verbindung mit dem TFR über mehr als die gesamte Breite WTFR des TFR erstreckt und somit sicherstellt, dass der Widerstand der Verbindung minimiert ist. Die tiefen Durchkontaktierungen TFVIA richten sich durch geschlitzte Verbindungen (Bereiche CA) in der elektrisch leitenden Schicht METn selbst auf den Widerstand TFR aus.
  • Die 9 und 10 zeigen einen weiteren Herstellungsschritt, bei dem das Fotoresist PR bereits entfernt wurde. Dieser Schritt wird als Durchkontaktierungs-Befüllung (auch als Durchkontaktierungs-Verschlussfüllung) bezeichnet. Um die Durchkontaktierungen (tiefe TFVIA und flache VIAn) mit einem elektrisch leitenden Material zu füllen, kann Wolfram (W) abgeschieden werden. Die Wolframabscheidung ist gemäß Aspekten der Erfindung eingestellt, um auch die breiteren Durchkontaktierungen TFVIA zu füllen. Die Durchkontaktierungen VIAn und TFVIA werden mit einem elektrisch leitenden Material gefüllt, um die resistive Schicht TFR mit der elektrisch leitenden Schicht METn zu verbinden und die elektrisch leitende Schicht METn mit der Oberseite der elektrisch isolierenden Schicht IMDn+1 zu verbinden. Ein CMP-Schritt kann auf den Schritt des Füllens der Durchkontaktierungen folgen.
  • Eine weitere elektrisch leitende Schicht METn+1 wird auf der elektrisch isolierenden Schicht IMDn+1 abgeschieden, um das elektrisch leitende Material in den Durchkontaktierungen VIAn und TFVIA zu verbinden. Somit kann die resistive Schicht des TFR (d. h. des Dünnfilmwiderstands TFR) mit der oberen elektrisch leitenden Schicht METn+1 verbunden werden. Darüber hinaus kann die elektrisch leitende Schicht METn mit der oberen elektrisch leitenden Schicht METn+1 verbunden werden.

Claims (5)

  1. Verfahren zum Herstellen einer integrierten Schaltung, wobei das Verfahren Folgendes umfasst: (a) Abscheiden und Strukturieren einer elektrisch resistiven Materialschicht aus einer Legierung wie NiCr, NiCrAl oder SiCr, die als Dünnfilmwiderstand (TFR) dient, (b) Abscheiden einer ersten elektrisch isolierenden Schicht (IMDn) auf der elektrisch resistiven Schicht des TFR, (c) Abscheiden einer elektrisch leitenden Metallschicht (METn) aus einem elektrisch leitenden Material, (d) Belassen eines Bereichs ohne die elektrisch leitende Metallschicht (METn), wobei der Bereich (CA) als eine Öffnung in der elektrisch leitenden Metallschicht ausgestaltet ist, und wobei der Bereich die elektrisch resistive Schicht des TFR überlappt, (e) Abscheiden einer zweiten elektrisch isolierenden Schicht (IMDn+1) auf der elektrisch leitenden Metallschicht (METn), (f) Ätzen einer ersten Durchkontaktierungsöffnung (TFVIA) durch die zweite elektrisch isolierende Schicht (IMDn+1), den Bereich der Öffnung (CA) innerhalb der elektrisch leitenden Metallschicht (METn) ohne die elektrisch leitende Metallschicht und durch die erste elektrisch isolierende Schicht (IMDn) nach unten bis zur elektrisch resistiven Schicht des TFR und (g) Abscheiden eines elektrisch leitenden Materials in der ersten Durchkontaktierungsöffnung (TFVIA), um die elektrisch leitende Metallschicht (METn) und die elektrisch resistive Schicht des TFR elektrisch zu verbinden.
  2. Verfahren nach Anspruch 1, das ferner das Ätzen einer zweiten Durchkontaktierungsöffnung (VIAn) durch die zweite elektrisch isolierende Schicht (IMDn+1) zum elektrischen Verbinden der elektrisch leitenden Metallschicht (METn) mit der Oberseite der zweiten elektrisch isolierenden Schicht (IMDn+1) umfasst, wobei für die erste Durchkontaktierungsöffnung (TFVIA) und die zweite Durchkontaktierungsöffnung (VIAn) die gleiche einzige Maske verwendet wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem eine Breite (DVIA) der an die elektrisch leitende Metallschicht (METn) angrenzenden und oberhalb der elektrisch leitenden Metallschicht angeordneten ersten Durchkontaktierungsöffnung (TFVIA) größer ist als eine Breite (LTFVIA) der ersten Durchkontaktierungsöffnung innerhalb der elektrisch leitenden Metallschicht.
  4. Verfahren nach einem der vorhergehenden Ansprüche, das ferner das Abscheiden einer Ätzstoppschicht auf der elektrisch leitenden Metallschicht (METn) umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein Durchmesser (LTFVIA) der ersten Durchkontaktierung (TFVIA) größer ist als eine Breite (WTFR) der resistiven Schicht des TFR.
DE102010008942.7A 2010-02-23 2010-02-23 Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen Active DE102010008942B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102010008942.7A DE102010008942B4 (de) 2010-02-23 2010-02-23 Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen
US13/032,426 US8470683B2 (en) 2010-02-23 2011-02-22 Method and electronic device for a simplified integration of high precision thinfilm resistors
US13/901,337 US8692356B2 (en) 2010-02-23 2013-05-23 Method and electronic device for a simplified integration of high precision thinfilm resistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010008942.7A DE102010008942B4 (de) 2010-02-23 2010-02-23 Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen

Publications (2)

Publication Number Publication Date
DE102010008942A1 DE102010008942A1 (de) 2011-08-25
DE102010008942B4 true DE102010008942B4 (de) 2019-07-11

Family

ID=44356651

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010008942.7A Active DE102010008942B4 (de) 2010-02-23 2010-02-23 Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen

Country Status (2)

Country Link
US (2) US8470683B2 (de)
DE (1) DE102010008942B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373582B1 (en) 2015-06-24 2016-06-21 International Business Machines Corporation Self aligned via in integrated circuit
US9911651B1 (en) 2016-10-26 2018-03-06 International Business Machines Corporation Skip-vias bypassing a metallization level at minimum pitch
US10978388B2 (en) 2018-10-08 2021-04-13 International Business Machines Corporation Skip via for metal interconnects
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653713B2 (en) 2000-10-13 2003-11-25 Seiko Instruments Inc. Thin film resistor with stress compensation
US7345573B2 (en) 2005-05-24 2008-03-18 Texas Instruments Incorporated Integration of thin film resistors having different TCRs into single die

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365480B1 (en) * 2000-11-27 2002-04-02 Analog Devices, Inc. IC resistor and capacitor fabrication method
US6734076B1 (en) * 2003-03-17 2004-05-11 Texas Instruments Incorporated Method for thin film resistor integration in dual damascene structure
US7224040B2 (en) * 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
US7112286B2 (en) * 2003-12-04 2006-09-26 Texas Instruments Incorporated Thin film resistor structure and method of fabricating a thin film resistor structure
US7403094B2 (en) * 2005-04-11 2008-07-22 Texas Instruments Incorporated Thin film resistor and dummy fill structure and method to improve stability and reduce self-heating
US7485540B2 (en) * 2005-08-18 2009-02-03 International Business Machines Corporation Integrated BEOL thin film resistor
US7202533B1 (en) * 2005-09-29 2007-04-10 Texas Instruments Incorporated Thin film resistors integrated at a single metal interconnect level of die
US7416951B2 (en) * 2005-09-29 2008-08-26 Texas Instruments Incorporated Thin film resistors integrated at two different metal interconnect levels of single die
US7696603B2 (en) * 2006-01-26 2010-04-13 Texas Instruments Incorporated Back end thin film capacitor having both plates of thin film resistor material at single metallization layer
US7981759B2 (en) * 2007-07-11 2011-07-19 Paratek Microwave, Inc. Local oxidation of silicon planarization for polysilicon layers under thin film structures
US20100258909A1 (en) * 2009-04-14 2010-10-14 Texas Instruments Incorporated Longitudinal link trimming and method for increased link resistance and reliability
US8026177B2 (en) * 2009-05-14 2011-09-27 Texas Instruments Incorporated Silicon dioxide cantilever support and method for silicon etched structures
DE102011100779B4 (de) * 2011-05-06 2022-10-06 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653713B2 (en) 2000-10-13 2003-11-25 Seiko Instruments Inc. Thin film resistor with stress compensation
US7345573B2 (en) 2005-05-24 2008-03-18 Texas Instruments Incorporated Integration of thin film resistors having different TCRs into single die

Also Published As

Publication number Publication date
DE102010008942A1 (de) 2011-08-25
US8692356B2 (en) 2014-04-08
US8470683B2 (en) 2013-06-25
US20110204482A1 (en) 2011-08-25
US20130249056A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
DE102004004532B4 (de) Halbleitervorrichtung
DE10349692B4 (de) Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102008060077B4 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE112018003821B4 (de) Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes
DE19638666C1 (de) Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE102010008942B4 (de) Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen
DE102015121482A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfür
DE102004033825B4 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE4447149B4 (de) Vollständig eingeebneter Feldeffekttransistor und Verfahren an dessen Herstellung
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE10394085T5 (de) Hochohmiger geteilter Poly-P-Widerstand mit geringer Standardabweichung
DE102004015282A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008034789B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
DE102019117711A1 (de) Widerstandselement und herstellungsverfahren eines widerstandselements
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE