DE10349692B4 - Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE10349692B4
DE10349692B4 DE10349692A DE10349692A DE10349692B4 DE 10349692 B4 DE10349692 B4 DE 10349692B4 DE 10349692 A DE10349692 A DE 10349692A DE 10349692 A DE10349692 A DE 10349692A DE 10349692 B4 DE10349692 B4 DE 10349692B4
Authority
DE
Germany
Prior art keywords
semiconductor
electrode
semiconductor substrate
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10349692A
Other languages
English (en)
Other versions
DE10349692A1 (de
Inventor
Yoshihiko Nemoto
Kazumasa Tanida
Kenji Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Renesas Electronics Corp
Kioxia Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Rohm Co Ltd filed Critical Renesas Technology Corp
Publication of DE10349692A1 publication Critical patent/DE10349692A1/de
Application granted granted Critical
Publication of DE10349692B4 publication Critical patent/DE10349692B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtung mit:
ersten und zweiten Halbleitersubstraten (1, 2) mit jeweils einander gegenüber angeordneten Gegenoberflächen;
einem ersten Halbleiterelement (5), das bei der Gegenoberfläche des ersten Halbleitersubstrats (1) gebildet ist und eine erste Halbleiterschaltung (3) und eine erste Elektrode (7) umfaßt;
einem zweiten Halbleiterelement (6), das bei der Gegenoberfläche des zweiten Halbleitersubstrats (2) gebildet ist und eine zweite Halbleiterschaltung (4) und eine zweite Elektrode (8) umfaßt;
einer ersten Verdrahtungsleiterschicht (9), die aus einem elektrisch leitfähigen Material gebildet ist und zwischen die ersten und zweiten Elektroden (7, 8) gelegt ist; und
einer Durchgangselektrode (12), die sich durch das erste Halbleitersubstrat (1) hindurch erstreckt und mit den ersten und zweiten Elektroden (7, 8) über das Medium der ersten Verdrahtungsleiterschicht (9) verbunden ist;
wobei das zweite Halbleitersubstrat (2) oberhalb des ersten Halbleitersubstrats (1) angeordnet ist und auf einer seitlichen Seite der Durchgangselektrode (12), im Abstand davon, angeordnet ist;...

Description

  • Die vorliegende Erfindung bezieht sich im allgemeinen auf eine Elektrodenstruktur einer Halbleitervorrichtung. Spezieller betrifft die vorliegende Erfindung eine Halbleitervorrichtung mit einer darin inkorporierten Durchgangselektrode, sowie auf ein Verfahren zur Herstellung der die Durchgangselektrode inkorporierenden Halbleitervorrichtung.
  • In der bisher bekannten Halbleitervorrichtung wird die Durchgangselektrode, wie die oben bezeichnete, hergestellt, indem ein Resistfilm mit einer Öffnung auf einem Halbleitersubstrat abgeschieden wird, eine Säule eines elektrisch leitenden Materials durch einen Plattierprozeß gebildet wird, und die elektrisch leitende Säule durch Verwendung eines Harzes fixiert oder verdichtet bzw. verfestigt wird. Für weitere Be sonderheiten wird Bezug genommen auf die japanische Patentanmeldungsveröffentlichung 11-307937 A (Seite 7, 1).
  • Bei der wie oben erwähnt hergestellten Halbleitervorrichtung mit der Durchgangselektrode wird die Elektrode, die sich durch das Halbleitersubstrat erstreckt, d.h. die Durchgangselektrode, gegenüber dem Halbleitersubstrat durch einen dazwischengelegten Isolierfilm elektrisch getrennt bzw. isoliert. Zur Herstellung der Halbleitervorrichtung dieser Art wird ein Feinloch einer größeren Tiefe mit einem großen Längen/Breiten-Verhältnis gebildet, worauf ein Isolierfilm mit einer hohen Beschichtungsqualität auf der Innenwand des Loches mittels einer chemischen Dampfabscheidungs(CVD)-Methode gebildet wird, während ein Metallfilm, der als eine Kathode in einem Elektroplattierprozeß dient, mit einer hohen Beschichtungsqualität durch eine chemische Dampfabscheidungs(CVD)-Methode abgeschieden wird.
  • Nachdem das Loch mit einem Metall mittels Elektroplattierung durch Anwenden des Metallfilms als einer Kathode gefüllt worden ist, werden überschüssiges Isoliermaterial, welches durch den CVD-Prozeß abgeschieden wurde, und überschüssiges Metall, das durch die Plattierung abgeschieden wurde, entfernt. Danach wird das Halbleitersubstrat von der Rückseite geschliffen, um das auf dem Bodenabschnitt des Loches abgeschiedene Metall freizulegen.
  • Aus dem obigen wird deutlich, daß es bei der Herstellung der herkömmlichen Halbleitervorrichtung erforderlich ist, das Loch mit einem großen Längen/Breiten-Verhältnis im Halbleitersubstrat zu bilden und dann den Isolierfilm zumindest auf der Seitenwand des Lochs mit einer hohen Beschichtungsqualität ohne irgendwelche möglichen Defekte zu bilden. Insbeson dere ist es jedoch technisch sehr schwierig, solche Erfordernisse zu erfüllen.
  • Ferner heftet sich das mittels Plattierung abgeschiedene Kathodenmaterial nicht nur auf dem Bodenabschnitt des Loches, sondern auch der Seitenwand an. Wenn das Metall im Loch durch den Elektroplattierprozeß eingebettet wird, tritt folglich ein Metallwachstum nicht nur von dem Lochboden, sondern auch von der Seitenwand des Loches aus auf. Da das Metall von dem Seitenwandabschnitt, der sich bei dem oberen Abschnitt des Loches befindet, aufgrund hoher Fluidität im allgemeinen bei einer höheren Geschwindigkeit wächst, kann eine solche unerwünschte Situation auftreten, daß der obere Abschnitt des Lochs zuerst durch das Metall im Verlauf der Plattierung blockiert wird, was dazu führt, daß der untere Abschnitt des Lochs nicht metallisiert verbleibt. Um eine solche unerwünschte Situation zu vermeiden, ist es notwendig, das Metallwachstum zu steuern, wobei eine solche Steuerung jedoch sehr schwierig ist.
  • Die JP 06-132474 A offenbart eine Flip-Chip-Montierung zweier Halbleiterelemente zu einer Halbleitervorrichtung mit vorragenden Kontaktelektroden ohne Isoliermaterialschicht.
  • Ferner betreffen die Druckschriften US 4,612,083 , US 4,939,568 , US 6,087,719 A und US 2001/0054770 A1 das Stapeln von Halbleitervorrichtungen aus Gruppen von zwei, relativ zu einander angeordneten Halbleitersubstraten, wobei Durchgangslöcher in den Halbleitersubstraten vorgesehen sind.
  • Aus den oben erwähnten Gründen ist man bisher bei der Herstellung der die Durchgangselektrode inkorporierenden Halbleitervorrichtung auf große Schwierigkeiten gestoßen, was ein großes Hindernis für eine weite Verbreitung einer solchen Halbleitervorrichtung darstellt. Im übrigen sind die Ausbeute und die Betriebszuverlässigkeit der hergestellten Halbleitervorrichtung sehr gering. Zusätzlich sind hohe Kosten bei der Herstellung der Halbleitervorrichtung involviert.
    •
  • Im Licht des oben beschriebenen Standes der Technik ist es eine Aufgabe der vorliegenden Erfindung, das oben erwähnte Problem zufriedenstellend zu lösen, indem eine ein Durch gangsloch inkorporierende Halbleitervorrichtung bereitgestellt wird.
  • Um dieses Problem zu lösen, stellt die vorliegende Erfindung eine Halbleitervorrichtung gemäß Anspruch 1 bereit.
  • Bevorzugte Ausführungsformen sind in den Unteransprüchen festgelegt.
  • Angesichts der obigen und weiteren Aufgaben, die im Verlauf der weiteren Beschreibung deutlich werden, wird gemäß einem allgemeinen Gegenstand der vorliegenden Erfindung eine Halbleitervorrichtung bereitgestellt, die erste und zweite Halbleitersubstrate mit jeweils gegenüberliegenden Oberflächen, die einander gegenüberliegend angeordnet sind, ein erstes Halbleiterelement, das in der Gegenoberfläche des ersten Halbleitersubstrats gebildet ist und eine erste Halbleiterschaltung und eine erste Elektrode einschließt, ein zweites Halbleiterelement, das in der Gegenoberfläche des zweiten Halbleitersubstrats gebildet ist und eine zweite Halbleiterschaltung und eine zweite Elektrode einschließt, eine erste Verdrahtungsleiterschicht, die aus einem elektrisch leitfähigen Material gebildet ist und zwischen den ersten und zweiten Elektroden gelegt ist, und eine Durchgangselektrode, die sich durch das erste Halbleitersubstrat erstreckt und mit den ersten und zweiten Elektroden mittels der ersten Verdrahtungsleiterschicht verbunden ist, einschließt. In der oben beschriebenen Halbleitervorrichtung ist das zweite Halbleitersubstrat oberhalb des ersten Halbleitersubstrats angeordnet und an einer seitlichen Seite des Durchgangslochs, im Abstand davon, angeordnet. Die aus dem ersten Halbleitersubstrat herausragende, seitliche Oberfläche des Durchgangslochs und die seitliche Oberfläche des zweiten Halbleiterelements sind mit einer Isoliermaterialschicht beschichtet. Die Durchgangselektrode besitzt einen Endabschnitt, der aus einer Rückoberfläche des ersten Halbleitersubstrats heraus exponiert ist, um als ein erstes externes Terminal zu dienen. Das Durchgangsloch besitzt einen weiteren Endabschnitt, der bei einer gleichen Höhe wie einer Rückoberfläche des zweiten Halbleitersubstrats positioniert ist und aus der Isoliermaterialschicht heraus exponiert ist, um als ein zweites externes Terminal zu dienen.
  • Mittels der oben beschriebenen Struktur der Halbleitervorrichtung ist es möglich, eine große Anzahl von Halbleiterschaltungen im Vergleich zur herkömmlichen Halbleitervorrichtung mit einem im wesentlichen gleichen Volumen zu montieren bzw. zu inkorporieren bzw. zu packen.
  • Die vorliegende Erfindung stellt ebenso ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Anspruch 15 sowie bevorzugte Ausführungsformen des Herstellungsverfahrens in den Unteransprüchen davon zur Verfügung.
  • Die obigen und weitere Aufgaben, Merkmale und dazugehörende Vorteile der vorliegenden Erfindung werden leichter verstanden durch die Lektüre der nachfolgenden Beschreibung der bevorzugten Ausführungsformen davon bei Betrachtung, jedoch nur beispielhaft, im Zusammenhang mit den beigefügten Zeichnungen.
  • Im Verlauf der nachfolgenden Beschreibung wird Bezug genommen auf die Zeichnungen, wobei:
  • 1 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 ist eine Schnittansicht, die eine bisher bekannte Halbleitervorrichtung zeigt;
  • 3 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 4 ist eine Ansicht zur Darstellung eines Schritts bei einem Verfahren zur Herstellung der bisher bekannten Halbleitervorrichtung;
  • 5 ist eine Ansicht zur Darstellung eines Schritts bei einem Verfahren zur Herstellung der bisher bekannten Halbleitervorrichtung;
  • 6 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung einer Schaltung bei einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • 7 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung eines Lochs beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 8 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung eines Isolierfilms beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 9 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung einer Verdrahtungsleiterschicht beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 10 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung eines Resistmusters beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 11 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung einer Durchgangselektrode im Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 12 ist eine Ansicht zur Veranschaulichung eines Schritts zur Elementverknüpfung beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 13 ist eine Ansicht zur Veranschaulichung eines Schritts zur Beschichtung eines Isoliermaterials beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 14 ist eine Ansicht zur Veranschaulichung eines Schritts zum Schleifen einer Isolierbeschichtung beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 15 ist eine Ansicht zur Veranschaulichung eines Schritts zum Schleifen einer Rückoberfläche beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 16 ist eine Ansicht zur Veranschaulichung eines Schritts zum Ätzen der Substratrückoberfläche beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 17 ist eine Ansicht zur Veranschaulichung eines Schritts des Ätzens eines Bodenabschnitts eines Durchgangslochs beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 18 ist eine Ansicht zur Veranschaulichung eines Schritts zum Entfernen eines Trageelements beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 19 ist eine Ansicht zur Veranschaulichung eines Verstärkungsschritts beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 20 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 21 ist eine Schnittansicht, die eine Version der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 22 ist eine Ansicht zur Veranschaulichung eines Schritts der Bildung einer ersten Halbleiterschaltung in einem Halbleitervorrichtungsherstellungsverfahren gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
  • 23 ist eine Ansicht zur Veranschaulichung eines Schritts zur Abscheidung eines Isolierfilms/Resists beim Halbleitervorrichtungsherstellungsverfahren gemäß der fünften Ausführungsform der vorliegenden Erfindung;
  • 24 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung eines Lochs beim Halbleitervorrichtungsherstellungsverfahren gemäß der fünften Ausführungsform der vorliegenden Erfindung;
  • 25 ist eine Ansicht zur Veranschaulichung eines Schritts zur Abscheidung eines zweiten Isolierfilms beim Halbleitervorrichtungsherstellungsverfahren gemäß der fünften Ausführungsform der vorliegenden Erfindung;
  • 26 ist eine Ansicht zur Veranschaulichung eines Schritts zur Plattierung einer Metallschicht beim Halbleitervorrichtungsherstellungsverfahren gemäß der fünften Ausführungsform der vorliegenden Erfindung;
  • 27 ist eine Ansicht zur Veranschaulichung eines Schritts zum Polieren einer Metallschicht beim Halbleitervorrichtungsherstellungsverfahren gemäß der fünften Ausführungsform der vorliegenden Erfindung;
  • 28 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung eines Fotoresistmusters beim Halbleitervorrichtungsherstellungsverfahren gemäß der fünften Ausführungsform der vorliegenden Erfindung;
  • 29 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 30 ist eine Ansicht zur Veranschaulichung eines Schritts zum Schleifen einer Substratrückoberfläche bei einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung;
  • 31 ist eine Ansicht zur Veranschaulichung eines Schritts zur Elektroplattierung bei der Bildung eines Rückoberflächenisolierfilms beim Halbleitervorrichtungsherstellungsverfahren gemäß der siebten Ausführungsform der vorliegenden Erfindung;
  • 32 ist eine Ansicht zur Veranschaulichung eines Schritts zum Freilegen eines Durchgangselektrodenbodens beim Halbleitervorrichtungsherstellungsver fahren gemäß der siebten Ausführungsform der vorliegenden Erfindung;
  • 33 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung zeigt;
  • 34 ist eine Ansicht zur Veranschaulichung eines Schritts zum Freilegen einer Durchgangselektrode in einem Halbleitervorrichtungsherstellungsverfahren gemäß einer neunten Ausführungsform der vorliegenden Erfindung;
  • 35 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung einer zweiten vorstehenden Elektrode mittels Plattieren im Halbleitervorrichtungsherstellungsverfahren gemäß der neunten Ausführungsform der vorliegenden Erfindung;
  • 36 ist eine Ansicht zur Veranschaulichung eines Schritts zur Freilegung einer Verdrahtungsleiterschicht eines Lochbodens im Halbleitervorrichtungsherstellungsverfahren gemäß der neunten Ausführungsform der vorliegenden Erfindung;
  • 37 ist eine Ansicht zur Veranschaulichung eines Schritts zum Ätzen des ersten Halbleitersubstrats beim Halbleitervorrichtungsherstellungsverfahren gemäß der neunten Ausführungsform der vorliegenden Erfindung;
  • 38 ist eine Ansicht zur Veranschaulichung eines Schritts zum Ätzen eines Durchgangselektrodenboden abschnitts in einem Halbleitervorrichtungsherstellungsverfahren gemäß einer zehnten Ausführungsform der vorliegenden Erfindung;
  • 39 ist eine Ansicht zur Veranschaulichung eines Schritts zur Bildung einer ersten vorstehenden Elektrode mittels Plattieren beim Halbleitervorrichtungsherstellungsverfahren gemäß der zehnten Ausführungsform der vorliegenden Erfindung;
  • 40 ist eine Ansicht zur Veranschaulichung eines zu dem in 38 gezeigten ähnlichen Schritts beim Halbleitervorrichtungsherstellungsverfahren gemäß einer Version der zehnten Ausführungsform der vorliegenden Erfindung;
  • 41 ist eine Ansicht zur Veranschaulichung eines zum in 39 gezeigten ähnlichen Schritts gemäß der Version der zehnten Ausführungsform der vorliegenden Erfindung;
  • 42 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung zeigt;
  • 43 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zwölften Ausführungsform der vorliegenden Erfindung zeigt;
  • 44 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 45 ist eine Schnittansicht, die eine Modifikation der Halbleitervorrichtung gemäß der dreizehnten Ausführungsform der vorliegenden Erfindung. zeigt;
  • 46 ist eine Schnittansicht, die in einer Halbleitervorrichtung gemäß einer vierzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 47 ist eine Schnittansicht, die eine Modifikation der Halbleitervorrichtung gemäß der vierzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 48 ist eine Schnittansicht, die eine andere Modifikation der Halbleitervorrichtung gemäß der vierzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 49 ist eine Schnittansicht, die eine noch andere Modifikation der Halbleitervorrichtung gemäß der vierzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 50 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer fünfzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 51 ist eine Schnittansicht, die eine Modifikation der Halbleitervorrichtung gemäß der fünfzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 52 ist eine Schnittansicht, die eine andere Modifikation der Halbleitervorrichtung gemäß der fünfzehn ten Ausführungsform der vorliegenden Erfindung zeigt;
  • 53 ist eine Schnittansicht, die eine noch andere Modifikation der Halbleitervorrichtung gemäß der fünfzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 54 ist eine Schnittansicht, die eine noch andere Modifikation der Halbleitervorrichtung gemäß der fünfzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 55 ist eine Schnittansicht, die eine weitere Modifikation der Halbleitervorrichtung gemäß der fünfzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 56 ist eine Ansicht zur Veranschaulichung eines Schritts zur Abscheidung eines Resistmusters bei einem Halbleitervorrichtungsherstellungsverfahren gemäß einer sechzehnten Ausführungsform der vorliegenden Erfindung;
  • 57 ist eine Ansicht zur Veranschaulichung eines Schritts zum Bilden einer Durchgangselektrode im Halbleitervorrichtungsherstellungsverfahren gemäß der sechzehnten Ausführungsform der vorliegenden Erfindung;
  • 58 ist eine Ansicht zur Veranschaulichung eines Schritts zum Verbinden oder Montieren eines zweiten Halbleiterelements im Halbleitervorrichtungsher stellungsverfahren gemäß der sechzehnten Ausführungsform der vorliegenden Erfindung;
  • 59 ist eine Ansicht zur Veranschaulichung eines Schritts zum Beschichten und Schleifen eines Isoliermaterials im Halbleitervorrichtungsherstellungsverfahren gemäß der sechzehnten Ausführungsform der vorliegenden Erfindung;
  • 60 ist eine Ansicht zur Veranschaulichung eines Schritts zum Montieren eines zweiten Halbleiterelements in einem Halbleitervorrichtungsherstellungsverfahren gemäß einer siebzehnten Ausführungsform der vorliegenden Erfindung;
  • 61 ist eine Ansicht zur Veranschaulichung eines Schritts zum Beschichten eines Isoliermaterials im Halbleitervorrichtungsherstellungsverfahren gemäß der siebzehnten Ausführungsform der vorliegenden Erfindung;
  • 62 ist eine Ansicht zum Veranschaulichen eines Schritts zum Bilden einer Druchgangselektrode durch Elektroplattieren im Halbleitervorrichtungsherstellungsverfahren gemäß der siebzehnten Ausführungsform der vorliegenden Erfindung;
  • 63 ist eine Ansicht zum Veranschaulichen eines Schritts zum Bilden einer Anschlußelektrode im Halbleitervorrichtungsherstellungsverfahren gemäß der siebzehnten Ausführungsform der vorliegenden Erfindung;
  • 64 ist eine Ansicht zum Veranschaulichen eines Schritts zum Exponieren eines oberen Abschnitts einer Durchgangselektrode in einem Halbleitervorrichtungsherstellungsverfahren gemäß einer achtzehnten Ausführungsform der vorliegenden Erfindung;
  • 65 ist eine Ansicht zum Veranschaulichen eines Schritts zum Bilden eines Isolierfilms im Halbleitervorrichtungsherstellungsverfahren gemäß der achtzehnten Ausführungsform der vorliegenden Erfindung;
  • 66 ist eine Ansicht zum Veranschaulichen eines Schritts zum teilweisen Entfernen des Isolierfilms beim oberen Abschnitt des Durchgangslochs im Halbleitervorrichtungsherstellungsverfahren gemäß der achtzehnten Ausführungsform der vorliegenden Erfindung;
  • 67 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer neunzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • 68 ist eine Schnittansicht, die ein SOI(Silizium-auf-Isolator/silicon on insulator)-Substrat zeigt, das in einem Halbleitervorrichtungsherstellungsverfahren gemäß der neunzehnten Ausführungsform der vorliegenden Erfindung angewandt wird;
  • 69 ist eine Ansicht zum Veranschaulichen eines Schritts der Bildung einer Isolierschicht, eines Lochs und einer Verdrahtungsleiterschicht im Halbleitervorrichtungsherstellungsverfahren gemäß der neunzehnten Ausführungsform der vorliegenden Erfindung;
  • 70 ist eine Ansicht zum Veranschaulichen eines Schritts zum Bilden einer Durchgangselektrode im Halbleitervorrichtungsherstellungsverfahren gemäß der neunzehnten Ausführungsform der vorliegenden Erfindung;
  • 71 ist ein Ansicht zum Veranschaulichen eines Schritts zum Bilden einer Anschlußelektrode im Halbleitervorrichtungsherstellungsverfahren gemäß der neunzehnten Ausführungsform der vorliegenden Erfindung;
  • 72 ist eine Ansicht zum Veranschaulichen eines Halbleitersubstratmatrix-Ätzprozesses im Halbleitervorrichtungsherstellungsverfahren gemäß der neunzehnten Ausführungsform der vorliegenden Erfindung;
  • 73 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 74 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer einundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 75 ist eine Schnittansicht, die eine Modifikation der Halbleitervorrichtung gemäß der einundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 76 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zweiundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 77 ist eine Schnittansicht, die eine Modifikation der Halbleitervorrichtung gemäß der zweiundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 78 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer dreiundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 79 ist eine Schnittansicht, die eine Modifikation der Halbleitervorrichtung gemäß der dreiundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 80 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer vierundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 81 ist eine Schnittansicht, die eine Modifikation der Halbleitervorrichtung gemäß der vierundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 82 ist eine Ansicht zur Veranschaulichung eines Schritts der in einem Halbleitervorrichtungsherstellungsverfahren gemäß einer vierundzwanzigsten Ausführungsform der vorliegenden Erfindung eingeschlossen ist;
  • 83 ist eine Ansicht zur Veranschaulichung eines anderen Schritts, der im Halbleitervorrichtungsherstellungsverfahren gemäß der fünfundzwanzigsten Ausfüh rungsform der vorliegenden Erfindung eingeschlossen ist;
  • 84 ist eine Ansicht zur Veranschaulichung eines noch anderen Schritts, der im Halbleitervorrichtungsherstellungsverfahren gemäß der fünfundzwanzigsten Ausführungsform der vorliegenden Erfindung eingeschlossen ist;
  • 85 ist eine Ansicht zum Veranschaulichen eines noch anderen Schritts, der im Halbleitervorrichtungsherstellungsverfahren gemäß der fünfundzwanzigsten Ausführungsform der vorliegenden Erfindung eingeschlossen ist;
  • 86 ist eine Ansicht zum Veranschaulichen eines weiteren Schritts, der im Halbleitervorrichtungsherstellungsverfahren gemäß der fünfundzwanzigsten Ausführungsform der vorliegenden Erfindung eingeschlossen ist;
  • 87 ist eine Schnittansicht, die eine Stapel-Halbleitervorrichtung gemäß einer sechsundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 88 ist eine Schnittansicht, die eine Planararray-Halbleitervorrichtung gemäß einer siebenundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 89 ist eine Schnittansicht, die eine andere Planar-Halbleitervorrichtung gemäß der siebenundzwanzig sten Ausführungsform der vorliegenden Erfindung zeigt;
  • 90 ist eine Schnittansicht, die eine Komposit-Halbleitervorrichtung gemäß einer achtundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 91 ist eine Schnittansicht, die eine Komposit-Halbleitervorrichtung gemäß einer neunundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 92 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer dreißigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • 93 ist eine Ansicht zum Veranschaulichen eines Plattierschritts, die beim Halbleitervorrichtungsherstellungsverfahren gemäß der achtzehnten Ausführungsform der vorliegenden Erfindung angewandt werden kann; und
  • 94 ist eine Ansicht zum Veranschaulichen eines Plattierschritts, der beim Halbleitervorrichtungsherstellungsverfahren gemäß der achtzehnten Ausführungsform der vorliegenden Erfindung angewandt werden kann.
    •
  • Die vorliegende Erfindung wird im Detail in Verbindung mit dem, was gegenwärtig als bevorzugte oder typische Ausführungsformen davon angesehen wird, unter Bezugnahme auf die Zeichnungen beschrieben. In der folgenden Beschreibung sollte klar sein, daß Ausdrücke wie "oben", "unten" bzw. "Boden" "Rück-", "senkrecht" und dergleichen Wörter zum Verständnis sind und nicht als einschränkende Ausdrücke zu verstehen sind.
  • Ausführungsform 1
  • 1 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt, und 2 ist eine Schnittansicht, die eine bisher bekannte Halbleitervorrichtung zeigt.
  • Bei 1 ist eine erste Halbleiterschaltung 3 in einem ersten Halbleitersubstrat 1 gebildet. Ferner ist eine erste Elektrode (oder eine Gruppe von Elektroden) 7 an einer Stelle innerhalb der ersten Halbleiterschaltung 3 oder in einem peripheren Bereich davon gebildet.
  • In einem zweiten Halbleitersubstrat 2 ist eine zweite Halbleiterschaltung 4 gebildet, und in der zweiten Halbleiterschaltung 4 ist bei einer vorbestimmten Position davon eine zweite Elektrode (oder eine Gruppe von Elektroden) 8 gebildet.
  • Ein erstes Halbleiterelement 5 einerseits, welches die im ersten Halbleitersubstrat 1 gebildete, erste Halbleiterschaltung 3 einschließt, und ein zweites Halbleiterelement 6 andererseits, welches die im zweiten Halbleitersubstrat 6 gebildete, zweite Halbleiterschaltung 4 einschließt, sind derart angeordnet, daß die Oberflächen, in welchen die erste Halbleiterschaltung 3 und die zweite Halbleiterschaltung 4 jeweils gebildet sind, einander gegenüber liegen, wobei das erste Halbleiterelement 5 und das zweite Halbleiterelement 6 über das Medium bzw. vermittels der ersten Elektrode 7 und der zweiten Elektrode 8 verbunden sind.
  • Ferner ist eine säulenartige Durchgangselektrode 12 gebildet, die aus einer Oberfläche (Rückoberfläche) des ersten Halbleiterelements 5, wobei diese Oberfläche gegenüber der Oberfläche lokalisiert ist, in welcher die erste Halbleiterschaltung 3 gebildet ist, exponiert ist und sich senkrecht zum zweiten Halbleitersubstrat hin erstreckt zum Erreichen einer Oberfläche, die bei der Seite lokalisiert ist, die der Oberfläche entgegengesetzt ist, in welcher die zweite Halbleiterschaltung 4 des zweiten Halbleiterelements 6 gebildet ist.
  • Die Durchgangselektrode 12 besitzt einen Endabschnitt, der aus dem ersten Halbleitersubstrat 1 heraus exponiert ist, um als einem ersten externen Terminal 10 zu dienen, das zur Verbindung zu einer externen Vorrichtung oder einem externen Gerät verwendet wird, wohingegen der andere Endabschnitt der Durchgangselektrode 12 aus der Oberfläche heraus exponiert ist, die in einer Ebene liegt, die mit der Oberfläche des im zweiten Halbleitersubstrat 2 gebildeten, zweiten Halbleiterelements 6 im wesentlichen eben ist und welche gegenüber der Oberfläche lokalisiert ist, in welcher die zweite Halbleiterschaltung 4 gebildet ist, um als einem zweiten externen Terminal 11 zum Verbinden zu einer externen Vorrichtung oder einem externen Gerät zu dienen.
  • Eine Verdrahtungsleiterschicht 9 für das erste externe Terminal 10 ist auf der Hauptoberfläche des ersten Halbleitersubstrats 1 gebildet und besitzt einen Endabschnitt, der mit der Durchgangselektrode 12 verbunden ist, wobei der andere Endabschnitt davon mit einem der ersten und zweiten Elektroden 7 und 8 auf dem ersten Halbleitersubstrat 1 verbunden ist.
  • Ferner ist die Oberfläche, die ausschließlich aus den Rückoberflächen der ersten und zweiten Halbleitersubstrate 1 und 2, die den Oberflächen gegenüberliegen, in welchen jeweils die Halbleiterschaltungen 3 und 4 gebildet sind, der oberen Oberfläche (des zweiten externen Terminals 11) der Durchgangselektrode 12, die in einer Ebene liegt, die sich im wesentlichen eben mit der Oberfläche des zweiten Halbleitersubstrats 2 erstreckt, und der seitlichen Oberfläche des ersten Halbleitersubstrats 1 besteht, mit einem Isoliermaterial 13 beschichtet.
  • Im übrigen bezeichnet in 1 die Bezugsziffer 30 einen Isolierfilm.
  • Auf 2 bezug nehmend, die die bisher bekannte, herkömmliche Halbleitervorrichtung zeigt, ist eine Halbleiterschaltung 22 in dem Halbleitersubstrat 21 gebildet, wobei die oberen und unteren Oberflächen des Halbleitersubstrats 21 jeweils mit Isolierfilmen 23 beschichtet sind. Eine Durchgangselektrode 12 erstreckt sich durch das Halbleitersubstrat 21 und weist zwei exponierte Endabschnitte auf, die aus dem Halbleitersubstrat 21 herausragen, um jeweils Elektroden 24 zu bilden. Im übrigen bezeichnet in 2 die Bezugsziffer 9 eine Verdrahtungsleiterschicht.
  • Aus der obigen Beschreibung wird deutlich, daß bei der Halbleitervorrichtung gemäß dieser Ausführungsform der vorliegenden Erfindung etwa doppelt soviel Halbleiterschaltungen mit einem im wesentlichen gleichen Volumen wie bei der herkömmlichen Halbleiterschaltung mit der ähnlichen Durchgangselektrode verwirklicht werden können.
  • Ausführungsform 2
  • 3 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. In dieser Figur sind die Bestandteile oder Komponenten, die ähnlich zu den zuvor in Verbindung mit der ersten Ausführungsform der Erfindung durch Bezugnahme auf 1 beschrieben wurden, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • Im Fall der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung sind das erste Halbleiterelement 5 und das zweite Halbleiterelement 6 über die erste Elektrode 7 und die zweite Elektrode 8, die direkt miteinander kontaktiert sind, verbunden. Im Gegensatz dazu sind bei der Halbleitervorrichtung gemäß dieser Ausführungsform der Erfindung das erste Halbleiterelement 5 und das zweite Halbleiterelement 6 miteinander durch eine Anschlußelektrode 20 verbunden, die zwischen der ersten Elektrode 7 und der zweiten Elektrode 8 gebildet ist, wie deutlich in 3 gesehen werden kann.
  • Durch Anwenden der oben beschriebenen Verbindungsstruktur kann eine Verbindung des ersten Halbleiterelements 5 und des zweiten Halbleiterelements 6 mit Leichtigkeit realisiert werden.
  • Ferner können bei der nun betrachteten Halbleitervorrichtung das erste Halbleiterelement 5 und die Anschlußelektrode 20 verbunden werden durch Gebrauchmachen eines Abschnitts der mit der Durchgangselektrode 12 verbundenen Verdrahtungsleiterschicht 9.
  • In diesem Zusammenhang ist zu ergänzen, daß die Anschlußelektrode 20 auf der Seite des ersten Halbleitersubstrats 1 oder auf der Seite des zweiten Halbleitersubstrats 2 gebildet werden kann. Alternativ kann die Anschlußelektrode 20 sowohl auf dem ersten Halbleitersubstrat 1 als auch dem zweiten Halbleitersubstrat 2 gebildet sein.
  • Ausführungsform 3
  • Eine dritte Ausführungsform der vorliegenden Erfindung bezieht sich auf ein Verfahren zur Herstellung der Halbleitervorrichtungen gemäß den ersten und zweiten Ausführungsformen der Erfindung. 4 und 5 sind Ansichten zum Veranschaulichen von Prozessen oder Schritten, die bei der Herstellung der bisher bekannten, herkömmlichen Halbleitervorrichtung eingeschlossen sind. 6 bis 19 sind Ansichten zum Veranschaulichen von Schritten oder Prozessen, die beim Halbleitervorrichtungsherstellungsverfahren gemäß der dritten Ausführungsform der Erfindung eingeschlossen sind. In 4 bis 19 sind die Bestandteile oder Komponenten, die zu den zuvor durch Bezugnahme auf 1 bis 3 beschrieben wurden, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte, wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • Wenn die Durchgangselektrode bei der wie in 2 gezeigten, herkömmlichen Halbleitervorrichtung gebildet wird, wird ein tiefes Loch 25 mit einem großen Längen/Breiten-Verhältnis in einem Halbleitersubstrat 21 gebildet, und auf der Innenoberfläche des Lochs 25 wird ein Isolierfilm 26 gebildet, worauf dann ein Schritt folgt, bei dem der Isolierfilm 26 mit einer Matrixmetallschicht 27 zur Plattierung beschichtet wird, wie in 4 gezeigt.
  • Anschließend wird das Loch 25 mit einem Metall durch einen Plattierprozeß gefüllt, um dadurch die zuvor durch Bezugnahme auf 2 erwähnte Durchgangselektrode 12 zu bilden, wie in 5 gezeigt.
  • Nun wendet sich die Beschreibung einem Verfahren zur Herstellung der Halbleitervorrichtung mit der Durchgangselektrode 12 gemäß der Erfindung zu.
  • Zuerst wird in einem in 6 gezeigten Schritt die erste Halbleiterschaltung 3, die einen Verbindungsterminalabschnitt einschließt, in dem ersten Halbleitersubstrat 1 vom p- oder n-Typ mit einem vorbestimmten, spezifischen elektrischen Widerstand gebildet.
  • Im Anschluß wird, in einem in 7 gezeigten Schritt, ein Loch einer vorbestimmten Tiefe im ersten Halbleitersubstrat 1 bei einer Stelle neben dem peripheren Abschnitt der ersten Halbleiterschaltung 3 gebildet.
  • In diesem Zusammenhang wird die Tiefe des im ersten Halbleitersubstrat 1 gebildeten Lochs so ausgewählt, daß sie größer ist als die Dicke, die einen Betrieb des Halbleiterelements wirksam sicherstellen kann, und daß eine mechanische Schädigung, die das erste Halbleitersubstrat während eines Prozesses oder eines Schritts der Bearbeitung des ersten Halbleitersubstrats (später beschrieben) erleiden kann, die Betriebsschicht (d.h. die wirksame Schicht) praktisch nicht beeinträchtigt. Um ein Beispiel zu geben, kann die Tiefe des Lochs in der Größenordnung von 10 μm oder mehr ausgewählt werden.
  • Wenn die Tiefe des Lochs so ausgewählt wird, daß sie bei der Bildung des Lochs im ersten Halbleitersubstrat 1 übermäßig groß ist, ist mit unterschiedlichen Schwierigkeiten zu rechnen. Um solche Schwierigkeiten zu beseitigen, sollte das zu bildende Loch so flach wie möglich sein, mit einem Längen/Breiten-Verhältnis, das in einem Bereich von etwa 1 (eins) bis 2 ausgewählt wird. Um ein Beispiel zu geben: wenn der Lochdurchmesser vom praktischen Standpunkt her in der Größenordnung von 10 μm ausgewählt wird, dann sollte anders ausgedrückt durch Beachtung des oben erwähnten Längen/Breiten-Verhältnisses die Tiefe des Lochs oder die Dicke der ersten Halbleitervorrichtung vorzugsweise so gewählt werden, daß sie im Bereich von etwa 10 bis 20 μm, d.h. nicht größer als 20 μm liegt.
  • Anschließend wird in einem in 8 gezeigten Schritt ein Isolierfilm (z.B. SiO2) 30 auf dem ersten Halbleitersubstrat abgeschieden. Nachfolgend werden die Abschnitte des Isolierfilms 30, die auf dem Boden des im in 7 gezeigten Schritt gebildeten Lochs und dem Verbindungsterminalabschnitt, der bei einer vorbestimmten Position in der ersten Halbleiterschaltung gebildet ist, abgeschieden sind, mittels Ätzen entfernt.
  • Als nächstes wird in einem in 9 gezeigten Schritt ein Metallfilm 9 auf eine in der Figur veranschaulichte Weise abgeschieden. Dieser Metallfilm 9 dient als Matrix für den Plattierprozeß, der nachfolgend beschrieben werden wird. Darauf folgend wird der Metallfilm 9 prozessiert, um dadurch das Verdrahtungsleitermuster zu bilden (welches auch als Verbindungsleiter und Verdrahtungsleiterschicht bezeichnet werden kann). Der Metallfilm 9 wird auch auf dem Boden des Lochs, von dem der Isolierfilm 30 entfernt worden war, sowie auf der seitlichen Wand des Lochs gebildet.
  • In einem in 10 gezeigten nächsten Schritt wird eine Fotoresistschicht 31 appliziert, worauf ein Fotoresistmuster (auch als Resistmuster 31 bezeichnet) einer vorbestimmten Dicke, in welchem der obere Abschnitt des im 7 gezeigten Schritt gebildeten Lochs geöffnet ist, durch einen Fotogravurprozeß gebildet wird.
  • In dem Fall sollte die Dicke des Fotoresistmusters 31 so gewählt werden, daß sie leicht größer ist als die Höhe der säulenartigen Durchgangselektrode 12, die anschließend durch Plattieren zu bilden ist. Um ein Beispiel zu nennen kann die Dicke des Fotoresistmusters 31 im Bereich von etwa 50 μm bis 100 μm liegen.
  • Anschließend wird in einem in 11 gezeigten Schritt ein Metall wie Cu innerhalb der Öffnung des Resistmusters 31 durch einen Plattierprozeß eingebettet, wobei das erste Halbleitersubstrat 1 als eine Kathode durch Ausnutzung der elektrischen Leitfähigkeit des Substrats 1 verwendet wird.
  • In dem Fall wird ein metallisches Material wie Cu, welches als Matrix für die Metallplattierung geeignet ist, mindestens auf der äußersten Oberfläche der im in 9 gezeigten Schritt gebildeten, verbindenden Leiterschicht 9 abgeschieden.
  • Im übrigen wird zuvor das zweite Halbleiterelement, welches die im zweiten Halbleitersubstrat 2 gebildete, zweite Halbleiterschaltung 4 sowie die Anschlußelektrode 20 einschließt, als diskretem Element hergestellt, wie in 12 gezeigt.
  • Der im in 10 gezeigten Schritt gebildete Fotoresist 31 wird entfernt, worauf einerseits das erste Halbleiterelement 5, das die im ersten Halbleitersubstrat 1 gebildete, erste Halbleiterschaltung 3 einschließt, und andererseits das zweite Halbleiterelement 6, das die im zweiten Halbleitersubstrat 2 gebildete, zweite Halbleiterschaltung 4 einschließt, in ihrer Position zueinander ausgerichtet werden, so daß die Oberflächen, in denen die jeweiligen Schaltungen 3 und 4 gebildet sind, gegenüberliegend aufeinander zeigen. Anschließend werden das erste Halbleiterelement 5 und das zweite Halbleiterelement 6 über die dazwischengelegte Anschlußelektrode 20 miteinander verbunden.
  • In diesem Fall wird das zweite Halbleiterelement 6 auf der Innenseite der durch Plattieren gebildeten Säule angeordnet, um als Durchgangselektrode 12 zu dienen. Die Dicke des zweiten Halbleiterelements 6 kann größer sein als die Höhe (Dicke) der durch Plattieren gebildeten Säule 12. Um ein Beispiel zu nennen kann die Dicke des zweiten Halbleiterelements 6 im Bereich von 500 μm bis 700 μm liegen, was im wesentlichen zehn mal so groß ist wie die Höhe der durch Plattieren gebildeten Säule 12.
  • Anschließend werden in einem in 13 gezeigten Schritt das zweite Halbleiterelement 6 und die Säule, die mittels Plattieren auf dem ersten Halbleitersubstrat 1 zum Bilden der Durchgangselektrode 12 gebildet wurde, mit einem Isoliermaterial 13 wie einem Epoxyharz beschichtet, welches anfangs eine hohe Fluidität zeigt und welches nach dem Härten leicht gehärtet werden kann, so daß das zweite Halbleiterelement 6 und die Durchgangselektrode 12 vollkommen in einer Masse des Isoliermaterials 13 eingebettet sind.
  • In einem in 14 gezeigten Schritt wird das Isoliermaterial (das Harz) 13 mittels Schleifen von der Oberfläche, in der das zweite Halbleiterelement 6 gebildet ist, entfernt, bis der obere Abschnitt der Durchgangselektrode (oberer Abschnitt der durch Metallplattierung gebildeten Säule) 12 freigelegt ist.
  • Da das zweite Halbleiterelement 6 eine größere Dicke als die Höhe der Säule 12 aufweist, wird in diesem Fall die Rückoberfläche des zweiten Halbleiterelements 6 ebenfalls freigelegt.
  • In einem in 15 gezeigten Schritt wird ein Trageelement 32 an die geschliffene und exponierte Oberfläche des zweiten Halbleiterelements 6 mit einer dazwischengelegten Klebeschicht 33 gebunden. Darauf folgend wird die Rückoberfläche des ersten Halbleitersubstrats (d.h. die Oberfläche, die der Oberfläche gegenüberliegt, in der die erste Halbleiterschaltung 3 gebildet ist) geschliffen, bis die Rückoberfläche der Leiterschicht 9, die auf dem Boden der Durchgangselektrode bzw. des Lochs dafür abgeschieden ist, freigelegt ist.
  • In einem in 16 gezeigten Schritt wird das Halbleitersubstratmaterial des ersten Halbleitersubstrats 1 selbst, wenn es der Fall erfordert, teilweise um eine vorbestimmte Menge, weggeätzt, um jene Abschnitte der Rückoberfläche des ersten Halbleitersubstrats 1 zu beseitigen, die durch das maschinelle Schleifen verletzt wurden.
  • Zusätzlich wird je nach Fall die Metallschicht 9, die beim Boden der Durchgangselektrode oder dem untersten Abschnitt der Durchgangselektrode selbst abgeschieden ist, teilweise um eine vorbestimmte Menge weggeätzt zum Zweck der Beseitigung von Verletzungen, die beim maschinellen Schleifen auftraten.
  • In diesem Zusammenhang sollte jedoch erwähnt werden, daß entweder auf das Ätzen des ersten Halbleitersubstrats 1 oder dasjenige des unteren Abschnitts der Durchgangselektrode oder auf beides verzichtet werden kann. Natürlich kann die Reihenfolge der oben erwähnten Ätzprozesse umgekehrt werden. Der Boden des Durchgangslochs kann als Terminal zur externen Verbindung verwendet werden.
  • Schließlich werden in einem in 18 gezeigten Schritt die Klebeschicht 33 und das Trageelement 32 abgezogen. Somit kann die Struktur der Halbleitervorrichtung mit der Durchgangselektrode wie zuvor unter Bezugnahme auf 3 beschrieben verwirklicht werden.
  • An dieser Stelle ist hinzuzufügen, daß die Höhe der Durchgangselektrode 12, gemessen vom ersten Halbleitersubstrat 1 aus, vorzugsweise so bestimmt sein sollte, daß das Längen/Breitenverhältnis klein gewählt wird. Wenn das Längen/Breitenverhältnis jedoch übermäßig gering ist, verringert sich die Gesamtdicke der Halbleitersubstrate (Kombination des ersten Halbleitersubstrats 1 und des zweiten Halbleitersubstrats 2), was dazu führen wird, daß die Biegefestigkeit bzw. die Steifigkeit des Komposit-Halbleitersubstrats erniedrigt werden wird. Unter diesen Umständen sollte die Gesamtdicke der Halbleitersubstrate vorzugsweise in der Größenordnung von 100 μm oder weniger liegen, mit der Bedingung, daß die Maximaldicke der Schicht des plattierten Metalls, das in dem Loch bzw. der Öffnung, welches bzw. welche in der Fotoresistschicht 31 eingebettet ist, die auf eine vom praktischen Gesichtspunkt aus geeignete Dicke abgeschieden wurde, in einem Bereich von 50 μm bis 100 μm liegt.
  • 19 ist eine Ansicht, die eine Modifikation des oben beschriebenen Prozesses veranschaulicht. Speziell werden vor dem in Verbindung mit dem in 13 gezeigten Schritt beschriebenen Beschichten mit dem Isoliermaterial 13 das erste Halbleitersubstrat 1, das zweite Halbleitersubstrat 2 und die Durchgangselektrode 12 mit einer nicht-leitenden Paste (NCP) 32 vorbeschichtet, und diese werden anschließend mit dem Isoliermaterial 13 wie einem Harz nach einem Flip-Chip-Bondieren (FCB) beschichtet im Hinblick auf eine Verstärkung der Festigkeit und Zuverlässigkeit durch Anwenden der nichtleitenden Paste (NCP).
  • In dem Fall kann ein nicht-leitender Film (NCF), eine anisotrop-leitende Paste (ACP) oder ein anisotrop-leitender Film (ACF) anstelle der nicht-leitenden Paste (NCP) mit im wesentlichen dem gleichen Effekt angewandt werden.
  • Beim herkömmlichen Halbleitervorrichtungsherstellungsverfahren mußte mit der Schwierigkeit beim Bilden der Durchgangselektrode in bezug auf das Ätzen des Lochs 25 mit einer großen Tiefe und einem großen Längen/Breitenverhältnis, dem Abscheiden des Isolierfilms 26 auf dem Loch 25 mit einer akzeptablen Beschichtungsqualität und dem Abscheiden des Matrixmetalls 27 für das Plattieren gekämpft werden.
  • Wenn das Loch 25 tief ist, ist es im übrigen schwierig, einen Locheinbettungsplattierprozeß zu verwirklichen, der nicht mit der Bildung von Hohlräumen begleitet ist. Speziell wird ein Hohlraum leicht bei einer Stelle erzeugt wie einem oberen Abschnitt des Lochs, wo die Fluidität der Plattierlösung hoch ist und wo die Elektrolyse leicht konzentrierend auftritt, da das Metallwachstum auch an der seitlichen Wand des Lochs auftreten wird. Aus diesem Grund ist es schwierig gewesen, das Loch durch Plattieren einzubetten, während die Bildung eines Hohlraums oder von Hohlräumen unterdrückt wird.
  • Im Gegensatz dazu gibt es beim Herstellen der Halbleitervorrichtung mit der Durchgangselektrode gemäß dem Verfahren der Erfindung, das die oben beschriebenen Prozesse bzw. Schritte einschließt, keine Notwendigkeit, Maßnahmen zu ergreifen für die Techniken zum Bilden des tiefen Lochs zur Bildung der Durchgangselektrode, zum Bilden des Isolierfilms hoher Beschichtungsfähigkeit über der seitlichen Wand des Lochs sowie zum Unterdrücken des Auftretens von Hohlräumen bei oder um den mittleren Abschnitt des Lochs aufgrund einer hohen Plattiergeschwindigkeit auf der Lochwand beim oberen Abschnitt davon.
  • Gemäß den Lehren der vorliegenden Erfindung, die bei dieser Ausführungsform verkörpert werden, wird spezieller ein Loch mit einem niedrigen Längen/Breitenverhältnis gebildet, während die Durchgangselektrode nur durch Elektroplattierung vom Boden des Lochs aus gebildet wird. Danach wird die umgebende Oberfläche des Durchgangslochs mit dem Isoliermaterial beschichtet. Somit ist es unnötig, den Isolierfilm auf dem Hauptabschnitt der seitlichen Wand der Elektrode, wo die Beschichtung schwierig ist, abzuscheiden. Ferner ist es nicht erforderlich, auf der seitlichen Wand des Lochs den Metallfilm abzuscheiden, der dazu bestimmt ist, als Kathode für die Elektroplattierung zu dienen. Dank dieser Merkmale kann die Durchgangselektrode mit Leichtigkeit gebildet werden, ohne von irgendeiner Hohlraumbildung begleitet zu sein.
  • Es sollte ferner ergänzt werden, daß gemäß den Lehren der in dieser Ausführungsform verkörperten Erfindung die Halbleitervorrichtung leicht hergestellt werden kann mit einer erhöhten Integrationsdichte von ungefähr zwei mal so groß wie derjenigen der bisher bekannten Halbleitervorrichtung.
  • Ausführungsform 4
  • 20 und 21 sind Schnittansichten, die Halbleitervorrichtungen gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigen. In diesen Figuren sind die Bestandteile oder Komponenten, die zu den in Verbindung mit den ersten bis dritten Ausführungsformen der Erfindung unter Bezugnahme 1 bis 19 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung davon wird weggelassen.
  • Bei 20 und 21 ist bei der Halbleitervorrichtung gemäß dieser Ausführungsform der Erfindung ein erstes zusätzliches externes Terminal 44 zusätzlich in einem Bereich des ersten Halbleitersubstrats 1, gegenüber dem zweiten Halbleiterelement 6 gelegen, vorgesehen, um sich durch das erste Halbleitersubstrat 1 zu erstrecken.
  • In der in 20 gezeigten Halbleitervorrichtung ist das erste zusätzliche externe Terminal 44 über das Medium bzw. die Vermittlung der Anschlußelektrode 20 mit dem zweiten Halbleiterelement 6 verbunden. In der in 21 gezeigten Halbleitervorrichtung ist das erste zusätzliche externe Terminal 44 mittels des verbindenden Leiters 9 mit der ersten Halbleiterschaltung 3 des ersten Halbleiterelements 5 verbunden.
  • Wie leicht erkannt werden kann, können bei den Halbleitervorrichtungen gemäß dieser Ausführungsform der Erfindung die ersten und zweiten Halbleiterschaltungen 3 und 4 in unterschiedlichen Formen über das Medium bzw. der Vermittlung des ersten externen Terminals 10 und des ersten zusätzlichen externen Terminals verbunden sein, wodurch der Freiheitsgrad bei der Gestaltung der Halbleitervorrichtung beträchtlich verbessert werden kann.
  • Ausführungsform 5
  • Eine fünfte Ausführungsform der vorliegenden Erfindung bezieht sich auf ein Verfahren zur Herstellung der Halbleitervorrichtungen gemäß der vierten Ausführungsform der Erfindung. 22 bis 28 sind Ansichten zum Veranschaulichen der Schritte bzw. Prozesse, die beim Halbleitervorrichtungsherstellungsverfahren gemäß der fünften Ausführungsform der Erfindung eingeschlossen sind. In 22 bis 28 sind die Bestandteile oder Komponenten, die zu den in Verbindung mit den ersten bis vierten Ausführungsformen der Erfindung (bezüglich 1 bis 21) zuvor beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • In einem in 22 gezeigten Schritt werden erste Halbleiterschaltungen 3 im p- oder n-Substrat mit einem vorbestimmten Widerstand gebildet. In diesem Zusammenhang ist zu erwähnen, daß die Bereiche, in denen die ersten Halbleiterschaltungen 3 gebildet werden sollen, zuvor mit Isolierfilmen 30 mit Ausnahmen von Stellen, wo die Löcher und die Verbindungsabschnitte (Elektroden) gebildet werden sollen, bedeckt werden.
  • In einem in 23 gezeigten Schritt werden erste Isolierfilme 40 zusätzlich über den oberen Oberflächen der Isolierfilme 30 abgeschieden, worauf ein Fotoresistfilm 31 auf den ersten Isolierfilmen 40 auf eine vorbestimmte Dicke gebildet wird. Anschließend werden Abschnitte zum Bilden von Löchern entfernt.
  • In einem in 24 gezeigten Schritt werden Löcher einer vorbestimmten Dicke im ersten Halbleitersubstrat 1 an jeweils zwei Stellen gebildet, indem der erste Isolierfilm 40 als Maske verwendet wird.
  • In einem in 25 gezeigten Schritt wird im wesentlichen ein zweiter Isolierfilm 41 auf der oberen Oberfläche des ersten Isolierfilms 40 abgeschieden. Ferner werden alle Isolierfilme, die auf dem Boden der Löcher und den bei den vorbestimmten Stellen der ersten Halbleiterschaltungen gebildeten Verbindungsabschnitten (Elektroden) gebildet sind, und zusätzlich der zweite Isolierfilm 41 auf dem Abschnitt, wo der verbindende Leiter 9 gebildet werden soll, insgesamt entfernt.
  • In einem in 26 gezeigten Schritt wird der Metallfilm 9, der als Matrix für die Plattierung dienen soll, auf der oberen Oberfläche des ersten Halbleitersubstrats 1 abgeschieden. Zusätzlich wird die obere Oberfläche des ersten Halbleitersubstrats 1 einschließlich des Lochs, des Verbindungsabschnitts und der Verdrahtungsleiterschicht 9, elektroplattiert, um eine plattierte Metallschicht 42 zu bilden, indem vom Metallfilm oder dem ersten Halbleitersubstrat 1 als Kathode Gebrauch gemacht wird.
  • Als nächstes wird in einem in 27 gezeigten Schritt die auf der gesamten Oberfläche gebildete, plattierte Metallschicht 42 durch ein chemisch/mechanisches Polieren (CMP) geschliffen, bis der zweite Isolierfilm 41 freigelegt ist.
  • In dem Fall bleiben die aufgrund des zweiten Isolierfilms 41 konkav gebildeten Metallschichten, die auf dem Loch, dem Verbindungsabschnitt und der Verdrahtungsleiterschicht 9 abgeschieden sind, unentfernt zurück.
  • In einem in 28 gezeigten Schritt wird ein Resistmuster 31, in dem ein Durchgangselektrodenbildungsabschnitt geöffnet ist, auf der geschliffenen oder polierten Oberfläche gebildet, worauf ein Metall in den Öffnungsabschnitt des Resistmusters 31 durch einen Elektroplattierprozeß eingebettet wird, wobei das erste Halbleitersubstrat 1 als Kathode verwendet wird.
  • Anschließend werden das erste Halbleitersubstrat 1 und das zweite Halbleiterelement 6 miteinander verbunden, um die Halbleitervorrichtung(en) mit der Durchgangselektrode 12 wie in den 20 und 21 gezeigt über Prozesse zu bilden, die ähnlich zu den zuvor durch Bezugnahme auf 12 bis 18 beschriebenen sind.
  • Auf diese Weise kann die Durchgangselektrode gebildet werden, ohne Maßnahmen ergreifen zu müssen zu der Technik bzw. dem Prozeß, die bzw. der schwierig durchzuführen ist, wie im Fall des Stands der Technik. Ferner kann die Halbleitervorrichtung mit einer Vielzahl von externen Terminals leicht hergestellt werden mit ungefähr zwei mal so großer Integrationsdichte wie die herkömmliche Halbleitervorrichtung.
  • Obgleich die vorangehende Beschreibung so erfolgt ist, daß die vorliegende Erfindung auf eine so genannte Zweifachmaschine angewandt wird, sollte im übrigen klar sein, daß die Halbleitervorrichtung einer ähnlichen Struktur hergestellt werden kann durch Anwenden der Metallfilmmusterbildung auf der Basis des Fotoätzens und des Locheinbettungselektroplattierens.
  • Ausführungsform 6
  • 29 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt. In dieser Figur sind die Bestandteile und Komponenten, die zu den zuvor im Zusammenhang mit den ersten bis fünften Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 28 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • Bei 29 ist bei der Halbleitervorrichtung gemäß dieser Ausführungsform der Erfindung ein Isolierfilm (Rückoberflächenisolierfilm) 60 auf der Oberfläche des ersten Halbleitersubstrats 1 abgeschieden, in dem das erste externe Terminal 10 gebildet ist. Dank dieser Struktur kann die elektrische/chemische Stabilität der Halbleitervorrichtung verbessert werden, wodurch die Zuverlässigkeit derselben verstärkt werden kann.
  • Ausführungsform 7
  • Eine siebte Ausführungsform der vorliegenden Erfindung bezieht sich auf ein Verfahren zum Bilden des Rückoberflächenisolierfilms 60 bei der Halbleitervorrichtung gemäß der sech sten Ausführungsform der vorliegenden Erfindung. 30 bis 32 sind Ansichten zum Veranschaulichen der Schritte bzw. Prozesse, die im Verfahren zum Bilden des Rückoberflächenisolierfilms 60 gemäß der siebten Ausführungsform der Erfindung eingeschlossen sind. In 30 bis 32 sind die Bestandteile oder Komponenten, die zu den im Zusammenhang mit den ersten bis sechsten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 29 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • In einem in 30 gezeigten Schritt wird das Halbleitersubstratmaterial selbst um eine vorbestimmte Menge weggeätzt, um jene Abschnitte der Rückoberfläche des ersten Halbleitersubstrats 1 zu beseitigen, die durch maschinelles Schleifen verletzt wurden, wie zuvor in Verbindung mit dem in 16 gezeigten Schritt beschrieben.
  • Anschließend wird in einem in 31 gezeigten Schritt eine Elektrode einer Leistungszufuhr 72 mit dem ersten Halbleitersubstrat 1 der Halbleitervorrichtung elektrisch verbunden, die in eine Lösung 71 eingetaucht wird, während die andere Elektrode der Leistungszufuhr 72 mit einem Elektrodenarray (Gegenelektrodenarray) 70 verbunden wird, der gegenüber der Oberfläche des ersten Halbleitersubstrats 1, in welcher das erste externe Terminal 10 freigelegt ist, angeordnet ist, um dadurch einen elektrischen Strom zum Durchströmen durch das erste Halbleitersubstrat 1 zu veranlassen. Dann unterliegt nur der exponierte Abschnitt des ersten Halbleitersubstrats 1 selbst einer Anodenoxidation, wodurch der Rückoberflächenisolierfilm 60 gebildet wird.
  • Obgleich beschrieben worden ist, daß der Elektrodenarray 70 gegenüber der Oberfläche des ersten Halbleitersubstrats 1 angeordnet wird, in welcher das erste externe Terminal 10 freigelegt ist, ist die Erfindung nicht notwendigerweise auf eine solche Anordnung beschränkt.
  • In einem in 32 gezeigten Schritt wird der Abschnitt der verbindenden Leiterschicht 9, die um das erste externe Terminal 10 herum gebildet ist, entfernt, um dadurch den Bodenabschnitt der Durchgangselektrode 12 freizulegen.
  • Auf diese Weise kann der Rückoberflächenisolierfilm 60 relativ einfach und selektiv gebildet werden, d.h. nur über dem exponierten Abschnitt des ersten Halbleitersubstrats 1 mit Ausnahme des Bodenabschnitts der Durchgangselektrode 12.
  • Als einer Variation kann ein isolierender organischer Film selektiv über der exponierten Oberfläche des ersten Halbleitersubstrats 1 auch über einen Elektroabscheidungsbeschichtungsprozeß selektiv gebildet werden.
  • Ferner versteht sich von selbst, daß genauso gut ein Prozeß angewandt werden kann, der die Abscheidung des Isolierfilms und die Beseitigung der Elektrode mittels Ätzen einschließt, wie im allgemeinen in diesem Stand der Technik bekannt.
  • Ausführungsform 8
  • 33 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung zeigt. In dieser Figur sind die Komponenten, die zu den zuvor in Verbindung mit den ersten bis siebten Ausführungsformen der Erfindung durch Bezugnahme auf 1 bis 32 beschrieben wurden, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • Bei 33 ist bei der Halbleitervorrichtung gemäß dieser Ausführungsform der Erfindung mindestens einer der ersten und zweiten externen Terminals 10 und 11 mit einer ersten vorstehenden Elektrode 80 oder einer zweiten vorstehenden Elektrode 81 angesichts der Erleichterung der elektrischen Verbindung mit dem externen Terminal versehen.
  • Ausführungsform 9
  • Eine neunte Ausführungsform der vorliegenden Erfindung bezieht sich auf ein Verfahren zum Bilden der zweiten vorstehenden Elektrode 81 bei der Halbleitervorrichtung gemäß der achten Ausführungsform der Erfindung. 34 bis 37 sind Ansichten zum Veranschaulichen der Schritte bzw. Prozesse, die im Verfahren zum Bilden der zweiten vorstehenden Elektrode 81 gemäß der neunten Ausführungsform der Erfindung eingeschlossen sind. In diesen Figuren sind die Bestandteile oder Komponenten, die zu den zuvor in Verbindung mit den ersten bis achten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 33 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • In einem in 34 gezeigten Schritt wird das Isoliermaterial 13 mittels Schleifen der Halbleitervorrichtung von der Seite, auf der das zweite Halbleiterelement 6 montiert ist, entfernt, bis die Durchgangselektrode 12 exponiert ist, wie zuvor in Verbindung mit dem in 14 gezeigten Schritt beschrieben.
  • Anschließend wird in einem in 35 gezeigten Schritt die Halbleitervorrichtung in eine Elektroplattierlösung 90 getaucht, worauf ein Terminal der Leistungszufuhr 72 mit dem ersten Halbleitersubstrat 1 elektrisch verbunden ist, während das andere Terminal der Leistungszufuhr 72 mit einem Elektrodenarray 70 verbunden wird, welches gegenüber der Oberfläche der Halbleitervorrichtung angeordnet ist, in der die Durchgangselektrode 12 exponiert ist, worauf die Elektroplattierung ausgeführt wird gegenüber dem exponierten oberen Abschnitt der Durchgangselektrode 12 durch Verwendung des Elektrodenarrays 70 als Anode, während das erste Halbleitersubstrat 1 als Kathode verwendet wird, um dadurch eine zweite vorstehende Elektrode 81 zu bilden.
  • Obgleich oben beschrieben worden ist, daß das Elektrodenarray 70 gegenüber der Oberfläche der Halbleitervorrichtung angeordnet ist, in der die Durchgangselektrode 12 exponiert ist, ist die Erfindung nicht notwendigerweise auf eine solche Anordnung beschränkt.
  • Als nächstes wird in einem in 36 gezeigten Schritt ein Trageelement 32 an die Halbleitervorrichtung auf der Seite gebunden, bei der sich das zweite Halbleiterelement 6 befindet, indem eine dazwischenliegende Klebeschicht 33 verwendet wird, worauf der Schleifprozeß durchgeführt wird zum Entfernen des Substratmaterials von der Rückoberfläche des ersten Halbleitersubstrats 1, bis die Rückoberfläche der Verdrahtungsleiterschicht 9, die am Boden des Lochs oder dem Boden der Durchgangselektrode 12 abgeschieden ist, freigelegt ist, wie zuvor in Verbindung mit dem in 15 gezeigten Schritt beschrieben.
  • Anschließend wird in einem in 37 gezeigten Schritt das Substratmaterial vom ersten Halbleitersubstrat 1 um eine vorbestimmte Menge mittels Ätzen entfernt.
  • In dem in 35 gezeigten Zustand sind das erste Halbleitersubstrat und die Durchgangselektrode 12 elektrisch kurzgeschlossen. Folglich kann durch Gebrauchmachen des oben beschriebenen Elektroplattierschritts die vorstehende Elektrode 81 ohne weiteres nur auf dem zweiten externen Terminal 11 gebildet werden.
  • Ausführungsform 10
  • Eine zehnte Ausführungsform der vorliegenden Erfindung bezieht sich auf ein Verfahren zum Bilden der ersten vorstehenden Elektrode 80 bei der Halbleitervorrichtung gemäß der elften Ausführungsform der vorliegenden Erfindung. 38 bis 41 sind Ansichten zum Veranschaulichen von Schritten und Prozessen, die im Verfahren zum Bilden der ersten vorstehenden Elektrode 80 gemäß der achten Ausführungsform der Erfindung eingeschlossen sind. In 38 bis 41 sind die Bestandteile oder Komponenten, die zu dem in Verbindung mit den ersten bis neunten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 37 zu vorbeschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • In einem in 38 gezeigten Schritt wird die den Bodenabschnitt der Durchgangselektrode 12 bildende Matrixmetallschicht entfernt, worauf dann ein in 39 gezeigter Schritt folgt, bei dem die erste vorstehende Elektrode 80 nur auf der auf dem Bodenabschnitt der Durchgangselektrode 12 exponierten Metallmatrix mittels einer stromlosen Plattierung in dem Zustand gebildet wird, bei dem die Halbleitervorrichtung in einer stromlosen Plattierlösung 91 eingetaucht ist, ähnlich zu dem zuvor unter Bezugnahme auf 15 oder 16 beschriebenen Schritt.
  • Nach dem zuvor unter Bezugnahme auf 37 beschriebenen Prozeß wird anschließend die Matrixmetallschicht auf dem Bodenabschnitt der Durchgangselektrode 12 entfernt, worauf die erste vorstehende Elektrode 80 auf dem exponierten Bodenabschnitt der Durchgangselektrode 12 über den stromlosen Plattierprozeß in einem in 41 gezeigten Schritt, ähnlich zu dem zuvor unter Bezugnahme auf 39 beschriebenen Schritt, gebildet wird.
  • Wenn, um ein Beispiel zu nennen, die Durchgangselektrode 12 aus Cu gebildet wird, kann die vorstehende Elektrode leicht über einen Prozeß der stromlosen Nickel(Ni)-Plattierung oder dergleichen gebildet werden, indem die Eigenschaft ausgenutzt wird, daß der stromlos plattierte Film (z.B. Ni) selektiv nur auf der Metall(Cu)-Matrix, die auf dem Bodenabschnitt der Durchgangselektrode exponiert ist, wächst.
  • Ausführungsform 11
  • 42 ist eine Schnittansicht, die eine Halbleitervorrichtung eines Stapeltyps gemäß einer elften Ausführungsform der vorliegenden Erfindung zeigt.
  • Im übrigen werden in 42 die Teile oder Komponenten, die zu den zuvor unter Bezugnahme auf 1 bis 41 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung davon wird weggelassen.
  • Die in 42 gezeigte Halbleitervorrichtung wird in einer Stapelstruktur ausgeführt, bei der eine Vielzahl von zuvor beschriebenen Halbleitervorrichtungen übereinander gestapelt sind.
  • Spezieller sind bei der in 42 gezeigten Halbleitervorrichtung der Stapelstruktur zwei Halbleitervorrichtungen übereinander in der senkrechten Richtung übereinander gestapelt, wobei die erste vorstehende Elektrode 80 und die zweite vorstehende Elektrode 81 miteinander in Kontakt stehen.
  • Wie aus der Figur gesehen werden kann, ist eine Schicht 110 eines Harzes zwischen einerseits der Oberfläche der oberseitigen Halbleitervorrichtung, auf der die erste vorstehende Elektrode 80 vorgesehen ist, und andererseits der Oberfläche der unterseitigen Halbleitervorrichtung, auf der die zweite vorstehende Elektrode 81 lokalisiert ist, gebildet, wobei die ersten und zweiten vorstehenden Elektroden 80 und 81 der ober- und unterseitigen Halbleitervorrichtungen im Kontakt miteinander positioniert sind.
  • Durch Stapeln einer Vielzahl von Halbleitervorrichtungen in einer sogenannten laminierten Struktur, wie sie zuvor beschrieben wurde, kann nicht nur die Integrationsdichte, sondern auch die Betriebsgeschwindigkeit erhöht werden, da die Signalübertragungswege verkürzt werden können.
  • An diesem Punkt sollte ergänzt werden, daß die einzelnen Halbleiterelemente voneinander verschieden sein können, solange die Positionen der Durchgangselektroden 12 die gleichen sind.
  • Ferner sind im Fall der in 42 gezeigten Halbleitervorrichtungsstapelung die Anschlußelektroden (erste und zweite vorstehende Elektroden 80 und 81) sowohl an den oberen als auch den unteren Seiten der Halbleitervorrichtung gebildet. Die Anschlußelektrode kann jedoch nur auf einer Seite gebildet sein, ohne irgendwelche nachteiligen Einflüsse auf den Betrieb.
  • Ausführungsform 12
  • 43 ist eine Schnittansicht, die eine Halbleitervorrichtung eines Stapeltyps (auch als integrierte Halbleitervorrichtungsstapelung bezeichnet) gemäß einer zwölften Ausführungsform der vorliegenden Erfindung zeigt.
  • Im übrigen sind in 43 die Teile oder Komponenten, die zu den zuvor unter Bezugnahme auf 1 bis 42 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung davon wird weggelassen.
  • Bei der in 43 gezeigten Halbleitervorrichtungsstapelung sind zwei zuvor beschriebene Halbleitervorrichtungen in der senkrechten Richtung gestapelt, wobei die jeweiligen ersten vorstehenden Elektroden 80 in Kontakt miteinander positioniert sind.
  • Wie aus der Figur gesehen werden kann, ist eine Harzschicht 110 zwischen den jeweiligen Oberflächen der oben- und unterseitigen Halbleitervorrichtungen, auf denen die vorstehenden Elektroden 80 vorgesehen sind, gebildet, wobei die ersten vorstehenden Elektroden 80 der beiden Halbleitervorrichtungen in Kontakt miteinander sind.
  • In jeder der Halbleitervorrichtungen der in 43 gezeigten, integrierten Halbleitervorrichtungstapelung ist der Abstand zwischen der Rückoberfläche des ersten Halbleitersubstrats 1 und der ersten Halbleiterschaltung (der aktivierten Schicht) 3 kurz. Aus diesem Grund ist in dem Fall, bei dem die Halbleitervorrichtung getrennt verwendet wird, gegenüber dem Einfluß einer externen Störung empfindlich. Im übrigen ist vom mechanischen Standpunkt aus gesehen die Halbleitervorrichtung ziemlich schwach. Folglich kann durch Gegeneinanderstapeln der Halbleitervorrichtungen wie in 43 gezeigt auch eine Funktion des Schutzes der einzelnen Halbleitervorrichtungen verwirklicht werden.
  • In diesem Fall kann der auf den Rückoberflächen der ersten Halbleitersubstrate in der Halbleitervorrichtungsstapelung gebildete Isolierfilm weggelassen werden, ohne dank der oben erwähnten Schutzfunktion eine Verschlechterung der Betriebszuverlässigkeit hervorzurufen.
  • Ausführungsform 13
  • 44 und 45 sind Schnittansichten, die eine Stapel-Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung zeigen.
  • Im übrigen sind in 44 und 45 die Teile oder Komponenten, die zu den zuvor unter Bezugnahme auf 1 bis 43 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung davon wird weggelassen.
  • Bei der in 44 gezeigten, integrierten Halbleitervorrichtungsstapelung sind die Halbleitervorrichtungen, die jeweils wie zuvor in Verbindung mit der vierten Ausführungsform der Erfindung beschrieben mit dem ersten zusätzlichen externen Terminal 44 ausgerüstet sind, aufeinander gestapelt, wobei die ersten vorstehenden Elektroden, die sowohl auf den ersten externen Terminals als auch den ersten zusätzlichen externen Terminals gebildet sind, jeweils miteinander verbunden sind, wohingegen bei der in 45 gezeigten, integrierten Halbleitervorrichtungsstapelung die Halbleitervorrichtungen so übereinander gestapelt sind, daß die jeweiligen vorstehenden Elektroden 80 miteinander in Kontakt sind.
  • Bei der in 44 gezeigten, integrierten Halbleitervorrichtungsstapelung, bei der die ersten Halbleiterelemente 5 wie in 44 gezeigt so gestapelt sind, daß die Rückoberflächen davon einander gegenüber angeordnet sind, kann die Anzahl der Terminals erhöht werden, während die Signalübertragungswege verkürzt werden können. Somit kann die Halbleitervorrichtungsstapelung effektiv in einer solchen Anwendung angewandt werden, wo eine Hochgeschwindigkeitssignalprozessierung in großem Maßstab im Innern der Halbleitervorrichtungsstapelung auszuführen ist.
  • Bei der in 45 gezeigten Halbleitervorrichtungsstapelung, bei der zwei Halbleitervorrichtungen so übereinander gestapelt sind, daß jeweils zweite Halbleiterelemente 6 einander gegenüber angeordnet sind, stehen andererseits im Vergleich zur in 44 gezeigten Struktur eine größere Anzahl von Terminals zur externen Verwendung zur Verfügung. Somit kann die in 45 gezeigte, integrierte Halbleitervorrichtungsstapelung vorteilhaft bei der Anwendung angewandt werden, wo die Signalprozessierungen auf der Grundlage eines großen Maß stabs mit externen Vorrichtungen oder Geräten auszuführen ist.
  • Ausführungsform 14
  • 46, 47, 48 und 49 sind Schnittansichten, die Halbleitervorrichtungen gemäß einer vierzehnten Ausführungsform der vorliegenden Erfindung zeigen.
  • Im übrigen sind in 46 bis 49 die Bestandteile oder Komponenten, die zu den zuvor unter Bezugnahme auf 1 bis 45 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung davon wird weggelassen.
  • Bei 46 und 47 ist die Rückoberfläche des zweiten Halbleiterelements 6 (Rückoberfläche des zweiten Halbleitersubstrats 2) mit einem Isoliermaterial 13 bedeckt. Bei der in 46 gezeigten Halbleitervorrichtung ist die Rückoberfläche des zweiten Halbleiterelements 6 mit dem Isoliermaterial 13 beschichtet, welches gleichzeitig die seitlichen Oberflächen jeweils der Durchgangselektrode 12 und des zweiten Halbleiterelementes 6 bedeckt. Andererseits werden bei der in 47 gezeigten Halbleitervorrichtung der Schritt des Bedeckens der seitlichen Oberflächen der Durchgangselektrode 12 und des zweiten Halbleiterelements 6 mit dem Isoliermaterial 13 und der Schritt der Beschichtung der Rückoberfläche des zweiten Halbleiterelements 6 mit dem Isolierfilm 140 getrennt voneinander durchgeführt werden.
  • Durch das Bedecken der Rückoberfläche des zweiten Halbleiterelements 6 mit dem Isoliermaterial (Isolierfilm) kann nicht nur die elektrische Stabilität verbessert werden, son dern auch die chemische mechanische Widerstandsfähigkeit verstärkt werden, weil das Isoliermaterial 13 im allgemeinen auch als Schutzfunktion dient, wodurch eine hohe Zuverlässigkeit hergestellt wird.
  • Im übrigen kann in dem Fall, bei dem die Beschichtung mit dem Isoliermaterial separat durchgeführt wird, wie in einem Fall der in 47 gezeigten Halbleitervorrichtungsstapelung, je nach Wunsch die gleichen oder verschiedene Arten von Isoliermaterialien angewandt werden.
  • Ferner kann, wie in 48 und 49 gezeigt, die Anschlußelektrode (erste und zweite vorstehende Elektroden) entweder auf einer oder auf beiden Oberflächen bei den in 46 und 47 gezeigten Halbleitervorrichtungen gebildet werden.
  • Ausführungsform 15
  • 50, 51, 52, 53, 54 und 55 sind Schnittansichten, die jeweils Halbleitervorrichtungen gemäß einer fünfzehnten Ausführungsform der vorliegenden Erfindung zeigen.
  • Im übrigen sind in diesen Figuren die Teile oder Komponenten, die zu den zuvor unter Bezugnahme auf 1 bis 49 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung davon wird weggelassen.
  • Bei der Halbleitervorrichtung einer in 50 gezeigten Struktur ist eine Verdrahtungsleiterschicht 150 auf dem Bereich der Rückoberfläche des zweiten Halbleiterelements 6, das mit dem Isoliermaterial 13 beschichtet ist, bei der Halbleitervorrichtung gemäß der zuvor beschriebenen vierzehnten Ausführungsform der vorliegenden Erfindung gebildet. Obgleich in 50 eine Verdrahtungsleiterschicht 150 gezeigt ist, ist die Erfindung überhaupt nicht darauf beschränkt. Zwei oder mehr Verdrahtungsleiterschichten können mit einem dazwischengelegten Zwischenschichtisolierfilm gebildet werden. Ein Schutzfilm 151 ist auf der oberen Oberfläche der Verdrahtungsleiterschicht 150 gebildet mit Ausnahme des Abschnitts, wo die Elektrode gebildet werden soll, wie unten erwähnt. Dieser Schutzfilm 151 kann weggelassen werden, obgleich es von den Eigenschaften des Materials der exponierten Verdrahtungsleiterschicht 150 abhängt.
  • Auf der oberen Oberfläche der Verdrahtungsleiterschicht 150 ist an einer vorbestimmten Stelle eine Elektrode (Kontaktfleck) 152 gebildet.
  • Bei der in 51 gezeigten Halbleitervorrichtung werden eine Vielzahl von Abschnitten der Verdrahtungsleiterschicht 150 als externe Terminals verwendet, in dem ein Isolierfilmmuster 151 ausgenützt wird, indem eine Vielzahl von Stellen zur Anbringung von Elektroden gebildet ist.
  • Bei 52 bis 54 wird die Verdrahtungsleiterschicht 150 auf der exponierten Oberfläche des Isoliermaterials 13 gebildet, welches auf der Seite des zweiten Halbleiterelements 6 beschichtet ist (52). Anschließend wird der Schutzfilm 151 auf der oberen Oberfläche der Verdrahtungsleiterschicht 150 mit Ausnahme der Stelle, wo die Elektrode gebildet werden soll, gebildet (53). Die Elektrode 152 wird bei der Elektrodenbildungsstelle gebildet, worauf die Rückoberfläche des ersten Halbleitersubstrats 1 geschliffen und geätzt wird, worauf dann die Bildung einer Anschlußelektrode (erste vorstehende Elektrode 80) mittels stromlosem Plattierprozeß folgt (54). Zusätzlich wird auf der Elektrode 152 eine Lötkugel 160 gebildet, wie in 55 gezeigt.
  • Wie aus dem Obigen ersichtlich kann die Rückoberfläche des zweiten Halbleiterelements 6 (d.h. die exponierte Oberfläche des Isoliermaterials 13) effektiv zum Bilden der Elektrode(en) (externe Terminal(s)) genutzt werden. Dank dieses Merkmals kann eine große Elektrode (z.B. 152) angeheftet werden, ohne auf die Größe des exponierten oberen Abschnitts der Durchgangselektrode 12 begrenzt zu sein.
  • Ferner kann der Freiheitsgrad beim Auswählen der Anordnung der Elektrode(n) erhöht werden. Im übrigen kann auch die Anzahl der Elektroden (die Anzahl der externen Terminals) erhöht werden.
  • Darüber hinaus vermag nicht nur die Integrationsdichte erhöht werden, sondern es kann auch der Freiheitsgrad bei der Gestaltung verbessert werden.
  • Es sollte ferner hinzugefügt werden, daß, obgleich diese Ausführungsform der Erfindung von der Halbleitervorrichtung gemäß der vierzehnten Ausführungsform der Erfindung (siehe 46) ausgeht, die Lehren der in dieser Ausführungsform verkörperten Erfindung gleichfalls auf die in 47 gezeigte Halbleitervorrichtung mit den im wesentlichen gleichen Vorteilhaften Wirkungen angewandt werden kann.
  • Ausführungsform 16
  • Eine sechzehnte Ausführungsform der vorliegenden Erfindung bezieht sich auf ein Verfahren zur Herstellung der in 46 gezeigten Halbleitervorrichtung gemäß der vierzehnten Ausfüh rungsform der Erfindung. 56, 57, 58 und 59 sind Ansichten zum Veranschaulichen von Schritten und Prozessen, die beim Halbleitervorrichtungsherstellungsverfahren gemäß der sechzehnten Ausführungsform der Erfindung eingeschlossen sind. In 56 bis 59 sind die Bestandteile oder Komponenten, die zu den zuvor in Verbindung mit den ersten bis fünfzehnten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 55 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponente wird weggelassen. Ferner werden bei dem nun in Betracht gezogenen Herstellungsverfahren die gleichen wie die zuvor unter Bezugnahme auf 6 bis 9 und 15 bis 18 beschriebenen Schritte bei der nachfolgenden Beschreibung weggelassen. Somit richtet sich die folgende Beschreibung auf die Schritte, die den zuvor unter Bezugnahme auf 10 bis 14 beschriebenen entsprechen.
  • In einem in 56 gezeigten Schritt wird ein Fotoresist 31 mit einer größeren Dicke als derjenigen des später montierten, zweiten Halbleiterelements 6 mit einer Öffnung bzw. einem Loch gebildet.
  • In einem in 57 gezeigten Schritt wird ein Elektrodenmaterial in dem im Resistmuster 31 gebildeten Loch durch Elektroplattierung eingebettet, wobei das erste Halbleitersubstrat 1 als Kathode verwendet wird, um dadurch die Durchgangselektrode 12 zu bilden.
  • In dem Fall wird das Elektrodenmaterial bis auf eine Höhe eingebettet, die höher liegt als das nachfolgend zu montierende, zweite Halbleiterelement 6, und niedriger als die Dicke des Resists 31.
  • In einem in 58 gezeigten Schritt wird das zweite Halbleiterelement 6 mit dem ersten Halbleiterelement 5 mit der dazwischengelegten Anschlußelektrode 20 verbunden. Das zweite Halbleiterelement 6 wird zuvor dünn geformt, so daß die Höhe der durch Plattierung gebildeten Durchgangselektrode 12 die Rückoberfläche des zweiten Halbleiterelements 6 übersteigt.
  • In einem in 59 gezeigten Schritt wird ein Isoliermaterial 13 wie ein Harz, ein Glas oder dergleichen aufgeschichtet und gehärtet. Anschließend wird ein Schleifprozeß durchgeführt, bis der obere Abschnitt der gerade gebildeten Durchgangselektrode 12 exponiert ist.
  • Da das zweite Halbleiterelement 6 dünner gebildet ist als die Höhe der durch Plattierung gebildeten Durchgangselektrode 12, wird das Isoliermaterial 13 nicht nur auf der seitlichen Oberfläche der Durchgangselektrode 12, sondern ebenfalls über der Rückoberfläche des zweiten Halbleiterelements 6 abgeschieden.
  • Auf diese Weise kann die Rückoberfläche des zweiten Halbleiterelements 6 durch passende Verwendung der zuvor in Verbindung mit der dritten Ausführungsform der Erfindung beschriebenen Schritte leicht beschichtet werden, indem einfach die Dicke dieses Ergebnisses, die Plattierhöhe der Durchgangselektrode und die Dicke des zu montierenden Halbleiterelements verändert werden.
  • Ausführungsform 17
  • Eine siebzehnte Ausführungsform der vorliegenden Erfindung bezieht sich auf ein Verfahren zur Herstellung der in 46 und 48 gezeigten Halbleitervorrichtungen gemäß der vierzehn ten Ausführungsform der Erfindung. 60, 61, 62 und 63 sind Ansichten zum Veranschaulichen der Schritte und Prozesse, die beim Halbleitervorrichtungsherstellungsverfahren gemäß der siebzehnten Ausführungsform der Erfindung eingeschlossen sind. In diesen Figuren sind die Bestandteile oder Komponenten, die ähnlich zu den zuvor in Verbindung mit den ersten bis siebzehnten Ausführungsformen der Erfindung durch Bezugnahme auf 1 bis 59 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen. Ferner werden bei dem nun in Betracht gezogenen Herstellungsverfahren die Schritte, die gleich den zuvor unter Bezugnahme auf 6 bis 9 und 15 bis 18 beschriebenen sind, aus der folgenden Beschreibung weggelassen. Somit bezieht sich die folgende Beschreibung auf die Schritte, die den zuvor unter Bezugnahme auf 10 bis 14 beschriebenen entsprechen.
  • In einem in 60 gezeigten Schritt wird das auf eine vorbestimmte Dicke geschliffene, zweite Halbleiterelement 6 bei einer vorbestimmten Stelle unter Zwischenlegung der Anschlußelektrode 20 und der vorbestimmten Elektrode (zweite Elektrode 8) montiert.
  • Anschließend wird in einem in 61 gezeigten Schritt ein den Isolierfilm 13 bildendes Material in einer Dicke appliziert, die größer ist als diejenige des zweiten Halbleiterelements 6. Als Material zum Bilden des Isolierfilms 13 sollte vorzugsweise ein solches Material wie ein fotoempfindliches Polyimid, welches anfangs eine hohe Fließfähigkeit besitzt und eine Fotoempfindlichkeit nach der Applikation zeigt und welches zum Bilden einer guten Isolierschicht gehärtet werden kann, verwendet werden, so daß ein erwünschtes Muster durch Bestrahlung durch eine Maske gebildet werden kann.
  • Nachdem das zweite Halbleiterelement 6 vollständig mit dem Isolierfilm 13 bedeckt worden ist, wird ein Loch durch einen Bestrahlungs/Entwicklungs-Prozeß geöffnet, worauf ein Härtungsprozeß folgt.
  • In einem in 62 gezeigten Schritt wird ein leitfähiges Material in den geöffneten Abschnitt durch einen Elektroplattierprozeß mittels Verwendung des ersten Halbleitersubstrats 1 als Kathode eingebettet, um dadurch eine Säule (Durchgangselektrode) 170 eines elektrisch leitfähigen Materials auf der durch den Metallfilm 9 aufgebauten Matrix in einer größeren Höhe als der Dicke des zweiten Halbleiterelements 6 zu bilden.
  • In diesem Zusammenhang sollte erwähnt werden, daß die elektrisch leitfähige Säule (Durchgangselektrode) 170 wie in 63 gezeigt durch den Elektroplattierprozeß als eine Anschlußelektrode gebildet werden kann, die über der Oberfläche des fotoempfindlichen Polyimidfilms 13 hinaus vorstehen kann. In diesem Fall kann auf den Schritt des zusätzlichen Bildens der Anschlußelektrode verzichtet werden.
  • Anschließend kann der oberer Abschnitt der Säule 170, die aus dem elektrisch leitfähigen Material gebildet ist und als Durchgangselektrode dient, mittels Schleifen der fotoempfindlichen Polyimidschicht 13 von der Rückseite des zweiten Halbleiterelements 6 exponiert werden, so daß der obere Abschnitt der Durchgangselektrode 170 in einer mit der Oberfläche der fotoempfindlichen Polyimidschicht 13 abschließenden Ebene liegt. In dem Fall verbleibt der Polyimidfilm als Isoliermaterial 13 auf der Rückoberfläche des zweiten Halbleiterele ments 6, da das zweite Halbleiterelement 6 dünner ist als die plattierte Säule (Durchgangselektrode) 170.
  • Wie aus dem Obigen klar wird, kann die plattierte Säule bzw. Durchgangselektrode 170 von der größeren Höhe als der Dicke des zweiten Halbleiterelements 6 gebildet werden, nachdem das zweite Halbleiterelement 6 montiert worden ist. Dank dieses Merkmals können das Montieren des zweiten Halbleiterelements 6 und die Positionsausrichtung sehr vereinfacht werden.
  • Ausführungsform 18
  • 64, 65 und 66 sind Ansichten zum Veranschaulichen von Schritten oder Prozessen, die beim Halbleitervorrichtungsherstellungsverfahren gemäß einer achtzehnten Ausführungsform der vorliegenden Erfindung eingeschlossen sind. In diesen Figuren sind die Bestandteile oder Komponenten, die zu den zuvor im Zusammenhang mit den ersten bis siebzehnten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 63 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser zur Komponenten wird weggelassen. Ferner wird die Beschreibung der Schritte, die den zuvor unter Bezugnahme auf 6 bis 18 beschriebenen gleich sind, weggelassen. Die unten beschriebenen Schritte werden zwischen dem in 14 gezeigten Schritt und dem in 15 gezeigten hinzugefügt.
  • In einem in 64 gezeigten Schritt wird ein Isoliermaterial 13 geschliffen, um dadurch den oberen Abschnitt der Durchgangselektrode 12 wie zuvor unter Bezugnahme auf 14 beschrieben zu exponieren.
  • Anschließend wird in einem in 65 gezeigten Schritt ein Material 180 über der Oberfläche der Rückseite des zweiten Halbleiterelements 6 in einer gleichförmigen Dicke appliziert. Als dem Material 180 kann ein solches Material wie fotoempfindliches Polyimid verwendet werden, welches anfangs ein hohes Fließvermögen aufweist und nach der Applikation eine Fotoempfindlichkeit zeigt, so daß ein gewünschtes Muster durch Bestrahlung durch eine Maske gebildet werden kann, und welches zum Bilden einer guten Isolierschicht gehärtet werden kann.
  • In einem in 66 gezeigten Schritt wird, wenn das applizierte Material 180 das Isoliermaterial mit Fotoempfindlichkeit ist, der obere Abschnitt der Durchgangselektrode 12 mittels eines Bestrahlungs/Entwicklungsprozesses exponiert, um dadurch den Isolierfilm mittels Wärmehärtung zu bilden. Andererseits wird, wenn das Material 180 keine Fotoempfindlichkeit aufweist, ein Fotoresistmuster zusätzlich appliziert zur Durchführung des Ätzprozesses, um den oberen Abschnitt der Durchgangselektrode 12 zu exponieren.
  • Auf diese Weise kann der Isolierfilm mit hoher Qualität und hoher Zuverlässigkeit gebildet werden.
  • In der vorangehenden Beschreibung dieser Ausführungsform wurde angenommen, daß das fotoempfindliche Polyimid als dem Isolierfilm 180 angewandt wurde. Es sollte jedoch klar sein, daß eine feinere Musterung mit hoher Zuverlässigkeit realisiert werden kann, indem von einem Abscheidungsprozeß wie einer chemischen Dampfabscheidung (CVD) und einem Musterungsprozeß auf der Basis eines Ätzens durch eine Fotoresistmaske – was im Stand der Technik gut bekannt ist – Gebrauch gemacht wird.
  • Ferner kann ohne Schwierigkeit gleichfalls ein Siebdruck angewandt werden, welcher technisch im Hinblick auf die Feinprozessierfähigkeit ziemlich schwach ist. Der Siebdruckprozeß ist ebenfalls eine im Stand der Technik gut bekannte Technik. Im übrigen können durch Anwenden der oben erwähnten Prozesse auf die Bildung der (Metall-)Verdrahtungsleiterschicht, des Zwischenschichtisolierfilms und des Schutzfilms zusätzliche Verdrahtungsleiterschicht(en) und zusätzliche externe Terminal(s) auf der Rückoberfläche des zweiten Halbleiterelements 6 gebildet werden.
  • 93 und 94 sind Ansichten zum Veranschaulichen von Schritten bei einem Halbleitervorrichtungsherstellungsverfahren gemäß der achtzehnten Ausführungsform der vorliegenden Erfindung.
  • Wie aus 93 und 94 gesehen werden kann, ist es, da das erste Halbleitersubstrat 1 mit dem zweiten Halbleiterelement 6 über die Durchgangselektrode 12 und die Anschlußelektrode 20 zumindest über das gemeinsame geerdete Potential elektrisch gekoppelt ist, möglich, selektiv einen Isolierfilm 182 eines Materials z.B. aus der Polyimidreihe auf der Rücküberfläche des zweiten Halbleiterelements 6 durch ein zur Elektroabscheidungsbeschichtung ähnliches Verfahren zu bilden.
  • Ferner kann der Isolierfilm 182 gleichfalls auch über einen anodischen Oxidationsprozeß gebildet werden.
  • Zusätzlich kann der oben erwähnte Prozeß gleichzeitig mit dem Prozeß zur Bildung des Isolierfilms 60 auf der Rückoberfläche des ersten Halbleiterelements 5 nach dem Schleifen des ersten Halbleitersubstrats 1 und dem Abstreifen des Trageelements, wie es zuvor im Zusammenhang mit der siebten Ausführungsform der Erfindung beschrieben wurde, durchgeführt werden.
  • Im übrigen bezeichnet in 93 und 94 die Bezugsziffer 70 einen Elektrodenarray, die Bezugsziffer 181 bezeichnet eine Lösung, und die Bezugsziffer 72 bezeichnet eine Leistungszufuhr.
  • Ausführungsform 19
  • 67 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer neunzehnten Ausführungsform der vorliegenden Erfindung zeigt. 68, 69, 70, 71 und 72 sind Ansichten zum Veranschaulichen von Schritten oder Prozessen, die beim Verfahren zur Herstellung der Halbleitervorrichtung gemäß der neunzehnten Ausführungsform eingeschlossen sind. In diesen Figuren werden Bestandteile oder Komponenten, die zu den zuvor in Verbindung mit den ersten bis achtzehnten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 66 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • Bei der in 67 gezeigten Halbleitervorrichtung wird ein Kompositsubstrat, welches als Silizium-auf-Isolator(SOI)-Substrat (nachfolgend als SOI-Substrat bezeichnet) bekannt ist, als erstem Halbleitersubstrat 1 angewandt.
  • Das SOI-Substrat setzt sich zusammen aus einer Halbleitersubstratmatrix (Halbleiter) 190, einem Isolierfilm (eingebetteter Isolierfilm) 191, der auf der Halbleitersubstratmatrix 190 abgeschieden ist, und einem extrem dünnen Halbleiterfilm (aktivierte Schicht), der auf dem Isolierfilm 191 abgeschieden ist.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung, bei dem das SOI-Substrat 1 als dem ersten Halbleitersubstrat 1 angewandt wird, ist im wesentlichen das gleiche wie das zuvor im Zusammenhang mit der dritten Ausführungsform der Erfindung beschriebene Verfahren.
  • Nun erfolgt eine Beschreibung bezüglich des Verfahrens zur Herstellung der Halbleitervorrichtung, bei dem das SOI-Substrat 1 angewandt wird.
  • In einem in 68 gezeigten Schritt wird das SOI-Substrat als dem ersten Halbleitersubstrat 1 angewandt, und ein Loch wird gebildet, welches, sich durch den auf dem SOI-Substrat abgeschiedenen, extrem dünnen Halbleiterfilm 3 und dem eingebetteten Isolierfilm 191 erstreckend, die Halbleitersubstratmatrix 190 erreicht.
  • Anschließend wird in einem in 69 gezeigten Schritt ein Isolierfilm 30 auf der oberen Oberfläche des SOI-Substrats abgeschieden, woraufhin der Isolierfilm 30 vom Bodenabschnitt des Lochs und von dem Abschnitt, wo die Elektrode gebildet werden soll, mittels Ätzen entfernt wird, worauf dann die Bildung der Verbindungsleiterschicht 9 ähnlich zu den in 8 und 9 gezeigten Schritten folgt.
  • In einem in 70 gezeigten Schritt wird das Material zum Bilden der Durchgangselektrode 12 in der in der Resistschicht 31 gebildeten Öffnung über die ähnlichen, zuvor unter Bezugnahme auf 10 und 11 beschriebenen Prozesse eingebettet. Da der Bodenabschnitt des Lochs die Schicht der Halbleiter substratmatrix 190 erreicht, kann in diesem Fall eine Plattierung durchgeführt werden, indem von der Halbleitersubstratmatrix 190 als Elektrode Gebrauch gemacht wird.
  • Anschließend wird in einem in 71 gezeigten Schritt das zweite Halbleiterelement 6 montiert, worauf das Isoliermaterial 13 abgeschieden wird, worauf dann der Schritt folgt, bei dem der obere Abschnitt der Durchgangselektrode 12 mittels Schleifen exponiert wird, ähnlich zu den zuvor unter Bezugnahme auf 12 bis 14 beschriebenen Prozessen. Bei diesem Punkt sollte auch hinzugefügt werden, daß in dem in 71 gezeigten Schritt die Anschlußelektrode (zweite vorstehende Elektrode) 81 mittels Plattieren gebildet wird, wobei die SOI-Substratschicht 190 als Elektrode verwendet wird.
  • In einem in 72 gezeigten Schritt wird das Trageelement 32 unter Zwischenlegung der Klebeschicht 33 mit der Oberfläche verbunden, die mit der Rückoberfläche des zweiten Halbleitersubstrats 2 des zweiten Halbleiterelements 6 eben ist. Danach wird nur die Halbleitersubstratmatrix 190, die auf der Rückoberfläche des SOI-Substrats 1 (191) verbleibt, mittels Ätzen entfernt, bis der Bodenabschnitt der Durchgangselektrode 12 auf der Rückoberfläche des ersten Halbleitersubstrats 1 (191) exponiert ist.
  • Zu diesem Zeitpunkt wird der extrem dünne Halbleiterfilm auf dem eingebetteten Isolierfilm 191 gebildet, als die Halbleitersubstratmatrix 190 schließlich entfernt worden war. Durch passende Gestaltung der Halbleiterschaltung und Durchführung des Verfahrens zur Herstellung der Halbleiterschaltung kann somit auf den Prozeß der Abscheidung des Isolierfilms 30 und den Prozeß des Entfernens des Bodenabschnitts des Lochs 12 vor dem Bilden des Verbindungsleiters 9 verzichtet werden, während die Bildung eines Kurzschlusses zwischen dem Halbleitersubstrat 1 (191) und dem Durchgangselektrode 12 verhindert wird.
  • Ferner ist bei der Bildung des Durchgangslochs 12 mittels Elektroplattierung kein spezieller Schritt erforderlich, da die Halbleitersubstratmatrix 190, die zu diesem Zeitpunkt noch nicht entfernt worden ist, als Plattierelektrode verwendet werden kann.
  • Beim Entfernen der Halbleitersubstratmatrix mittels Ätzen, nachdem die Halbleitersubstratmatrix geschliffen worden ist, erübrigt sich ferner die Steuerung der Ätzrate, da das Entfernen beim eingebetteten Oxidfilm (Isolierfilm) 191 automatisch gestoppt wird.
  • Wie aus dem Vorangehenden deutlich wird, ist es nicht notwendig, den Isolierfilm zu bilden, da das SOI-Substrat den zuvor gebildeten, eingebetteten Isolierfilm 191 aufweist. Somit kann eine Halbleitervorrichtung verwirklicht werden, die eine verstärkte elektrische Stabilität und Zuverlässigkeit genießt.
  • Im übrigen erfolgte die vorangehende Beschreibung auf der Annahme, daß das erste Halbleitersubstrat 1, das bei den zuvor im Zusammenhang mit den ersten bis dreizehnten Ausführungsformen beschriebenen Halbleitervorrichtungen angewandt wurde, durch das SOI-Substrat ersetzt wurde. Es sollte jedoch klar sein, daß bei den Halbleitervorrichtungen gemäß den vierzehnten bis achtzehnten Ausführungsformen der Erfindung ein ähnlicher Austausch möglich ist.
  • Obgleich beschrieben worden ist, daß das sogenannte eingebettete SOI-Substrat vom Oxidtyp, d.h. ein Halbleitersubstrat mit dem darin eingebetteten bzw. eingegrabenen, eingebetteten Oxidfilm 191 angewandt wird, kann ein sogenanntes SOI-Substrat vom Bondiertyp, d.h. ein Kompositsubstrat, welches durch Bondieren eines Halbleitersubstrats auf die Oberfläche eines zuvor mit einem Oxidfilm gebildeten, anderen Halbleitersubstrats bei einer hohen Temperatur gebildet wurde, worauf eines der Halbleitersubstrate auf eine vorbestimmte Dicke geschliffen wird, angewandt werden.
  • Obgleich das SOI-Substrat als dem ersten Halbleitersubstrat angewandt wurde, sollte im übrigen klar sein, daß die Halbleitervorrichtung derselben Struktur, die zur Bereitstellung derselben Funktion in der Lage ist, realisiert werden kann, indem eine elektrisch leitfähige Schicht auf einer Rückoberfläche eines sogenannten Dünnfilmtransistor(TFT)-Substrats, bei dem ein Dünnfilmtransistor (TFT) auf einem Isoliersubstrat gebildet ist, gebildet wird, ein Loch, welches die elektrisch leitfähige Schicht erreicht, gebildet wird, und dann eine Durchgangselektrode mittels Plattierung unter Verwendung der elektrisch leitfähigen Schicht als Elektrode gebildet wird und schließlich die elektrisch leitfähige Schicht beseitigt wird.
  • Ausführungsform 20
  • 73 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer zwanzigsten Ausführungsform der vorliegenden Erfindung zeigt. In dieser Figur sind die Bestandteile oder Komponenten, die zu den zuvor im Zusammenhang mit den ersten bis neunzehnten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 72 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • Bei 73 wird eine Verdrahtungsleiterschicht 150A auf der Oberfläche des eingebetteten Isolierfilms 191 gebildet, der in der Rückoberfläche des im ersten Halbleitersubstrat gebildeten, ersten Halbleiterelements 5 exponiert ist.
  • Die oben erwähnte Verdrahtungsleiterschicht 150A wird zum erneuten Verdrahten verwendet, indem von einem in der Halbleiterprozeßtechnologie gut bekannten Verfahren Gebrauch gemacht wird. Die erneute Verdrahtung kann leicht realisiert werden, indem von dem Isolierfilm 191 Gebrauch gemacht wird.
  • Beim Schleifen der Rückoberfläche der Halbleitersubstratmatrix 190 des SOI-Substrats wird ferner das Schleifen durchgeführt, bis die Rückoberfläche des eingebetteten Isolierfilms 191 (Rückoberfläche des Isolierfilms 191) exponiert ist, wobei die Halbleitersubstratmatrix 190 vollständig beseitigt wird, ohne das Schleifen zum Zeitpunkt zu unterbrechen, wenn der Bodenabschnitt der Durchgangselektroden exponiert ist. Dann kann eine Oberfläche des eingebetteten Isolierfilms 191 ohne Versatzabschnitte erhalten werden, wodurch die Verdrahtungsleiterschicht 150A mit größerer Leichtigkeit gebildet werden kann.
  • In der Verdrahtungsleiterschicht 150A kann eine vorstehende Elektrode 80 gebildet werden.
  • Ausführungsform 21
  • 74 und 75 sind Schnittansichten, die eine Halbleitervorrichtung gemäß einer einundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt. In diesen Figuren sind die Bestandteile oder Komponenten, die zu den zuvor im Zusammenhang mit den ersten bis zwölften Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 73 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • In 74 ist eine Halbleitervorrichtung gezeigt, die einer Kombination der Halbleitervorrichtungen gemäß der vierten und neunzehnten Ausführungsform der Erfindung entspricht.
  • Andererseits zeigt die 75 eine Halbleitervorrichtung, die einer Kombination der Halbleitervorrichtungen gemäß der vierten und zwanzigsten Ausführungsformen der Erfindung entspricht.
  • Bei der in 74 gezeigten Halbleitervorrichtung kann von der Rückoberfläche des eingebetteten Oxidfilms (Isolierfilm) 191 des SOI-Substrats 1 Gebrauch gemacht werden als dem ersten externen Terminal, ohne den Verdrahtungsleiter bereitzustellen, wobei die Anzahl der Terminals mit kürzesten Übertragungswegen erhöht werden kann.
  • Durch Anwenden des SOI-Substrats 1 ist ferner die Gesamtdicke der in der ersten Halbleiterschaltung 3 gebildeten extrem dünnen Halbleiterschicht und des eingebetteten Oxidfilms 191 noch beträchtlich gering. Somit ist die Ätztiefe zum Bilden der Löcher extrem gering. Dank dieses Merkmals kann das leitfähige Material für das Loch beim Bilden des Verbindungsleiters 9 ohne Anwendung des Plattierprozesses eingebettet werden. Auf diese Weise kann eine große Anzahl kleiner Terminals durch ein stark vereinfachtes Verfahren gebildet werden.
  • Im übrigen können vorstehende Elektroden 80 durch Bilden der Verdrahtungsleiterschichten 150A auf der Rückoberfläche des SOI-Substrats 1, wie in 75 gezeigt, bereitgestellt werden.
  • Ausführungsform 22
  • 76 und 77 sind Schnittansichten, die Halbleitervorrichtungen gemäß einer zweiundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigen. In diesen Figuren sind Bestandteile oder Komponenten, die zu den zuvor in Verbindung mit den ersten bis einundzwanzigsten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 75 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • Bei der in 76 gezeigten Halbleitervorrichtung wird ein SOI-Substrat oder ein Isoliersubstrat mit darauf gebildetem Dünnfilmtransistor (TFT) als dem zweiten Halbleitersubstrat 2 des zweiten Halbleiterelements 6 angewandt.
  • Bei der in 77 gezeigten Halbleitervorrichtung wird das SOI-Substrat als dem zweiten Halbleitersubstrat 2 des in 74 gezeigten Halbleiterelements 6 angewandt.
  • Somit ist es bei den Halbleitervorrichtungen gemäß den ersten bis dreizehnten Ausführungsformen der Erfindung und den Halbleitervorrichtungen, bei denen das SOI-Substrat als dem ersten Halbleitersubstrat 1 angewandt wird, möglich, die elektrische Stabilität und die chemische/mechanische Widerstandsfähigkeit zu verbessern, um dadurch mit Leichtigkeit die Zu verlässigkeit zu verstärken, ähnlich zu der Halbleitervorrichtung gemäß der vierzehnten Ausführungsform, bei der die Rückoberfläche des zweiten Halbleiterelements 6 mit dem Isoliermaterial (Isolierfilm) beschichtet ist, ohne Notwendigkeit des Bildens des Isolierfilms auf der Rückoberfläche des zweiten Halbleiterelements 6, indem ein Substrat mit der zuvor darauf abgeschiedenen Isolierschicht verwendet wird.
  • Beim Verfahren zum Herstellen der oben beschriebenen Halbleitervorrichtungen wird das SOI-Substrat oder alternativ das Isoliersubstrat mit dem darauf gebildeten Dünnfilmtransistor (TFT) als dem zweiten Halbleiterelement 6 in dem zuvor in im Zusammenhang mit der dritten Ausführungsform unter Bezugnahme auf 12 beschriebenen Schritt angewandt.
  • Ferner wird in dem in 14 gezeigten Schritt das Schleifen ausgeführt, bis die Rückoberfläche des zweiten Halbleiterelements 6 exponiert ist.
  • Ausführungsform 23
  • 78 und 79 sind Schnittansichten, die Halbleitervorrichtungen gemäß einer dreiundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigen. In diesen Figuren sind die Bestandteile oder Komponenten, die zu den zuvor im Zusammenhang mit den ersten bis zweiundzwanzigsten Ausführungsformen der Erfindung unter Bezugnahme auf 1. bis 77 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • In der in 78 gezeigten Halbleitervorrichtung wird eine Verdrahtungsleiterschicht 150 auf der Oberfläche gebildet, die mit der Rückoberfläche des zweiten Halbleiterelements 6 bei der in 76 gezeigten Halbleitervorrichtung eben ist, wobei von der Rückoberfläche der Verdrahtungsleiterschicht 150 Gebrauch gemacht wird für Bereiche zum Einrichten von externen Terminals.
  • Eine Anschlußelektrode (zweite vorstehende Elektrode 81) kann auf der oberen Oberfläche der Verdrahtungsleiterschicht 150 wie im Fall der in 78 gezeigten Halbleitervorrichtung gebildet sein.
  • Bei den Halbleitervorrichtungen gemäß dieser Ausführungsform der Erfindung kann somit die Integrationsdichte verbessert werden, wobei die Anzahl der verbindenden Terminals erhöht ist, ohne Erfordernis für einen zusätzlichen Schritt des Bildens des Isolierfilms.
  • Auf ähnliche Weise kann die Verdrahtungsleiterschicht 150A zusätzlich auf der Oberfläche gebildet sein, die sich eben mit der Rückoberfläche des ersten Halbleiterelements 5 bei der in 77 gezeigten Halbleitervorrichtung erstreckt, wie in
  • 79 gesehen werden kann.
  • Ausführungsform 24
  • 80 und 81 sind Schnittansichten, die Halbleitervorrichtungen vom Stapeltyp gemäß einer vierundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigen. In diesen Figuren sind Komponenten, die zu den zuvor in Verbindung mit den ersten bis dreiundzwanzigsten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 79 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • Bei der in 80 gezeigten Halbleitervorrichtung wird ein allgemein durch 240 bezeichnetes, drittes Halbleiterelement mit der Zwischenlegung des zusätzlichen Verdrahtungsleiters (Verdrahtungsleiterschicht 150A), der auf der Rückoberfläche des zweiten Halbleiterelements 6 der in 46 gezeigten Halbleitervorrichtung gebildet ist, übereinander gestapelt. Das dritte Halbleiterelement 240 wird mit derselben Struktur wie das zweite Halbleiterelement 6 ausgeführt. Im übrigen bezeichnet die Bezugsziffer 241 eine Halbleiterschaltung, und 242 bezeichnet eine Elektrode.
  • Im Fall der in 81 gezeigten Halbleitervorrichtung sind ein drittes Halbleiterelement 240 und ein viertes Halbleiterelement 244, die jeweils in einem SOI-Substrat oder einem Dünnfilmtransistor (TFT)-Substrat gebildet sind, aufeinander folgend mit der Zwischenlegung des zusätzlichen Verdrahtungsleiters (Verdrahtungsleiterschicht 150A), der auf der Rückoberfläche des zweiten Halbleiterelements 6 der in 76 gezeigten Halbleitervorrichtung gebildet ist, übereinander gestapelt. Die dritten und vierten Halbleiterelemente 240 und 244 sind jeweils mit derselben Struktur wie das zweite Halbleiterelement 6 verwirklicht. Im übrigen bezeichnen in 81 die Bezugsziffern 245 und 241 jeweils Halbleiterschaltungen, und die Ziffern 246 und 242 bezeichnen jeweils Elektroden. Bei der in 81 gezeigten Halbleitervorrichtung sind Anschlußelektroden (vorstehende Elektroden 80, 81) jeweils auf den oberen und Rückoberflächen gebildet.
  • Auf diese Weise können eine Vielzahl von Halbleiterelementen gestapelt oder laminiert werden durch Wiederholung derselben Struktur, wodurch die Integrationsdichte verstärkt werden kann.
  • Ausführungsform 25
  • 82 bis 86 sind Ansichten zum Veranschaulichen von Prozessen, die beim Halbleitervorrichtungsherstellungsverfahren gemäß der fünfundzwanzigsten Ausführungsform der vorliegenden Erfindung eingeschlossen sind. In 82 bis 86 sind die Komponenten, die zu den zuvor in Verbindung mit den ersten bis vierundzwanzigsten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 81 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • In 82 bis 86 wird ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vierundzwanzigsten Ausführungsform der Erfindung veranschaulicht. Spezieller werden beim zuvor in Verbindung mit den siebzehnten bis achtzehnten Ausführungsformen oder vierundzwanzigsten oder dreiundzwanzigsten Ausführungsformen beschriebenen, zusätzlichen Verdrahtungsleiterbildungsprozeß Terminals an den Stellen gebildet, wo die Anschlußelektrode auf dem dritten Halbleiterelement 240 gebildet und mit den Anschlußelektroden verbunden werden sollen. Anschließend wird das in Verbindung mit den siebzehnten bis achtzehnten Ausführungsformen beschriebene Verfahren wiederholt durchgeführt, um dadurch die Durchgangselektrode 12 nach oben auszudehnen.
  • In dem in 82 gezeigten Schritt werden das erste Halbleiterelement 5 und das zweite Halbleiterelement 6 jeweils durch Verwendung des SOI-Substrats gebildet.
  • In dem in 83 gezeigten Schritt wird die Isolierschicht auf der Rückoberfläche des zweiten Halbleitersubstrats und dem oberen Endabschnitt des oberen Bereichs der Durchgangselektrode mittels Schleifen exponiert.
  • In dem in 84 gezeigten Schritt wird der zusätzliche Verdrahtungsleiter 150 auf dem zweiten Halbleitersubstrat 2 abgeschieden, worauf die Fotoresistschicht 31 gebildet wird, die eine Öffnung aufweist, in der die Durchgangselektrode gebildet werden soll. Anschließend wird die Durchgangselektrode 12 mittels Elektroplattierung gebildet. In diesem Fall wird das erste Halbleitersubstrat 1 als Kathode verwendet.
  • In dem in 85 gezeigten Schritt wird die Fotoresistschicht 31 entfernt, und dann wird das das SOI-Substrat einschließende, dritte Halbleiterelement 240 angebracht, um anschließend mit dem Isoliermaterial 13 bedeckt zu werden.
  • In dem in 86 gezeigten Schritt werden der obere Endabschnitt der verlängerten Durchgangselektrode 12 und die Isolierschicht des zweiten Halbleitersubstrats durch den Schleifprozeß, ähnlich zu den zuvor unter Bezugnahme auf 86 beschriebenen Schritte, exponiert.
  • Ferner können ein viertes Halbleiterelement etc. durch wiederholtes Ausführen des in 82 bis 86 gezeigten Prozesses gestapelt werden.
  • Schließlich wird die Rückoberfläche des ersten Halbleitersubstrats geschliffen, um den Bodenabschnitt der Durchgangselektrode 12 zu exponieren. Bei dieser Stufe können die Anschlußelektroden (vorstehenden Elektroden) auf der Rückoberfläche gebildet werden.
  • Die Verlängerung der Durchgangselektrode 12 kann auf ähnliche Weise durch die zuvor in Verbindung mit den siebzehnten und achtzehnten Ausführungsformen der Erfindung beschriebenen Prozesse verwirklicht werden.
  • Durch das oben beschriebene Verfahren kann die Halbleitervorrichtung mit einer verbesserten Integrationsdichte hergestellt werden.
  • Ausführungsform 26
  • 87 ist eine Schnittansicht, die eine integrierte Halbleitervorrichtungsstapelung gemäß einer sechsundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt. In dieser Figur sind Bestandteile oder Komponenten, die zu den zuvor in Verbindung mit den ersten bis fünfundzwanzigsten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 86 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • 87 zeigt eine integrierte Halbleitervorrichtung vom Stapeltyp einer Kompositstruktur, die verwirklicht wird, indem die zuvor in Verbindung mit den ersten bis fünfundzwanzigsten Ausführungsformen beschriebenen Halbleiterstrukturen in Kombination gestapelt werden. Spezieller wird die nun betreffende Halbleitervorrichtung hergestellt durch Stapeln der in 33 gezeigten Halbleitervorrichtungen 260 gemäß der achten Ausführungsform der vorliegenden Erfindung und der in 55 gezeigten Halbleitervorrichtung 261 gemäß der fünfzehnten Ausführungsform.
  • Bei der in 87 gezeigten Halbleitervorrichtungsstapelung werden zwei in 33 gezeigte Halbleitervorrichtungen 260 und eine in 55 gezeigte Halbleitervorrichtung 261 angewandt. Es versteht sich von selbst, daß eine gegebene Anzahl irgendwelcher, zuvor in Verbindung mit den ersten bis fünfundzwanzigsten Ausführungsformen beschriebenen Halbleitervorrichtungen mit einer gegebenen Reihenfolge gestapelt werden können. Somit kann eine Halbleitervorrichtungsstapelstruktur einer extrem großen Größenordnung verwirklicht werden.
  • Ausführungsform 27
  • 88 und 89 sind Schnittansichten, die eine Halbleitervorrichtung vom Array-Typ (die auch als Halbleitervorrichtungs-Array bezeichnet werden kann) gemäß einer siebenundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigen. In diesen Figuren sind Bestandteile oder Komponenten, die zu den zuvor in Verbindung mit den ersten bis sechsundzwanzigsten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 87 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • 88 zeigt einen Halbleitervorrichtungs-Array, der in der Form eines Halbleitermoduls ausgeführt ist, bei dem eine Vielzahl von zweiten Halbleiterelementen 6 auf einem einzelnen ersten Halbleitersubstrat in einer planaren Array-Anordnung montiert sind.
  • Andererseits sind bei dem in 89 gezeigten Halbleitervorrichtungs-Array eine Gruppe von ersten Halbleiterschaltungen auf einem einzelnen Halbleitersubstrat unabhängig voneinander gebildet, und zweite Halbleiterelemente sind jeweils auf den ersten Halbleiterschaltungen angeordnet. Somit können die in 1, 3 und weiterhin gezeigten Halbleitervorrichtungen erhalten werden durch Teilen der in 89 gezeigten Struktur bei den jeweils durch "A" angegebenen Stellen.
  • Die Halbleitervorrichtung dieses Typs kann gemäß dem zuvor in Verbindung mit der dritten Ausführungsform der Erfindung beschriebenen Verfahren hergestellt werden. Somit kann eine Integration einer großen Größenordnung verwirklicht werden.
  • Ausführungsform 28
  • 90 ist eine Schnittansicht, die eine Komposit-Halbleitervorrichtungsstruktur gemäß einer achtundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt.
  • Bei der in 90 gezeigten Komposit-Halbleitervorrichtungsstruktur sind eine Gruppe von im allgemeinen durch die Ziffer 291 bezeichneten, dritten Halbleiterelementen auf dem zuvor in Verbindung mit der siebenundzwanzigsten Ausführungsform beschriebenen Halbleitermodul 290 gestapelt durch Anwenden der zuvor in Verbindung mit der fünfundzwanzigsten Ausführungsform beschriebenen Stapelstruktur. Somit kann ein Komposit-Halbleitermodul einer größeren Größenordnung realisiert werden durch Kombinieren des planaren Arrays von Halbleiterelementen mit einem gestapelten Array davon.
  • Ausführungsform 29
  • 91 ist eine Schnittansicht, die eine Komposit-Halbleitervorrichtungsstruktur gemäß einer neunundzwanzigsten Ausführungsform der vorliegenden Erfindung zeigt.
  • Bei der in 91 gezeigten Struktur ist das erste Halbleitersubstrat 1 des Halbleitermoduls mit den auf der Rückoberfläche exponierten Verbindungsterminals, wie sie zuvor in Verbindung mit der siebenundzwanzigsten und achtundzwanzigsten Ausführungsform beschrieben wurden, mit den Halbleitervorrichtungsstapelungen (die in 42 bis 45 und 87 gezeigten Komposit-Stapelstrukturen) verbunden, die die zuvor in Verbindung mit den ersten bis zehnten Ausführungsformen beschriebenen Halbleitervorrichtungen oder den Halbleitervorrichtungen gemäß der elften bis dreizehnten Ausführungsform und der Halbleitervorrichtung gemäß der sechsundzwanzigsten Ausführungsform einschließen. Mit dieser Struktur kann ein Komposit-Halbleitermodul einer extrem großen Größenordnung realisiert werden.
  • Ausführungsform 30
  • 92 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß einer dreißigsten Ausführungsform der vorliegenden Erfindung zeigt. In dieser Figur sind die Bestandteile oder Komponenten, die zu den zuvor in Verbindung mit den ersten bis neunundzwanzigsten Ausführungsformen der Erfindung unter Bezugnahme auf 1 bis 91 beschriebenen ähnlich sind, durch gleiche Bezugssymbole bezeichnet, und eine detaillierte wiederholte Beschreibung dieser Komponenten wird weggelassen.
  • Bei der in 92 gezeigten Struktur wird die erste Halbleiterschaltung 3 nicht auf dem ersten Halbleitersubstrat 1 gebildet. Somit ist mit dieser Struktur die realisierte Integrationsdichte geringer als diejenige der bisher beschriebenen Halbleitervorrichtung. Da die Struktur einfach ist und weil das Herstellungsverfahren nicht zeitraubend und einfach ist, kann jedoch eine sehr kostengünstige Halbleitervorrichtung mit hoher Ausbeute realisiert werden.
  • An diesem Punkt sollte ergänzt werden, daß eine ähnliche Struktur realisiert werden kann selbst in dem Fall, wo eine Metallplatte anstelle des ersten Halbleitersubstrats 1 angewandt wird.
  • Durch Anwenden des Ätzprozesses in Kombination mit dem Rückoberflächenschleifen können ferner die Halbleitersubstratmatrix und die Metallplatte des ersten Halbleitersubstrats allesamt entfernt werden.
  • Viele Modifikationen und Variationen der vorliegenden Erfindung sind im Lichte der obigen Techniken möglich. Es sollte daher klar sein, daß innerhalb des Umfangs der beigefügten Ansprüche die Erfindung anders als speziell beschrieben in die Praxis umgesetzt werden kann. Ferner können die Merkmale der im Zusammenhang mit verschiedenen Ausführungsformen beschriebenen Halbleitervorrichtungen gemäß der Erfindung miteinander kombiniert werden.

Claims (20)

  1. Halbleitervorrichtung mit: ersten und zweiten Halbleitersubstraten (1, 2) mit jeweils einander gegenüber angeordneten Gegenoberflächen; einem ersten Halbleiterelement (5), das bei der Gegenoberfläche des ersten Halbleitersubstrats (1) gebildet ist und eine erste Halbleiterschaltung (3) und eine erste Elektrode (7) umfaßt; einem zweiten Halbleiterelement (6), das bei der Gegenoberfläche des zweiten Halbleitersubstrats (2) gebildet ist und eine zweite Halbleiterschaltung (4) und eine zweite Elektrode (8) umfaßt; einer ersten Verdrahtungsleiterschicht (9), die aus einem elektrisch leitfähigen Material gebildet ist und zwischen die ersten und zweiten Elektroden (7, 8) gelegt ist; und einer Durchgangselektrode (12), die sich durch das erste Halbleitersubstrat (1) hindurch erstreckt und mit den ersten und zweiten Elektroden (7, 8) über das Medium der ersten Verdrahtungsleiterschicht (9) verbunden ist; wobei das zweite Halbleitersubstrat (2) oberhalb des ersten Halbleitersubstrats (1) angeordnet ist und auf einer seitlichen Seite der Durchgangselektrode (12), im Abstand davon, angeordnet ist; wobei die seitliche Oberfläche der Durchgangselektrode (12), die aus dem ersten Halbleitersubstrat (1) herausragt, und die seitliche Oberfläche des zweiten Halbleiterelements (6) mit einer Isoliermaterialschicht (13) beschichtet sind; wobei die Durchgangselektrode (12) einen Endabschnitt aufweist, der aus einer Rückoberfläche des ersten Halbleitersubstrats (1) heraus exponiert ist, um als ein erstes externes Terminal (10) zu dienen; und wobei die Durchgangselektrode (12) einen anderen Endabschnitt aufweist, der auf einer gleichen Höhe wie eine Rückoberfläche des zweiten Halbleitersubstrats (2) oder der Isoliermaterialschicht (13) positioniert ist und aus der Isoliermaterialschicht (13) heraus exponiert ist, um als ein zweites externes Terminal (11) zu dienen.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei die Halbleitervorrichtung ferner ein erstes zusätzliches externes Terminal (44) einschließt, welches aus der Rückoberfläche des ersten Halbleitersubstrats (1) heraus in einem Bereich, bei dem das zweite Halbleitersubstrat (2) montiert ist, exponiert ist.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei die Rückoberfläche des zweiten Halbleitersubstrats (2) mit einem Isoliermaterial (140; 180) beschichtet ist.
  4. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 3, wobei die Halbleitervorrichtung eine zweite Verdrahtungsleiterschicht (150) eines elektrisch leitfähigen Materials einschließt, welches auf einer Oberfläche des Isoliermaterials (13) der ersten und zweiten Halbleitersubstrate (1, 2) und einer exponierten Oberfläche des zweiten externen Terminals (11) abgeschieden ist, und wobei die zweite Verdrahtungsleiterschicht (150) mit der Durchgangselektrode (12) bei einer Stelle davon verbunden ist, die als zweitem externen Terminal (11) exponiert ist.
  5. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 4, wobei eine vorstehende Elementverknüpfungselektrode (20) zwischen der ersten Elektrode (7) und der zweiten Elektrode (8) bereitgestellt ist, und wobei das erste Halbleiterelement (5) und das zweite Halbleiterelement (6) durch das Medium dieser vorstehenden Elementverknüpfungselektrode (20) miteinander verbunden sind.
  6. Vorrichtung gemäß irgendeinem der Ansprüche 1 bis 5, wobei eine vorstehende Vorrichtungsverbindungselektrode (80; 81), die aus der exponierten Oberfläche der Durchgangselektrode (12) herausragt, in Verbindung mit mindestens einem Terminal des ersten externen Terminals (10) und des zweiten externen Terminals (11) vorgesehen ist, und wobei die vorstehende Vorrichtungsverbindungselektrode (80; 81) als ein externes Terminal verwendet wird.
  7. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 6, wobei ein SOI(Silizium-auf-Isolator)-Substrat zum Bilden des ersten Halbleitersubstrats (1) verwendet ist, und wobei ein SOI-Isolierfilm (191) als Rückoberfläche des ersten Halbleitersubstrats (1) exponiert ist.
  8. Halbleitervorrichtung gemäß Anspruch 7, wobei eine dritte Verdrahtungsleiterschicht (150A) auf dem SOI-Isolierfilm (191) des ersten Halbleitersubstrats (1) abgeschieden ist, wobei die dritte Verdrahtungsleiterschicht (150) mit dem ersten externen Terminal (11) verbunden ist.
  9. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 8, wobei ein SOI(Silizium-auf-Isolator)-Substrat als dem zweiten Halbleitersubstrat (2) verwendet ist, und wobei das SOI-Substrat einen exponierten SOI-Isolierfilm einschließt, der in der Rückoberfläche des zweiten Halbleitersubstrats (2) gebildet ist.
  10. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 9, wobei eine Vielzahl der in irgendeinem der Ansprüche 1 bis 9 angegebenen Halbleitervorrichtungen über das Medium des ersten externen Terminals (10) und/oder des zweiten externen Terminals (11) miteinander verbunden sind.
  11. Halbleitervorrichtung gemäß Anspruch 10, wobei die Halbleitervorrichtung ferner umfaßt: ein drittes Halbleitersubstrat (240), das auf dem zweiten Halbleitersubstrat (2) montiert ist; und ein drittes Halbleiterelement (241, 242), das in dem dritten Halbleitersubstrat (240) gebildet ist und eine dritte Halbleiterschaltung (241) und eine dritte Elektrode (242) umfaßt, wobei die dritte Elektrode (242) mit dem zweiten externen Terminal (152, 160; 20) verbunden ist, und wobei die seitliche Oberfläche des dritten Halbleiterelements (241, 242) und eine Oberfläche des dritten Halbleitersubstrats (240), in der die dritte Halbleiterschaltung (241) gebildet ist, mit einem Isoliermaterial (13) beschichtet ist.
  12. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 10, wobei Durchgangselektroden (12) und erste Halbleiterschaltungen (3) jeweils paarweise im ersten Halbleitersubstrat (1) gebildet sind, wobei zweite Halbleiterelemente (6) angeordnet sind unter Verbindung von jeweils zweiten Elektroden (8) mit den ersten Elektroden (7) einer Vielzahl von ersten Halbleiterschaltungen (3); und wobei die Oberflächen des ersten und zweiten Halbleitersubstrats (1; 2), in denen jeweils die ersten und zweiten Halbleiterschaltungen (3; 4) gebildet sind, seitliche Oberflächen der zweiten Halbleitersubstrate (2) und seitliche Oberflächen der Durchgangselektroden (12) jeweils mit einem Isoliermaterial (13) beschichtet sind, um dadurch eine integrale planare Array-Struktur auf einer durch das erste Halbleitersubstrat (1) aufgebauten, einzelnen Platte auszugestalten.
  13. Halbleitervorrichtung gemäß Anspruch 12, wobei eine Vielzahl von Halbleiterelementen (5, 6) in mindestens einer der Halbleitervorrichtungen, verbunden mit den ersten Elektroden (7) der Vielzahl der ersten Halbleiterschaltungen (3), gestapelt sind.
  14. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 13, wobei die Dicke des ersten Halbleitersubstrats (1) 20 μm nicht übersteigt.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: ein Schaltungsbildungsschritt zum Bilden einer ersten Halbleiterschaltung (3), die einen Verbindungsterminalabschnitt auf einem ersten Halbleitersubstrat (1) einschließt; einen Lochbildungsschritt zum Bilden eines ersten Lochs einer vorbestimmten Tiefe, die eine Halbleitersubstratmatrix des ersten Halbleitersubstrats (1) bei einer Position erreicht, die außerhalb eines Bereichs liegt, in dem ein zweites Halbleiterelement (6) anzuordnen ist, welches zuvor, in einem zweiten Halbleitersubstrat (2) gebildet, eine zweite Halbleiterschaltung (4) und eine zweite Elektrode (8) einschließt; einen Isolierfilmabscheidungsschritt zum Abscheiden eines Isolierfilms (30) auf einer Seitenwand und einem Boden des ersten Lochs und einer Oberfläche des ersten Halbleitersubstrats (1), in der die erste Halbleiterschaltung (3) gebildet ist; einen Isolierfilmbeseitigungsschritt zum Beseitigen des Isolierfilms (30), der auf dem Boden des ersten Lochs und dem Verbindungsterminalabschnitt gebildet ist; einen Verdrahtungsleiterverbindungsschritt zum Bilden einer Verdrahtungsleiterschicht (9) eines elektrisch leitenden Materials derart, daß ein Endabschnitt der Verdrahtungsleiterschicht (9) mit der den Boden des ersten Lochs bildenden Halbleitersubstratmatrix verbunden wird, wobei der andere Endabschnitt davon als eine erste Elektrode (7) dient; einen Resistmusterbildungsschritt zum Applizieren eines Resists auf der Seite des Halbleitersubstrats (1), bei der die erste Halbleiterschaltung (3) gebildet ist, um dadurch ein Resistmuster (31) einer vorbestimmten Dicke zu bilden, wobei das Resistmuster (31) eine Öffnung zum Bilden des ersten Lochs aufweist; einen Elektrodenbildungsschritt zum Bilden einer Durchgangselektrode (12) auf dem elektrisch leitfähigen Material durch die in dem Resistmuster (31) gebildeten Öffnung mittels Elektroplattierung, wobei die erste Halbleitersubstratmatrix als eine Kathode verwendet wird; einen Resistentfernungsschritt zum Entfernen des Resists (31); einen Elementverbindungsschritt zum Verbinden eines ersten Halbleiterelements (5), welches die erste Halbleiterschaltung (3) und die erste Elektrode (7) in bzw. bei dem er sten Halbleitersubstrat (1) gebildet einschließt, mit dem zweiten Halbleiterelement (6) durch das Medium der ersten Elektrode (7) und der zweiten Elektrode (8); einen Durchgangselektroden-Isolierbeschichtungsschritt zum Beschichten des zweiten Halbleitersubstrats (2) und der Durchgangselektrode (12) mit einem Isoliermaterial (13) auf der Oberfläche des ersten Halbleitersubstrats (1), in der die erste Halbleiterschaltung (3) gebildet ist; einen Oberflächenschleifschritt zum Schleifen des Isoliermaterials (13), das in dem Durchgangselektroden-Isolierbeschichtungsschritt aufgeschichtet wurde, von einer Seite des ersten Halbleitersubstrats (1), auf der das zweite Halbleitersubstrat (2) montiert ist, bis die Durchgangselektrode (12) exponiert ist; und einen Rückoberflächenschleifschritt zum Schleifen einer Rückoberfläche des ersten Halbleitersubstrats (1) um eine vorbestimmte Dicke.
  16. Halbleitervorrichtungsherstellungsverfahren gemäß Anspruch 15, ferner mit: einem Vorsprungselektroden-Bildungsschritt zum Bilden einer vorstehenden Elektrode (81) auf einem oberen Abschnitt der Durchgangselektrode (12), der auf der Seite des zweiten Halbleitersubstrats (2) exponiert ist, durch einen Elektroplattierprozeß unter Verwendung des ersten Halbleitersubstrats (1) als einer Kathode, nachdem der Oberflächenschleifschritt durchgeführt worden war.
  17. Halbleitervorrichtungsherstellungsverfahren gemäß Anspruch 15 oder 16, ferner mit: einem Rückoberflächenätzschritt zum Beseitigen, mittels Ätzen, der Halbleitersubstratmatrix, die auf der Rückoberfläche des ersten Halbleitersubstrats (1) exponiert ist, bis die Durchgangselektrode (12) aus dem ersten Halbleitersubstrat (1) herausragt, im Anschluß an den Rückoberflächenätzschritt.
  18. Halbleitervorrichtungsherstellungsverfahren gemäß irgendeinem der Ansprüche 15 bis 17, wobei in dem Lochbildungsschritt ein zweites Loch bei einer Position gebildet wird, die bei einem vorbestimmten Abstand von dem ersten Loch entfernt liegt, mit einer vorbestimmten Tiefe, die die Halbleitersubstratmatrix erreicht; wobei in dem Isolierfilmabscheidungsschritt ein Isolierfilm auf einer. seitlichen Oberfläche und einem Boden des zweiten Lochs abgeschieden wird, wobei in dem Isolierfilmbeseitigungsschritt der Isolierfilm, der auf dem Boden des zweiten Lochs gebildet wurde, entfernt wird, wobei in dem Verdrahtungsleiterverbindungsschritt ein Verdrahtungsleiter gebildet wird unter Verbindung eines Endabschnitts mit dem Verbindungsterminal, wobei in dem Resistmusterbildungsschritt ein Resistmuster einer vorbestimmten Dicke gebildet wird, in dem eine Öffnung bei einer Stelle gebildet wird, wo das zweite Loch gebildet werden soll, und wobei in dem Elektrodenbildungsschritt ein elektrisch leitfähiges Material in dem zweiten Loch eingebettet wird.
  19. Halbleitervorrichtungsherstellungsverfahren gemäß irgendeinem der Ansprüche 15 bis 18, wobei in dem Resistmusterbildungsschritt das Resistmuster auf eine Höhe gebildet wird, die höher ist als die Rückoberfläche des zweiten Halbleitersubstrats, die gegenüber der Oberfläche lokalisiert ist, in der die zweite Halbleiterschaltungs-Bildungsoberfläche gebildet ist, wobei in dem Elektrodenbildungsschritt die Durchgangselektrode (12) auf eine Höhe gebildet wird, die höher ist als die Rückoberfläche des zweiten Halbleitersubstrats (2), die gegenüber der Oberfläche lokalisiert ist, in der die zweite Halbleiterschaltung gebildet wird, und wobei in dem Oberflächenschleifschritt nur die Durchgangselektrode exponiert wird.
  20. Halbleitervorrichtungsherstellungsverfahren gemäß irgendeinem der Ansprüche 15 bis 18, ferner mit einem Oberflächenleiterabschnitts-Hildungsschritt, bei dem die durch den Oberflächenschleifschritt geschliffene Oberfläche mit einem Isolierfilmmuster beschichtet wird, das eine Position bei einem oberen Abschnitt der Durchgangselektrode (12) einnehmen kann, um dadurch einen elektrisch leitfähigen Abschnitt zu bilden, der mit dem oberen Abschnitt verbunden ist und der eine Dicke aufweist, die nicht geringer ist als eine Höhe der Oberfläche des Isolierfilmmusters, durch einen Elektroplattierprozeß, in dem von der Halbleitersubstratmatrix des ersten Halbleitersubstrats (1) als Kathode Gebrauch gemacht wird.
DE10349692A 2002-11-29 2003-10-24 Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben Expired - Lifetime DE10349692B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002347895A JP4035034B2 (ja) 2002-11-29 2002-11-29 半導体装置およびその製造方法
JP2002-347895 2002-11-29

Publications (2)

Publication Number Publication Date
DE10349692A1 DE10349692A1 (de) 2004-06-17
DE10349692B4 true DE10349692B4 (de) 2006-07-06

Family

ID=32322042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10349692A Expired - Lifetime DE10349692B4 (de) 2002-11-29 2003-10-24 Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben

Country Status (6)

Country Link
US (2) US6995455B2 (de)
JP (1) JP4035034B2 (de)
KR (1) KR100572737B1 (de)
CN (1) CN1305133C (de)
DE (1) DE10349692B4 (de)
TW (1) TWI255674B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4289146B2 (ja) * 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US20050179120A1 (en) * 2003-12-16 2005-08-18 Koji Yamaguchi Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
JP5052130B2 (ja) * 2004-06-04 2012-10-17 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置及びその製造方法
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
US7459376B2 (en) * 2005-02-04 2008-12-02 Infineon Technologies Ag Dissociated fabrication of packages and chips of integrated circuits
JP2007036060A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP4609317B2 (ja) * 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
KR101030769B1 (ko) * 2007-01-23 2011-04-27 삼성전자주식회사 스택 패키지 및 스택 패키징 방법
JP2008218926A (ja) 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
JP4952372B2 (ja) * 2007-05-23 2012-06-13 株式会社デンソー 複合ｉｃパッケージ及びその製造方法
JP2009010178A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4585561B2 (ja) * 2007-09-04 2010-11-24 株式会社東芝 半導体装置の製造方法
JP2009200422A (ja) * 2008-02-25 2009-09-03 Panasonic Corp 半導体装置とその製造方法及び実装方法
FR2932004B1 (fr) * 2008-06-03 2011-08-05 Commissariat Energie Atomique Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
EP2325882A4 (de) * 2008-09-18 2017-01-04 The University of Tokyo Herstellungsverfahren für halbleiterbauelement
JP4945545B2 (ja) * 2008-11-10 2012-06-06 株式会社日立製作所 半導体装置の製造方法
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
JP5574639B2 (ja) * 2009-08-21 2014-08-20 三菱電機株式会社 半導体装置およびその製造方法
FR2953063B1 (fr) * 2009-11-20 2012-08-24 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
US8587121B2 (en) * 2010-03-24 2013-11-19 International Business Machines Corporation Backside dummy plugs for 3D integration
CN102254857B (zh) * 2010-05-18 2015-11-25 异基因开发有限责任公司 半导体工艺及结构
US8441112B2 (en) * 2010-10-01 2013-05-14 Headway Technologies, Inc. Method of manufacturing layered chip package
CN105448998B (zh) 2010-10-12 2019-09-03 高通股份有限公司 集成电路芯片和垂直功率器件
US9159825B2 (en) 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9466536B2 (en) * 2013-03-27 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator integrated circuit with back side gate
US8748245B1 (en) 2013-03-27 2014-06-10 Io Semiconductor, Inc. Semiconductor-on-insulator integrated circuit with interconnect below the insulator
US9478507B2 (en) 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage
JP7115553B2 (ja) * 2018-10-10 2022-08-09 株式会社村田製作所 発電素子実装基板、電池パック、電子機器及び電動車両
CN113013131A (zh) * 2019-12-20 2021-06-22 群创光电股份有限公司 发光装置及包含其的拼接式显示器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612083A (en) * 1984-07-20 1986-09-16 Nec Corporation Process of fabricating three-dimensional semiconductor device
US4939568A (en) * 1986-03-20 1990-07-03 Fujitsu Limited Three-dimensional integrated circuit and manufacturing method thereof
JPH06132474A (ja) * 1992-03-18 1994-05-13 Toshiba Corp 半導体装置
JPH11307937A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
US6087719A (en) * 1997-04-25 2000-07-11 Kabushiki Kaisha Toshiba Chip for multi-chip semiconductor device and method of manufacturing the same
US20010054770A1 (en) * 2000-06-21 2001-12-27 Isaak Harlan R. Panel stacking of BGA devices to form three-dimensional modules

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP2001148457A (ja) 1999-11-22 2001-05-29 Matsushita Electronics Industry Corp 高周波用半導体装置
JP4320492B2 (ja) 1999-12-08 2009-08-26 株式会社デンソー 半導体素子の実装構造および半導体素子の実装構造の製造方法
KR100321159B1 (ko) * 1999-12-29 2002-03-18 박종섭 스택형 메모리 모듈 및 그의 제조 방법
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612083A (en) * 1984-07-20 1986-09-16 Nec Corporation Process of fabricating three-dimensional semiconductor device
US4939568A (en) * 1986-03-20 1990-07-03 Fujitsu Limited Three-dimensional integrated circuit and manufacturing method thereof
JPH06132474A (ja) * 1992-03-18 1994-05-13 Toshiba Corp 半導体装置
US6087719A (en) * 1997-04-25 2000-07-11 Kabushiki Kaisha Toshiba Chip for multi-chip semiconductor device and method of manufacturing the same
JPH11307937A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
US20010054770A1 (en) * 2000-06-21 2001-12-27 Isaak Harlan R. Panel stacking of BGA devices to form three-dimensional modules

Also Published As

Publication number Publication date
JP2004186187A (ja) 2004-07-02
US6995455B2 (en) 2006-02-07
CN1505138A (zh) 2004-06-16
US7452751B2 (en) 2008-11-18
DE10349692A1 (de) 2004-06-17
JP4035034B2 (ja) 2008-01-16
CN1305133C (zh) 2007-03-14
US20060084258A1 (en) 2006-04-20
KR100572737B1 (ko) 2006-04-24
TWI255674B (en) 2006-05-21
US20040106335A1 (en) 2004-06-03
KR20040047653A (ko) 2004-06-05
TW200412214A (en) 2004-07-01

Similar Documents

Publication Publication Date Title
DE10349692B4 (de) Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben
DE10315780B4 (de) Herstellungsverfahren für Halbleitervorrichtungen
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE3339957C2 (de)
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005025452B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode
DE102007040149A1 (de) Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung
DE102006035864A1 (de) Verfahren zur Herstellung einer elektrischen Durchkontaktierung
DE102014119230A1 (de) Vorstehende Kontakthöckerpads für Bond-auf-Leitungs-Prozessierung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102005026229B4 (de) Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE2839215A1 (de) Anordnung zum verbinden von mikroschaltungen
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102008034789B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
DE102010008942B4 (de) Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen
DE102018122358A1 (de) Halbleiter-bauelement und verfahren
DE112020000155B4 (de) Verfahren zum Montieren von Chips durch Stapeln mit Rotation und gestapelte Chip-Struktur
DE102007014363B4 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE102008051443B4 (de) Halbleitermodul und Herstellungsverfahren hierfür
EP1741135B1 (de) Verfahren zur Herstellung eines Chipmoduls
EP3774640A1 (de) Bond-strukturen auf mems-element und asic-element
WO2003086956A2 (de) Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur
DE102011116409B3 (de) Verfahren zur Herstellung dünner Halbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP

Owner name: RENESAS TECHNOLOGY CORP., TOKIO/TOKYO, JP

Owner name: ROHM CO. LTD., KYOTO, JP

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ROHM CO. LTD., KYOTO, KYOTO, JP

Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAG, JP

Owner name: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP

Owner name: TOSHIBA MEMORY CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP

Owner name: KIOXIA CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP

Owner name: ROHM CO. LTD., KYOTO-SHI, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP

Owner name: KABUSHIKI KAISHA TOSHIBA, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP; ROHM CO. LTD., KYOTO-SHI, KYOTO, JP

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R081 Change of applicant/patentee

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: K.K. PANGEA, TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: TOSHIBA MEMORY CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: TOSHIBA MEMORY CORPORATION, JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: K.K. PANGEA, TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: TOSHIBA MEMORY CORPORATION, JP

Free format text: FORMER OWNERS: K.K. PANGEA, TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: KIOXIA CORPORATION, JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: KIOXIA CORPORATION, JP

Free format text: FORMER OWNERS: K.K. PANGEA, TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

Owner name: KIOXIA CORPORATION, JP

Free format text: FORMER OWNERS: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP; RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R081 Change of applicant/patentee

Owner name: KIOXIA CORPORATION, JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: ROHM CO. LTD., JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNERS: RENESAS ELECTRONICS CORPORATION, TOKIO/TOKYO, JP; ROHM CO. LTD., KYOTO, JP; TOSHIBA MEMORY CORPORATION, TOKYO, JP

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R071 Expiry of right