DE102005025452B4 - Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode Download PDF

Info

Publication number
DE102005025452B4
DE102005025452B4 DE102005025452.7A DE102005025452A DE102005025452B4 DE 102005025452 B4 DE102005025452 B4 DE 102005025452B4 DE 102005025452 A DE102005025452 A DE 102005025452A DE 102005025452 B4 DE102005025452 B4 DE 102005025452B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor device
concave
insulating layer
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005025452.7A
Other languages
English (en)
Other versions
DE102005025452A1 (de
Inventor
Yoshihiko Nemoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of DE102005025452A1 publication Critical patent/DE102005025452A1/de
Application granted granted Critical
Publication of DE102005025452B4 publication Critical patent/DE102005025452B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: Herrichten eines konkaven und eines konvexen Substrats, wobei das konkave Substrat enthält: ein Halbleitersubstrat (1) mit einer Halbleiterschaltung (2), eine erste Isolierschicht (3), die zum Bedecken einer Oberfläche des Halbleitersubstrats (1) einschließlich der Halbleiterschaltung (2) bereitgestellt ist, und eine internen Verbindung (4, 40), die in der ersten Isolierschicht (3) gebildet ist, wobei ein konkaver Abschnitt (13) in der ersten Isolierschicht (3) und dem Halbleitersubstrat (1) so bereitgestellt ist, dass er sich in einer Richtung der Dicke der ersten Isolierschicht (3) und des Halbleitersubstrats (1) erstreckt; und wobei das konvexe Substrat enthält: ein temporäres Substrat (100), einen Leitabschnitt (7, 70), der auf einer Hauptoberfläche des temporären Substrats (100) gebildet ist, und einen säulenförmigen Leitabschnitt (8, 80), der sich von dem Leitabschnitt (7, 70) in einer Richtung senkrecht zu der Hauptoberfläche des temporären Substrats (100) erstreckt; wobei das Verfahren weiter die Schritte enthält: Ineinanderfügen des konkaven Substrats und des konvexen Substrats, wobei ein flüssiges Isoliermaterial (5a, 5b) auf eine Verbindungsoberfläche zumindest des konvexen oder des konkaven Substrats aufgebracht ist, oder Ineinanderfügen des konkaven Substrats und des konvexen Substrats, wobei ein Zwischenraum zwischen ihnen verbleibt, und Einspritzen eines flüssigen Isoliermaterials (5a, 5b) in diesen Zwischenraum, elektrisches Verbinden des Leitabschnitts (7, 70) direkt oder über ein weiteres Element (6) mit der internen Verbindung (4, 40), Aushärten des flüssigen Isoliermaterials (5a, 5b) zum Bilden einer zweiten Isolierschicht (5), Polieren einer Rückfläche des Halbleitersubstrats (1) zum Freilegen eines Spitzendes des säulenförmigen Leitabschnitts (8, 80), und Entfernen des temporären Substrats (100) zum Freilegen des Leitabschnitts.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode Elektrode) zum Verbinden eines Halbleitersubstrats mit einem weiteren Halbleitersubstrat, einer Halbleitervorrichtung oder einer Einrichtung.
  • JP 2004-296 896 A offenbart eine Halbleitervorrichtung mit einem Aufbau, in dem eine Elektrode auf ein Substrat geschichtet ist. Ein Durchgangsloch ist in einer Richtung der Schichtung des Substrats und der Elektrode durch die Elektrode und das Substrat gebildet. Ein leitendes Element ist in das Durchgangsloch eingesteckt. Das Durchgangsloch weist mehrere kleine Durchgangslöcher in einem Bereich zum Ausbilden einer Elektrode auf.
  • US 5 646 067 A beschreibt ein Verfahren zum Verbinden mehrerer Wafer, welche Durchgangslöcher mit leitendem Material aufweisen. Der Wafer weist einen Chip mit einer integrierten Halbleiterschaltung auf seiner Oberfläche auf. Ein Durchgangsloch erstreckt sich durch den gesamten Wafer. Das Durchgangsloch weist eine Oxidschicht auf seiner Seitenoberfläche auf und ist mit einem leitenden Material gefüllt. Das zweite Ende des Durchgangslochs ist als ein Vorsprung oder als eine Steckbuchse ausgebildet.
  • Bekanntermaßen wurde eine Halbleitervorrichtung mit einer Durchgangselektrode verwendet, die sich von einer vorderen Oberfläche (Vorderfläche) bis zu einer rückseitigen Oberfläche (Rückfläche) eines Halbleitersubstrats erstreckt. Eine bekannte Halbleitervorrichtung wird mit einem Verfahren gebildet, wie es unten beschrieben ist.
  • Bei dem Verfahren werden zunächst ein erstes Loch zum Einschließen einer Durchgangselektrode mit einer vorbestimmten Tiefe und eine mit der Durchgangselektrode zu verbindende Verbindung auf einem Halbleitersubstrat gebildet. Dann wird eine Isolierschicht abgeschieden, um eine innere Umfangsfläche des ersten Loches und die Verbindung zu bedecken. Danach wird ein Abschnitt der Isolierschicht in dem ersten Loch entfernt, wobei in diesem Abschnitt die Durchgangselektrode gebildet werden wird. Daher verbleibt die Isolierschicht entlang der inneren Umfangsfläche des ersten Loches. Demzufolge ist in dem ersten Loch ein zweites Loch mit einer Oberfläche der Isolierschicht gebildet. In diesem Zustand wird die Isolierschicht außerhalb des ersten Loches entfernt, so dass ein Abschnitt der Verbindung freilegt.
  • Dann wird eine leitende Schicht (eine Keimschicht) entlang einer oberen Oberfläche (Deckfläche) der Isolierschicht und einer Oberfläche des zweiten Lochs gebildet. Unter Verwendung der leitenden Schicht als Kathode wird eine Galvanisierung durchgeführt, um ein Metall in dem zweiten Loch einzulagern. Das Metall wird in einer säulenförmigen Form eingelagert. Danach wird eine Rückfläche des Halbleitersubstrats mit mechanischem oder chemischem Polieren oder einer Kombination daraus poliert, bis eine Grundfläche des säulenförmigen Metalls freilegt. Somit liegt die Grundfläche des säulenförmigen Metalls auf der Rückseite des Halbleitersubstrats frei. Dieses säulenförmige Metall dient als Durchgangselektrode.
  • Bei dem oben beschriebenen Verfahren zum Herstellen der Halbleitervorrichtung mit der Durchgangselektrode ist es insbesondere zum Bilden einer Durchgangselektrode mit einem großen Seitenverhältnis erforderlich, die Isolierschicht und die Keimschicht mit guten Abdeckungseigenschaften entlang der inneren Umfangsfläche und einer Grundfläche des ersten Lochs mit einer großen Tiefe und einer kleinen Öffnung zu bilden. Es ist jedoch extrem schwierig, wie oben beschrieben vorzugehen.
  • Wenn die Bedeckungseigenschaft der oben beschriebenen Isolierschicht nicht gut ist, wird ein elektrisches Lecken in dem Halbleitersubstrat und eine Fehlfunktion einer Halbleiterschaltung eine verringerte Ausbeute und Zuverlässigkeit der Halbleitervorrichtung ergeben. Wenn zusätzlich die Bedeckungseigenschaft der oben beschriebenen Keimschicht nicht gut ist, wird die Ausbeute der Halbleitervorrichtung verringert, weil während der Galvanisierung in dem Metall, das die Durchgangselektrode sein soll, ein Leerraum erzeugt wird.
  • Bei dem Schritt des Einbringens des Metalls in das zweite Loch durch Galvanisierung wird das Metall in einem Abschnitt, in dem eine Wirkstofflösung mit einer hohen Rate fließt, im wesentlichen gut gebildet. Daher wird das Metall in einem oberen Abschnitt des zweiten Lochs, in dem die Wirkstofflösung mit einer hohen Rate fließt, hinreichend gebildet, während das Metall in einem Abschnitt nah einer Grundfläche des zweiten Lochs, in dem die Wirkstofflösung mit einer niedrigen Rate fließt, unzureichend gebildet wird. Da das Metall in dem zweiten Loch in dem oberen Abschnitt schneller wächst in dem unteren Abschnitt, wird der obere Abschnitt des zweiten Lochs geschlossen, während der untere Abschnitt des zweiten Lochs einen Leerraum enthält.
  • Das oben beschriebene Problem wird gelöst durch Verringern der Seitenverhältnisse des ersten und zweiten Loches. Zum Verringern der Seitenverhältnisse müssen die Öffnungen des ersten und zweiten Lochs vergrößert oder die Tiefen des ersten und zweiten Lochs verkleinert werden.
  • Eine Vergrößerung von Öffnungen des ersten und zweiten Lochs behindert jedoch eine Größenverringerung einer Halbleitervorrichtung. Zum Verringern einer Tiefe des ersten und zweiten Lochs muss andererseits eine Dicke des Halbleitersubstrats verringert werden. Das führt zu einer verringerten Steifigkeit des Halbleitersubstrats. Demzufolge sinkt die Zuverlässigkeit der Halbleitervorrichtung. Außerdem wird die Anzahl von Herstellungsschritten vergrößert, wenn eine Stützplatte an der Halbleitervorrichtung befestigt wird, um das Halbleitersubstrat zu verstärken, wenn ein dünnes Halbleitersubstrat gebildet ist. Weiterhin unterliegen die Stützplatte und ein Kleber zum Kleben der Stützplatte an die Halbleitervorrichtungen insoweit Beschränkungen, dass sie hitzebeständig und chemisch widerstandsfähig seien müssen und ein leichtes Abschälen der Stützplatte von der Halbleitervorrichtung ermöglichen müssen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, die eine Durchgangselektrode aufweist, die eine Größenverringerung ermöglicht, eine hohe Zuverlässigkeit aufweist und auch bei einem großen Seitenverhältnis leicht gebildet wird.
  • Die Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1.
  • Entsprechend dem Verfahren der vorliegenden Erfindung wird die Zuverlässigkeit der Halbleitervorrichtung mit einer Durchgangselektrode erhöht, weil ein Schritt des Abscheidens einer Schicht auf einer Innenwand des konkaven Abschnitts des konkaven Substrats nicht erforderlich ist, wobei dieser Schritt schwierig zu steuern ist. Da weiterhin eine Isolierschicht mit einer geringen Permittivität und einer großen Dicke verwendet werden kann, wird eine Hochgeschwindigkeitsleistungsfähigkeit der Halbleitervorrichtung nicht durch Defekte in der Isolierschicht verringert. Außerdem wirkt das temporäre Substrat, auf dem der säulenförmige Leitabschnitt ausgebildet ist, als Stützkörper, wenn die Rückfläche der Halbleitervorrichtung poliert wird. Da somit ein getrennter Schritt des Anbringens des Stützkörpers gemäß dem oben beschriebenen Verfahren nicht erforderlich ist, können die Herstellungsschritte einer Halbleitervorrichtung verringert werden.
  • Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen gekennzeichnet.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
  • 2–9 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • 10 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform.
  • 11–19 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der zweiten Ausführungsform.
  • 20 ist eine Schnittansicht entlang einer Linie XX-XX in 21 und zeigt ein konkaves Substrat einer Halbleitervorrichtung gemäß einer dritten Ausführungsform.
  • 21 ist eine Draufsicht auf das konkave Substrat der Halbleitervorrichtung gemäß der dritten Ausführungsform.
  • 22 ist eine Schnittansicht entlang einer Linie XXII-XXII in 23 und zeigt ein konvexes Substrat der Halbleitervorrichtung gemäß der dritten Ausführungsform.
  • 23 ist eine Unteransicht auf das konvexe Substrat der Halbleitervorrichtung gemäß der dritten Ausführungsform.
  • 24 ist eine Schnittansicht entlang einer Linie XXIV-XXIV in 25 und zeigt einen Zustand, in dem das konkave und das konvexe Substrat gemäß der dritten Ausführungsform ineinandergefügt sind.
  • 25 ist eine Schnittansicht entlang einer Linie XXV-XXV in 24 und zeigt einen Zustand, in dem das konkave und das konvexe Substrat gemäß der dritten Ausführungsform ineinandergefügt sind.
  • 26 ist eine Schnittansicht entlang einer Linie XXVI-XXVI in 27 und zeigt ein konkaves Substrat einer Halbleitervorrichtung gemäß einer vierten Ausführungsform.
  • 27 ist eine Draufsicht auf das konkave Substrat der Halbleitervorrichtung gemäß der vierten Ausführungsform.
  • 28 ist eine Schnittansicht entlang einer Linie XXVIII-XVIII in 29 und zeigt ein konvexes Substrat der Halbleitervorrichtung gemäß der vierten Ausführungsform.
  • 29 ist eine Unteransicht auf das konvexe Substrat der Halbleitervorrichtung gemäß der vierten Ausführungsform.
  • 30 ist eine Schnittansicht entlang einer Linie XXX-XXX in 31 und zeigt einen Zustand, in dem das konkave und das konvexe Substrat gemäß der vierten Ausführungsform ineinandergefügt sind.
  • 31 ist eine Schnittansicht entlang einer Linie XXXI-XXXI in 30 und zeigt einen Zustand, in dem das konkave und das konvexe Substrat gemäß der vierten Ausführungsform ineinandergefügt sind.
  • 32 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einer fünften Ausführungsform.
  • 33–39 zeigen jeweils Halbleitervorrichtungen gemäß einem ersten bis siebten Abwandlungsbeispiel der fünften Ausführungsform.
  • 40–45 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der in 36 gezeigten Halbleitervorrichtung gemäß der fünften Ausführungsform.
  • 46–48 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der in 37 gezeigten Halbleitervorrichtung gemäß der fünften Ausführungsform.
  • 49 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform.
  • 50 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einem Abwandlungsbeispiel der sechsten Ausführungsform.
  • 51 ist eine Ansicht zum Beschreiben eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der sechsten Ausführungsform.
  • 52–56 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß dem Abwandlungsbeispiel der sechsten Ausführungsform.
  • 57 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einer siebten Ausführungsform.
  • 58 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einem Abwandlungsbeispiel der siebten Ausführungsform.
  • 59–65 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer achten Ausführungsform.
  • 66–71 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer neunten Ausführungsform.
  • 72 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform.
  • 73–83 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der zehnten Ausführungsform.
  • 84 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einer elften Ausführungsform.
  • 85–88 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der elften Ausführungsform.
  • 89 ist eine Schnittansicht entlang einer Linie LXXXIX-LXXXIX in 90 und zeigt ein konkaves Substrat einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform.
  • 90 ist eine Draufsicht auf das konkave Substrat der Halbleitervorrichtung gemäß der zwölften Ausführungsform.
  • 91 ist eine Schnittansicht entlang einer Linie XCI-XCI in 92 und zeigt ein konvexes Substrat der Halbleitervorrichtung gemäß der zwölften Ausführungsform.
  • 92 ist eine Unteransicht auf das konvexe Substrat der Halbleitervorrichtung gemäß der zwölften Ausführungsform.
  • 93 ist eine Schnittansicht entlang einer Linie XCIII-XCIII in 94 und zeigt einen Zustand, in dem das konkave und das konvexe Substrat gemäß der zwölften Ausführungsform ineinandergefügt sind.
  • 94 ist eine Schnittansicht entlang einer Linie XCIV-XCIV in 93 und zeigt einen Zustand, in dem das konkave und das konvexe Substrat gemäß der zwölften Ausführungsform ineinandergefügt sind.
  • 95 ist eine Schnittansicht entlang einer Linie XCV-XCV in 96 und zeigt ein konkaves Substrat einer Halbleitervorrichtung gemäß einem Abwandlungsbeispiel der zwölften Ausführungsform.
  • 96 ist eine Draufsicht auf das konkave Substrat der Halbleitervorrichtung gemäß dem Abwandlungsbeispiel der zwölften Ausführungsform.
  • 97 ist eine Schnittansicht entlang einer Linie XCVII-XCVII in 98 und zeigt ein konvexes Substrat der Halbleitervorrichtung gemäß dem Abwandlungsbeispiel der zwölften Ausführungsform.
  • 98 ist eine Unteransicht auf das konvexe Substrat der Halbleitervorrichtung gemäß dem Abwandlungsbeispiel der zwölften Ausführungsform.
  • 99 ist eine Schnittansicht entlang einer Linie XCIX-XCIX in 100 und zeigt einen Zustand, in dem das konkave und das konvexe Substrat gemäß dem Abwandlungsbeispiel der zwölften Ausführungsform ineinandergefügt sind.
  • 100 ist eine Schnittansicht entlang einer Linie C-C in 99 und zeigt einen Zustand, in dem das konkave und das konvexe Substrat gemäß dem Abwandlungsbeispiel der zwölften Ausführungsform ineinandergefügt sind.
  • 101 zeigt einen Aufbau einer Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform.
  • 102–107 sind Ansichten zum Beschreiben eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der dreizehnten Ausführungsform.
  • Im folgenden wird mit Bezug auf die Zeichnungen eine Halbleitervorrichtung gemäß jeder Ausführungsform der vorliegenden Erfindung sowie ein Verfahren zum Herstellen der Halbleitervorrichtung beschrieben. Es sei angemerkt, dass bei jeder Ausführungsform ein Abschnitt mit ähnlichem Aufbau und ähnlicher Funktion durch dasselbe Bezugszeichen bezeichnet ist und dass seine Beschreibung nicht wiederholt wird.
  • Unter Verwendung von 1 wird ein Aufbau einer Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben.
  • Wie in 1 dargestellt, enthält die Halbleitervorrichtung dieser Ausführungsform ein Halbleitersubstrat 1. Eine Halbleiterschaltung 2 ist in dem Halbleitersubstrat 1 ausgebildet. Eine Isolierschicht 3 ist so ausgebildet, dass sie eine Oberfläche des Halbleitersubstrats einschließlich einer Oberfläche der Halbleiterschaltung 2 bedeckt. Eine interne Verbindung 4 ist in der Isolierschicht 3 ausgebildet. Die interne Verbindung 4 ist mit der Halbleiterschaltung 2 verbunden. Eine Isolierschicht 5 ist auf der Isolierschicht 3 ausgebildet. Zusätzlich ist ein Kontakthöcker 6 so bereitgestellt, dass er in einer vertikalen Richtung durch die Isolierschicht 5 hindurchgeht. Der Kontakthöcker 6 ist mit der internen Verbindung 4 verbunden.
  • Ein leitender Abschnitt (Leitabschnitt) 7 ist in der Isolierschicht 5 ausgebildet. Hauptoberflächen des Leitabschnitts 7 und der Isolierschicht 5 liegen in derselben Ebene, d. h. der Leitabschnitt 7 liegt an einer Oberfläche der Isolierschicht 5 frei. Außerdem ist der Leitabschnitt 7 mit einer oberen Oberfläche (Deckfläche) des Kontakthöckers 6 verbunden. Ein Loch 13 ist in der Isolierschicht 3 und dem Halbleitersubstrat 1 so bereitgestellt, dass es durch die Isolierschicht 3 und das Halbleitersubstrat 1 in einer Richtung ihrer Dicke hindurchgeht. Die Isolierschicht 5 ist in dem Loch 13 entlang einer inneren Umfangsfläche des Lochs 13 als Isolationsabschnitt der vorliegenden Erfindung eingelagert. Es sei angemerkt, dass ein unten beschriebener säulenförmiger Leitabschnitt 8 durch den Isolationsabschnitt 5 von dem Halbleitersubstrat 1 isoliert ist.
  • Ein Loch 14 ist von einer inneren Umfangsfläche der Isolierschicht 5 gebildet. Der säulenförmige Leitabschnitt 8 ist in dem Loch 14 bereitgestellt. Ein Ende des säulenförmigen Leitabschnitts 8 ist mit einer unteren Oberfläche (Grundfläche) des Leitabschnitts 7 verbunden, und das andere Ende liegt auf einer rückseitigen Oberfläche (Rückfläche) des Halbleitersubstrats 1 frei. Eine freiliegende Oberfläche des säulenförmigen Leitabschnitts 8, eine Grundfläche der Isolierschicht 5 und die Rückfläche des Halbleitersubstrats 1 liegen in derselben Ebene.
  • Der oben beschriebene säulenförmige Leitabschnitt 8 wirkt als Durchgangselektrode, die mit einem weiteren Halbleitersubstrat, einer Halbleitervorrichtung oder einer Einrichtung verbunden ist. Das ermöglicht es, eine Mehrzahl von Halbleitervorrichtungen gemäß dieser Ausführungsform oder einer Halbleitervorrichtung gemäß dieser Ausführungsform und eine andere Halbleitervorrichtung oder eine Einrichtung zu stapeln. Demzufolge ist eine Integration elektronischer Schaltungen im großen Umfang ermöglicht.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung mit dem in 1 gezeigten Aufbau wird nun unter Verwendung von 2–9 beschrieben.
  • Zunächst wird wie in 2 dargestellt ein konkaves Substrat gebildet. Bei dem in 2 gezeigten konkaven Substrat sind gleiche Abschnitte wie bei dem Aufbau der in 1 gezeigten Halbleitervorrichtung durch dieselben Bezugszeichen bezeichnet, und ihre Beschreibung wird nicht wiederholt. Das in 2 gezeigte konkave Substrat hat einen Aufbau gerade nach dem Bilden des Lochs 13 in der Isolierschicht 3 und dem Halbleitersubstrat 1 in einer Richtung ihrer Dicke. In diesem Zustand erreicht das Loch 13 die Rückfläche des Halbleitersubstrats 1 nicht. Dann wird wie in 3 dargestellt ein Isoliermaterial 5a so aufgebracht, dass das Loch 13 gefüllt und eine Seitenfläche des Kontakthöckers 6 bedeckt wird.
  • Andererseits wird ein konvexes Substrat, wie es in 4 und 5 gezeigt ist, mit Schritten gebildet, die von den Schritten des oben beschriebenen konkaven Substrats, wie sie in 2 und 3 dargestellt sin, verschieden sind. Ein in 4 gezeigter Aufbau wird durch folgendes Verfahren gebildet:
    Zunächst wird ein Leitabschnitt 7 auf einer Metallplatte 100 als temporärem Substrat gebildet. Dann wird ein Resistfilm 101 so gebildet, dass er eine Hauptoberfläche der Metallplatte 100 und den Leitabschnitt 7 bedeckt. Es sei angemerkt, dass die Metallplatte 100 vorzugsweise aus einem Material wie z. B. Aluminium besteht, das leicht geätzt wird, da sie in einem nachfolgenden Schritt durch Ätzen entfernt werden soll. Anschließend wird ein Loch 15 in dem Resistfilm 101 gebildet.
  • Der säulenförmige Leitabschnitt 8 wird dann in dem Loch 15 gebildet. Als Ergebnis wird ein Aufbau wie der in 4 gezeigte gewonnen. In diesem Schritt wird unter Verwendung der Metallplatte 100 und des Leitabschnitts 7 als Kathode eine Galvanisierung durchgeführt. Dadurch wird der säulenförmige Leitabschnitt von einer Grundfläche des Lochs 15 aus so gebildet, dass er sich aufwärts erstreckt, d. h. von unten nach oben. Demzufolge wird in dem säulenförmigen Leitabschnitt 8 kein Leerraum gebildet, wie er bei der Beschreibung des technischen Hintergrunds erwähnt wurde. Das bedeutet, dass der Leitabschnitt 8 in einem guten Zustand ist. Anschließend wird der Resistfilm 101 entfernt. Somit wird der säulenförmige Leitabschnitt 8 so gebildet, dass er sich von einer Hauptoberfläche des Leitabschnitts 7 aus in einer Richtung senkrecht zu einer Hauptoberfläche der Metallplatte 100 erstreckt. Dann wird ein Isoliermaterial 5b so aufgebracht, dass es die Metallplatte 100 und den Leitabschnitt 7 bedeckt. Als Ergebnis wird der in 5 gezeigte Aufbau gewonnen.
  • Auch wenn jedes der Isoliermaterialien 5a und 5b ein beliebiges Material sein kann, vorausgesetzt es dass es bei niedriger Temperatur flüssig ist, ist ein Material wie z. B. niedrig schmelzendes Glas, Polyimid oder NCP (nicht leitende Paste) bevorzugt.
  • Dann werden wie in 6 dargestellt das in 3 gezeigte konkave Substrat und das in 5 gezeigte konvexe Substrat ineinandergefügt, d. h. der säulenförmige Leitabschnitt 8 wird in das Loch 13 eingesetzt. Dabei wird in dem Loch 13 befindliches Isoliermaterial 5a aus dem Loch 13 herausgepresst. Die Isoliermaterialien 5a und 5b erstrecken sich über einen gesamten Zwischenraum zwischen dem konvexen und konkaven Substrat. Anschließend vereinigen sich die Isoliermaterialien 5a und 5b miteinander und härten aus. In diesem Schritt wird der Kontakthöcker 6 mit dem Leitabschnitt 7 verbunden. Demzufolge wird ein in 7 gezeigter Aufbau gebildet. Auch wenn in dieser Ausführungsform beide Isoliermaterialien 5a und 5b verwendet werden, um das konvexe und das konkave Substrat miteinander zu verbinden, können das konvexe und konkave Substrat auch lediglich durch eines der Isoliermaterialien miteinander verbunden sein.
  • Dann wird das Halbleitersubstrat 1 von seiner Rückseite aus bis zu einer vorbestimmten Höhenposition poliert. Dadurch wird der säulenförmige Leitabschnitt 8 wie in 8 gezeigt auf der Rückfläche des Halbleitersubstrats 1 freigelegt. Die Metallplatte 100 wird dann durch Ätzen entfernt. Damit wird wie in 9 gezeigt der Leitabschnitt 7 freigelegt.
  • Gemäß dem oben beschriebenen Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dieser Ausführungsform ist der Schritt zum Bilden einer Isolierschicht mit einer hohen Abdeckeigenschaft auf einer inneren Umfangsfläche des Lochs 13 mit einem großen Seitenverhältnis, wie er bei der Beschreibung des technischen Hintergrunds erwähnt wurde, nicht erforderlich. Daher kann relativ einfach eine gute Durchgangselektrode gebildet werden.
  • Zusätzlich ist gemäß dem Verfahren zum Herstellen der Halbleitervorrichtung in dieser Ausführungsform, wie es oben beschrieben ist, eine Möglichkeit zum Bilden eines Leerraums in dem Loch 13 verringert, weil der säulenförmige Leitabschnitt 8 so gebildet werden, dass der säulenförmige Leitabschnitt 8 unter Verwendung der Metallplatte 100 als Kathode allmählich auf einer Oberfläche der Metallplatte 100 innerhalb des Lochs 15 des Resistfilms 101 als Stempel aufwärts abgeschieden werden kann (was im folgenden als ”von unten nach oben” bezeichnet wird). Demzufolge wird die Zuverlässigkeit der Halbleitervorrichtung erhöht.
  • Weiterhin erfordert eine bekannte Technik einen spezifischen Schritt zum Bereitstellen eines Verstärkungselements zum Verstärken des Halbleitersubstrats 1, das durch das Polieren dünner gemacht wurde und somit eine verringerte mechanische Festigkeit aufweist. Gemäß dem Verfahren zum Herstellen der Halbleitervorrichtung in dieser Ausführungsform wirkt jedoch die Metallplatte 100 des konvexen Substrats als Verstärkungselement, wenn die Rückfläche des Halbleitersubstrats 1 poliert wird, um die Grundfläche des säulenförmigen Leitabschnitts 8 freizulegen. Daher ist der spezifische Schritt des Bereitstellens eines Verstärkungselements nicht erforderlich. Somit werden die Herstellungsschritte der Halbleitervorrichtung vereinfacht.
  • Gemäß dem Verfahren zum Herstellen der Halbleitervorrichtung in dieser Ausführungsform wird außerdem beim Einsetzen des säulenförmigen Leitabschnitts 1 in das Loch 13 ein Druck von dem säulenförmigen Leitabschnitt 8 auf die flüssigen Isoliermaterialien 5a und 5b ausgeübt, um die Bildung eines Leerraums zwischen der inneren Umfangsfläche des Lochs 13 und dem säulenförmigen Leitabschnitt 8 zu verhindern. Das ergibt einen guten Zustand der Isolierschicht 5. Demzufolge kann die Isolierschicht 5 mit einer großen Dicke und einer geringen Permittivität gebildet werden, d. h. eine in der Durchgangselektrode beim Fließen eines Stromes durch die Durchgangselektrode auftretende parasitäre Kapazität kann verringert sein. Demzufolge ist ein Hochgeschwindigkeitsbetrieb der Halbleitervorrichtung nicht durch eine mangelhafte Isolierschicht verringert.
  • Es sei angemerkt, dass in dieser Ausführungsform ein Verfahren verwendet wird, bei dem das konkave Substrat und das konvexe Substrat ineinandergefügt werden, wobei die flüssigen Isoliermaterialien auf Verbindungsflächen zwischen dem konvexen und konkaven Substrat aufgebracht sind. Die Halbleitervorrichtung mit dem in 1 gezeigten Aufbau kann jedoch auch durch ein Verfahren hergestellt werden, bei dem der Leitabschnitt mit dem Kontakthöcker 6 in Kontakt gebracht wird, während ein Zwischenraum zwischen dem konkaven und konvexen Substrat verbleibt, und ein flüssiges Isoliermaterial in den Zwischenraum eingespritzt wird.
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform wird nun unter Verwendung von 10 beschrieben.
  • Die Halbleitervorrichtung gemäß dieser Ausführungsform, wie sie in 10 gezeigt ist, hat einen Aufbau ähnlich dem der in 1 gezeigten Halbleitervorrichtung gemäß der ersten Ausführungsform. Die Halbleitervorrichtung dieser Ausführungsform unterscheidet sich jedoch in den folgenden Punkten von der Halbleitervorrichtung der ersten Ausführungsform:
    Bei der Halbleitervorrichtung gemäß dieser Ausführungsform ist an der Stelle einer internen Verbindung 4 eine interne Verbindung 40 bereitgestellt. Ein Abschnitt der internen Verbindung 40 ist als Anschlussabschnitt 41 definiert. Ein Leitabschnitt 70 ist mit einer Deckfläche des Anschlussabschnitts 41 verbunden. Ein säulenförmiger Leitabschnitt 80 ist mit einer Grundfläche des Leitabschnitts 70 verbunden. Das bedeutet, dass die Halbleitervorrichtung dieser Ausführungsform eine nagelförmige Durchgangselektrode 220 aufweist, wie sie in 10 gezeigt ist. Es sei angemerkt, dass in der zweiten Ausführungsform verglichen mit der ersten Ausführungsform ein Abschnitt mit demselben Aufbau und derselben Funktion durch dasselbe Bezugszeichen bezeichnet ist und somit seine Beschreibung nicht wiederholt wird.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß dieser Ausführungsform wird nun unter Verwendung von 11–19 beschrieben.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung gemäß dieser Ausführungsform ist ähnlich dem der ersten Ausführungsform. Anstelle des in 2 gezeigten konkaven Substrats, das bei der ersten Ausführungsform gebildet wird, wird in dieser Ausführungsform ein konkaves Substrat gebildet, wie es in 11 gezeigt ist. Der in 11 gezeigte Aufbau unterscheidet sich von dem in 2 gezeigten in den folgenden Punkten:
    Bei dem in 11 gezeigten Aufbau ist der Kontakthöcker 6 des in 2 gezeigten Aufbaus nicht bereitgestellt, und die interne Verbindung 40 ist so bereitgestellt, dass sie das Loch 13 umgibt. Nachdem der in 11 gezeigte Aufbau gebildet wurde, wird die Isolierschicht 3 um eine Öffnung des Lochs 13 herum entfernt, um wie in 12 gezeigt einen Abschnitt der internen Verbindung 40 als Anschlussabschnitt 41 freizulegen. Dann wird das isolierende Material 5a so aufgebracht, dass es eine freiliegende Oberfläche des Verbindungsabschnitts 41 und das Loch 13 füllt. Der resultierende Aufbau ist in 13 dargestellt.
  • Weiterhin wird anstelle des in 5 gezeigten konvexen Substrat, das in der ersten Ausführungsform gebildet wird, in dieser Ausführungsform ein konvexes Substrat gebildet, wie es in 16 gezeigt ist. Das konvexe Substrat dieser Ausführungsform wird mit dem folgenden Verfahren gebildet:
    Zunächst wird auf einer Metallplatte 100 ein Resistfilm 101a gebildet. Dann wird ein Abschnitt des Resistfilms 101a entfernt, um ein Loch 15a zu bilden. Der Leitabschnitt 70 wird dann in dem Loch 15a gebildet. Als Ergebnis wird ein Aufbau erzielt, wie er in 14 dargestellt ist.
  • Anschließend wird der Resistfilm 101a entfernt. Dann wird ein Resistfilm 101b so gebildet, dass er den Leitabschnitt 70 und eine Hauptoberfläche der Metallplatte 100 bedeckt. Anschließend wird ein Loch 15b so gebildet, dass es in einer vertikalen Richtung durch den Resistfilm 101b hindurchgeht und den Leitabschnitt 70 erreicht. Dann wird der säulenförmige Leitabschnitt 80 in dem Loch 15b gebildet. Als Ergebnis wird ein Aufbau erzielt, wie er in 15 dargestellt ist. Es sei angemerkt, dass der säulenförmige Leitabschnitt 80 durch Galvanisierung unter Verwendung der Metallplatte 100 und des Leitabschnitts 70 als Kathode gebildet wird.
  • Dann wird der Resistfilm 101b entfernt. Anschließend wird das Isoliermaterial 5b so gebildet, dass es die Hauptfläche der Metallplatte 100 und den Leitabschnitt 70 bedeckt. Als Ergebnis wird ein Aufbau erzielt, wie er in 16 dargestellt ist. Dann werden wie in 17 dargestellt das in 16 gezeigte konvexe Substrat und das in 13 gezeigte konkave Substrat ineinandergefügt. Anschließend härten die Isoliermaterialien 5a und 5b aus. Als Ergebnis wird ein Aufbau gebildet, bei dem die Isolierschicht 5 einen Zwischenraum zwischen dem konvexen und dem konkaven Substrat füllt. Somit wird ein Aufbau erzielt, wie er in 18 dargestellt ist.
  • Anschließend wird ähnlich wie in der ersten Ausführungsform das Halbleitersubstrat 1 von seiner Rückseite aus bis zu einer vorbestimmten Höhenposition poliert, um eine Grundfläche des säulenförmigen Leitabschnitts 80 an der Rückfläche des Halbleitersubstrats 1 freizulegen. Außerdem wird die Metallplatte 100 durch Ätzen entfernt, um den Leitabschnitt 70 auf einer Oberfläche der Isolierschicht 5 freizulegen. Als Ergebnis wird ein Aufbau gewonnen, wie er in 19 gezeigt ist.
  • Auch wenn in dieser Ausführungsform die beiden genannten Isoliermaterialien 5a und 5b verwendet werden, kann die Halbleitervorrichtung gemäß dieser Ausführungsform auch unter Verwendung von lediglich einem der Isoliermaterialien hergestellt werden.
  • Mit dem Verfahren zum Herstellen der Halbleitervorrichtung dieser Ausführungsform, wie es oben beschrieben ist, können ähnliche Wirkungen erzielt werden wie die, die mit dem Verfahren gemäß der ersten Ausführungsform erzielt werden.
  • Zusätzlich wird bei der Halbleitervorrichtung dieser Ausführungsform beim Ineinanderfügen des konkaven und des konvexen Substrates, wie es in 17 gezeigt ist, eine Positionsbeziehung zwischen dem konkaven und dem konvexen Substrat durch Kontakt des Anschlussabschnitts 41 mit dem Leitabschnitt 70 fixiert. Verglichen mit dem in 6 gezeigten Verfahren zum Herstellen der Halbleitervorrichtung in der ersten Ausführungsform, bei dem die Lagebeziehung zwischen dem konkaven und konvexen Substrat durch einen Kontakt zwischen dem Kontakthöcker 6 und dem Leitabschnitt 7 festgelegt sind, kann die Lagebeziehung zwischen dem konkaven und dem konvexen Substrat, insbesondere eine Lagebeziehung zwischen dem Loch 13 und dem säulenförmigen Leitabschnitt 80, leicht verwirklicht werden.
  • Wenn eine Oberflächenbehandlung an einer Grundfläche des Leitabschnitts 7 und einer Deckfläche des Anschlussabschnitts 41 der internen Verbindung 40 durchgeführt werden, wird ein guter Kontaktzustand zwischen ihnen erzielt. Außerdem wird auch in dieser Ausführungsform das Verfahren durchgeführt, bei dem das konkaven Substrat und das konvexe Substrat ineinandergefügt werden, wobei die flüssigen Isolationsmaterialien auf Verbindungsflächen des konvexen und des konkaven Substrats aufgebracht sind. Die Halbleitervorrichtung mit dem in 9 gezeigten Aufbau kann jedoch auch durch ein Verfahren hergestellt werden, bei dem der Leitabschnitt 70 in Kontakt mit dem Anschlussabschnitt 41 gebracht wird, wobei ein Zwischenraum zwischen dem konkaven und dem konvexen Substrat verbleibt und ein flüssiges Isolationsmaterial in den Zwischenraum eingespritzt wird.
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer dritten Ausführungsform wird nun unter Verwendung von 20–25 beschrieben.
  • Die Halbleitervorrichtung gemäß dieser Ausführungsform hat einen Aufbau ähnlich dem der Halbleitervorrichtung gemäß der ersten Ausführungsform. Der Aufbau der Halbleitervorrichtung dieser Ausführungsform unterscheidet sich von dem der ersten Ausführungsform darin, dass anstelle des Lochs 13 ein Graben 130 ausgebildet ist, d. h. der Graben 130 ist in der Isolierschicht 3 und dem Halbleitersubstrat 1 ausgebildet. Weiterhin sind in dieser Ausführungsform eine Mehrzahl von säulenförmigen Leitabschnitten 8 bereitgestellt, so dass sie in dem Graben 130 in einer Erstreckungsrichtung des Grabens 130 ausgerichtet sind.
  • Wie aus 20–25 ersichtlich existiert gemäß dem Aufbau der Halbleitervorrichtung dieser Ausführungsform zwischen den säulenförmigen Leitabschnitten 8 kein Halbleitersubstrat 1, sondern nur die Isolierschicht 5. Anders ausgedrückt füllen die Isoliermaterialien 5a und 5b einen Abschnitt zwischen den säulenförmigen Leitabschnitten 8 in dem Graben 130.
  • Dadurch kann eine Dicke der Isolierschicht 5 zwischen säulenförmigen Leitabschnitten 8 auch dann groß gemacht werden, wenn ein Abstand zwischen den säulenförmigen Leitabschnitten 8 verringert wird, wodurch eine gewünschte Isoliereigenschaft erzielt wird. Daher ist eine Größenverringerung der Halbleitervorrichtung möglich. Außerdem ist die Genauigkeit der Ausrichtung der säulenförmigen Leitabschnitte 8 entspannter, und die Isoliermaterialien 5a und 5b können leichter fließen. Demzufolge können Materialien mit hoher Viskosität als Isoliermaterialien 5a und 5b verwendet werden. Somit wird ein Auswahlbereich für das Isoliermaterial vergrößert.
  • Es sei angemerkt, dass in dieser Ausführungsform das Verfahren verwendet werden kann, bei dem das konkave Substrat und das konvexe Substrat ineinandergefügt werden, wobei die flüssigen Isoliermaterialien auf die Verbindungsflächen des konvexen und des konkaven Substrats aufgebracht sind. Alternativ kann das Verfahren verwendet werden, bei dem das konkave und das konvexe Substrat ineinandergefügt werden, wobei ein Zwischenraum zwischen ihnen verbleibt, und ein flüssiges Isoliermaterial in den Zwischenraum eingespritzt wird.
  • Bei einem Verfahren zum Herstellen der Halbleitervorrichtung gemäß dieser Ausführungsform wird zum Schluss ähnlich wie bei dem Verfahren der ersten Ausführungsform die Rückfläche des Halbleitersubstrats 1 entfernt, um eine Rückfläche des säulenförmigen Leitabschnitts 8 freizulegen, und anschließend wird die Metallplatte 100 entfernt, um den Leitabschnitt 7 freizulegen.
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer vierten Ausführungsform wird nun unter Verwendung von 26–31 beschrieben. Die Halbleitervorrichtung gemäß dieser Ausführungsform hat einen Aufbau ähnlich dem der Halbleitervorrichtung gemäß der zweiten Ausführungsform. Der Aufbau der Halbleitervorrichtung dieser Ausführungsform unterscheidet sich von dem der zweiten Ausführungsform darin, dass anstelle des Lochs 13 ein Graben 130 ausgebildet ist, d. h. der Graben 130 ist in der Isolierschicht 3 und dem Halbleitersubstrat 1 ausgebildet. Weiterhin ist in dieser Ausführungsform eine Mehrzahl von säulenförmigen Leitabschnitten 8 so gebildet, dass sie in einer Erstreckungsrichtung des Grabens 130 ausgerichtet sind, d. h. eine Mehrzahl von säulenförmigen Abschnitten 80 sind ausgerichtet in dem Graben 130 bereitgestellt.
  • Bei der Halbleitervorrichtung dieser Ausführungsform kann ähnlich wie bei der Halbleitervorrichtung der dritten Ausführungsform ein Zwischenraum zwischen den säulenförmigen Leitabschnitten 80 so klein wie möglich gemacht werden. Daher ist eine Größenverringerung der Halbleitervorrichtung ermöglicht.
  • Es sei angemerkt, dass in dieser Ausführungsform das Verfahren verwendet werden kann, bei dem das konkave Substrat und das konvexe Substrat ineinandergefügt werden, wobei die flüssigen Isoliermaterialien auf die Verbindungsflächen des konvexen und des konkaven Substrats aufgebracht sind. Alternativ kann das Verfahren verwendet werden, bei dem das konkave und das konvexe Substrat ineinandergefügt werden, wobei ein Zwischenraum zwischen ihnen verbleibt, und ein flüssiges Isoliermaterial in den Zwischenraum eingespritzt wird.
  • Bei einem Verfahren zum Herstellen der Halbleitervorrichtung gemäß dieser Ausführungsform wird zum Schluss ähnlich wie bei dem Verfahren der zweiten Ausführungsform die Rückfläche des Halbleitersubstrats 1 entfernt, um eine Rückfläche des säulenförmigen Leitabschnitts 8 freizulegen, und anschließend wird die Metallplatte 100 entfernt, um den Leitabschnitt 7 freizulegen.
  • Eine Halbleitervorrichtung gemäß einer fünften Ausführungsform wird nun unter Verwendung von 32 beschrieben. Die Halbleitervorrichtung gemäß dieser Ausführungsform hat einen Aufbau ähnlich dem der Halbleitervorrichtung gemäß der ersten Ausführungsform. Der Aufbau der Halbleitervorrichtung dieser Ausführungsform unterscheidet sich jedoch von dem der in 1 gezeigten ersten Ausführungsform darin, dass ein Kontakthöcker 9 auf dem Leitabschnitt 7 bereitgestellt ist. Da der Kontakthöcker 9 entsprechend diesem Aufbau von einer Hauptfläche der Isolierschicht 5 aus vorsteht, wird die elektrische Verbindung des Leitabschnitts 7 nicht nur mit einem anderen Halbleitersubstrat oder einer Halbleitervorrichtung, sondern auch mit einer anderen Einrichtung verbessert.
  • Zusätzlich kann als Abwandlungsbeispiel des Aufbaus der Halbleitervorrichtung dieser Ausführungsform ein Aufbau verwendet werden, bei dem ein säulenförmiger Leitabschnitt 8a mit einem teilweise vorspringenden oberen Abschnitt anstelle des in 32 gezeigten Kontakthöckers 9 verwendet wird und ein Leitabschnitt 7 wie in 33 dargestellt entlang einer Form des vorspringenden oberen Abschnitts bereitgestellt ist. Es kann also ein Aufbau angewendet werden, bei dem ein oberer Abschnitt des Leitabschnitts 7a von der Hauptoberfläche der Isolierschicht 5 ausvorspringt. Mit dem in 33 gezeigten Aufbau ist ähnlich wie bei dem in 32 gezeigten Aufbau mit einem Kontakthöcker 9 ebenfalls die elektrische Verbindung des Leitabschnitts 7a mit einem anderen Halbleitersubstrat, einer Halbleitervorrichtung oder einer Einrichtung verbessert.
  • Zusätzlich sind Aufbauten, wie sie in 34 und 35 gezeigt sind, ebenfalls als weitere Abwandlungsbeispiele des Aufbaus der Halbleitervorrichtung dieser Ausführungsform vorgesehen. Der in 34 gezeigte Aufbau ist ähnlich dem der in 2 gezeigten Halbleitervorrichtung gemäß der zweiten Ausführungsform. Der in 34 gezeigte Aufbau unterscheidet sich jedoch von dem in 2 gezeigten darin, dass ein Kontakthöcker 90 auf dem Leitabschnitt 70 ausgebildet ist. Ein ähnlicher Effekt, wie er durch den in 32 dargestellten Kontakthöcker 9 erzielt wird, kann auch mit dem Kontakthöcker 90 erzielt werden.
  • Zusätzlich kann wie in 35 dargestellt ein Leitabschnitt 70a ähnlich dem in 10 gezeigten Leitabschnitt 70, aber mit einer vorspringenden Deckfläche, anstelle des in 34 gezeigten Kontakthöckers 90 vorgesehen sein. In diesem Fall hat ein säulenförmiger Leitabschnitt 80a wie in 35 dargestellt einen teilweise vorspringenden oberen Abschnitt. Der Leitabschnitt 70a ist also entlang einer Form des säulenförmigen Leitabschnitts 80a ausgebildet.
  • Bei der Halbleitervorrichtung dieser Ausführungsform kann zusätzlich zu dem in 32 gezeigten Aufbau eine Schutzschicht 10 aus Glas oder einem organischem Material wie in 36 dargestellt auf der Isolierschicht 5 und dem Leitabschnitt 7 ausgebildet sein. Die Schutzschicht 10 ist somit in einem Bereich ausgebildet, der nicht ein Bereich ist, in dem der Kontakthöcker 9 gebildet ist. Gemäß diesem Aufbau sind die Hauptoberflächen der Isolierschicht 5 und des Leitabschnitts 7 durch die Schutzschicht 10 geschützt. Da die Schutzschicht 10 nicht auf dem Kontakthöcker 9 bereitgestellt ist und der Kontakthöcker 9 von einer Hauptoberfläche der Schutzschicht 10 aus vorspringt, wird außerdem die elektrische Verbindung des Leitabschnitts 7 mit einem anderen Halbleitersubstrat, einer Halbleitervorrichtung oder einer Einrichtung durch die Schutzschicht 10 nicht behindert.
  • Weiterhin kann die Schutzschicht 10 wie in 37 dargestellt als Schutzschicht für den in 33 dargestellten Aufbau mit dem säulenförmigen Leitabschnitt 8a und dem Leitabschnitt 7a verwendet werden. Die Schutzschicht 10 kann also so bereitgestellt sein, dass sie nicht einen hervorspringenden Abschnitt des Leitabschnitts 7a bedeckt, aber dass sie wie in 37 dargestellt den restlichen Abschnitt des Leitabschnitts 7a und die Isolierschicht 5 bedeckt. In diesem Fall springt der vorspringende Abschnitt von der Hauptoberfläche der Schutzschicht 10 aus vor. Außerdem kann die Schutzschicht 10 wie in 38 dargestellt zu dem in 34 gezeigten Aufbau hinzugefügt werden. Bei einem in 38 dargestellten Aufbau springt der Kontakthöcker 90 von der Hauptoberfläche der Schutzschicht 10 aus vor. Außerdem kann die Schutzschicht 10 wie in 39 dargestellt zu dem in 35 gezeigten Aufbau hinzugefügt werden. Bei einem in 39 gezeigten Aufbau springt ein vorspringender Abschnitt des Leitabschnitts 70a von der Hauptoberfläche der Schutzschicht 10 aus vor.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung dieser Ausführungsform mit einem in 36 gezeigten Aufbau wird nun unter Verwendung von 40–45 beschrieben. Zunächst wird die Schutzschicht 10 aus Glas oder einem organischen Material durch CVD (Chemical Vapour Deposition = chemische Dampfphasenabscheidung) oder Schleuderbeschichtung auf der Metallplatte 100 gebildet, die aus einem Material wie z. B. Aluminium besteht. Dann wird ein Resistfilm 101 auf der Schutzschicht 110 gebildet. Anschließend wird ein Loch 110 so gebildet, dass es durch den Resistfilm 101 und die Schutzschicht 10 hindurchgeht und die. Metallplatte 100 freilegt. Als Ergebnis wird ein Aufbau erzielt, wie er in 40 gezeigt ist. Dann wird die Metallplatte 100 weiter geätzt, um ein Loch 120 zu bilden. Der Resistfilm 101 wird dann entfernt. Als Ergebnis wird ein Aufbau erzielt, wie er in 41 gezeigt ist.
  • Als nächstes wird der Kontakthöcker 9 aus einem anderen Material als Aluminium wie z. B. Gold durch Galvanisierung unter Verwendung der Metallplatte 100 als Kathode gebildet, um einen unteren Abschnitt des Lochs 120 zu füllen, das in der Schutzschicht 110 und der Metallplatte 100 ausgebildet ist. Als Ergebnis wird ein Aufbau wie der in 42 dargestellte erzielt. Dann wird der Leitabschnitt 7 entlang eines Abschnitts einer Oberfläche der Schutzschicht 10 abgeschieden und mit dem Kontakthöcker 9 verbunden. Als Ergebnis wird ein Aufbau wie der in 43 gezeigte erzielt. Es sei angemerkt, dass der Schritt des Abscheidens des Leitabschnitts 7 vor oder nach dem Schritt des Bildens des Lochs 120 durchgeführt werden kann. Außerdem kann der Leitabschnitt 7 mit einem anderen Verfahren als Abscheidung gebildet werden, d. h. durch Bonden einer Goldfolie, stromfreies Abscheiden, Galvanisieren oder eine Kombination von Abscheiden und Galvanisieren.
  • Dann wird der Resistfilm 101b gebildet, um den Leitabschnitt 7 und die Schutzschicht 10 zu vergraben. Danach wird ein Loch 23 so gebildet, dass es durch den Resistfilm 101b in seiner Dickerichtung hindurchgeht und den Leitabschnitt 7 freilegt. Der säulenförmige Leitabschnitt 8 wird in dem Loch 23 gebildet. Ein resultierender Aufbau ist in 44 dargestellt. Danach wird der Resistfilm 101b entfernt. Dann werden das konvexe Substrat und das konkave Substrat ineinandergefügt, und ein Zwischenraum zwischen dem konvexen und dem konkaven Substrat wird unter Verwendung des flüssigen Isolationsmaterials gefüllt. Anschließend wird eine Rückfläche des konkaven Substrats poliert. Ein resultierender Aufbau ist in 45 dargestellt. Dann wird die Metallplatte 100 durch Ätzen entfernt. Als Ergebnis wird ein Aufbau wie der in 36 gezeigte erzielt.
  • Da der Kontakthöcker 9 gemäß dem oben beschriebenen Verfahren im voraus auf dem Leitabschnitt 7 gebildet wird, kann verglichen mit einem Verfahren zum Bilden des Kontakthöckers 9 auf dem Leitabschnitt 7 der Halbleitervorrichtung, die durch Entfernen der Metallplatte 100 dünner gemacht worden ist, eine Verringerung der Ausbeute aufgrund eines Brechens der Halbleitervorrichtung verringert werden. Da die Metallplatte 100 entfernt ist, während die Schutzschicht 10 auf der Isolierschicht 5 bereitgestellt ist, kann das Entfernen der Metallplatte 100 durch Ätzen leicht durchgeführt werden.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Aufbau, wie er in 37 gezeigt ist, wird nun unter Verwendung von 46–48 beschrieben.
  • Zunächst wird die Schutzschicht 10 auf der Metallplatte 100 gebildet. Ein Loch 17 wird dann in der Schutzschicht 10 und der Metallplatte 100 gebildet. Anschließend wird der Leitabschnitt 7a entlang der Hauptoberfläche der Schutzschicht 10 und einer Oberfläche des Lochs 17 gebildet. Als Ergebnis wird ein Aufbau wie der in 46 gezeigte erzielt. Dann wird der Resistfilm 101 so gebildet, dass der Leitabschnitt 7a und die Schutzschicht 10 vergraben sind. Anschließend wird ein Loch 18 so gebildet, dass es durch den Resistfilm 101 in einer Richtung seiner Dicke hindurchgeht und einen konkaven Abschnitt des Leitabschnitts 7a erreicht.
  • Als nächstes wird der säulenförmige Leitabschnitt 8a in dem Loch 18 durch Plattieren gebildet. Als Ergebnis wird ein Aufbau wie der in 47 gezeigte erzielt. Dann wird der Resistfilm 101 entfernt. Das dadurch gewonnene konvexe Substrat und das konkave Substrat werden ineinandergefügt. Anschließend wird ein Isoliermaterial in einen Zwischenraum zwischen dem konkaven und dem konvexen Substrat eingespritzt. Das Isoliermaterial wird dann ausgehärtet. Dadurch wird die Isolierschicht 5 in einem Zwischenraum zwischen dem konvexen und dem konkaven Substrat gebildet. Demzufolge wird ein Aufbau wie der in 48 gezeigte erzielt. Danach wird die Metallplatte 100 durch Ätzen entfernt. Als Ergebnis wird der Aufbau erzielt, wie er in 37 dargestellt ist.
  • Es sei angemerkt, dass ein Metall automatisch in dem Loch 18 eingelagert ist, weil jeder säulenförmige Leitabschnitt 8a durch Galvanisieren gebildet wird.
  • Außerdem kann ein Leitabschnitt 7a mit einem vorspringenden Abschnitt in dem in 37 gezeigten Aufbau auch gebildet werden durch Pressen eines konvexen Stempels gegen eine Hauptfläche des Leitabschnitts 7a gebildet werden, der eine auf der Metallplatte 100 gebildete ebene Form aufweist, bevor die Schutzschicht 10 gebildet wird.
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform wird nun unter Verwendung von 49 beschrieben. Die Halbleitervorrichtung gemäß dieser Ausführungsform hat einen Aufbau ähnlich dem der in 1 gezeigten Halbleitervorrichtung. Die Halbleitervorrichtung dieser Ausführungsform unterscheidet sich jedoch von der Halbleitervorrichtung der ersten Ausführungsform darin, dass ein Kontakthöcker 11 so gebildet ist, dass er eine Oberfläche des säulenförmigen Leitabschnitts 8 bedeckt, der an der Rückfläche des Halbleitersubstrats 1 freilIegt.
  • Da gemäß dem in 49 gezeigten Aufbau der Kontakthöcker 11 bereitgestellt ist, wird die elektrische Verbindung des säulenförmigen Leitabschnitts 8 mit einem weiteren Halbleitersubstrat, einer Halbleitervorrichtung oder einer Einrichtung, die mit der Rückfläche des Halbleitersubstrats 1 verbunden sind, verbessert. Außerdem kann die Art der Verbindung zwischen der Halbleitervorrichtung und einer anderen Einrichtung oder dergleichen bei einer Halbleitervorrichtung, die sowohl den Kontakthöcker 9 der oben beschriebenen Ausführungsform als auch den Kontakthöcker 11 dieser Ausführungsform aufweist, variiert werden.
  • Es sei angemerkt, dass der Kontakthöcker 11 wie in 50 dargestellt so ausgebildet sein kann, dass er eine freiliegende Oberfläche des säulenförmigen Leitabschnitts 8 in dem in 36 gezeigten Aufbau bedeckt.
  • Bei einem Verfahren zum Herstellen einer Halbleitervorrichtung mit einem wie in 49 dargestellten Aufbau wird zunächst der Aufbau. erzielt, wie er in 8 in der ersten Ausführungsform gezeigt ist. Anschließend wird wie in 51 dargestellt der Kontakthöcker 11 unter Verwendung der Metallplatte 100, des Leitabschnitts 7 und des säulenförmigen Leitabschnitts 8 als Kathode durch Galvanisieren auf der freiliegenden Oberfläche des säulenförmigen Abschnitts 8 aufgebracht. Anschließend wird die Metallplatte 100 durch Ätzen entfernt. Als Ergebnis wird der Aufbau erzielt, wie er in 49 gezeigt ist.
  • Außerdem kann als Abwandlungsbeispiel des Verfahrens zum Herstellen der Halbleitervorrichtung dieser Ausführungsform ein Kontakthöcker 111 bei dem Schritt des Bildens des konvexen Substrats wie in 52 gezeigt auf einer oberen Oberfläche des säulenförmigen Leitabschnitts 8a gebildet werden. Danach wird der Resistfilm 101 entfernt. Damit wird das konvexe Substrat gewonnen. Wenn das konvexe Substrat in das konkave Substrat der ersten Ausführungsform eingepasst wird, wird ein Aufbau wie der in 53 gezeigte erzielt. Anschließend wird der Kontakthöcker 111 wie in 54 gezeigt durch Polieren der Rückfläche des Halbleitersubstrat 1 freigelegt. Wenn die Rückfläche des Halbleitersubstrats 1 so poliert wird, dass der Kontakthöcker 111 von der Rückfläche des Halbleitersubstrats 1 vorsteht, wird ein Aufbau wie der in 55 gezeigte erzielt. Wenn anschließend die Metallplatte 100 durch Ätzen entfernt wird, wird ein Aufbau wie der in 56 gezeigte erzielt.
  • Es sei angemerkt dass das Polieren der Rückseite des Halbleitersubstrats 1 beendet werden kann, wenn die Isolierschicht 5 freigelegt ist. In diesem Fall wird nur das Halbleitersubstrat 1 selektiv in einem nachfolgenden Schritt durch Ätzen entfernt, und anschließend wird nur die Isolierschicht 5 selektiv geätzt. Der in 56 gezeigte Aufbau kann auch mit diesem Verfahren erzielt werden.
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer siebten Ausführungsform wird nun unter Verwendung von 57 beschrieben.
  • Die Halbleitervorrichtung gemäß dieser Ausführungsform hat einen Aufbau ähnlich dem der in 50 gezeigten Halbleitervorrichtung. Die Halbleitervorrichtung dieser Ausführungsform unterscheidet sich jedoch von der in 50 gezeigten darin, dass eine Schutzschicht 20 auf der Rückseite des Halbleitersubstrats 1 ausgebildet ist.
  • Außerdem kann als Abwandlungsbeispiel die Halbleitervorrichtung, dieser Ausführungsform einen Aufbau aufweisen, wie er in 58 dargestellt ist. Auch wenn der in 58 gezeigte Aufbau dem in 38 gezeigten ähnlich ist, unterscheidet er sich von dem in 38 gezeigten Aufbau darin, dass eine Schutzschicht 20 auf der Rückfläche des Halbleitersubstrats 1 ausgebildet ist und dass ein Kontakthöcker 11 auf einer freiliegenden Oberfläche des säulenförmigen Leitabschnitts 80 ausgebildet ist. Mit einem Aufbau wie dem in 58 gezeigten kann die Rückfläche des Halbleitersubstrats 1 in ähnlicher Weise geschützt werden wie mit dem in 57 gezeigten Aufbau.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer achten Ausführungsform wird nun unter Verwendung von 59–65 beschrieben.
  • Wie in 59 dargestellt wird ein Leitabschnitt 7 auf einer Metallplatte 100 gebildet. Eine Isolierschicht 66 wird auf dem Leitabschnitt 77 gebildet. Als Ergebnis wird ein Aufbau wie der in 60 gezeigte erzielt.
  • Dann wird ein Resistfilm 101 so gebildet, dass er den Leitabschnitt 7, die Isolierschicht 66 und die Hauptoberfläche der Metallplatte 100 bedeckt. Anschließend wird ein Loch 19 so gebildet, dass es durch den Resistfilm 101 in seiner Dickerichtung hindurchgeht. Der säulenförmige Leitabschnitt 8 wird in dem Loch 19 gebildet. Als Ergebnis wird ein Aufbau wie der in 61 gezeigte erzielt. Anschließend wird der Resistfilm 101 entfernt. Als Ergebnis wird ein Aufbau wie der in 62 gezeigte erzielt.
  • Als nächstes wird wie in 63 dargestellt eine Isolierschicht 12 so gebildet, dass sie alle Hauptoberflächen außer einer Deckfläche der Isolierschicht 66 bedeckt, d. h. die Hauptoberfläche der Metallplatte 100, eine freiliegende Oberfläche des Leitabschnitts 7, alle Seitenflächen der Isolierschicht 66 und die Oberfläche des säulenförmigen Leitabschnitts 8. Die Isolierschicht 12 wird aus Polyimid oder dergleichen unter Verwendung des Leitabschnitts 7, der Metallplatte 100 und des säulenförmigen Leitabschnitts 8 als Elektrode durch elektrolytische Abscheidung gebildet.
  • Es sei angemerkt, dass anstelle des Durchführens einer elektrolytischen Abscheidung die freiliegenden Oberflächen des Leitabschnitts 7 und der Metallplatte 100 unter Verwendung des Leitabschnitts 7 und der Metallplatte 100 als Anode oxidiert werden können, oder es kann als erstes ein Plattieren der freiliegenden Oberflächen mit Aluminium oder dergleichen durchgeführt werden und dann können die plattierten Oberflächen des Leitabschnitts 7, der Metallplatte 100 und des säulenförmigen Leitabschnitts 8 unter Verwendung des freiliegenden Leitabschnitts 7 und der Metallplatte 100 als Anode oxidiert werden. Die Isolierschicht 66 wird dann entfernt. Als Ergebnis wird ein Aufbau erzielt, wie er in 64 dargestellt ist.
  • Unter Verwendung der Isolierschicht 12 als Maske kann ein leitendes Verbindungsmittel 16 wie beispielsweise Lot an einer Stelle, an der die Isolierschicht 66 entfernt ist, d. h. an einer freiliegenden Oberfläche des Leitabschnitts 7, unter Verwendung der Metallplatte 100 und des Leitabschnitts 7 als Kathode durch Galvanisierung gebildet werden. Es sei angemerkt, dass dieser Schritt des Bildens eines Verbindungsmittel 16 weggelassen werden kann. Als Ergebnis wird ein Aufbau erzielt, wie er in 65 dargestellt ist. Eine ähnliche Wirkung wie die durch die Halbleitervorrichtung der ersten Ausführungsform erzielte kann auch durch das konvexe Substrat mit dem in 65 gezeigten Aufbau, das in das konkave Substrat der ersten Ausführungsform eingefügt ist, erzielt werden.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer neunten Ausführungsform wird nun unter Verwendung von 66–71 beschrieben.
  • Zunächst wird ein Leitabschnitt 7 auf einer Metallplatte 100 gebildet. Dann wird durch elektrolytische Abscheidung eine Schutzschicht 600 so gebildet, dass sie den Leitabschnitt 7 und die Oberfläche der Metallplatte 100 bedeckt. Ein resultierender Aufbau ist in 66 dargestellt. Danach wird ein Resistfilm 101 so gebildet, dass er eine Hauptoberfläche der Schutzschicht 600 bedeckt. Dann wird ein Loch 22 so gebildet, dass es durch den Resistfilm 101 und die Schutzschicht 600 in ihrer Dickerichtung hindurchgeht und den Leitabschnitt 7 freilegt. Ein resultierender Aufbau ist in 67 dargestellt.
  • Dann wird in dem Loch 22 ein säulenförmiger Leitabschnitt 8 gebildet. Ein resultierender Aufbau ist in 68 dargestellt. Anschließend wird der Resistfilm 101 entfernt. Ein resultierender Aufbau ist in 69 dargestellt. Anschließend wird eine Isolierschicht 200 durch elektrolytische Abscheidung so gebildet, dass sie eine freiliegende Oberfläche des säulenförmigen Leitabschnitts 8 bedeckt. Als Ergebnis wird ein Aufbau wie der in 70 gezeigte erzielt. Dann wird die Schutzschicht 600 entfernt. In diesem Schritt verbleibt ein Abschnitt der Schutzschicht 600 als verbleibender Abschnitt 601 nahe einem Verbindungsabschnitt zwischen dem säulenförmigen Leitabschnitt 8 und dem Leitabschnitt 7. Ein resultierender Aufbau ist in 71 dargestellt.
  • Eine ähnliche Wirkung wie die mit der Halbleitervorrichtung der ersten Ausführungsform erzielte kann auch mit dem in 71 gezeigten konvexen Substrat, das in das konkave Substrat der ersten Ausführungsform eingefügt ist, erzielt werden.
  • Auch wenn die oben erwähnte Isolierschicht 200 und Schutzschicht 600 durch elektrolytische Abscheidung gebildet werden, sei angemerkt, dass anstelle des Durchführens einer elektrolytische Abscheidung die freiliegenden Oberflächen der Metallplatte 100, des Leitabschnitts 70 und des säulenförmigen Leitabschnitts 8 unter Verwendung der Metallplatte 100, des Leitabschnitts 70 und des säulenförmigen Leitabschnitts 8 als Anode oxidiert werden können, oder dass zuerst ein Plattieren der freiliegenden Oberflächen mit Aluminium oder dergleichen durchgeführt werden kann und die plattierten Oberflächen dann unter Verwendung der Metallplatte 100, des Leitabschnitts 70 und des säulenförmigen Leitabschnitts 8 als Anode oxidiert werden können.
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform wird nun unter Verwendung von 72 beschrieben. Die Halbleitervorrichtung gemäß dieser Ausführungsform hat einen Aufbau ähnlich dem der Halbleitervorrichtung gemäß der zweiten Ausführungsform. Die Halbleitervorrichtung dieser Ausführungsform unterscheidet sich jedoch von der Halbleitervorrichtung der zweiten Ausführungsform in den folgenden Punkten:
    Bei der Halbleitervorrichtung gemäß dieser Ausführungsform ist eine Isolierschicht 20b an einer äußeren Umfangsfläche des säulenförmigen Leitabschnitts 80 ausgebildet. Zusätzlich ist ein Kontakthöcker 11 auf einer freiliegenden Oberfläche des säulenförmigen Leitabschnitts 80 ausgebildet. Der Anschlussabschnitt 41 und der Leitabschnitt 70 sind durch ein Verbindungsmittel 42 verbunden. Zusätzlich ist ein verbleibender Abschnitt 61 zwischen der Isolierschicht 20b und dem Leitabschnitt 70 ausgebildet. Eine Wirkung ähnlich der durch die Halbleitervorrichtung gemäß der zweiten Ausführungsform erzielte kann auch mit der Halbleitervorrichtung erzielt werden, die den in 72 gezeigten Aufbau aufweist.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung dieser Ausführungsform, wie sie in 72 gezeigt ist, wird nun beschrieben.
  • Als erstes wird auf einer Metallplatte 100 ein Resistfilm 101 gebildet. Dann wird ein Loch 21 in dem Resistfilm 101 und der Metallplatte 100 gebildet. Ein resultierender Aufbau ist in 73 dargestellt. Dann wird der Kontakthöcker 90 so gebildet, dass er eine Grundfläche des Lochs 21 bedeckt, wie in 74 dargestellt. Dann wird der Leitabschnitt 70 wie in 75 dargestellt auf dem Kontakthöcker 90 gebildet. Dann wird eine Isolierschicht 60 wie in 76 dargestellt so gebildet, dass sie die Deckflächen des Leitabschnitts 70 und des Resistfilms 101 bedeckt.
  • Als nächstes werden wie in 77 dargestellt die Isolierschicht 60 auf dem Resistfilm 101 und der Resistfilm 101 entfernt. Dann wird der Resistfilm 101b so gebildet, dass er die Hauptoberfläche der Metallplatte 100, der Isolierschicht 60, des Leitabschnitts 70 und des Kontakthöckers 90 bedeckt. Dann wird das Loch 21 so gebildet, dass es durch den Resistfilm 101b und die Isolierschicht 60 in ihrer Dickerichtung hindurch geht und den Leitabschnitt 70 erreicht. Ein resultierender Aufbau ist in 78 dargestellt.
  • Dann wird ein säulenförmiger Leitabschnitt 80 in dem Loch 21 gebildet. Ein resultierender Aufbau ist in 79 dargestellt. Dann wird der Resistfilm 101b entfernt. Ein resultierender Aufbau ist in 80 dargestellt. Dann wird die Isolierschicht 20b durch elektrolytische Abscheidung so gebildet, dass sie eine freiliegende Oberfläche des säulenförmigen Leitabschnitts 80 bedeckt. Bei diesem Schritt wird eine Isolierschicht 20a so gebildet, dass sie eine Deckfläche der Metallplatte 100 und Seitenflächen des Kontakthöckers 90 und des Leitabschnitts 70 bedeckt. Ein resultierender Aufbau ist in 81 dargestellt. Dann wird ein überflüssiger Abschnitt der Isolierschicht 60 auf einer Deckfläche des Leitabschnitts 70 wie in 82 dargestellt entfernt. Dadurch wird der verbleibende Abschnitt 61 gebildet.
  • Dann wird ein leitendes Verbindungsmittel 42 an einer Seitenfläche des verbleibenden Abschnitts 61 und einer Deckfläche des Leitabschnitts 70 wie in 83 dargestellt durch galvanische Abscheidung gebildet. Es sei angemerkt, dass der Schritt des Bildens des Verbindungsmittels 42 weggelassen werden kann. Eine Wirkung ähnlich der durch die Halbleitervorrichtung der zweiten Ausführungsform erzielten kann auch durch Einfügen des in 83 gezeigten konvexen Substrats in das konkave Substrat der zweiten Ausführungsform erzielt werden.
  • Auch wenn eine Vorgehensweise verwendet wurde, bei der die Isolierschicht 60 an einer Stelle zum Bereitstellen des Verbindungsmittels 42 gebildet wurde, kann eine alternative Vorgehensweise verwendet werden, bei der ohne Bereitstellen der Isolierschicht 60 eine Öffnung an einer Stelle in einer Isolierschicht zum Bereitstellen des Verbindungsmittels 42 mit einem Photolithographieschritt unter Verwendung eines Resistfilms gebildet wird, wobei die Isolierschicht so bereitgestellt ist, dass sie eine Hauptoberfläche des konvexen Substrats bedeckt.
  • Es sei angemerkt, dass die Isolierschicht 20b auf einer Endfläche des säulenförmigen Leitabschnitts 80 bei dem Schritt des Polierens der Rückfläche des Halbleitersubstrats 1 entfernt wird.
  • Wenn die Isolierschicht 20b so gebildet wird, dass sie die äußere Umfangsfläche des säulenförmigen Randabschnitts 80 wie in der Halbleitervorrichtung dieser Ausführungsform bedeckt, wird eine Isolation zwischen dem Halbleitersubstrat 1 und dem säulenförmigen Leitabschnitt 80 zumindest durch die Isolierschicht 20b auch dann sichergestellt, wenn der säulenförmige Leitabschnitt 80 in das Loch 13 in einer zu einer Erstreckungsrichtung des Lochs 13 schrägen Richtung eingesetzt wird, wenn das konkave und das konvexe Substrat ineinandergefügt werden. Außerdem dient die Isolierschicht 20a als Schutzschicht für die Isolierschicht 5. Somit wird die Zuverlässigkeit der Halbleitervorrichtung weiter erhöht.
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer elften Ausführungsform wird nun unter Verwendung von 84 beschrieben. Die Halbleitervorrichtung gemäß dieser Ausführungsform hat einen Aufbau ähnlich dem der in 1 gezeigten Halbleitervorrichtung gemäß der ersten Ausführungsform. Die in 84 gezeigte Halbleitervorrichtung dieser Ausführungsform unterscheidet sich jedoch von der in 1 gezeigten Halbleitervorrichtung der ersten Ausführungsform darin, dass eine Leitschicht 30 so gebildet ist, dass sie eine innere Umfangsfläche des Lochs 13 bedeckt. In dieser Ausführungsform ist die Leitschicht 30 also in einer zylindrischen Form gebildet unter Einhaltung eines vorbestimmten Abstands von einer äußeren Umfangsfläche des säulenförmigen Leitabschnitts 8. Die Leitschicht 30 ist elektrisch mit einer Masseelektrode verbunden und hat ein festes Potential. Da gemäß dem Aufbau der Halbleitervorrichtung dieser Ausführungsform ein Aufbau einer Kombination aus der Leitschicht 30 und dem säulenförmigen Leitabschnitt 8 ähnlich dem Aufbau eines Koaxialkabels ist, wird ein über den säulenförmigen Leitabschnitt 8 eingegebenes oder ausgegebenes Signal kaum nachteilig durch ein Rauschen beeinträchtigt.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung dieser Ausführungsform wird nun unter Verwendung von 85–88 beschrieben.
  • Zunächst wird ein Aufbau wie der in 85 gezeigte gebildet. Der in 85 gezeigte Aufbau ähnelt dem der in 2 gezeigten Halbleitervorrichtung der ersten Ausführungsform. Bei dem in 85 gezeigten Aufbau ist jedoch der in 2 gezeigte Kontakthöcker 6 noch nicht gebildet.
  • Dann wird eine Leitschicht 30 aus Nickel durch stromfreies Abscheiden oder CVD wie in 86 gezeigt so gebildet, dass sie die innere Umfangsfläche und die Grundfläche des Lochs 13 bedeckt. Es sei angemerkt, dass die Leitschicht 30 durch galvanische Abscheidung unter Verwendung der Leitfähigkeit des Halbleiters gebildet werden kann. Dann wird ein Loch 160 so gebildet, dass es wie in 87 dargestellt die interne Verbindung 4 freilegt. Anschließend wird der Kontakthöcker 6 wie in 88 dargestellt so in dem Loch 160 gebildet, dass er eine elektrische Verbindung mit der internen Verbindung 4 herstellt.
  • Eine Wirkung ähnlich der mit der Halbleitervorrichtung der ersten Ausführungsform erzielten kann auch mit der Halbleitervorrichtung erzielt werden, bei der das in 88 gezeigte konkave Substrat in das konvexe Substrat der ersten Ausführungsform eingefügt ist.
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform wird nun unter Verwendung von 89–94 beschrieben.
  • Die Halbleitervorrichtung gemäß dieser Ausführungsform hat einen Aufbau ähnlich dem der Halbleitervorrichtung gemäß der zweiten Ausführungsform. Der Aufbau der Halbleitervorrichtung dieser Ausführungsform unterscheidet sich jedoch von dem der zweiten Ausführungsform darin, dass in dem Leitabschnitt 70 eine Aussparung 700 ausgebildet ist.
  • Wenn bei der Halbleitervorrichtung dieser Ausführungsform der säulenförmige Abschnitt 8 in das Loch 13 eingeführt wird, um das konkave und das konvexe Substrat ineinanderzufügen, und die Isoliermaterialien 5a und 5b aus dem Loch 13 herausgepresst werden, fließen die Isoliermaterialien 5a und 5b in dem Loch 13 durch die Aussparung 700 auf die Isolierschicht 3. Somit behindern die Isoliermaterialien 5a und 5b nicht das Ineinanderfügen des konkaven und des konvexen Substrats. Daher ist die Ausbeute der Halbleitervorrichtung erhöht.
  • Außerdem wird als alternatives Verfahren, wenn das konkave und das konvexe Substrat ineinandergefügt werden und der Leitabschnitt 70 in Kontakt mit dem Anschlussabschnitt 41 gebracht wird, wobei ein vorbestimmter Zwischenraum zwischen dem konkaven und dem konvexen Substrat verbleibt, flüssiges Isoliermaterial 5a und 5b in den Zwischenraum eingespritzt, und das Isoliermaterial 5a und 5b fließt durch die Aussparung 700 in einen Zwischenraum um den säulenförmigen Leitabschnitt 80. Daher kann das Isoliermaterial 5a und 5b leicht in den Raum um den säulenförmigen Leitabschnitt 80 herum fließen. Als Ergebnis wird die Bildung eines Leerraums in der Isolierschicht 5 verhindert.
  • Es sei angemerkt, dass ein Aufbau, bei dem wie in 95–100 gezeigt eine Aussparung 400 an dem Anschlussabschnitt 41 der internen Verbindung 40 bereitgestellt ist, als Abwandlungsbeispiel der Halbleitervorrichtung dieser Ausführungsform verwendet werden.
  • Wenn bei der Halbleitervorrichtung des Abwandlungsbeispiels dieser Ausführungsform das konkave und das konvexe Substrat ineinandergefügt werden und der Leitabschnitt 70 in Kontakt mit dem Anschlussabschnitt 41 gebracht wird, wobei ein vorbestimmter Zwischenraum zwischen dem konkaven und dem konvexen Substrat verbleibt, und dann flüssige Isolationsmaterialien 5a und 5b in dem Zwischenraum eingespritzt werden, fließen die Isoliermaterialien 5a und 5b durch die Aussparungen 400 und 700 in den Raum um den säulenförmigen Leitabschnitt 80 herum. Da in dem in 95–100 gezeigten Aufbau die Aussparung 400 bereitgestellt ist, können die Isoliermaterialien 5a und 5b im Vergleich zu dem oben beschriebenen in 89–94 gezeigten Aufbau leichter in den Raum um den säulenförmigen Leitabschnitt 80 herum fließen. Als Ergebnis wird die Bildung eines Leerraums in der Isolierschicht 5 zuverlässiger verhindert.
  • Ein Aufbau einer Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform wird nun beschrieben.
  • Wie in 101 dargestellt ist ein Aufbau einer Isolierschicht 5 und ihre Unterseite in der Halbleitervorrichtung gemäß der dreizehnten Ausführungsform ähnlich dem in 1 gezeigten Aufbau der Halbleitervorrichtung gemäß der ersten Ausführungsform. Der Aufbau der Isolierschicht 5 und ihre in 101 gezeigten Unterseite unterscheidet sich in dieser Ausführungsform jedoch von dem Aufbau der Halbleitervorrichtung der ersten Ausführungsform darin, dass auf einer freiliegenden Oberfläche des säulenförmigen Leitabschnitts 8 eine Leitschicht 8010 bereitgestellt ist.
  • Ein Verfahren zum Herstellen einer Seite oberhalb der Isolierschicht 5 in der in 101 gezeigten Halbleitervorrichtung wird nun unter Verwendung von 102–107 beschrieben.
  • Bei diesem Verfahren wird zunächst ein Aufbau wie der in 102 gezeigte erzielt. Der in 102 gezeigte Aufbau enthält ein Halbleitersubstrat 1001. Eine Halbleiterschaltung 102 ist auf dem Halbleitersubstrat 1001 bereitgestellt. Eine Isolierschicht 103 ist so bereitgestellt, dass sie eine Hauptoberfläche des Halbleitersubstrats 1001 einschließlich der Halbleiterschaltung 102 bedeckt. Eine interne Verbindung 104 ist in der Isolierschicht 103 ausgebildet. Ein Abschnitt der internen Verbindung 104 liegt auf einer Oberfläche der Isolierschicht 103 frei. Zusätzlich ist ein Loch 113 in der Isolierschicht 103 und dem Halbleitersubstrat 1001 so bereitgestellt dass es sich in ihrer Dickerichtung erstreckt.
  • Dann wird wie in 103 dargestellt eine Isolierschicht 300 so ausgebildet, dass sie eine innere Umfangsfläche und eine Grundfläche des Lochs 113 sowie eine Seitenfläche der internen Verbindung 104 bedeckt. Eine Leitschicht 350 wird dann so gebildet, dass sie wie in 104 dargestellt die Oberflächen der Isolierschicht 103, der internen Verbindung 104 und der Isolierschicht 300 bedeckt.
  • Als nächstes wird ein Leitabschnitt 8000 durch galvanische Abscheidung so gebildet, dass er wie in 105 dargestellt die Leitschicht 350 bedeckt. Dann werden wie in 106 dargestellt ein oberer Abschnitt des Leitabschnitts 8000 und ein Abschnitt der Leitschicht 350 durch CMP (Chemical Mechanical Polishing = Chemisch-Mechanisches Polieren) entfernt, um einen säulenförmigen Leitabschnitt 800 und eine Leitschicht 360 zu bilden. Dann wird wie in 107 dargestellt ein säulenförmiger Leitabschnitt 8 so gebildet, dass er sich von einer Hauptoberfläche des säulenförmigen Leitabschnitts 800 aus in einer Richtung senkrecht zu einer Hauptoberfläche des Halbleitersubstrats 1001 erstreckt. Ein resultierender Aufbau entspricht dem in 5 gezeigten konvexen Substrat der ersten Ausführungsform. Ein Verfahren zum Bilden des säulenförmigen Leitabschnitts 8 in dieser Ausführungsform ist ähnlich dem Verfahren zum Bilden des säulenförmigen Leitabschnitts 8 in der ersten Ausführungsform.
  • Das in 107 gezeigte konvexe Substrat dieser Ausführungsform wird in das in 3 gezeigte konkave Substrat der ersten Ausführungsform eingefügt. Dann wird die Rückfläche des Halbleitersubstrats 1 poliert, und die Leitschicht 8010 wird auf der freigelegten Oberfläche des säulenförmigen Leitabschnitts 8 gebildet. Anschließend wird eine Rückseite des Halbleitersubstrats 1001 poliert, um die Leitschicht 360 freizulegen. Dann wird eine Schutzschicht 1000 auf der Rückseite des Halbleitersubstrats 1001 gebildet. Als Ergebnis wird die Halbleitervorrichtung mit dem Aufbau gewonnen, wie er in 101 dargestellt ist.
  • Mit der Halbleitervorrichtung dieser Ausführungsform kann ebenfalls eine Wirkung ähnlich der durch die Halbleitervorrichtung jeder oben beschriebenen Ausführungsform erzielten erzielt werden.

Claims (8)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: Herrichten eines konkaven und eines konvexen Substrats, wobei das konkave Substrat enthält: ein Halbleitersubstrat (1) mit einer Halbleiterschaltung (2), eine erste Isolierschicht (3), die zum Bedecken einer Oberfläche des Halbleitersubstrats (1) einschließlich der Halbleiterschaltung (2) bereitgestellt ist, und eine internen Verbindung (4, 40), die in der ersten Isolierschicht (3) gebildet ist, wobei ein konkaver Abschnitt (13) in der ersten Isolierschicht (3) und dem Halbleitersubstrat (1) so bereitgestellt ist, dass er sich in einer Richtung der Dicke der ersten Isolierschicht (3) und des Halbleitersubstrats (1) erstreckt; und wobei das konvexe Substrat enthält: ein temporäres Substrat (100), einen Leitabschnitt (7, 70), der auf einer Hauptoberfläche des temporären Substrats (100) gebildet ist, und einen säulenförmigen Leitabschnitt (8, 80), der sich von dem Leitabschnitt (7, 70) in einer Richtung senkrecht zu der Hauptoberfläche des temporären Substrats (100) erstreckt; wobei das Verfahren weiter die Schritte enthält: Ineinanderfügen des konkaven Substrats und des konvexen Substrats, wobei ein flüssiges Isoliermaterial (5a, 5b) auf eine Verbindungsoberfläche zumindest des konvexen oder des konkaven Substrats aufgebracht ist, oder Ineinanderfügen des konkaven Substrats und des konvexen Substrats, wobei ein Zwischenraum zwischen ihnen verbleibt, und Einspritzen eines flüssigen Isoliermaterials (5a, 5b) in diesen Zwischenraum, elektrisches Verbinden des Leitabschnitts (7, 70) direkt oder über ein weiteres Element (6) mit der internen Verbindung (4, 40), Aushärten des flüssigen Isoliermaterials (5a, 5b) zum Bilden einer zweiten Isolierschicht (5), Polieren einer Rückfläche des Halbleitersubstrats (1) zum Freilegen eines Spitzendes des säulenförmigen Leitabschnitts (8, 80), und Entfernen des temporären Substrats (100) zum Freilegen des Leitabschnitts.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, bei dem das konvexe Substrat mehr als einen säulenförmigen Leitabschnitt (8, 80) enthält, in dem konkaven Substrat zumindest ein konkaver Abschnitt (13) gebildet ist und mehr als ein säulenförmiger Leitabschnitt (8, 80) in den zumindest einen konkaven Abschnitt (13) eingeführt ist.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, bei dem das temporäre Substrat (100) leitfähig ist und der Schritt des Herrichten des konvexen Substrats die Schritte enthält: Bilden einer Form zum Bilden des säulenförmigen Leitabschnitts (8, 80) auf dem temporären Substrat (100) und Bilden des säulenförmigen Leitabschnitts (8, 80) in der Form durch Galvanisierung unter Verwendung des temporären Substrats (100) als Kathode.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3 mit einem Schritt des Bildens eines Kontakthöckers (11) an dem Spitzenende des säulenförmigen Leitabschnitts (8, 80) durch Galvanisierung.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 4 mit einem Schritt des Bildens einer Schutzschicht (10) zum Bedecken einer Oberfläche der zweiten Isolierschicht (5).
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 5 mit einem Schritt des Bildens einer Leitschicht (30) auf einer Oberfläche des konkaven Abschnitts (13) entlang der Oberfläche.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei dem die interne Verbindung (40) so bereitgestellt ist, dass sie den säulenförmigen Leitabschnitt (80) auf der Unterseite des Leitabschnitts (70) umgibt und Kontakt mit der Grundfläche des Leitabschnitts (70) hat, eine Aussparung (400, 700) zumindest an der internen Verbindung (40) oder an dem Leitabschnitt (70) bereitgestellt ist und das Isoliermaterial (5a, 5b) durch die Aussparung (400, 700) fließt.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 7 mit einem Schritt des Bildens einer dritten Isolierschicht (12, 20b, 61) zum Abdecken der gesamten Oberfläche des säulenförmigen Leitabschnitts (8, 80).
DE102005025452.7A 2004-11-09 2005-06-02 Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode Active DE102005025452B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-325035 2004-11-09
JP2004325035A JP4803993B2 (ja) 2004-11-09 2004-11-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102005025452A1 DE102005025452A1 (de) 2006-05-11
DE102005025452B4 true DE102005025452B4 (de) 2014-06-26

Family

ID=36217364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005025452.7A Active DE102005025452B4 (de) 2004-11-09 2005-06-02 Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode

Country Status (5)

Country Link
US (1) US7288481B2 (de)
JP (1) JP4803993B2 (de)
KR (1) KR101161718B1 (de)
DE (1) DE102005025452B4 (de)
TW (1) TWI344668B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7344959B1 (en) * 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
US7973413B2 (en) 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
JP2010114320A (ja) * 2008-11-07 2010-05-20 Panasonic Corp 半導体装置
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
JP5574639B2 (ja) * 2009-08-21 2014-08-20 三菱電機株式会社 半導体装置およびその製造方法
US8232137B2 (en) * 2009-12-10 2012-07-31 Intersil Americas Inc. Heat conduction for chip stacks and 3-D circuits
US8492260B2 (en) * 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
KR101688006B1 (ko) * 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
JP6051359B2 (ja) * 2010-12-22 2016-12-27 俊 保坂 コア付きインダクタ素子およびその製造方法
KR101801137B1 (ko) * 2011-02-21 2017-11-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6154583B2 (ja) * 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
US9449898B2 (en) 2013-07-31 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having backside interconnect structure through substrate via and method of forming the same
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
JP2004296896A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185943A (ja) * 1988-01-21 1989-07-25 Nec Corp 半導体集積回路装置
JP2001127242A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP4522574B2 (ja) 2000-12-04 2010-08-11 大日本印刷株式会社 半導体装置の作製方法
JP2006080149A (ja) * 2004-09-07 2006-03-23 Sharp Corp 半導体装置の積層構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
JP2004296896A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法

Also Published As

Publication number Publication date
DE102005025452A1 (de) 2006-05-11
TWI344668B (en) 2011-07-01
KR20060049816A (ko) 2006-05-19
KR101161718B1 (ko) 2012-07-03
US7288481B2 (en) 2007-10-30
US20060097357A1 (en) 2006-05-11
JP4803993B2 (ja) 2011-10-26
JP2006135233A (ja) 2006-05-25
TW200616023A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
DE102005025452B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE68928633T2 (de) Verfahren zur Herstellung elektrischer Verbindungsteile
DE10349692B4 (de) Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102010064495B3 (de) Halbleiter-Bauelement
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE10253938A1 (de) Bonding-Pad-Struktur einer Halbleitervorrichtung und Herstellungsverfahren dafür
DE102013102542A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102012217198A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen derselben
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE10018126A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE4134172A1 (de) Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE102020124728B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE112021004450T5 (de) Dreidimensionaler metall-isolator-metall- (mim-) kondensator
EP2095698B1 (de) Verfahren zur herstellung von durchkontaktierungen und leiterbahnen

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAG, JP

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0023500000

R012 Request for examination validly filed

Effective date: 20120521

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0023500000

Effective date: 20120622

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0021600000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0021600000

Effective date: 20140225

R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150327

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORP., KAWASAKI-SHI, KANAGAWA, JP

R082 Change of representative

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE