TWI344668B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI344668B
TWI344668B TW094112209A TW94112209A TWI344668B TW I344668 B TWI344668 B TW I344668B TW 094112209 A TW094112209 A TW 094112209A TW 94112209 A TW94112209 A TW 94112209A TW I344668 B TWI344668 B TW I344668B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
conductive portion
insulating film
semiconductor
Prior art date
Application number
TW094112209A
Other languages
English (en)
Other versions
TW200616023A (en
Inventor
Nemoto Yoshihiko
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200616023A publication Critical patent/TW200616023A/zh
Application granted granted Critical
Publication of TWI344668B publication Critical patent/TWI344668B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

1344668 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體基板及其他之半導體基板、 他之半導體裝置、或者是具有用以達到和其他機器間之 連接之貫通電極之半導體裝置及其製造方法。 【先前技術】 向來，使用具有由半導體基板之表面開始貫通至背面 貫通電極之半導體裝置。習知之半導體裝置係藉由以下 方法而形成。 在該方法，首先形成用以在半導體基板上埋入具有既 深度之貫通電極之第1孔洞以及連接於貫通電極之内連 線。接著，沈積絕緣膜而覆蓋第1孔洞之内周面及内連潑 然後，去除第1孔洞内之絕緣膜中之形成貫通電極之預 部分之絕緣膜。因此，沿著第1孔洞之内周面而殘留絕 膜°結果，藉由絕緣膜之表面，而在第1孔洞之内側， 成第2孔洞。此外，此時，在第1孔洞之外側，去除絕 膜而露出一部分之内連·線（interconnection)。 接著，沿著絕緣膜之上面及第2孔洞之表面而沈積導 膜（晶種層）。藉由該導電膜作為陰極，來進行電鍍，而 上述之第2孔洞，埋入金屬。埋入之金屬係成為柱狀。 後，一直到露出上述柱狀金屬之底面為止，藉由機械' 學或這些研磨之兩者而研磨半導體基板之背面。藉此而 半導體基板之背面，露出柱狀金屬之底面。該柱狀金屬 貫通電極。 312XP/發明說明書(補件)/94-08/94丨12209 其 電 之 之 定 〇 定 緣 形 緣 電 在 秋 ”》、 化 在 係 5
1344668 在具有上述貫通電極之半導體裝置之製造方法，特別 在形成寬高比大之貫通電極之狀態下，必須沿著深度大 開口狹窄之第1孔洞之内周面及底面而形成具有良好之 覆性之絕緣膜和晶種層。但是，上述製程係極為困難。 在上述絕緣膜之被覆性並不良好之狀態下，起因於半 體基板之電氣洩漏及半導體電路之動作不良而降低半導 裝置之良品率和可靠性。此外，在上述晶種層之被覆性 不良好之狀態下，在電鍍時，在成為貫通電極之金屬， 生空洞，因此，降低半導體裝置之良品率。 此外，在藉由電鍍所造成之金屬埋入至第2孔洞之埋 步驟，在基本上，金屬係良好地形成在藥液流速大之部4 因此，在第2孔洞之上部，藥液之流速變大，所以，良 地形成金屬，在第2孔洞之底面附近，藥液之流速變小 因此，並無良好地形成金屬。也就是說，在第2孔洞内 比較於下部之金屬，還更加迅速地成長上部之金屬，因！H 在第2孔洞之下部具有空洞之狀態下，堵塞第2孔洞之 部。 上述問題係藉由使得第1孔洞和第2孔洞之寬高比變 而解決。為了使得寬高比變小，因此，考慮使得第1孔 之開口和第2孔洞之開口變大或者是第1孔洞之深度和 2孔洞之深度變小之方法。 但是，使得第1孔洞之開口和第2孔洞之.開口變大係 礙半導體裝置之微細化。另一方面，為了使得第1孔洞 第2孔洞之深度變小，因此，必須使得半導體基板之厚 312XP/發明說明書(補件)/94-08/94112209 是 且 被 導 體 並 產 入 〇 好 上 小 洞 第 妨 和 度 6
1344668 變小。因此，半導體基板之剛性變小。結果，降 裝置之可靠性。此外，在形成薄半導體基板之狀 將半導體基板之補強用之支持板來貼附於半導體 僅在此時，增加製造製程。此外，支持板以及接 體裝置和支持板之接著劑係具有耐熱性和耐藥品 且，具有所謂來自支持板之半導體裝置之剝離必 易之限制。 【發明内容】 本發明之目的係提供一種在寬高比變大之狀態 進行微細化並且可靠性變高而且具有容易形成之 的半導體裝置及其製造方法。 本發明之半導體裝置係將具有半導體電路之半 板予以具備。包含半導體電路之半導體基板之表 第1絕緣膜而進行覆蓋。在第1絕緣膜内，形成 線。在第1絕緣膜上，形成第2絕緣膜。在第2释 形成導電部。導電部係直接或透過其他構件而電 部内連線，同時，露出於第2絕緣膜之主表面。 此外，柱狀導電部係直接或透過其他構件而電 電部之下面。柱狀導電部係延伸於半導體基板之 向，並且，露出於半導體基板之背面。在半導體 延伸貫通孔而包住柱狀導電部。此外，貫通孔之 狀導電部係藉由絕緣部而進行絕緣。呈一體地形 和第2絕緣膜。 如果藉由上述構造的話，則能夠使用後面敘述 312XP/發明說明書(補件)/94-08/94〗12209 低半導體 態下，在 裝置時， 合著半導 性，並 須變得容 也能夠 貫通電極 導體基 面係藉由 内部内連 緣膜内， 連接在内 連接在導 厚度方 基板内， 内壁和柱 成絕緣部 之半導體 7
1344668 裝置之製造方法而形成成為貫通電極之柱狀導電部。因 此，能夠形成具有高可靠性之貫通電極之半導體裝置。 本發明之半導體裝置之製造方法係具有準備凹型基板 和凸型基板之步驟。 上述凹型基板係包含：具有半導體電路之半導體基板 覆蓋包含半導體電路之半導體基板之主表面所設置之第 絕緣膜、以及設置在第1絕緣膜内之内部内連線；在第 絕緣膜及半導體基板，設置延伸於第1絕緣膜及半導體 板之厚度方向之凹部。 上述凸型基板係包含：假基板、形成在假基板上之導 部、以及對於假基板之主表面而延伸於垂直之方向之柱 導電部。 此外，本發明之半導體裝置之製造方法係具備：在凸 基板及凹型基板中之至少任何一種之接合面來塗敷具有 動性之絕緣材之狀態下，嵌合凹型基板及凸型基板，或 是在凹型基板和凸型基板具有間隙之狀態下，嵌合凹型 板及凸型基板，在間隙，注入具有流動性之絕緣材之步υ 此外，本發明之半導體裝置之製造方法係還具備：導 部和内部内連線係直接或透過其他構件而呈電氣地進行 接之步驟；硬化具有流動性之絕緣材而形成第2絕緣膜 步驟；藉由研磨半導體基板之背面而露出柱狀導電部之 驟；以及，藉由去除假基板而露出導電部之步驟。 如果藉由上述製造方法的話，則不需要成膜至困難控 之凹部基板之凹部内壁之成膜，因此，提高具有貫通電 312XP/發明說明書(補件)/94-08/94112209 1 1 基 電 狀 型 流 者 基 〇 電 連 之 步 制 極 8 1344668 之半導體裝置之可靠性。此外，作為絕緣膜係可以使用低 介電率且厚度大者，不會由於絕緣膜之不良而妨礙半導體 裝置之高速性。此外，形成柱狀導電部之假基板係在研磨 半導體裝置之背面時，發揮作為支持體之功能。因此，如 果藉由上述製法的話，則不需要個別地進行支持體之安裝 製程，因此，能夠縮短半導體裝置之製造製程。
本發明之前面敘述及其他目的、特徵、局面和優點係由 關係到附件之圖式所理解之本發明之相關之以下之詳細說 明而明確地顯示。 【實施方式】 以下，參考圖式，同時，說明本發明之實施形態之半導 體裝置及其製造方法。此外，在各個實施形態，在具有相 同之構造及功能之部位，附加相同之元件符號，因此，不 重複地進行其說明。 (實施形態1 ) 首先，使用圖1而說明實施形態1之半導體裝置之構造。 正如圖1所示，本實施形態之半導體裝置係具備半導體 基板1。在半導體基板1内，形成半導體電路2。此外，形 成絕緣膜3而覆蓋包含半導體電路2表面之半導體基板1 之表面。在絕緣膜3内，形成内部内連線4。内部内連線4 係連接在半導體電路2。此外，在絕緣膜3上，形成絕緣 膜5。此外，設置在上下方向貫通著絕緣膜5之突起電極6。 突起電極6係連接在内部内連線4。 此外，在絕緣膜5内，也形成導電部7。導電部7之主 9 3 ] 2XP/發明說明書(補件)/94-08/94丨12209 1344668 表面和絕緣膜5之主表面係同一平面内。也就是說，導電 部7係露出於絕緣膜5之表面。此外，導電部7係連接在 突起電極6之上表面。此外，在絕緣膜3及半導體基板1 内，設置在厚度方向貫通著絕緣膜3及半導體基板1之孔 洞1 3。在孔洞1 3内，沿著孔洞1 3之内周面而埋入絕緣膜 5，來作為本發明之絕緣部。此外，藉由絕緣部5而絕緣後 面敘述之枉狀導電部8和半導體基板1。
此外，藉由絕緣膜5之内周面而形成孔洞1 4。此外，在 礼洞1 4内，設置柱狀導電部8。柱狀導電部8係一端連接 在導電部7之下面，其他端露出於半導體基板1之背面。 柱狀導電部8之露出面、絕緣膜5之下面及半導體基板1 之背面之各個係位處於同一平面内。 上述柱狀導電部8係發揮作為連接於其他之半導體基 板' 其他之半導體裝置或其他機器之貫通電極之功能。因 此，能夠重疊複數個之本實施形態之半導體裝置間或者是 本實施形態之半導體裝置和其他之半導體裝置或其他之機 器。結果，能夠進行電子電路之大規模積體。 接著，使用圖2至圖9而說明用以製造圖1所示之構造 之半導體裝置之方法。 首先，形成圖2所示之凹型基板。在圖2所示之凹型基 板，在相同於圖1所示之半導體裝置之構造之同一部分， 附加相同之符號，因此，不重複進行其說明。此外，圖2 所示之凹型基板係在絕緣膜3及半導體基板1、在其厚度 方向形成孔洞1 3後之構造。此外，在該階段，孔洞1 3係 10 312XP/發明說明書(補件)/94-08/94】12209 1344668 並無到達至半導體基板1之背面為止。接著，正如圖3所 示，埋入孔洞1 3，同時，塗敷絕緣材5 a而覆蓋突起電極6 之側面。 另一方面，在不同於上述圖2及圖3所示之凹型基板形 成製程之其他製程，形成圖4及圖5所示之凸型基板。圖 4所示之構造係藉由以下之方法而形成。
首先，在作為假基板之金屬板1 0 0上，形成導電部7。 接著，形成抗蝕劑膜1 0 1而覆蓋金屬板1 0 0之主表面及導 電部7。此外，金屬板1 0 0係在後製程，藉由抗蚀刻而去 除，因此，其材料係最好是鋁等之容易蝕刻者。然後，在 抗蝕劑膜1 0 1，形成孔洞1 5。 接著，在孔洞1 5内，形成柱狀導電部8。藉此而得到圖 4所示之構造。在該製程，以金屬板1 0 0及導電部7作為 陰極而進行電鍍。藉此而形成柱狀導電部8，由孔洞1 5之 底面開始朝向上部來進行延伸，也就是說，藉著由底向上 拉而形成。結果，在柱狀導電部8，並無形成在發明之背 景所說明之空洞。也就是說，柱狀導電部8之狀態係變得 良好。然後，去除抗蝕劑膜1 01。因此，形成由導電部7 之主表面開始延伸在對於金屬板100之主表面呈垂直之方 向之柱狀導電部8。接著，塗敷絕緣材5 b而覆蓋金屬板1 0 0 及導電部7。藉此而得到圖5所示之構造。 此外，絕緣材5 a及5 b係如果是在低溫度而成為具有流 動性之狀態的話，則可以是任何一種，但是，例如最好是 低炫點玻璃、聚酿亞胺或NCP(Non Conductive Paste(絕 11 312XP/發明說明書(補件)/94-08/94112209 1344668 緣糊膏））等。
接著，正如圖6所示，嵌合圖3所示之凹型基板和圖5 所示之凸型基板。也就是說，柱狀導電部8係插入至礼洞 1 3内。藉此而使得孔洞1 3内之絕緣材5 a擠出至孔洞1 3 之外部。此外，絕緣材5b和絕緣材5a係涵蓋凸側基板和 凹側基板間之整體空間而進行延伸。然後，絕緣材5a和絕 緣材5 b係係呈一體地進行硬化。此時，連接突起電極6 和導電部7。結果，形成圖7所示之構造。此外，在本實 施形態，為了貼合凸型基板和凹型基板，因此，使用絕緣 材5a及5b兩者，但是，可以僅使用這些中之任何一種而 貼合凸型基板和凹型基板。 接著，由半導體基板1之背面開始至既定之高度位置為 止，來研磨半導體基板1。藉此而正如圖8所示，柱狀導 電部8係露出於半導體基板1之背面。接著，藉由蝕刻而 去除金屬板100。藉此而正如圖9所示，露出導電部7。 如果藉由上述之本實施形態之半導體裝置之製造方法 的話，則不需要在發明背景所說明之寬高比大之孔洞1 3 之内周面來形成高被覆性之絕緣膜之製程。因此，能夠比 較簡單地形成良好之貫通電極。 此外，正如前面敘述，如果藉由本實施形態之半導體裝 置之製造方法的話，則能夠藉由使用金屬板1 0 0，作為陰 極，在金屬板1 0 0之表面上，在作為模子之抗蝕劑膜1 0 1 之孔洞1 5中，朝向至上方，來逐漸地沈積柱狀導電部8 之方法（以下，稱為「由底向上拉」。）所形成，因此，減低 12 312XP/發明說明書(補件)/94-08/94112209 1344668 在孔洞1 3内形成空洞之可能性。結果，提高半導體裝置之 可靠性。
此外，在先前技術，需要用以設置補強起因於因為研磨 所變薄而降低機械強度之半導體基板1之補強構件之專用 製程。但是，如果藉由本實施形態之半導體裝置之製造方 法的話，則在藉由研磨半導體基板1之背面而露出柱狀導 電部8之底面時，凸型基板之金屬板1 0 0係發揮補強搆件 之功能。因此，不需要用以設置補強構件之專用製程。因 此，簡化半導體裝置之製造製程。 此外，如果藉由本實施形態之半導體裝置之製造方法的 話，則在柱狀導電*卩8插入至孔洞1 3内之時，具有流動性 之絕緣材5 a及5 b係藉由柱狀導電部8來施加壓力，而在 孔洞1 3之内周面和柱狀導電部8間，不形成空洞。因此， 絕緣膜5之狀態係變得良好。結果，能夠形成膜厚大且介 電率低之絕緣膜5。因此，在貫通電極來流動電流時，能 夠使得在貫通電極所產生之寄生電容變小。結果，防止起 因於絕緣膜5之不良所造成之半導體裝置之高速動作之妨 礙。 此外，在本實施形態，在凸型基板及凹型基板之接合面 來塗敷具有流動性之絕緣材之狀態下，使用嵌合凹型基板 和凸型基板之製法。但是，在凹型基板和凸型基板相互地 具有間隙同時導電部7和突起電極6進行接觸之狀態下， 即使是藉由在該間隙注入具有流動性之絕緣材之製法，也 能夠製造圖1所示之構造之半導體裝置。 13 312XP/發明說明書(補件)/94-08/94 2209 1344668 (實施形態2 ) 接著，使用圖1 0而說明實施形態2之半導體裝置之構 造。 圖1 0所示之本實施形態之半導體裝置係幾乎相同於圖1 所示之實施形態1之半導體裝置之構造。但是，本實施形 態之半導體裝置係在以下之方面，不同於實施形態1之半 導體裝置。
首先，在本實施形態之半導體裝置，為了取代内部内連 線4，因此，設置内部内連線4 0。内部内連線4 0之一部分 係規定成為連接部41。在連接部41之上面，連接導電部 7 0。在導電部7 0之下面，連接柱狀導電部8 0。總而言之， 本實施形態之半導體裝置係正如圖1 0所示，具有釘狀貫通 電極2 2 0。此外，在比較實施形態1和實施形態2之狀態 下，就附加相同符號之部分而言，具有相同之構造及相同 之功能，因此，不重複進行其說明。 接著，使用圖1 1〜圖1 9而說明本實施形態之半導體裝 置之製造方法。本實施形態之半導體裝置之製造方法係幾 乎相同於實施形態1之半導體裝置之製造方法。在實施形 態1，形成圖2所示之凹型基板，但是，在本實施形態， 形成圖11所示之凹型基板。圖2所示之構造和圖11所示 之構造係不同於以下之方面。 在圖11所示之構造，並無設置圖2所示構造之突起電 極6，並且，設置内部内連線4 0而包圍孔洞1 3。在形成圖 1 1所示之構造後，正如圖1 2所示，去除孔洞1 3開口周圍 14 3 ] 2XP/發明說明書(補件)/94-08/94112209 1344668 之絕緣膜3，藉此而露出内部内連線4 0之一部分，來作為 連接部41。接著，塗敷絕緣材5 a而埋入連接部41之露出 面及孔洞1 3。其構造係顯示於圖1 3。 此外，在實施形態1，形成圖5所示之凸型基板，但是， 在本實施形態，形成圖1 6所示之凸型基板。該本實施形態 之凸型基板之製造方法係正如以下。
首先，在金屬板1 0 0上，形成抗蝕劑膜1 Ο 1 a。接著，去 除抗蝕劑膜1 Ο 1 a之一部分，藉此而形成孔洞1 5 a。接著， 在孔洞1 5 a内，形成導電部7 0。藉此而得到圖1 4所示之 構造。 然後，去除抗蝕劑膜1 Ο 1 a。接著，形成抗蝕劑膜1 Ο 1 b 而覆蓋導電部70及金屬板100之主表面。然後，形成在上 下貫通著抗蝕劑膜1 0 1 b而到達至導電部7 0之孔洞1 5 b。 接著，在孔洞1 5 b内，形成柱狀導電部8 0。藉此而得到圖 1 5所示之構造。此外，柱狀導電部8 0係藉由使用金屬板 100及導電部70來作為陰極之電鍍所形成。 然後，去除抗蝕劑膜1 0 1 b。然後，形成絕緣材5 b而覆 蓋金屬板1 0 0之主表面及導電部7 0。藉此而得到圖1 6所 示之構造。然後，正如圖1 7所示，嵌合圖1 6所示之凸型 基板和圖1 3所示之凹型基板。然後，硬化絕緣材5 a及絕 緣材5 b。結果，形成在凸型基板和凹型基板間填充絕緣膜 5之構造。藉此而得到圖1 8所示之構造。 然後，相同於實施形態1，藉著由半導體基板1之背面 開始至既定之高度位置為止，來研磨半導體基板1，而在 15 3 ] 2XP/發明說明書(補件)/94-08/94112209 1344668 半導體基板1之背面，露出柱狀導電部8 0之底面。此外， 藉由利用蝕刻，來去除金屬板1 0 0，而在絕緣膜5之表面， 露出導電部7 0。藉此而得到圖1 9所示之構造。 此外，在本實施形態，使用上述絕緣材5a及5b兩者， 但是，即使是藉由僅使用這些中之任何一種之製法，也能 夠製造本實施形態之半導體裝置。
即使是藉由上述之本實施形態之半導體裝置之製造方 法，也能夠得到相同於藉由實施形態1之半導體裝置之製 造方法所得到之效果之同樣效果。 此外，如果藉由本實施形態之半導體裝置的話，則在嵌 合圖1 7所示之凹型基板和凸型基板時，藉由連接部41和 導電部7 0進行接觸而固定凹型基板和凸型基板間之位置 關係。因此，正如圖6所示之實施形態1之半導體裝置， 比較於藉由突起電極6和導電部7間之接觸而固定凹型基 板及凸型基板間之位置關係，則更加容易使得凹型基板及 凸型基板間之位置關係、特別是孔洞1 3和柱狀導電部8 0 間之位置關係變得適當。 此外，如果對於導電部7之下面和内部内連線40之連 接部4 1之上面來進行表面處理的話，則這些之接觸狀態變 得良好。此外，即使是在本實施形態，也在凸型基板及凹 型基板之接合面來塗敷具有流動性之絕緣材之狀態下，使 用嵌合凹型基板和凸型基板之製法。但是，在凹型基板和 凸型基相互地具有間隙同時導電部7 0和連接部4 1進行接 觸之狀態下，即使是藉由在該間隙注入具有流動性之絕緣 16 312XP/發明說明書(補件)/94-08/94丨12209 1344668 材之製法，也能夠製造圖9所示之構造之半導體裝置。 (實施形態3 ) 接著，使用圖2 0至圖2 5而說明實施形態3之半導體裝 置之構造。
本實施形態之半導體裝置係幾乎相同於實施形態1之半 導體裝置之構造。本實施形態之半導體裝置之構造不同於 實施形態1之半導體裝置之構造之方面係為了取代孔洞1 3 而形成溝槽1 3 0。也就是說，在絕緣膜3及半導體基板1， 形成溝槽1 3 0。此外，在本實施形態，在溝槽1 3 0内，設 置複數個柱狀導電部8而沿著溝槽1 3 0延伸之方向，來進 行排列。 由圖20〜圖25而得知：如果藉由本實施形態之半導體 裝置之構造的話，則在柱狀導電部8群組之間，不存在半 導體基板1，僅存在絕緣膜5。換句話說，在溝槽1 3 0内， 絕緣材5a及5b係填充於柱狀導電部8群組之間。 因此，即使是使得柱狀導電部8間之間隔變小，也能夠 增大柱狀導電部8群組之間之絕緣膜5之膜厚，所以，得 到要求之絕緣性能。因此，能夠對.於半導體裝置進行微細 化。此外，緩和柱狀導電部8之定位之精度，同時，絕緣 材5 a及5 b係更加容易流動。結果，作為絕緣材5 a及5 b 係可以使用高黏性之材料。因此，絕緣材之選擇範圍係變 得寬大。 此外，可以在本實施形態，在凸型基板及凹型基板之接 合面來塗敷具有流動性之絕緣材之狀態下，使用嵌合凹型 17 312XP/發明說明書(補件)/94-0S/941122〇9 1344668 基板和凸型基板之製法，但是，也可以使用在凹型基板和 凸型基相互地具有間隙之狀態下，進行嵌合，在該間隙注 入具有流動性之絕緣材之製法。 此外，即使是在本實施形態之半導體裝置之製造方法， 也最後相同於實施形態1之半導體裝置之製造方法去除 半導體基板1之背面，在露出柱狀導電部8之背面後，去 除金屬板100，露出導電部7。 (實施形態4 )
接著，使用圖2 6至圖3 1而說明本實施形態之半導體裝 置之構造。 本實施形態之半導體裝置係幾乎相同於實施形態2之半 導體裝置之構造。本實施形態之半導體裝置之構造不同於 實施形態2之半導體裝置之構造之方面係為了取代孔洞1 3 而形成溝槽1 3 0。也就是說，在絕緣膜3及半導體基板1， 形成溝槽1 3 0。此外，在本實施形態，形成複數個柱狀導 電部8而沿著溝槽1 3 0延伸之方向，來進行排列。也就是 說，在溝槽1 3 0内，設置複數個柱狀導電部8而排列成為 一列 0 即使是藉由本實施形態之半導體裝置，也相同於實施形 態3之半導體裝置，能夠極力地縮小柱狀導電部8間之間 隔。因此，能夠對於半導體裝置進行微細化。 此外，即使是在本實施形態，也可以在凸型基板及凹型 基板之接合面來塗敷具有流動性之絕緣材之狀態下，使用 嵌合凹型基板和凸型基板之製法，但是，還可以使用在凹 18 312XP/發明說明書(補件)/94-08/94〗丨22〇9 1344668 型基板和凸型基相互地具有間隙之狀態下，進行嵌合，在 該間隙注入具有流動性之絕緣材之製法。 此外，即使是在本實施形態之半導體裝置之製造方法， 也最後相同於實施形態2之半導體裝置之製造方法，去除 半導體基板1之背面，在露出柱狀導電部80之背面後，去 除金屬板100，露出導電部70。 (實施形態5 ) 接著，使用圖32而說明實施形態5之半導體裝置。
本實施形態之半導體裝置係幾乎相同於實施形態1之半 導體裝置之構造。但是，本實施形態之半導體裝置之構造 係所謂在導電部7之上設置突起電極9之方面，不同於圖 1所示之實施形態1之半導體裝置之構造。如果藉由此種 構造的話，則突起電極9係由絕緣膜5之主表面開始突出， 因此，不僅是導電部7和其他之半導體基板或其他之半導 體裝置間之電連接，並且，也使得導電部7和其他之機器 間之電連接變得良好。 此外，作為本實施形態之半導體裝置之構造之變化例係 為了取代圖32所示之突起電極9，因此，正如圖33所示， 使用突出著上部之柱狀導電部8a，可以採用設置導電部7a 而沿著該突出之上部形狀之構造。也就是說，可以採用導 電部7 a之上部由絕緣膜5之主表面開始突出之構造。即使 是圖33所示之構造，也相同於圖32所示之具有突起電極 9之構造，使得導電部7a和其他之半導體基板、其他之半 導體裝置、或者是和其他之機器間之電連接，變得良好。 19 312XP/發明說明書(補件)/94-08/94112209
1344668 此外，作為本實施形態之半導體裝置之構造之其 化例係考慮圖3 4及圖3 5所示之構造。圖3 4所示之 幾乎相同於圖2所示之實施形態2之半導體裝置之 但是，圖3 4所示之構造係在導電部.7 0之上形成突 90之方面，不同於圖2所示之構造。即使是藉由該 極9，也能夠得到相同於藉由圖3 2所示之突起電極 到之效果之同樣效茱。 此外，為了取代圖3 4所示之突起電極9 0，因此 圖35所示，可以設置圖10所示之導電部70之上表 出之導電部7 0 a。在該狀態下，柱狀導電部8 0 a係 3 5所示，突出上部之一部分。也就是說，形成導Ί 而沿著柱狀導電部80a之形狀。 此外，在本實施形態之半導體裝置，除了圖3 2 / 構造以外，還正如圖36所示，可以在絕緣膜5及導 之上，形成由玻璃質或有機物所構成之保護膜1 0。 說，保護膜1 0係形成在形成突起電極9之區域以多 域。如果藉由該構造的話，則藉由保護膜1 0而保護 5之主表面及導電部7之主表面。此外，保護膜1 0 設置在突起電極9之上，突起電極9係由保護膜1 0 面開始突出，因此，並沒有因為保護膜1 0而妨礙導 和其他之半導體基板、其他之半導體裝置、或者是 機器間之電連接。 此外，上述之保護膜1 0係正如圖3 7所示，可以 為具有柱狀導電部8a和導電部7a之圖33所示之構 3 ] 2XP/發明說明書(補件)/94-08/942209 他之變 構造係 構造。 起電極 突起電 9所得 ， 正如 面呈突 正如圖 :部 7 0 a ;斤示之 p電部7 也就是 十之區 絕緣膜 係並無 之主表 •電部7 和其他 使用作 造之保 20 1344668
護膜。也就是說，正如圖3 7所示，可以不覆蓋導電部7 a 之突出部分而設置保護膜1 0，來覆蓋導電部7 a之突出部 以外之部分及絕緣膜5。在該狀態下，該突出部分係由保 護膜1 0之主表面開始突出。此外，正如圖3 8所示，可以 在圖3 4所示之構造，附加保護膜1 0。在圖3 8所示之構造， 突起電極9 0係由保護膜1 0之主表面開始突出。此外，正 如圖3 9所示，可以在圖3 5所示之構造，附加保護膜1 0。 在圖3 9所示之構造，導電部7 0 a之突出部係由保護膜1 0 之主表面開始突出。 接著，使用圖40至圖45而說明本實施形態之圖36所 示之構造之半導體裝置之製造方法。 首先，在例如由铭之材料所構成之金屬板1 0 0上，藉由 CVD(Chemical Vapor Deposition(化學氣相沉積））或旋轉 塗敷而形成由玻璃質或有機物所構成之保護膜1 0。接著， 在保護膜1 0上，形成抗蝕劑膜1 0 1。然後，形成孔洞1 1 0 而貫通抗蝕劑膜1 0 1及保護膜1 0，來露出金屬板1 0 0。藉 此而得到圖4 0所示之構造。接著，還蝕刻金屬板1 0 0而形 成孔洞1 2 0。然後，去除抗蝕劑膜1 0 1。藉此而得到圖4 1 所示之構造。 接著，藉由使用金屬板1 0 0來作為陰極之電鍍，而形成 由例如金之不同於鋁之不同材料所構成之突起電極9，來 掩埋形成於保護膜1 0及金屬板1 0 0之孔洞1 2 0之下部。藉 此而得到圖42所示之構造。然後，沈積導電部7而連接在 突起電極9同時沿著保護膜1 0表面之一部分。藉此而得到 21 312XP/發明辦明書(補件)/94-08/941122〇9 1344668 圖4 3所示之構造。此外，沈積導電部7之製程係可以是在 形成孔洞1 2 0之製程後，也可以是在形成孔洞1 2 0之製程 前。此外，導電部7之形成方法係除了沈積以外，也可以 是金箔之貼附、無電解電鍍、電鍍、以及沈積和電鍍之組 合之任何一種。
接著，形成抗蝕劑膜1 0 1 b而掩埋導電部7和保護膜1 0。 接著，使得抗蝕劑膜1 0 1 b貫通於其厚度方向而形成露出導 電部7之孔洞2 3。在該孔洞2 3，形成柱狀導電部8。然後， 去除抗蝕劑膜1 0 1 b。接著，將凸型基板嵌入至凹型基板， 同時，使用具有流動性之絕緣材而掩埋凸型基板和凹型基 板間之空間。然後，研磨凹型基板之背面。在圖4 5，顯示 藉此所得到之構造。接著，藉由蚀刻而去除金屬板10 0。 藉此而得到圖3 6所示之構造。 如果藉由上述之製法的話，則突起電極9係預先杉成在 導電部7，因此，比較於去除金屬板1 0 0而在變薄之半導 體裝置之導電部7之上形成突起電極9之製法，還更加能 夠抑制起因於半導體裝置之破裂之良品率之降低。此外， 在保護膜1 0設置於絕緣膜5上之狀態下，進行金屬板1 0 0 之去除，因此，可以容易地進行藉由金屬板1 0 0之蝕刻所 造成之去除。 接著，使用圖46至圖48而說明圖37所示之構造之半 導體裝置之製造方法。 首先，在金屬板1 0 0上，形成保護膜1 0。接著，在保護 膜1 0及金屬板1 0 0，形成孔洞]7。然後，形成導電部7 a 22 312XP/發明說明書(補件)/94-08/94112209 1344668 而沿著保護膜1 0之主表面及孔洞1 7之表面。藉此而得到 圖4 6所示之構造。接著，形成抗蝕劑膜1 Ο 1而掩埋導電部 7 a及保護膜1 0。然後，抗蝕劑膜1 Ο 1貫通於其厚度方向而 形成到達至導電部7 a之凹部之孔洞1 8。
接著，在孔洞1 8内，藉由電鍍而形成柱狀導電部8 a。 藉此而得到圖4 7所示之構造。接著，去除抗蝕劑膜1 Ο 1。 將藉此所得到之凸型基板，嵌入至凹型基板。然後，絕緣 材係流入至凹型基板和凸型基板間之間隙。接著，硬化絕 緣材。藉此而使得絕緣膜5形成在凸型基板和凹型基板間 之空間。結果，得到圖4 8所示之構造。然後，藉由蝕刻而 去除金屬板1 0 0。藉此而得到圖3 7所示之構造》 此外，藉由電鍍而形成各個柱狀導電8a，因此，在孔 洞1 8内，自動地埋入金屬。 此外，具有圖3 7所示之構造之突出部之導電部7 a係也 可以在不形成保護膜1 0而在金屬板1 0 0之上形成平板狀之 導電部7a之狀態下，藉由將凸型模具壓緊在導電部7a之 主表面而形成導電部。 (實施形態6 ) 接著，使用圖4 9而說明實施形態6之半導體裝置之構 造。. 本實施形態之半導體裝置之構造係幾乎相同於圖1所示 之半導體裝置之構造。但是，本實施形態之半導體裝置係 在形成突起電極11而覆蓋露出於半導體基板1背面之柱狀 導電部8之表面之方面，不同於實施形態1之半導體裝置。 23 312XP/發明說明書(補件)/94-08/94112209 1344668 如果藉由圖4 9所示之構造的話，則設置突起電極1 1， 因此，柱狀導電部8和連接於半導體基板1背面之其他之 半導體基板、其他之半導體裝置、或者是和其他機器間之 電連接，變得良好。此外，如果是藉由具有上述實施形態 之突起電極9和本實施形態之突起電極1 1兩者之半導體裝 置的話，則能夠對於本半導體裝置和其他機器等之連接形 態，進行多樣化。
此外，突起電極〗1係正如圖5 0所示，可以形成覆蓋圖 36所示之構造之柱狀導電部8之露出面。 在上述圖49所示之構造之半導體裝置之製造方法，首 先，得到實施形態1之圖8所示之構造。然後，正如圖51 所示，藉由電鐘而使得金屬板100、導電部7及柱狀導電 部8成為陰極、在柱狀導電部8之露出面，附著突起電極 1 1。然後，藉由蝕刻而去除金屬板1 〇 0。結果，得到圖4 9 所示之構造。 此外，作為本實施形態之半導體裝置之製造方法之變化 例係可以在形成凸型基板之製程，正如圖52所示，在柱狀 導電部8 a之上面，形成突起電極1 1 1。然後，去除抗蝕劑 膜1 0 1。藉此而得到凸型基板。如果該凸型基板嵌入至實 施形態1之凹型基板的話，則得到圖5 3所示之構造。然後， 正如圖54所示，藉由研磨半導體基板1之背面而露出突起 電極1 1 1。此外，如果研磨半導體基板1之背面而由半導 體基板1之背面開始露出突起電極1 1 1的話，則得到圖5 5 所示之構造。然後，如果藉由姓刻_而去除金屬板1 0 0的話， 24 312XP/發明說明書(補件)/94-08/94112209 1344668 則得到圖5 6所示之構造。 此外，可以在露出絕緣膜5之階段而一旦結束半導體基 板1之背面之研磨。在該狀態下，作為下一個製程係藉由 蝕刻而呈選擇性地僅去除半導體基板1，然後，呈選擇性 地僅蝕刻絕緣膜5。即使是藉由該製法，也能夠得到圖56 所示之構造。 (實施形態7 )
接著，使用圖5 7而說明實施形態7之半導體裝置之構 造。 ‘ 本實施形態之半導體裝置之構造係幾乎相同於圖5 0所 示之半導體裝置之構造。但是，本實施形態之半導體裝置 係在半導體基板1之背面上形成保護膜2 0之方面，不同於 圖5 0所示之構造。 此外，作為本實施形態之半導體裝置之構造之變化例係 可以是圖5 8所示之構造。圖5 8所示之構造係幾乎相同於 圖3 8所示之構造，但是，在半導體基板1之背面形成保護 膜20以及在枉狀導電部80之露出面上形成突起電極11 之方面，不同於圖38所示之構造。即使是藉由圖58所示 之構造，也相同於圖5 7所示之構造，保護半導體基板1 之背面。 (實施形態8 ) 接著，使用圖5 9至圖6 5而說明實施形態8之半導體裝 置之製造方法。 正如圖59所示，在金屬板1Q0上，形成導電部7。在導 25 312XP/發明說明書(補件)/94-08/94 ] 12209 1344668 電部7上，形成絕緣膜6 6。藉此而得到圖6 0所示之構造。 接著，形成抗蝕劑膜1 Ο 1而覆蓋導電部7、絕緣膜6 6及 金屬板1 0 0之主表面。然後，形成抗蝕劑膜1 0 1貫通於其 厚度方向之孔洞1 9。在該孔洞1 9内，形成柱狀導電部8。 藉此而得到圖6 1所示之構造。然後，去除抗蝕劑膜1 Ο 1。 藉此而得到圖6 2所示之構造。
接著，正如圖6 3所示，形成絕緣膜1 2而覆蓋絕緣膜6 6 上面以外之主表面、也就是金屬板100之主表面、導電部 7之露出面、絕緣膜66之兩側面、以及柱狀導電部8之表 面。絕緣膜1 2係由聚醯亞胺等之所構成，藉由使用導電部 7、金屬板100及柱狀導電部8來作為電極之電著所形成。 此外，為了取代電著，因此，可以使用露出之導電部7 及金屬板100來作為陽極而氧化導電部7及金屬板100之 露出面、或者是在露出面電鍍鋁等之後、使用露出之導電 部7及金屬板100來作為陽極而氧化導電部7、金屬板100 及柱狀導電部8之電鍍面。接著，去除絕緣膜6 6。藉此而 得到圖6 4所示之構造。 接著，以絕緣膜1 2作為罩幕，在去除絕緣膜6 6之位置、 也就是導電部7之露出面上，藉由使用金屬板100及導電 部7來作為陰極之電鍍而形成例如銲錫等之導電性之接合 材1 6。此外，該接合材1 6之形成製程係可以省略。藉此 而得到圖6 5所示之構造。即使是在鼓合於該圖6 5所示之 構造之凸型基板和實施形態1之凹型基板之狀態下，也可 以得到相同於藉由實施形態1之半導體裝置所得到之效果 26 312ΧΡ/發明說明書(補件)/94-〇8/941122〇9
1344668 之同樣效果。 (實施形態9 ) 接著，使用圖66至圖71而說明實施形態9之半導 置之製造方法。 首先，在金屬板100上，形成導電部7。接著，藉 著而形成保護膜600，來覆蓋導電部7及金屬板100 面。然後，形成抗蝕劑膜1 0 1而覆蓋保護膜6 0 0之主4 接著，形成孔洞2 2而使得抗蝕劑膜1 0 1及保護膜6 0 0 於厚度方向，來露出導電部7。在圖67，顯示藉此所 之構造。 接著，在孔洞2 2内，形成柱狀導電部8。將藉此所 之構造，顯示在圖6 8。然後，去除抗蝕劑膜1 01。將 所得到之構造，顯示在圖6 9。接著，藉由電著而形成 膜2 0 0，來覆蓋柱狀導電部8之露出面。藉此而得到 所示之構造。接著，去除保護膜6 0 0。此時，保護膜 之一部分係殘留在柱狀導電部8和導電部7間之連接 附近而成為殘留部6 0 1。將藉此所得到之構造，顯示 7卜 即使是在嵌合該圖7 1所示之凸型基板和實施形態 凹型基板之狀態下，也得到相同於藉由實施形態1之 體裝置所得到之效果之同樣效果。 此外，上述絕緣膜2 0 0及保護膜6 0 0係藉由電著而 成，但是，為了取代電著，因此，可以使用金屬板1 導電部7 0及柱狀導電部8來作為陽極而氧化金屬板 3】2XP/發明說明書(補件)/94-08/941〗2209 體裝 由電 之表 ^面。 貫通 得到 得到 藉此 絕緣 圖70 600 部之 在圖 1之 半導 形 00 ' 100、 27 1344668 導電部70及柱狀導電部8之露出面、或者是在該露出面電 鍍鋁等之後、使用電鍍之金屬板100、導電部70及柱狀導 電部8來作為陽極而氧化該電鍍面。 (實施形態1 0 ) 接著，使用圖7 2而說明實施形態1 0之半導體裝置之構 造。
本實施形態之半導體裝置之構造係幾乎相同於實施形 態2之半導體裝置之構造。但是，本實施形態之半導體裝 置係在以下之方面，不同於實施形態2之半導體裝置。 本實施形態之半導體裝置係在柱狀導電部8 0之外周 面，形成絕緣膜2 0 b。此外，在柱狀導電部8 0之露出面， 形成突起電極1 1。此外，連接部4 1和導電部7 0係藉由接 合材4 2而進行接合。此外，在絕緣膜2 0 b和導電部7 0之 間，形成殘留部6 1。即使是藉由該圖7 2所示之構造之半 導體裝置，也得到相同於藉由實施形態2之半導體裝置所 得到之效果之同樣效果。 接著，說明圖7 2所示之本實施形態之半導體裝置之製 造方法。 首先，在金屬板1 0 0上，形成抗蝕劑膜1 0 1。接著，在 抗蝕劑膜1 0 1及金屬板1 0 0，形成孔洞2 1。將藉此所得到 之構造，顯示在圖73。接著，正如圖74所示，形成突起 電極90而覆蓋孔洞21之底面。接著，正如圖75所示，在 突起電極90上，形成導電部70。接著，正如圖76所示， 形成絕緣膜6 0而覆蓋導電部7 0之上面及抗蝕劑膜1 0 1之 28 312XP/發明說明書(補件)/94-08/94 ] 12209
1344668 上面。 接著，正如圖7 7所示，去除抗蝕劑膜1 0 1上之絕； 6 0及抗蝕劑膜1 0 1。然後，形成抗蝕劑膜1 0 1 b而覆蓋 板100之主表面、絕緣膜60、導電部70及突起電極 接著，抗蝕劑膜1 0 1 b及絕緣膜6 0貫通於其厚度方向 成到達至導電部7 0之孔洞2 1。將藉此所得到之構造 示在圖7 8。 接著，在孔洞2 1内，形成枉狀導電部8 0。將藉此 到之構造，顯示在圖7 9。接著，去除抗#劑膜1 0 1 b。 此所得到之構造，顯示在圖8 0。接著，藉由電著而形 緣膜2 0 b，來覆蓋柱狀導電部8 0之露出面。此·時，形 緣膜20a而覆蓋金屬板100之上面及突起電極90之側 及導電部70之側面。將藉此所得到之構造，顯示在圖 接著，正如圖82所示，去除位處於導電部70上面之 膜6 0之不必要部分。藉此而形成殘留部6 1。 接著，正如圖8 3所示，在成為殘留部61側面上之 部70之上表面之上，藉由電鍵而形成導電性之接合材 此外，該接合材4 2之形成製程係可以省略。即使是藉 合圖8 3所示之凸型基板和實施形態2之凹型基板，也 得到相同於藉由實施形態2之半導體裝置所得到之效 同樣效果。 此外，使用在設置接合材4 2之位置來形成絕緣膜 方法，但是，也可以使用：不設置該絕緣膜60，藉由 抗蝕劑膜之光微影製程，而在設置用以覆蓋凸型基板 312XP/發明說明書(補件)/94-08/94112209 豪膜 金屬 90 ° 而形 ’顯 所得 將藉 成絕 成絕 面以 8卜 絕緣 導電 42 ° 由嵌 可以 果之 60之 使用 之主 29 1344668 表面所設置之絕緣膜之接合材4 2之位置，來形成開口之方 法。 此外，存在於柱狀導電部8 0前端面上之絕緣膜2 0 b係 去除於研磨半導體基板1背面之製程。
正如本實施形態之半導體裝置，如果是形成覆蓋柱狀導 電部80外周面之絕緣膜20b的話，則假設即使是在嵌合凹 型基板和凸型基板時，柱狀導電部8 0係朝向相對於孔洞 1 3延伸之方向呈傾斜之方向而插入至孔洞1 3内，也至少 藉由絕緣膜2 0 b而確保半導體基板1和柱狀導電部8 0間之 絕緣性。此外，絕緣膜2 0 a係發揮作為絕緣膜5之保護膜 之功能。因此，更加提高半導體裝置之可靠性。 (實施形態1 1 ) 接著，使用圖8 4而說明實施形態1 1之半導體裝置之構 造。 本實施形態之半導體裝置之構造係幾乎相同於圖1所示 之實施形態1之半導體裝置之構造。但是，圖84所示之本 實施形態之半導體裝置係在形成覆蓋孔洞1 3之内周面之 導電膜30之方面，不同於實施形態1之圖1所示之半導體 裝置。也就是說，在本實施形態，在和柱狀導電部8之外 周面之間，以既定之間隔，呈筒狀地形成導電膜30。導電 膜3 0係電連接於接地電極，進行電位固定。如果藉由本實 施形態之半導體裝置之構造的話，則導電膜3 0和柱狀導電 部8間之組合之構造係相同於同軸電纜線之構造，因此， 透過柱狀導電部8而輸入或輸出之訊號係不容易受到由於 30 312XP/發明說明書(補件)/94-08/941 ] 2209 1344668 雜訊所造成之不良影響。 接著，使用圖8 5至圖8 8而說明本實施形態之半導體裝 置之製造方法。 首先，形成圖8 5所示之構造。圖8 5所示之構造係幾乎 相同於實施形態1之圖2所示之半導體裝置之構造。但是， 在圖85所示之構造，還並無形成圖2所示之構造之突起電 極6。
接著，正如圖86所示，藉由無電解電锻或CVD而形成 由鎳所構成之導電膜30，來覆蓋孔洞13之内周面及底面。 此外，如果利用半導體之導電性的話，則也能夠藉由電解 電鍍而形成導電膜30。接著，正如圖87所示，形成孔洞 1 6 0而露出内部内連線4。然後，正如圖8 8所示，在孔洞 1 6 0内，形成突起電極6而連接在内部内連線4。 即使是藉由嵌合圖88所示之凹型基板和實施形態1之 凸型基板之構造之半導體裝置，也可以得到相同於藉由實 施形態1之半導體裝置所得到之效果之同樣效果。 (實施形態1 2 ) 接著，使用圖8 9至圖9 4而說明實施形態1 2之半導體 裝置之構造。 本實施形態之半導體裝置係幾乎相同於實施形態2之半 導體裝置之構造。但是，本實施形態之半導體裝置之構造 係所謂在導電部7 0來設置缺口 7 0 0之方面，不同於實施形 態2之半導體裝置之構造。 如果藉由本實施形態之半導體裝置的話，則藉由嵌合凹 31 312XP/發明說明書(補件)/94-08/94 Π 2209 1344668 型基板和凸型基板，而在孔洞1 3插入柱狀導電部8，在由 孔洞1 3内開始而擠出絕緣材5 a及5 b時，孔洞1 3内之絕 緣材5 a及5 b係通過缺口 7 0 0而流出至絕緣膜3之上。因 此，絕緣材5a及5b係不妨礙嵌合凹型基板和凸型基板。 因此，提高半導體裝置之良品率。 此外，作為其他製法係在使用嵌合凹型基板和凸型基板 而以使得凹型基板和凸型基板具有既定之間隙同時導電部
7 0及連接部4 1進行接觸之狀態來在該間隙填充具有流動 性之絕緣材5a及5b之方法之狀態下，使得絕緣材5a及 5 b通過缺口 7 0 0，流入至柱狀導電部8 0之周圍空間。因此， 絕緣材5a及5b係容易流入至柱狀導電部80之周圍空間。 結果，防止在絕緣膜5形成空洞。 此外，作為本實施形態之半導體裝置之變化例係正如圖 9 5至圖1 0 0所示，也可以採用在内部内連線4 0之連接部 41設置缺口 400之構造。 即使是藉由本實施形態之變化例之半導體裝置，也嵌合 凹型基板和凸型基板，在使得凹型基板和凸型基板具有既 定之間隙同時導電部7 0及連接部4 1進行接觸之狀態下， 在該間隙填充具有流動性之絕緣材5a及5b時，使得絕緣 材5 a及5 b通過缺口 4 0 0和7 0 0，流入至柱狀導電部8 0之 周圍空間。因此，如果藉由圖95至圖100所示之構造的話， 則設置缺口 4 0 0，因此，比較於上述圖89至圖94所示之 構造，還使得絕緣材5a及5b更加容易流入至柱狀導電部 8 0之周圍空間。因此，更加確實地防止在絕緣膜5形成空 32 312XP/發明說明書(補件)/94-08/94112209 1344668 洞。 (實施形態1 3 ) 接著，說明實施形態1 3之半導體裝置之構造。
實施形態1 3所示之半導體裝置之構造係正如圖1 0 1所 示，絕緣膜5及該絕緣膜5更加下側之構造幾乎相同於實 施形態1之圖1所示之半導體裝置之構造。但是，本實施 形態之圖1 0 1所示之絕緣膜5及該絕緣膜5更加下側之構 造係在柱狀導電部8之露出面來設置導電膜8010之方面， 不同於實施形態1之半導體裝置之構造。 接著，使用圖102至圖107而說明比起圖101所示之半 導體裝置之絕緣膜5還更加上側之構造之製造方法。 在該製造方法，首先，得到圖1 0 2所示之構造。圖1 0 2 所示之構造係具備半導體基板1 0 0 1。在半導體基板1 0 0 1， 設置半導體電路102。設置絕緣膜103而覆蓋包含半導體 電路102之半導體基板1001之主表面。 在絕緣膜1 0 3内，設置内部内連線1 0 4。此外，内部内 連線1 0 4係在絕緣膜1 0 3之表面，露出一部分。此外，在 絕緣膜1 0 3及半導體基板1 0 0 1，設置孔洞1 1 3而延伸於其 厚度方向。 接著，正如圖1 0 3所示，形成覆蓋孔洞1 1 3之内周面及 底面同時覆蓋内部内連線1 0 4之某一邊之側面的絕緣膜 3 0 0。接著，正如圖1 0 4所示，形成覆蓋絕緣膜1 0 3之表面、 内部内連線1 0 4之表面及絕緣膜3 0 0之表面的導電膜3 5 0。 接著，正如圖105所示，藉由電鍍而形成導電部8000, 33 312XP/發明說明書(補件)/94-08/941丨2209
1344668 來覆蓋導電膜350。接著，正如圖106所示，藉由 CMP(Chemical Mechanical Polishing(化學機械拋光 去除導電部8 0 0 0之上側部分及導電膜3 5 0之一部分， 柱狀導電部8 0 0及導電膜3 6 0。接著，正如圖1 0 7所： 形成柱狀導電部8而由柱狀導電部8 0 0之主表面開始 伸在相對於半導體基板1之主表面呈垂直之方向上。 所得到之構造係對應於實施形態1之圖5所示之凸型 之構造。本實施形態之柱狀導電部8之形成方法係完 同於實施形態1之柱狀導電部8之形成方法。 嵌合本實施形態之圖1 0 7所示之凸型基板和實施形 之圖3所示之凹型基板。接著，在研磨半導體基板1 面後，在柱狀導電部8之露出面，形成導電膜8 0 1 0。然 研磨半導體基板1 0 0 1之背面，露出導電膜3 6 0。接著 半導體基板1 0 0 1之背面，形成保護膜1 0 0 0。藉此而； 圖101所示之構造之半導體裝置。 可以藉由本實施形態之半導體裝置，而得到相同於 上述之各個實施形態之半導體裝置所得到之效果之同 果。 詳細地說明及顯示本發明，但是，這個係僅用於例 並非限定於此，明顯地理解發明之精神和範圍僅藉由 之申請專利範圍所限定。 【圖式簡單說明】 圖I係用以說明實施形態1之半導體裝置之構造之 圖2至圖9係用以說明實施形態1之半導體裝置之 312XP/發明說明書(補件)/94-08/94112209 ))而 形成 和， ,延 藉此 基板 全相 態1 之背 後， ，在 导到 藉由 樣效 舉， 同附 圖。 製造 34 1344668 方法之圖。 圖1 0係用以·說明實施形態2之半導體裝置之構造之圖。 圖1 1至圖1 9係用以說明實施形態2之半導體裝置之製 造方法之圖。 圖2 0係用以說明實施形態3之半導體裝置之凹型基板之 圖，顯示圖21之X X — X X線剖面之圖。
圖2 1係實施形態3之半導體裝置之凹型基板之俯視圖。 圖2 2係用以說明實施形態3之半導體裝置之凸型基板之 圖，顯示圖23之X X I I — X X I I線剖面之圖。 圖2 3係實施形態3之半導體裝置之凸型基板之仰視圖。 圖2 4係顯示嵌合實施形態3之半導體裝置之凹型基板和 凸型基板之狀態之圖，顯示圖25之X X I V — X X I V線 剖面之圖。 圖2 5係顯示嵌合實施形態3之半導體裝置之凹型基板和 凸型基板之狀態之圖，顯示圖24之X X V — X X V線剖面
圖2 6係用以說明實施形態4之半導體裝置之凹型基板之 圖，顯示圖27之XXVI— XXVI線剖面之圖。 圖2 7係實施形態4之半導體裝置之凹型基板之俯視圖。 圖2 8係用以說明實施形態4之半導體裝置之凸型基板之 圖，顯示圖2 9之X X V I I I — X X V I I I線剖面之 圖。 圖2 9係實施形態4之半導體裝置之凸型基板之仰視圖。 圖3 0係顯示嵌合實施形態4之半導體裝置之凹型基板和 35 312XP/發明說明書(補件)/94-08/94〗12209 1344668 凸型基板之狀態之圖，顯示圖3 1之X X X — X X X線剖面 之圖。 圖3 1係顯示嵌合實施形態4之半導體裝置之凹型基板和 凸型基板之狀態之圖，顯示圖3 0之X X X I — X X X I線 剖面之圖。 圖3 2係用以說明實施形態5之半導體裝置之構造之圖。 圖3 3至圖3 9係用以說明實施形態5之變化例1〜7之半 導體裝置之圖。
圖4 0至圖4 5係用以說明實施形態5之圖3 6所示之半 導體裝置之製造方法之圖。 圖46至圖48係用以說明實施形態5之圖37所示之半 導體裝置之製造方法之圖。 圖4 9係用以說明實施形態6之半導體裝置之構造之圖。 圖5 0係用以說明實施形態6之半導體裝置之變化例之 構造之圖。 圖5 1係用以說明實施形態6之半導體裝置之製造方法 之圖。 圖5 2至圖5 6係用以說明實施形態6之變化例之半導體 裝置之製造方法之圖。 圖5 7係用以說明實施形態7之半導體裝置之構造之圖。 圖5 8係用以說明實施形態7之半導體裝置之變化例之 圖。 圖59至圖65係用以說明實施形態8之半導體裝置之製 造方法之圖。 36 312XP/發明說明書(補件)/94-08/941 ] 2209 1344668 圖6 6至圖7 1係用以說明實施形態9之半導體裝置之製 造方法之圖。 圖7 2係用以說明實施形態1 0之半導體裝置之構造之 圖。 圖7 3至圖8 3係用以說明實施形態1 0之半導體裝置之 製造方法之圖。 圖8 4係用以說明實施形態1 1之半導體裝置之構造之 圖。
圖8 5至圖8 8係用以說明實施形態1 1之半導體裝置之 製造方法之圖。 圖8 9係用以說明實施形態1 2之半導體裝置之凹型基板 之圖，顯示圖90之LXXX I X— LXXX I X線剖面之 圖。 圖9 0係實施形態1 2之半導體裝置之凹型基板之仰視 圖。
圖9 1係顯示實施形態1 2之半導體裝置之凸型基板之圖 92之XCI — XCI線剖面之圖。 圖9 2係實施形態1 2之半導體裝置之凸型基板之仰視圖。 圖9 3係顯示嵌合實施形態1 2之半導體裝置之凹型基板 和凸型基板之狀態之圖，顯示圖94之X C I I I — X C I I I線剖面之圖。 圖9 4係顯示嵌合實施形態1 2之半導體裝置之凹型基板 和凸型基板之狀態之圖，顯示圖9 3之X C I V — X C I V線 剖面之圖。 37 312XP/發明說明書(補件)/94-08/94112209 1344668 圖9 5係用以說明實施形態1 2之半導體裝置之凹型基板 之圖，顯示圖9 6之X C V — X C V線剖面之圖。 圖9 6係實施形態1 2之半導體裝置之凹型基板之仰視 圖。 圖9 7係用以說明實施形態1 2之半導體裝置之凸型基板 之圖，顯示圖98之X CV I I — X CV I I線剖面之圖。 圖9 8係實施形態1 2之半導體裝置之凸型基板之仰視 圖。
圖9 9係顯示嵌合實施形態1 2之半導體裝置之凹型基板 和凸型基板之狀態之圖，顯示圖100之XCI X — XCI X 線剖面之圖。 圖1 0 0係顯示嵌合實施形態1 2之半導體裝置之凹型基 板和凸型基板之狀態之圖，顯示圖9 9之C — C線剖面之圖。 圖1 0 1係用以說明實施形態1 3之半導體裝置之構造之 圖。 圖1 0 2至圖1 0 7係用以說明實施形態1 3之半導體裝置 之製造方法之圖。 【主要元件符號說明】 1 半導體基板 2 半導體電路 3 絕緣膜 4 内部内連線 5 絕緣膜 5 a 絕緣材 38 312XP/發明說明書(補件)/94-08/941 ] 2209 1344668
5 b 絕 緣 材 6 突 起 電 極 7 導 電 部 7a 導 電 部 8 柱 狀 導 電 部 8a 柱 狀 導 電 部 9 突 起 電 極 10 保 護 膜 11 突 起 電 極 12 絕 緣 膜 13 孔 洞 14 孔 洞 15 孔 洞 15a 孔 洞 15b 孔 洞 16 接 合 材 17 孔 洞 18 孔 洞 19 孔 洞 20 保 護 膜 20a 緣 膜 2 0b 絕 緣 膜 2 1 孔 洞 22 孔 洞 312ΧΡ/發明說明書(補件)/94-0S/941122〇9 1344668 2 3 孔洞 30 導電膜 4 0 内部内連線 41 連接部 42 接合材 6 0 絕緣膜 6 1
66 7 0 7 0a 8 0 80a 90 殘留部 絕緣膜 導電部 導電部 柱狀導電部 柱狀導電部 突起電極
10 0 金屬板 10 1 抗蝕劑膜 1 0 1 a 抗蝕劑膜 1 0 1 b 抗蝕劑膜 10 2 半導體電路 10 3 絕緣膜 10 4 内部内連線 110 孔洞 111 突起電極 113 孔洞 12 0 孔洞 40 312XP/發明說明書(補件)/94-08/941 ] 2209 1344668 130 溝槽 16 0 孔洞 2 0 0 絕緣膜 2 2 0 釘狀貫通電極 3 0 0 絕緣膜 350 導電膜 360 導電膜 4 0 0 缺口
6 0 0 保護膜 601 殘留部 7 0 0 缺口 8 0 0 柱狀導電部 1 0 0 0 保護膜 1 0 0 1 半導體基板 8 0 0 0 導電部 8 0 1 0 導電膜 312XP/發明說明書(補件)/94-08/94〗12209

Claims (1)

1344668 十、申請專利範圍： 1. 一種半導體裝置，其具備： 半導體基板（1)，其具有半導體電路（2); 第1絕緣膜（3)，其以覆蓋包含上述半導體電路（2)之上 述半導體基板（1)表面的方式所形成； 内 内連.線（internal interconnection)(4, 40)，其形 成在上述第1絕緣膜（3 )内；
第2絕緣膜（5 )，其形成在上述第1絕緣膜（3 )上； 導電部（7,70)，其形成在上述第2絕緣膜（5)内，直接 或透過其他構件（6 )/電連接在上述内部内連線（4 , 4 0 )，同 時，露出於上述第2絕緣膜（5)之主表面； 柱狀導電部（8, 8 0 )，其直接或透過其他構'件電連接在上 述導電部（7 ,70)之下面，延伸於上述半導體基板（1)之厚度 方向，且露出於上述半導體基板（1)之背面；以及 貫通孔（13)，其設置在上述半導體基板（1)内，且以包 住上述柱狀導電部（8 , 8 0 )的方式延伸；其中， 上述貫通孔〇 3 )之内壁和上述柱狀導電部（8 , 8 0 )係藉 由與上述第2絕緣膜（5 ) —體形成之絕緣部而進行絕緣。 2 .如申請專利範圍第1項之半導體裝置，其中，在上述 貫通孔（1 3 )内包住有複數個上述柱狀導電部（8, 8 0 )。 3.如申請專利範圍第1項之半導體裝置，其中，上述導 電部（7 , 7 0 )之上部係比上述第2絕緣膜（5 )之主表面更加 突出，或者是在上述導電部（7, 70)之上表面設有由上述第 2絕緣膜（5 )之主表面開始突出之突起電極（9 )。 42 312XP/發明說明書(補件)/94-08/941〗2209 1344668 4. 如申請專利範圍第1項之半導體裝置，其更具備覆蓋 上述第2絕緣膜（5 )主表面之保護膜（1 0 )。 5. 如申請專利範圍第1項之半導體裝置，其中，在上述 柱狀導電部（8, 80)之露出面上，更具備由上述半導體基板 (1 )之背面開始突出之突起電極（1 1 )。 6. 如申請專利範圍第1項之半導體裝置，其中，在上述 絕緣部和上述柱狀導電部（8 , 8 0 )之間更具備第3絕緣膜 (12, 20b, 61 )。
7. 如申請專利範圍第1項之半導體裝置，其中，在上述 貫通孔（1 3 )之内周面上更具備沿著該内周面之導電膜 (30)，上述導電膜（30)係進行電位固定。 8. —種半導體裝置之製造方法，係具有準備凹型基板和 凸型基板之步驟者，上述凹型基板包含： 半導體基板（1)，其具有半導體電路（2); 第1絕緣膜（3)，其以覆蓋包含上述半導體電路（2)之上 述半導體基板（1 )之主表面的方式所設置；以及 内部内連線（4，4 0 )，其設置在上述第1絕緣膜（3 )内； 其中， 在上述第1絕緣膜（3 )及上述半導體基板（1 )，設置延伸 於上述第1絕緣膜（3)及上述半導體基板（1)之厚度方向之 凹部，且 上述凸型基板包含： 假基板（1 0 0); 導電部（7 )，其形成在上述假基板（1 0 0 )上；以及 43 312XP/發明說明書(補件)/94-08/941 ] 2209 1344668 柱狀導電部（8，8 Ο )，其延伸於與上述假基板（1 Ο Ο )之主 表面呈垂直之方向；此外， 該製造方法更具備如下步驟：
在上述凸型基板及上述凹型基板中之至少任何一者之 接合面塗敷具有流動性之絕緣材（5 a, 5 b)之狀態下，嵌合上 述凹型基板及上述凸型基板，或者是在上述凹型基板和上 述凸型基板具有間隙之狀態下，嵌合上述凹型基板及上述 凸型基板，在上述間隙注入具有流動性之絕緣材（5 a，5 b ) 之步驟； 上述導電部（7, 70)和上述内部内連線（4)直接或透過其 他構件（6 )電連接之步驟； 使上述具有流動性之絕緣材（5 a , 5 b )硬化而形成第2絕 緣膜（5 )之步驟； 藉由研磨上述半導體基板（1 )之背面而使上述柱狀導電 部（8 , 8 0 )露出之步驟；以及 藉由去除上述假基板（100)而使上述導電部（7, 70)露出 之步驟。 9.如申請專利範圍第8項之半導體裝置之製造方法，其 中，上述凸型基板係包含複數個上述柱狀導電部（8，8 0 )， 在上述凹型基板設有至少一個凹部（1 3 )，2個以上之上述 柱狀導電部係插入至上述一個凹部（1 3 )内。 1 0 .如申請專利範圍第8項之半導體裝置之製造方法， 其中，上述假基板〇 0 0 )係具有導電性， 上述準備凸型基板之步驟係包含： 44 312XP/發明說明書(補件)/94-08/94112209 1344668 在上述假基板（1 ο ο)上，形成用以形成上述柱狀導電部 (8 ,80)之模子之步驟；以及 藉由使用上述假基板（1 0 0 )來作為陰極之電鍍，而在上 述模子中形成上述柱狀導電部（8, 80)之步驟。 1 1 .如申請專利範圍第8項之半導體裝置之製造方法， 其更具備在上述柱狀導電部（8, 80)之前端，藉由電鍍而形 成突起電極（1 1 )之步驟。
12.如申請專利範圍第8項之半導體裝置之製造方法， 其更具備形成覆蓋上述第2絕緣膜（5 )表面之保護膜（1 0 ) 之步驟。 1 3 .如申請專利範圍第8項之半導體裝置之製造方法， 其更具備在上述凹部（13)之表面上形成沿著該表面之導電 膜（3 0 )之步驟。 1 4 .如申請專利範圍第8項之半導體裝置之製造方法， 其中，上述内部内連線（4 0 )係設置在上述導電部（7 0 )之下 側，來包圍上述柱狀導電部（8 0 )，並且，接觸到上述導電 部（70)之下面，在上述内部内連線（40)及上述導電部（70) 中之至少任何一者設有缺口（400,700)，透過上述缺口 (4 0 0 , 7 0 0 )而流動上述絕緣材（5 a，5 b )。 1 5 .如申請專利範圍第8項之半導體裝置之製造方法， 其更具備形成第3絕緣膜（1 2 , 2 0 b, 6 1 )而覆蓋上述柱狀導 電部（8 ,80)之表面整體之步驟。 45 312XP/發明說明書(補件)/94-08/941】2209
TW094112209A 2004-11-09 2005-04-18 Semiconductor device and method of manufacturing the same TWI344668B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325035A JP4803993B2 (ja) 2004-11-09 2004-11-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200616023A TW200616023A (en) 2006-05-16
TWI344668B true TWI344668B (en) 2011-07-01

Family

ID=36217364

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094112209A TWI344668B (en) 2004-11-09 2005-04-18 Semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (1) US7288481B2 (zh)
JP (1) JP4803993B2 (zh)
KR (1) KR101161718B1 (zh)
DE (1) DE102005025452B4 (zh)
TW (1) TWI344668B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7344959B1 (en) * 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
US7973413B2 (en) * 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
JP2010114320A (ja) * 2008-11-07 2010-05-20 Panasonic Corp 半導体装置
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
JP5574639B2 (ja) * 2009-08-21 2014-08-20 三菱電機株式会社 半導体装置およびその製造方法
US8232137B2 (en) * 2009-12-10 2012-07-31 Intersil Americas Inc. Heat conduction for chip stacks and 3-D circuits
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
KR101688006B1 (ko) * 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
JP6051359B2 (ja) * 2010-12-22 2016-12-27 俊 保坂 コア付きインダクタ素子およびその製造方法
KR101801137B1 (ko) * 2011-02-21 2017-11-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6154583B2 (ja) * 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
US9449898B2 (en) 2013-07-31 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having backside interconnect structure through substrate via and method of forming the same
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185943A (ja) * 1988-01-21 1989-07-25 Nec Corp 半導体集積回路装置
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
JP2001127242A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP4522574B2 (ja) 2000-12-04 2010-08-11 大日本印刷株式会社 半導体装置の作製方法
JP2004296896A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP2006080149A (ja) * 2004-09-07 2006-03-23 Sharp Corp 半導体装置の積層構造

Also Published As

Publication number Publication date
DE102005025452B4 (de) 2014-06-26
US20060097357A1 (en) 2006-05-11
US7288481B2 (en) 2007-10-30
TW200616023A (en) 2006-05-16
KR101161718B1 (ko) 2012-07-03
KR20060049816A (ko) 2006-05-19
DE102005025452A1 (de) 2006-05-11
JP2006135233A (ja) 2006-05-25
JP4803993B2 (ja) 2011-10-26

Similar Documents

Publication Publication Date Title
TWI344668B (en) Semiconductor device and method of manufacturing the same
TWI360204B (en) Semiconductor device
JP4035034B2 (ja) 半導体装置およびその製造方法
US7214565B2 (en) Manufacturing method of an electronic part built-in substrate
US7528068B2 (en) Method for manufacturing semiconductor device
KR100637287B1 (ko) 반도체장치의 제조방법과 이것을 사용한 전자기기
US7772689B2 (en) Semiconductor package with a conductive post and wiring pattern
TW201248802A (en) Vias in porous substrates
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
CN102891121B (zh) 导电凸块的柱设计
JP2016157919A (ja) 電子モジュールの作製方法及び電子モジュール
TWI344685B (en) An integrated circuit device and a process for forming the same
TWI223391B (en) Semiconductor device manufacturing method and electronic equipment using same
JP6237145B2 (ja) 電子部品の製造方法及び電子装置の製造方法
CN1957465A (zh) 半导体器件及配线基板
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
US8828797B2 (en) Process for assembling two parts of a circuit
US8647961B2 (en) Method for filling cavities in wafers, correspondingly filled blind hole and wafer having correspondingly filled insulation trenches
US20100059881A1 (en) Semiconductor package and method of manufacturing the same
US10187979B2 (en) Wiring substrate and electronic component device
TWI822223B (zh) 電路板及其製作方法
US9204544B2 (en) Wiring substrate and method of manufacturing the same
JP2006040984A (ja) 配線基板ならびに配線基板を用いた半導体装置および配線基板の製造方法ならびに半導体装置の製造方法
TWI330055B (en) Method for fabricating circuit board structure with capacitance element embedded therein