CN1957465A - 半导体器件及配线基板 - Google Patents

半导体器件及配线基板 Download PDF

Info

Publication number
CN1957465A
CN1957465A CNA2005800163898A CN200580016389A CN1957465A CN 1957465 A CN1957465 A CN 1957465A CN A2005800163898 A CNA2005800163898 A CN A2005800163898A CN 200580016389 A CN200580016389 A CN 200580016389A CN 1957465 A CN1957465 A CN 1957465A
Authority
CN
China
Prior art keywords
distribution part
semiconductor chip
semiconductor device
distribution
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800163898A
Other languages
English (en)
Other versions
CN1957465B (zh
Inventor
田子雅基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Godo Kaisha IP Bridge 1
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1957465A publication Critical patent/CN1957465A/zh
Application granted granted Critical
Publication of CN1957465B publication Critical patent/CN1957465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种配线基板(20A)，包括具有多个配线层(1)和外部连接突起(5)的第一配线部分(10A)、和具有多个接触插塞(14)的至少一个第二配线部分(15A)。第二配线部分与第一配线部分被集成在一起，以使第二配线部分的每个端子(14a)与第一配线部分的一个配线层分别直接接触。因此，不会产生由焊料突起的扩散成分导致的第二和第二配线部分之间的连接部分中的内部应力的危险。因此，即使当在配线基板上高度集成低诱电率材料的半导体芯片(30)时，也能获得高可靠性的半导体器件(50)。

Description

半导体器件及配线基板
技术领域
本发明涉及一种半导体器件及配线基板，尤其涉及一种具有在配线基板上安装半导体芯片的结构的半导体器件(以下将简称作“半导体器件”)以及用在该半导体器件中的配线基板。
背景技术
为了降低尺寸并提高电子设备的性能，近些年正在增加半导体芯片或半导体器件的安装密度。在很多情况下，通过使用无线接合(bonding)尤其是倒装芯片接合(flip chip bonding)将半导体芯片安装在配线基板上，来增加半导体芯片的安装密度。通常，通过使用表面安装将半导体器件安装在配线基板(其与形成半导体器件的配线基板不同。在以下将这一配线基板称作“母板”)上，来增加半导体器件的安装密度。对于半导体器件，已经开发了适合于表面安装各种封装方法，比如球栅阵列半导体封装。倒装芯片接合和表面安装在减小半导体芯片和半导体器件的尺寸和对其进行微构图(micropattern)以及增加管脚数目方面是有利的。此外，倒装芯片接合和表面安装在增加形成于半导体芯片中的集成电路的运行速度方面也是有利的，这是由于可将配线电阻制作得小于配线接合的电阻。
可以通过在一个半导体芯片上安装多个LSI和无源部件来提高性能并增加例如系统大尺寸集成电路(系统LSI)的运行速度，而不是通过由一个LSI来改善性能和增加运行速度。由于这个原因，该类型的LSI(芯片上的系统)开始广泛使用。
当通过在所需配板上安装具有大量管脚的高集成半导体芯片来形成半导体器件时，如果半导体芯片和配线基板的热膨胀系数之间差别很大，将电流提供给半导体芯片时产生的热会增加半导体器件的内部应力。这导致例如在半导体器件之中的半导体芯片和配线基板之间的结合部分中、或者是半导体器件和母板之间的连接部分中的应力集中，因此容易发生断开连接等。结果，半导体器件或使用该半导体器件的电子设备的可靠性降低了。为了获得高可靠性的半导体器件或电子设备，通常将树脂填充在半导体器件的半导体芯片和配线基板之间的结合部分中、在半导体器件和母板之间的结合部分中和在这些结合部分的周围部分中，从而强化这些结合部分。
日本专利特开No.64-32662(参考文献1)描述了一种半导体封装结构(半导体器件)，其通过在半导体芯片和配线基板(母板)之间插入具有指定热膨胀系数的小基板、即与半导体芯片的热膨胀系数差别小于与配线基板(大基板)的热膨胀系数差别的小基板来增加可靠性。将半导体芯片安装于小基板上，并将每一个都具有半导体芯片的多个小基板安装在配线基板(大基板)上。
尽管不是本发明的半导体器件，但是日本专利特开No.8-167630(参考文献2)描述了一种芯片连接结构，其中集成电路芯片和配线基板通过插入到集成电路芯片和配线基板之间的粘着层，用直接通孔连接来连接，并使得配线基板的热膨胀系数基本上等于集成电路的热膨胀系数。
发明内容
本发明所要解决的技术问题
如参考文献1中所描述的，为了抑制半导体器件的内部应力，插入具有在配线基板(大基板)和半导体芯片之间的指定热膨胀系数的小基板是有用的。
然而，如果通过焊料突起将小基板搭载(安装)在配线基板(大基板)上以形成半导体器件，则在这种情况下，由于在将所述半导体器件安装到母板上的时候的升温、或是在驱动半导体器件时产生的发热，导致焊料突起的成分扩散到周围，从而产生内部应力。尽管在参考文献1中描述了未用树脂封装小基板和半导体芯片之间的间隙的裸芯片安装。然而，考虑到安装到配线基板上的可安装性，仍希望封装半导体芯片。
此外，仅仅插入特定小基板难以设计出在实现高性能的同时实现微构图化(micropattern)以及多管脚化的半导体芯片的配线基板(大基板)，并难以安装芯片。
现在，为了抑制由于配线电阻(R)和配线间电容(C)的增加而导致的RC延迟，并增加集成度，对氟掺杂氧化硅或氢掺杂氧化硅等低诱电率材料作为集成电路中的层间绝缘膜材料的使用进行检验。由于这些低诱电率材料比常规层间绝缘膜(如，氧化硅)更脆弱，因此内部应力的允许极限低于常规层间绝缘膜的材料。此外，为了防止地下水被铅污染，将以前经常使用的锡铅焊料替换为锡基无铅焊料。锡基无铅焊料的应力缓和效果比锡铅焊料的效果要小很多。
因此，考虑到今后的技术动向，在具有参考文献1中公开结构的半导体器件(半导体封装结构)中，难以增加使用所述焊料突起的地方的连接可靠性以及半导体器件可靠性。
本发明已经考虑到上述情况，且目的在于即使进一步提高半导体芯片上的元件的集成度，仍能获得高可靠性的半导体器件。
解决该问题的手段
为了实现上述目的，本发明的半导体器件特征在于包括配线基板，其包括在厚度方向上的一侧表面上设置的多个连接端子，和在厚度方向上的另一侧表面上设置的多个外部连接突起；和多个半导体芯片，其被连接到通过倒装芯片接合安装到所述配线基板上的所述连接端子。其中所述配线基板包括：第一配线部分，其包括多个配线层和所述外部连接突起；和至少一个第二配线部分，其与所述第一配线部分上的所述第一配线部分集成在一起。所述连接端子由在厚度方向上贯穿所述第二配线部分延伸的通孔中形成的接触插塞来构成，所述接触插塞的一个端部与所述配线层中的一个直接接触，所述第二配线部分中的在所述第一配线部分一侧上的表面尺寸小于所述第一配线部分中的在所述第二配线部分一侧上的表面尺寸，且所述第二配线部分的热膨胀系数小于所述第一配线部分的热膨胀系数并等于所述半导体芯片的热膨胀系数。
而且，本发明的配线基板特征在于第一配线部分，其包括多个配线层和多个外部连接突起；和至少一个第二配线部分，其包括多个连接端子，使得能够通过倒装芯片接合来安装半导体芯片。其中所述第二配线部分在所述第一配线部分上与所述第一配线部分集成在一起，所述连接端子由在厚度方向上贯穿所述第二配线部分延伸的通孔中形成的接触插塞来构成，所述接触插塞上的一个端部与所述配线层中的一个直接接触，所述第二配线部分中的在所述第一配线部分一侧上的表面尺寸小于所述第一配线部分中的在所述第二配线部分上的表面尺寸，和所述第二配线部分的热膨胀系数小于所述第一配线部分的热膨胀系数并等于所述半导体芯片的热膨胀系数。
本发明的效果
根据本发明，即使当在半导体芯片上高度集成元件时也能获得高可靠性的半导体器件。此外，能提高其中将半导体器件安装于母板上的电子设备的可靠性。
本发明的第一配线部分使得可以延长端子管脚间距，减轻在配线基板中布置配线的负担。因此，作为封装，可以在实现高性能的同时容易地安装封装，同时降低成本。
附图说明
图1是概略示出本发明半导体器件和配线基板的第一实施例的局部剖面侧视图；
图2是概略地示出本发明半导体器件和配线基板的第二实施例的侧视图；
图3是概略示出本发明半导体器件和配线基板的第三实施例的侧视图；
图4是概略示出本发明半导体器件和配线基板的第四实施例的侧视图；
图5是概略示出本发明半导体器件和配线基板的第五实施例的侧视图；
图6是概略示出本发明半导体器件和配线基板的第六实施例的侧视图；
图7是概略示出本发明半导体器件和配线基板的第七实施例的侧视图；
图8是概略示出本发明半导体器件和配线基板的第八实施例的侧视图；
图9是概略示出本发明半导体器件和配线基板的改进的侧视图。
具体实施方式
以下将参考附图详细说明本发明半导体器件和配线基板的实施例。
<半导体器件和配线基板(第一实施例)>
在图1中示出的半导体器件50中，通过倒装芯片接合，将多个半导体芯片30安装到配线基板20上。然而，图1仅示出了一个半导体芯片30。在配线基板20A中，在厚度方向上的一侧表面上设置多个连接端子14，并且在厚度方向上的另一侧表面上设置多个外部连接突起5。
所述配线基板20A包括第一配线部分10A，和电连接到第一配线部分10A并在所述第一配线部分10A上与第一配线部分10A集成的一个或多个第二配线部分。然而，图1仅示出了一个第二配线部分15A。
在第一配线部分10A的内部形成多层配线层1(图1中示出的实例中为2层)，并在各配线层1周围形成树脂形成的层间绝缘膜3。而且，在第一配线部分10A的厚度方向上的一侧表面上形成多个外部连接突起5，以将每个外部连接突起5电连接到各预定配线层1。
另一方面，所述第二配线部分15A具有基板12A，和在其厚度方向上贯穿基板12A延伸的连接端子14。当将一个半导体芯片30安装到一个第二配线部分15A上时，连接端子14的数目与形成于半导体芯片30中的电极端子25的数目相同。当将多个半导体芯片安装在一个第二配线部分15A上时，连接端子14的数目等于形成于半导体芯片30中的电极端子25的总数。每个电极端子14都由在厚度方向上贯穿第二配线部分15A(基板12A)延伸的通孔中形成的接触插塞(以下称为“接触插塞14”)构成。每个接触插塞14具有在第一配线部分10侧上的一个端部处的薄岛(thin land)部14a。注意，“岛”意思是导体中的一个区域，并且是该导体与其他导体相连接的区域。
第二配线部分15A与第一配线部分10A集成，以使接触插塞14的每个岛部14a分别与预定配线层1直接接触。第二配线部分15A的平面尺寸大于第二配线部分15A上安装的半导体芯片30的平面尺寸大。即，在其上安装了半导体芯片30的第二配线部分15A的表面尺寸大于与第二配线部分15A的表面相对的半导体芯片30的表面尺寸。当从与所述安装了第二配线部分15A的半导体芯片30共同的平面上来看第二配线部分15A时，第二配线部分15A沿半导体芯片30的全周例如长出大致1mm或更多。然而，第二配线部分15A的平面尺寸小于第一配线部分10A的平面尺寸。即，在第二配线部分15A中的第一配线部分10A一侧上的表面尺寸小于在第一配线部分10A中的第二配线部分15A一侧上的表面尺寸。
选择基板12A的材料以使第二配线部分15A的热膨胀系数小于第一配线部分10A的热膨胀系数并等于每个半导体芯片30的热膨胀系数。当每个半导体芯片30是硅芯片时，例如，可将硅、陶瓷或光敏玻璃用作基板12A的材料。这些材料利于使得第二配线部分15A的热膨胀系数等于半导体芯片30的热膨胀系数。其他第二配线部分(图1中未示出)也具有与上述的第二配线部分15A相同的设置。
“第二配线部分15A的热膨胀系数小于第一配线部分10A的热膨胀系数”意思是整个第二配线部分15A的热膨系数小于整个第一配线部分10A的热膨胀系数。而且，“第二配线基板15A的热膨胀系数等于半导体30的热膨胀系数”意思是整个第二配线基板15A的热膨胀系数与整个半导体芯片30的热膨胀系数之间的差值为约10ppm/℃或更少。
每个半导体芯片30通过例如在硅基板23上形成集成电路如LSI来获得，且内部连接突起35将形成于半导体芯片30中的每个电极端子25连接至预定接触插塞14。如果必要的话，如图1中所示，可通过将树脂40填充在半导体芯片30和第二配线部分15A之间的孔隙中以及该孔隙周围来强化半导体芯片30和第二配线部分15A之间的连接部分。作为树脂40，适当地选择如在半导体芯片和第二配线部分15A之间的连接部分中不会产生多余应力的环氧树脂是有利的。还可以用树脂40仅封装半导体芯片30的周围。由于第二配线部分15A的平面尺寸大于半导体芯片30的平面尺寸，因此，容易防止树脂40滲出到第一配线部分10A上。
在具有上述结构的半导体器件50中，第二配线部分15A与第一配线部分10A集成，以使接触插塞14的每个岛部14a分别与预定配线层1直接接触。因此，没有产生因焊料突起的扩散成分而在第二配线部分15A和第一配线部分10A之间的连接部分中导致内部应力的危险。此外，在第二配线部分15A、半导体芯片30和第一配线部分10A各自的热膨胀系数是如上所述的关系，因此，可以抑制由半导体芯片33和配线基板20A之间的热膨胀系数差别导致的内部应力。还可以缓和当将半导体器件50表面安装到母板上时，由半导体芯片30和母板之间的热膨胀系数差导致的内部应力。因此，即使当使用低诱电率膜作为集成电路中的层间绝缘膜时，也可以抑制由内部应力导致的层间绝缘膜功能的损坏或降低。而且，当使用无铅焊料将半导体芯片30连接到第二配线部分15A时，半导体芯片30和第二配线部分15A的热膨胀系数也是如上所述的关系。因此，可以抑制由半导体芯片30和第二配线部分15A之间的热膨胀系数差导致的内部应力。
因此，不仅可以容易地提高性能而且增加了半导体器件50的可靠性。而且，可通过将半导体器件50安装到母板上来容易地获得高可靠性、高性能的电子设备。
<半导体器件和配线基板(第二实施例)>
在图2中示出的半导体器件60中，每个第二配线部分15B的平面尺寸等于安装在第二配线部分15B上的半导体芯片30的平面尺寸。即，其上安装了半导体芯片30的第二配线部分15B的表面尺寸等于与第二配线部分15B的表面相对的半导体芯片30的表面尺寸。除此之外，半导体器件60具有与图1中示出的第一实施例的半导体器件50相同的结构。注意，图2中相同的参考数字表示与图1中的那些相同的构成部件，且将省略其说明。图2中的参考数字“12B”表示形成第二配线部分15B的基板，且参考数字“20B”表示具有第二配线部分15B的配线基板。
半导体器件60实现了与第一实施例中的半导体器件50相同的技术效果。注意，第二配线部分15B的平面尺寸等于安装在第二配线部分15B上的半导体芯片30的平面尺寸。因此，如图2中所示，当将树脂40填充在半导体芯片30和第二配线部分15B之间的间隙中以及该间隙周围中时，树脂40也在第一配线部分10A上散布。相似地，当用树脂40仅封装半导体芯片30的周围时，树脂40也在第一配线部分10A上散布。当在第一配线部分10中用树脂形成层间绝缘膜3(见图1)时，可使用在第二配线部分15B上的树脂40的可渗性和在第一配线部分10A上(层间绝缘膜3)的树脂40的可渗性之间的差别来防止树脂40滲出。
<半导体器件(第三实施例)>
在图3中示出的半导体器件70中，每个第二配线部分15C的平面尺寸小于安装在第二配线部分15C上的半导体芯片30的平面尺寸。即，其上安装了半导体芯片30的第二配线部分15C的表面尺寸小于与第二配线部分15C的表面相对的半导体芯片30的表面尺寸。除此之外，半导体器件70具有与图1中示出的第一实施例的半导体器件50相同的结构。注意，图3中相同的参考数字表示与图1中的那些相同的构成部件，且省略了其描述。图3中的参考数字“12C”表示形成了第二配线部分15C的基板，且参考数字“20C”表示具有第二配线部分15C的配线基板。半导体器件70实现了与图2中示出的第二实施例中的半导体器件60相同的技术效果。
<半导体器件与配线基板(第四实施例)>
在图4中示出的半导体器件80中，每个第二配线部分15A被埋入到第一配线部分10B中，以暴露出接触插塞的每个上端部(是与形成岛部14a的端部相对的另一个端部，且与半导体芯片30直接接触)。除此之外，半导体器件80具有与图1中示出的第一实施例的半导体器件50相同的结构。注意，图4中相同的参考数字表示与图1中的那些相同的构成部件，且省略了其描述。
第一配线部分10B中的在第二配线部分15A侧上的层间绝缘膜(未示出)的厚度大于图1中示出的第一配线部分10A中的层间绝缘膜3的厚度。第二配线部分15A被埋入到所述层间绝缘膜。
在具有这种结构的半导体器件80中，当通过树脂形成在第一配线部分10B中的上述层间绝缘膜时，该层间绝缘膜能约束所述第二配线部分15A与其侧表面的距离。用层间绝缘膜约束第二配线部分15A与其侧表面的距离能防止由热膨胀或热收缩所导致的第一配线部分10B和第二配线部分15A之间的电连接部分中的破裂，或者抑制由生长所产生的破裂而导致的上述连接部分的损伤。
因此，与第一至第三实施例的半导体器件相比，不只可以容易地提高性能而且增加了半导体器件80的可靠性。而且，通过将半导体器件80安装在母板上可容易地获得高可靠性的电子设备。
尽管在图4中未示出，但是能通过使用图2中示出的第二配线部分15B或图3中所示的第二配线部分15C来取代第二配线部分15A，从而获得可实现与半导体器件80相同的技术效果的半导体器件。
<半导体器件和配线基板(第五实施例)>
在图5中示出的半导体器件90中，将两个强化框架部件(刚性部件)85a和85b接合到与图2中示出的第二实施例的半导体器件60中的配线基板20B上的半导体芯片30相邻的区中。尤其是，将强化框架部件85a和85b设置在配线基板20B的第一配线部分10A上的第二配线部分15B附近。注意，图5中相同的参考数字表示与图2中的那些相同的构成部件，且省略其描述。
从精确地在第二配线部分15B中形成接触插塞14、以及减薄半导体器件90的角度来看，需要减薄在第二配线部分15B中的基板12B。然而，薄基板12B容易导致第二配线部分15B的热变形，从而导致其上安装了第二配线部分15B的配线基板20B区域(不具有氢化框架部件85a和85b)的大的热变形。
在图5中示出的半导体器件90中，将强化框架部件85a和85b接合在第一配线部分10A上。因此，即使当减薄第二配线部分15B时，仍可以容易地抑制热变形，并且还能保持半导体芯片的可安装性，并可容易地获得高可靠性的半导体器件90。作为强化框架部件85a和85b，优选的是使用热膨胀系数等于或小于半导体芯片30的热膨胀系数的材料(该热膨胀系数基本上等于半导体芯片30的热膨胀系数)，从而抑制了半导体器件90的内部应力。例如可使用具有高热导性的接合剂将强化框架部件85a和85b接合到第一配线部分10A上。
如上所述，在根据该实施例的半导体器件90中，即使当减薄第二配线部分15B时仍可以容易地抑制配线基板20B的热变形。因此，不只可以容易地提高性能还能增加半导体器件90的可靠性。半导体器件90易于被减薄。而且，可通过将半导体器件90安装在母板上来容易地获得高可靠性、高性能的电子设备。
尽管图5中未示出，但是可将强化框架部件设置在图1中示出的第一实施例的半导体器件50、图3中示出的第三实施例的半导体器件70、或者图4中示出的第四实施例的半导体器件80中。
<半导体器件和配线基板(第六实施例)>
图6中示出的半导体器件100具有包括图4中示出的第四实施例的半导体器件80中的配线基板20D上的强化框架部件(刚性部件)95a和95b的具体结构，即，其中每个强化框架部件95a和95b具有分别局部覆盖第一和第二配线部分10B和15A、并与其接合的结构。注意，图6中相同的参考数字表示与图4中的那些相同的构成部件，且省略了其说明。
由于每个强化框架部件95a和95b局部覆盖第一和第二配线部分10B和15A，因此，半导体器件100与上述第五实施例的上述半导体器件90相比，更容易地抑制了配线基板20D的热变形。
因此，不只可以容易地提高半导体器件100的性能还能增加它的可靠性。而且，可容易地减薄半导体器件100。通过将半导体器件100安装在母板可容易地获得高可靠性、高性能的电子设备。
尽管图6中未示出，但是当适当选择强化框架部件的形状时，可将第六实施例中的强化框架部件设置在图1中的第一实施例的半导体器件50、图2中示出的第二实施例的半导体器件60或图3中示出的第三实施例的半导体器件70中。
<半导体器件和配线基板(第七实施例)>
图7中示出的半导体器件110具有在图5中示出的第五实施例的半导体器件90上的散热板105。该散热板105桥接于两个强化框架部件85a和85b之间，以使散热板105覆盖两个强化框架部件85a和85b，且与半导体芯片30表面接触。注意，图7中相同的参考数字表示与图5中的那些相同的构成部件，且将省略其描述。
图7中示出的散热板105能够有效地散出当将电流施加到半导体芯片30时产生的热。因此，可以容易地抑制配线基板20B的热变形，并抑制半导体器件110的内部应力。而且，还可以抑制由热导致的半导体芯片30的性能降低。
不只可以容易地提高半导体器件100的性能还能增加它的可靠性。而且，可容易地减薄半导体100。可通过将半导体器件100安装到母板上来容易地获得高可靠性、高性能的电子设备。注意，可将散热板适当地设置在其它实施例的半导体器件中。
<半导体器件和配线基板(第八实施例)>
图8中示出的半导体器件150与图2中示出的半导体器件60的区别仅在于这些方面：(1)进一步包括无源元件120和第二半导体芯片130，和(2)在第一配线部分10C中形成分别对应于无源元件120和第二半导体芯片130的电路。除此之外，半导体器件150的结构基本上与半导体器件60相同。图8中相同的参考数字表示与图2中的那些相同的构成部件，且省略了其描述。
无源元件120例如是电阻器、电容器或线圈，且在无源元件120中形成的每个电极端子115通过焊料突起123连接到第一配线部分10C中的预定岛(未示出)。如果必要的话，如图8中所示，可通过将树脂125填充到无源元件120和第一配线部分10C之间的间隙中以及该间隙周围来强化无源元件120和第一配线部分10C之间的连接部分。
通过在例如硅基板133上形成集成电路来获得第二半导体芯片140。通过使用金属细线137而不使用任何焊料突起，将形成于第二半导体芯片140上的每个电极端子135连接到在第一配线部分10C中的预定岛(未示出)。
具有这种结构的半导体器件150实现了与图2中示出的半导体器件60相同的技术效果。半导体器件150除了多个半导体芯片30之外还包括无源元件120和第二半导体芯片140，从而提高了性能。
<半导体器件(改进)>
在上述的半导体器件中，有利的是，通过倒装芯片接合在上述的配线基板上形成多个半导体芯片。可通过倒装芯片接合将一个或多个半导体芯片安装到一个第二配线部分上。可以适当地选择是否将除了多个半导体芯片之外的元件安装到配线基板上。当将上述的除了多个半导体芯片之外的元件安装到配线基板上时，根据例如所要制造的半导器件的功能和性能来适当地选择所要安装的该元件。
当将除了多个半导体芯片的元件安装到配线基板上时，产生少量热的元件的安装形式可以是无引线接合或是引线接合。产生大量热的元件的安装方式优选为引线接合。
<配线基板(改进)>
当在第一配线部分中的层间绝缘膜例如是由树脂制成的时候，可通过分别形成第一和第二配线部分、软化第一配线部分的预定层间绝缘膜、以及通过热融将其固定到第二配线部分，来集成第一和第二配线部分。然而，优选的是通过由所谓的堆建(build up)方法在第二配线部分或其基板的预定表面上形成第一配线部分，来集成第一和第二配线部分。在通过堆建方法在第二配线部分的预定表面上形成第一配线部分之后，在基板上形成接触插塞，以获得第二配线部分。
如图9中所示，如果必要的话，可在第一配线部分10D中形成至少一个功能元件160。所述功能元件160的实例是电容器、解耦电容器、电阻器和电感器。也可在第二配线部分中的第一配线部分一侧的表面上形成相似的功能元件。在图9中，参考数字“20E”表示具有第一配线部分10D的配线基板，参考数字“170”表示具有配线基板20E的半导体器件。
可通过考虑在所述第二配线部分上安装的半导体芯片中的电极端子的总数、以及在还安装了除上述半导体芯片之外的元件时所述元件中的电极端子的总数，来适当选择在第二配线部分中形成的接触插塞的数目。
至少对于将通过倒装芯片接合安装到第二配线部分上的半导体芯片，可在第二配线部分中形成接触插塞，以使得在半导体芯片中形成的电极端子分别电连接到各自的接触插塞。以下将描述其原因。
在上述的实施例中，为缓和内部应力，增加了用作缓和层的第二配线部分。在这种情况下，如上所述，通过形成接触插塞，不需要在上述半导体芯片的第二配线部分中布置配线，因此可以容易地抑制内部应力，同时可保持所述半导体芯片的设计特性或是与设计值接近的特性。
当形成解耦电容器等功能元件时，有利的是在尽可能接近半导体芯片的电极的位置处设置该功能元件。如果如上所述的那样，不需要在第二配线部分中布置配线，则可容易地将功能元件设置在接近半导体芯片的电极的位置处。
第二配线部分中得每个接触插塞的形状可以是在纵向方向上的端部部分中不具有岛部的形状、或者在纵向方向上两个端部中的一个或两个处具有岛部的形状。可适当地选择是否在接触插塞中形成岛部。
以下将在使用硅作为第二配线部分基板材料的情况下来描述第一和第二配线部分的形成方法实例。
(第一配线部分的形成方法)
优选的是，通过堆建方法，在第二配线部分的预定表面上、在形成了用于形成接触插塞的通孔的第二配线部分基板的预定表面中、或者在没有形成上述通孔的第二配线部分基板的所需表面中，形成第一配线部分。该堆建方法例如按照如下顺序重复执行如下步骤达所需次数：(1)形成用作层间绝缘膜的电绝缘膜的第一子步骤，(2)在所述电绝缘膜中形成预定数目的通孔，并且当通过激光处理形成通孔时如果必要的话进行desmea处理的第二子步骤，(3)形成用作配线层的导电膜的第三子步骤，和(4)通过图形化导电膜来形成配线层的第四子步骤；然后，用聚酰亚胺(polyimide)等焊料抗蚀剂覆盖除了最上部配线层的所需区域即用作岛部的区域之外的区域，并在前述区域上形成外部连接突起，从而获得第一配线部分。注意，外部连接突起也可在形成第一配线部分和形成第二配线部分之后形成。
(第二配线部分的形成方法)
通过按照如下顺序进行以下步骤来形成第二配线部分：(a)在第二配线部分基板的基板材料中形成凹槽的第一子步骤，(b)将导电材料埋入凹槽的第二子步骤，和(c)减薄所述基板材料，以暴露出在所述凹槽中埋入的导电材料的第三子步骤。在第三子步骤之后，如果必要的话，可图形化在第三子步骤中减薄的基板材料的平面形状，以形成所需形状。
在第一子步骤(a)中，首先通过使用例如氧化硅、氮化硅、碳化硅、氟掺杂氧化硅或碳氧化硅等，在基板材料的所需表面上形成电绝缘层，并通过光刻法将其图形化以在预定部分中形成孔，然后从这些孔开始，通过反应离子蚀刻(RIE)将其蚀刻至所需深度。以这种方式，可在基板材料的预定部分中形成凹槽。基板材料的厚度可从例如约100到750μm的范围内适当选择。凹槽的该深度可从约50到500μm的范围内适当选择。而且，当凹槽的水平截面形状为圆形时，该圆形的直径可从例如约10至150μm的范围内适当选择。
在第二子步骤(b)中，通过将例如TEOS(Si(OC2H5)4)气体用作原料气体之一的等离子体CVD沉积氧化硅，来将电绝缘膜形成在凹槽的内表面上以及电绝缘层的表面上，并且例如通过溅射法将铜沉积在该电绝缘膜上。通过将TEOS(Si(OC2H5)4)气体用作源气体之一的等离子体CVD法，能形成具有高覆盖率的电绝缘膜，因此即使当凹槽深度很深时，仍能容易地形成所需的电绝缘膜。而且，当通过镶嵌(damascene)方法(一种电镀类型)进行铜电镀时，沉积在电绝缘膜上的铜起到籽晶的作用。
然后通过镶嵌方法进行铜电镀，以用通电镀层填充凹槽，并使用化学机械抛光(CMP)使通过所述镶嵌方法形成的该铜电镀层平坦化，并通过蚀刻除去铜电镀层的不必要部分，从而在凹槽中和该凹槽的周围留下铜电镀层。在凹槽的周围留下的铜电镀层起到接触插塞的岛部(稍后将描述)的作用。也可通过用化学气相沉积(CVD)沉积导电材料填充所述凹槽，来代替通过镶嵌方法的铜电镀填充所述凹槽。还可以使用除了铜之外的金属材料或导电树脂作为导电材料。
如果需要的话，可通过薄膜工艺在基板材料的厚度方向上将功能元件如电容器、电阻器或电感器形成于一个表面(其中形成了凹槽的表面)上。由于基板材料由硅制成，因此可通过使用各种半导体扩散工艺精确地形成功能元件。还可以容易地降低成本如组装成本。
在第三子步骤(c)中，通过机械抛光、并通过RIE从基板材料的厚度方向上的另一侧表面进一步减薄，来将已经进行了第二子步骤的基板材料减薄到所需厚度，从而暴露出形成于凹槽底表面上的层(通过在由等离子体CVD形成的电绝缘膜上喷镀来沉积铜而形成)。之后，通过CMP进一步抛光该基板材料，直到暴露出在凹槽5中形成的铜电镀层。以这种方式，可获得第二配线部分。将暴露出的铜电镀层用作接触插塞。
这时，在机械抛光后的表面上通常形成具有变形的层，并且这可能依据条件而导致发生微破裂以及可靠性降低，因此必须很好地考虑通过机械抛光除去的量以及切割速度等条件。而且，只要不影响可靠性，就可全部用机械抛光来执行减薄。
除了上述方法之外，还可通过由蚀刻形成贯穿第二配线部分的基板延伸的通孔、通过由电镀法或CVD法在通孔中沉积导电材料而将该材料埋入该通孔中、然后平坦化所沉积的导电材料表面，来获得第二配线部分。
如果必要的话，可在第四子步骤中将岛区形成在接触插塞上。在第四子步骤中，首先，在第二配线部分上通过氧化硅等形成第一电绝缘膜，并通过光刻法将所述第一电绝缘膜图形化以在接触插塞上形成孔。然后，形成具有所需形状的导电膜以填充该孔，通过例如氧化硅、氮化硅、碳化硅、氟掺杂氧化硅或者碳氧化硅来形成覆盖所述导电膜的保护膜，并且移除所述保护膜中的位于接触插塞上方的区域，以形成孔。将所述孔中暴露出的导电膜区域用作上述的岛区。
例如可通过分别基于上述的形成第一配线部分的方法和形成第二配线部分的方法形成第一和第二配线部分，来获得上述的配线基板。在这种情况下，例如，如果形成第一配线部分的方法中的步骤顺序、以及形成第二配线部分的方法中的步骤顺序是上文描述的顺序的时候，可在形成第二配线部分的同时形成第一配线部分。
图1至图3中示出的配线基板20A至20C可通过以下工序制造。例如，可制备第二配线部分的基板的基板材料；通过使用该基板材料顺序进行前述的第一和第二子步骤(a)和(b)；然后，在与第一子步骤中形成了凹槽的表面相对的表面上，形成第一配线部分(其上没有形成外部连接突起)；然后进行前述的第三子步骤(c)，以获得第二配线部分，然后形成外部连接突起。在形成第二配线部分的步骤中，可通过例如蚀刻，使第二配线部分基板的基板材料或减薄后的基板材料的平面形状成为所需形状。
图4中示出的配线基板20D通过以下工序制造。例如，制备第二配线部分基板的基板材料；然后，在所述基板材料的一侧表面上形成(i)具有与在第一配线部分中形成的凹槽(用于容纳第二配线部分的凹槽)相对应的形状的凸起，和(ii)用于形成接触插塞的凹槽；然后，用导电材料填充该凹槽以在该凸起周围形成例如树脂层，并消除树脂层和凸起高度之间的差别；然后，通过堆建方法在树脂层和凸起上形成第一配线部分的绝缘膜和配线层；通过蚀刻从另一侧表面开始减薄该基板材料，从而暴露出树脂层。因此，获得第二配线部分，然后形成外部连接突起。在这种情况下，树脂层用作第一配线部分的一部分。
已经通过几个实施例说明了本发明的半导体器件、配线基板及其制造方法，但是本发明不限于这些实施例。可以进行各种变化、改进和组合。

Claims (23)

1.一种半导体器件，其特征在于包括：
配线基板，包括在厚度方向上的一侧表面上设置的多个连接端子，和在厚度方向上的另一侧表面上设置的多个外部连接突起；和
多个半导体芯片，被连接到通过倒装芯片接合安装到所述配线基板上的所述连接端子，
其中所述配线基板包括：
第一配线部分，其包括多个配线层和所述外部连接突起；和
至少一个第二配线部分，其与所述第一配线部分上的所述第一配线部分集成在一起，
所述连接端子由在厚度方向上贯穿所述第二配线部分延伸的通孔中形成的接触插塞来构成，
所述接触插塞的一个端部与所述配线层中的一个直接接触，
所述第二配线部分中的在所述第一配线部分一侧上的表面尺寸小于所述第一配线部分中的在所述第二配线部分一侧上的表面尺寸，和
所述第二配线部分的热膨胀系数小于所述第一配线部分的热膨胀系数并等于所述半导体芯片的热膨胀系数。
2.根据权利要求1的半导体器件，其特征在于所述半导体芯片安装在所述第二配线部分上，和
所述第二配线部分中的安装了所述半导体芯片的表面的尺寸大于所述半导体芯片中的与所述第二配线部分的所述表面相对的表面的尺寸。
3.根据权利要求2的半导体器件，其特征在于当从与所述半导体芯片相同的平面来看所述第二配线部分时，所述第二配线部分比所述半导体芯片的全周长出1mm或更多。
4.根据权利要求1的半导体器件，其特征在于所述半导体芯片安装在所述第二配线部分上，和
所述第二配线部分中的安装了所述半导体芯片的表面的尺寸不大于所述半导体芯片中的与所述第二配线部分的所述表面相对的表面的尺寸。
5.根据权利要求1的半导体器件，其特征在于所述第二配线部分被埋入到所述第一配线部分中，以暴露出所述接触插塞的另一个端部。
6.根据权利要求1的半导体器件，其特征在于所述半导体芯片包括至少一个电极端子，和
所述电极端子分别电连接到各自的接触插塞。
7.根据权利要求1的半导体器件，其特征在于所述半导体芯片是硅芯片，
所述第二配线部分包括由硅、陶瓷和光敏玻璃中的一种制成的基板，和
所述接触插塞是在所述基板中形成的。
8.根据权利要求1的半导体器件，其特征在于进一步包括与所述配线基板接合的至少一个强化框架部件。
9.根据权利要求8的半导体器件，其特征在于所述强化框架部件的热膨胀系数不大于所述半导体芯片的热膨胀系数。
10.根据权利要求8的半导体器件，其特征在于所述强化框架部件局部覆盖所述第一配线部分和至少一个所述第二配线部分。
11.根据权利要求8的半导体器件，其特征在于进一步包括散热板，其覆盖所述强化框架部件，并与所述半导体芯片接触。
12.根据权利要求1的半导体器件，其特征在于包括在所述第二配线部分中的所述第一配线部分一侧的表面上、和所述第一配线部分中的至少一个表面上形成的至少一个功能元件。
13.一种配线基板，其特征在于包括：
第一配线部分，其包括多个配线层和多个外部连接突起；和
至少一个第二配线部分，其包括多个连接端子，使得能够通过倒装芯片接合来安装半导体芯片，
其中所述第二配线部分在所述第一配线部分上与所述第一配线部分集成在一起，
所述连接端子由在厚度方向上贯穿所述第二配线部分延伸的通孔中形成的接触插塞来构成，
所述接触插塞上的一个端部与所述配线层中的一个直接接触，
所述第二配线部分中的在所述第一配线部分一侧上的表面尺寸小于所述第一配线部分中的在所述第二配线部分上的表面尺寸，和
所述第二配线部分的热膨胀系数小于所述第一配线部分的热膨胀系数并等于所述半导体芯片的热膨胀系数。
14.根据权利要求13的配线基板，其特征在于所述第二配线部分中的安装了所述半导体芯片的表面的尺寸大于与所述半导体芯片中的与所述第二配线部分的所述表面相对的表面的尺寸。
15.根据权利要求14的配线基板，其特征在于当从与所述半导体芯片相同的平面来看所述第二配线部分时，所述第二配线部分比所述半导体芯片的全周长出1mm或更多。
16.根据权利要求13的配线基板，其特征在于所述第二配线部分中的安装了所述半导体芯片的表面的尺寸不大于所述半导体芯片中的与所述第二配线部分的所述表面相对的表面的尺寸。
17.根据权利要求13的配线基板，其特征在于所述第二配线部分被埋入到所述第一配线部分中，以把暴露出所述接触插塞的另一端部。
18.根据权利要求13的配线基板，其特征在于所述半导体芯片包括至少一个电极端子，和
所述第二配线部分的所述连接端子的数目等于将被安装在所述第二配线部分上的所述半导体芯片的所述电极端子的总数。
19.根据权利要求13的配线基板，其特征在于所述第二配线部分包括由硅、陶瓷和光敏玻璃中的一种制成的基板，和
所述接触插塞是在所述基板中形成的。
20.根据权利要求13的配线基板，其特征在于进一步包括在所述第一配线部分上至少接合到所述第二配线部分的外围的至少一个强化框架部件。
21.根据权利要求20的配线基板，其特征在于所述强化框架部件的热膨胀系数不大于所述半导体芯片的热膨胀系数。
22.根据权利要求20的配线基板，其特征在于所述强化框架部件局部覆盖所述第一配线部分以及至少一个第二配线部分。
23.根据权利要求13的配线基板，其特征在于进一步包括在所述第二配线部分中的所述第一配线部分一侧的表面上、和所述第一配线部分中的至少一个表面上形成的至少一个功能元件。
CN2005800163898A 2004-05-21 2005-05-18 半导体器件及配线基板 Active CN1957465B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004152629 2004-05-21
JP152629/2004 2004-05-21
PCT/JP2005/009062 WO2005114729A1 (ja) 2004-05-21 2005-05-18 半導体装置及び配線基板

Publications (2)

Publication Number Publication Date
CN1957465A true CN1957465A (zh) 2007-05-02
CN1957465B CN1957465B (zh) 2011-04-06

Family

ID=35428619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800163898A Active CN1957465B (zh) 2004-05-21 2005-05-18 半导体器件及配线基板

Country Status (4)

Country Link
US (1) US7692287B2 (zh)
JP (1) JP4844392B2 (zh)
CN (1) CN1957465B (zh)
WO (1) WO2005114729A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005114728A1 (ja) * 2004-05-21 2005-12-01 Nec Corporation 半導体装置並びに配線基板及びその製造方法
JP4844216B2 (ja) * 2006-04-26 2011-12-28 凸版印刷株式会社 多層回路配線基板及び半導体装置
DE102006022748B4 (de) * 2006-05-12 2019-01-17 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung
JP2009231635A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置及びその製造方法
US10037941B2 (en) 2014-12-12 2018-07-31 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
US10396044B2 (en) 2015-10-15 2019-08-27 Renesas Electronics Corporation Semiconductor device
JP2018006724A (ja) * 2016-06-23 2018-01-11 京セラ株式会社 配線基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6432662U (zh) 1987-08-25 1989-03-01
JP2574902B2 (ja) 1989-09-20 1997-01-22 株式会社日立製作所 半導体装置
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US6028364A (en) 1994-09-20 2000-02-22 Hitachi, Ltd. Semiconductor device having a stress relieving mechanism
JPH08167630A (ja) 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
JP3492025B2 (ja) 1995-06-02 2004-02-03 株式会社トクヤマ 回路基板構造
JPH09306954A (ja) * 1996-05-20 1997-11-28 Hitachi Ltd 半導体装置及びその実装方法並びに実装構造体
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US6175160B1 (en) * 1999-01-08 2001-01-16 Intel Corporation Flip-chip having an on-chip cache memory
JP4043146B2 (ja) 1999-06-25 2008-02-06 イビデン株式会社 パッケージ基板
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP2001196521A (ja) 2000-01-11 2001-07-19 Mitsubishi Electric Corp 半導体装置
US6900534B2 (en) * 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003258189A (ja) * 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
JP2003309209A (ja) 2002-04-16 2003-10-31 Ngk Spark Plug Co Ltd 配線基板
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
US7390700B2 (en) * 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer

Also Published As

Publication number Publication date
US7692287B2 (en) 2010-04-06
JP4844392B2 (ja) 2011-12-28
JPWO2005114729A1 (ja) 2008-03-27
CN1957465B (zh) 2011-04-06
US20080237890A1 (en) 2008-10-02
WO2005114729A1 (ja) 2005-12-01

Similar Documents

Publication Publication Date Title
CN100552926C (zh) 半导体器件、配线基板及其制造方法
CN1199264C (zh) 内插器及其制造方法
CN100556246C (zh) 配线基板的制造方法
CN100377337C (zh) 半导体装置、布线基板和布线基板制造方法
US8410615B2 (en) Semiconductor device and method for manufacturing the same
CN1549336B (zh) 半导体装置
TWI360204B (en) Semiconductor device
CN1118088C (zh) 半导体装置及其制造方法
CN100481376C (zh) 半导体器件及其制造方法、电路板和电子装置
US8143718B2 (en) Semiconductor device having stress relaxation sections
CN1976014A (zh) 半导体器件及其制造方法
CN101080958A (zh) 部件内置模块及其制造方法
CN101079372A (zh) 基板处理方法和半导体装置的制造方法
CN1521847A (zh) 电子部件封装构件及其制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN1523665A (zh) 半导体装置及其制造方法
CN1758433A (zh) 半导体器件及其制造方法
JP2003258189A (ja) 半導体装置及びその製造方法
CN1577813A (zh) 电路模块及其制造方法
CN1957465A (zh) 半导体器件及配线基板
TW200908262A (en) Mounting substrate and manufacturing method thereof
CN100365798C (zh) 电子器件、组件及制造电子器件的方法
CN1750249A (zh) 集成电路中的半导体装置及其制造方法
CN1489202A (zh) 电子器件模块
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20150312

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150312

Address after: Tokyo, Japan

Patentee after: GODO KAISHA IP BRIDGE 1

Address before: Tokyo, Japan

Patentee before: NEC Corp.