JP2006040984A - 配線基板ならびに配線基板を用いた半導体装置および配線基板の製造方法ならびに半導体装置の製造方法 - Google Patents
配線基板ならびに配線基板を用いた半導体装置および配線基板の製造方法ならびに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006040984A JP2006040984A JP2004215051A JP2004215051A JP2006040984A JP 2006040984 A JP2006040984 A JP 2006040984A JP 2004215051 A JP2004215051 A JP 2004215051A JP 2004215051 A JP2004215051 A JP 2004215051A JP 2006040984 A JP2006040984 A JP 2006040984A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plating
- conductor
- wiring board
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 電解めっき時に電流を複数の導体配線3,3a〜3cに印加するための複数のめっき用配線5,5a〜5cが製品領域外Fに形成される配線基板1であって、各導体配線3,3a〜3cに、半導体チップと接続するためのバンプ6が電解めっきにより形成され、各めっき用配線5,5a〜5cの配線長を各導体配線3,3a〜3cの配線長に対応して設定することにより、各めっき用配線5,5a〜5cから各導体配線3,3a〜3cのバンプ6形成領域までの配線長を同程度にする。これにより、バンプ6形成時のめっき成長速度が均一化される。
【選択図】 図1
Description
前記各導体配線に、半導体チップと接続するためのバンプが電解めっきにより形成され、
各めっき用配線の電気抵抗を各導体配線の配線パターンに対応して設定することにより、バンプ形成時のめっき成長速度を均一にしたものである。
これによると、例えば、各導体配線の配線長に長短差がある場合、配線長が長い導体配線に対して、めっき用配線の配線長を短くし、配線長が短い導体配線に対して、めっき用配線の配線長を長くして、各めっき用配線から各導体配線のバンプ形成領域までの配線長をそれぞれ同程度にする。これにより、各めっき用配線から各導体配線のバンプ形成領域までの配線抵抗が均一化されるため、電解めっき時において、各導体配線の配線長の差に起因する電流密度のばらつきが抑制され、バンプ形成時のめっき成長速度が均一になり、バンプの高さのばらつきを小さくすることができる。
これによると、例えば、各導体配線の配線長に長短差がある場合、配線長が短い導体配線に対して、めっき用配線の配線幅を小さくし、配線長が長い導体配線に対して、めっき用配線の配線幅を大きくする。これにより、各導体配線に発生する電流密度のばらつきが抑制され、バンプ形成時のめっき成長速度が均一になり、バンプの高さのばらつきを小さくすることができる。
これによると、バンプの高さのばらつきが小さく、また、目的に応じて表面の金属種の異なるバンプを有する配線基板を容易に作成することができる。
前記配線基板上に半導体チップを設置し、
前記半導体チップ上の電極パッドと配線基板の導体配線とがバンプを介して接続されているものである。
各導体配線の配線長又は疎密に対応して、各めっき用配線の配線長又は配線幅の配線パターンを設定し、この配線パターンを配線基板上に形成する工程と、
バンプを形成する領域が開口したマスクパターンを、配線基板上に形成する工程と、
各めっき用配線を介して各導体配線に電流を印加し、電解めっきによりマスクパターンの開口部にめっきを施すことでバンプを配線基板上に形成する工程と、
製品領域外のめっき用配線を除去する工程とからなるものである。
本第7発明は、前記第5発明に記載の半導体装置の製造方法であって、
配線基板と半導体チップとの位置合わせを行う工程と、
前記半導体チップを配線基板上に設置する工程と、
前記半導体チップ上の電極パッドと配線基板上のバンプとを接合する工程とからなるものである。
R=ρ×L/S (1)
Rは電気抵抗[Ω]、ρは比抵抗[Ω・cm]で物質固有の値、Lは導体の長さ[cm]、Sは導体の断面積[cm2]である。
以下、本発明における実施の形態を図面に基づいて説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態における配線基板1の平面図である。配線基板1のベースフィルム2上には、複数の導体配線3,3a,3b,3cと、半導体チップ実装後に半導体装置を外部と接続するための複数の外部接続用電極4と、電解めっき時に電流を印加するための複数のめっき用配線5,5a,5b,5cとが設けられている。前記各導体配線3,3a,3b,3cはベースフィルム2上の製品領域の所定箇所Eに形成されており、また、前記各めっき用配線5,5a,5b,5cはベースフィルム2上の製品領域外Fに形成されている。
(第2の実施の形態)
図2(a),(b)は本発明の第2の実施の形態における配線基板1の斜視図であり、ベースフィルム2上には複数の導体配線3d,3e,3fとめっき用配線5d,5e,5fとが設けられ、各導体配線3d,3e,3f上には、バンプ6d,6e,6fが電解めっきにより作成されている。尚、各導体配線3d,3e,3fとめっき用配線5d,5e,5fとの間に存在する外部接続用電極は簡便のため図2では省略している。
5d<5e<5f
ここで、前述した式(1)に従えば電気抵抗Rは配線の断面積Sに反比例して大きくなるため、配線幅の小さなめっき用配線5dの抵抗は大きく、そのめっき用配線5dに接続された導体配線3dに電解めっき時に発生する電流密度は小さくなる。逆に、配線幅が大きく抵抗の小さなめっき用配線5fに接続された導体配線3fに発生する電流密度は大きくなる。これにより、電解めっき時には、導体配線3d上のめっき成長速度は小さく、導体配線3f上のめっき成長速度は大きくなる。
10R1+0.5R1=10.5R1
となる。
また、めっき用配線の配線幅を1/2にすれば、めっき用配線からバンプ形成領域までの配線抵抗は、
10R1+2R1=12R1
となる。このように、めっき用配線の配線幅を制御することで、±10%程度の抵抗値の制御が可能となり、この程度のめっき用配線の配線幅の制御は十分に可能である。
先ず、図3(a)において、ベースフィルム2上に接着された金属薄膜8の上部に感光性レジスト7aを塗布する。次に、図3(b)において、感光性レジスト7a上への露光および薬液により感光性レジスト7aの不要部分を除去し、所定のパターン形状に加工された感光性レジスト7bを金属薄膜8の表面に形成する。この際、各導体配線3d〜3fの配線パターンの形状に対応して配線幅を規定しためっき用配線5d〜5fが形成されるように感光性レジスト7bのパターンを形成する。
先ず、図4(a)において、バンプ6を有する配線基板1上の半導体チップ11の実装領域に封止樹脂10を塗布する。封止樹脂10を適当な粘度にし、良好な塗布形状を得るために必要ならば配線基板1もしくは封止樹脂10に適当な温度を加えてもよい。例えば、配線基板1を80℃、封止樹脂10を30℃に加熱した後、配線基板1上に熱硬化性のエポキシ樹脂から成る封止樹脂10を塗布する。
3,3a〜3f 導体配線
5,5a〜5f めっき用配線
6,6d〜6f バンプ
9 マスクパターン
9a 開口部
11 半導体チップ
12 電極パッド
13 半導体装置
F 製品領域外
Claims (7)
- 電解めっき時に電流を複数の導体配線に印加するための複数のめっき用配線が製品領域外に形成される配線基板であって、
前記各導体配線に、半導体チップと接続するためのバンプが電解めっきにより形成され、
各めっき用配線の電気抵抗を各導体配線の配線パターンに対応して設定することにより、バンプ形成時のめっき成長速度を均一にしたことを特徴とする配線基板。 - 各めっき用配線の配線長を各導体配線の配線長又は疎密に対応して設定することにより、バンプ形成時のめっき成長速度を均一にしたことを特徴とする請求項1記載の配線基板。
- 各めっき用配線の配線幅を各導体配線の配線長又は疎密に対応して設定することにより、バンプ形成時のめっき成長速度を均一にしたことを特徴とする請求項1又は請求項2記載の配線基板。
- バンプの表面に、バンプと異なった金属のめっき層を形成したことを特徴とする請求項1から請求項3のいずれか1項に記載の配線基板。
- 前記請求項1から請求項4のいずれか1項に記載の配線基板を用いた半導体装置であって、
前記配線基板上に半導体チップを設置し、
前記半導体チップ上の電極パッドと配線基板の導体配線とがバンプを介して接続されていることを特徴とする半導体装置。 - 電解めっき時に電流を複数の導体配線に印加するための複数のめっき用配線が製品領域外に形成される配線基板の製造方法であって、
各導体配線の配線長又は疎密に対応して、各めっき用配線の配線長又は配線幅の配線パターンを設定し、この配線パターンを配線基板上に形成する工程と、
バンプを形成する領域が開口したマスクパターンを、配線基板上に形成する工程と、
各めっき用配線を介して各導体配線に電流を印加し、電解めっきによりマスクパターンの開口部にめっきを施すことでバンプを配線基板上に形成する工程と、
製品領域外のめっき用配線を除去する工程とからなることを特徴とする配線基板の製造方法。 - 前記請求項5に記載の半導体装置の製造方法であって、
配線基板と半導体チップとの位置合わせを行う工程と、
前記半導体チップを配線基板上に設置する工程と、
前記半導体チップ上の電極パッドと配線基板上のバンプとを接合する工程とからなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004215051A JP2006040984A (ja) | 2004-07-23 | 2004-07-23 | 配線基板ならびに配線基板を用いた半導体装置および配線基板の製造方法ならびに半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004215051A JP2006040984A (ja) | 2004-07-23 | 2004-07-23 | 配線基板ならびに配線基板を用いた半導体装置および配線基板の製造方法ならびに半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006040984A true JP2006040984A (ja) | 2006-02-09 |
Family
ID=35905694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004215051A Pending JP2006040984A (ja) | 2004-07-23 | 2004-07-23 | 配線基板ならびに配線基板を用いた半導体装置および配線基板の製造方法ならびに半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006040984A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012089765A (ja) * | 2010-10-21 | 2012-05-10 | Tdk Corp | コイル部品 |
WO2013146787A1 (ja) * | 2012-03-29 | 2013-10-03 | 三菱製紙株式会社 | 光透過性電極 |
US9236171B2 (en) | 2010-10-21 | 2016-01-12 | Tdk Corporation | Coil component and method for producing same |
-
2004
- 2004-07-23 JP JP2004215051A patent/JP2006040984A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012089765A (ja) * | 2010-10-21 | 2012-05-10 | Tdk Corp | コイル部品 |
US9236171B2 (en) | 2010-10-21 | 2016-01-12 | Tdk Corporation | Coil component and method for producing same |
WO2013146787A1 (ja) * | 2012-03-29 | 2013-10-03 | 三菱製紙株式会社 | 光透過性電極 |
JP2013206301A (ja) * | 2012-03-29 | 2013-10-07 | Mitsubishi Paper Mills Ltd | 光透過性電極 |
US9204536B2 (en) | 2012-03-29 | 2015-12-01 | Mitsubishi Paper Mills Limited | Optically transparent electrode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190096803A1 (en) | Substrate-less stackable package with wire-bond interconnect | |
US7851928B2 (en) | Semiconductor device having substrate with differentially plated copper and selective solder | |
TW594889B (en) | Wafer level package method and chip packaged by this method | |
TWI313492B (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
TWI460845B (zh) | 具有區域陣列單元連接器之可堆疊模製微電子封裝 | |
TWI517273B (zh) | 具有支撐終端墊的半導體晶片 | |
JP5512082B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2014090183A (ja) | 接合層を用いて基板に接続された金属ポストを有する超小型電子基板 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP2008171938A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002134658A (ja) | 半導体装置及びその製造方法 | |
JP2013534060A (ja) | 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 | |
JP2008218926A (ja) | 半導体装置及びその製造方法 | |
TW201208022A (en) | Flip chip package assembly and process for making same | |
TWI446508B (zh) | 無核心式封裝基板及其製法 | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
TW200936000A (en) | Wire bonding substrate and fabrication thereof | |
TW201123326A (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
US8344264B2 (en) | Semiconductor device and manufacturing process thereof | |
JP4420965B1 (ja) | 半導体装置内蔵基板の製造方法 | |
TW201023314A (en) | Semiconductor chip packaging structure | |
JP2005347488A (ja) | 半導体装置 | |
JP3788343B2 (ja) | 半導体装置とその製造方法 | |
JP2006040984A (ja) | 配線基板ならびに配線基板を用いた半導体装置および配線基板の製造方法ならびに半導体装置の製造方法 | |
JP5264640B2 (ja) | 積層型半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Effective date: 20090722 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A02 | Decision of refusal |
Effective date: 20091201 Free format text: JAPANESE INTERMEDIATE CODE: A02 |