DE10394085T5 - Hochohmiger geteilter Poly-P-Widerstand mit geringer Standardabweichung - Google Patents

Hochohmiger geteilter Poly-P-Widerstand mit geringer Standardabweichung Download PDF

Info

Publication number
DE10394085T5
DE10394085T5 DE10394085T DE10394085T DE10394085T5 DE 10394085 T5 DE10394085 T5 DE 10394085T5 DE 10394085 T DE10394085 T DE 10394085T DE 10394085 T DE10394085 T DE 10394085T DE 10394085 T5 DE10394085 T5 DE 10394085T5
Authority
DE
Germany
Prior art keywords
layer
polysilicon layer
resistance
resistor
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10394085T
Other languages
English (en)
Inventor
James Michael Olson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10394085T5 publication Critical patent/DE10394085T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Hochohmiger, auf einem Halbleiter-Wafer ausgebildeter Polysilicon-Widerstand, wobei der hochohmige Widerstand folgendes aufweist:
– zumindest eine Oxid-Schicht,
– eine auf der zumindest einen Oxid-Schicht ausgebildete erste Polysilicon-Schicht, wobei die erste Polysilicon-Schicht eine strukturierte bzw. gemusterte und geätzte Öffnung aufweist, die zumindest eine Oxidschicht freilegt, wobei der Umfang der geätzten Öffnung eine vertikale Kante festlegt,
– eine zweite Polysilicon-Schicht mit einer Dicke von etwa 100 nm, die derart abgelagert ist, dass sie die Oberfläche der ersten Polysilicon-Schicht, die vertikalen Kante und freigelegtes Oxid in der geätzten Öffnung vollständig bedeckt, wobei die zweite Polysilicon-Schicht auf dem freigelegten Oxid und die strukturierten und geätzten vertikalen Kanten die Außenkanten und die Länge des hochohmigen Widerstandes bestimmen, und wobei die zweite Polysilicon-Schicht auf der strukturierten und geätzten ersten Polysilicon-Schicht die Enden des hochohmigen Widerstandes bestimmen,
– ein Dielektrikum, welches den hochohmigen Widerstand und die Enden bedeckt, und
– Metallkontakte, die durch...

Description

  • Die vorliegende Erfindung betrifft einen Aufbau und ein Verfahren zum Ausbilden von Polysilicon-Widerständen auf Halbleitersubstraten, und im einzelnen hochohmige Dualschicht-Polysilicon-Widerstandstrukturen.
  • Das Ausbilden von hochohmigen Polysilicon-Widerständen auf ein und demselben Wafer zusammen mit anderen Schaltungskomponenten kann schwierig sein. Ein Grund hierfür liegt darin, dass die Dicke der Polysiliconschicht oder der Polysiliconschichten über die erforderlichen Charakteristika der anderen Bauteile festgelegt wird. Beispielsweise muss das aufgebrachte Polysilicon ebenso die Gate-Anschlüsse und/oder Emitter-Anschlüsse aktiver Schaltungskomponenten, niedrigohmigere Widerständen und Kondensatorplatten ausbilden. Dies erfordert es, dass die Dicken in typischer Weise größer als 200 Nanometer (nm) sind.
  • Wie es in 1 dargestellt ist, ist der spezifische elektrische Widerstand von Polysilicon eine nicht-lineare Funktion der Dotierung, wobei der spezifische (elektrische) Widerstand sehr schnell abnimmt, wenn die Dotierungskonzentration zunimmt. Indem das Implantieren der Dotierungskonzentration gesteuert wird, ist es schwierig, einen spezifischen (elektrischen) Widerstandswert von über etwa 0,060 Ohm/cm zu erreichen. Wenn die Dotierungskonzentration herabgesetzt wird (vgl. Punkt (a) zu Punkt (b) in 1), nimmt die Änderungsrate des spezifischen Widerstands mit den Dotierungskonzentrationen drastisch zu, was die Steuerung des spezifischen Widerstands und von daher des Widerstandes schwierig macht. Diese beiden Einschränkungen führen in der Praxis dazu, dass Flächenwiderstände nicht wesentlich über 2000 Ohm/Quadrat liegen. Von daher beanspruchen Widerstände im Mega-Ohm-Bereich viel Platz, und die Größe des Bauteiles wird außerordentlich erhöht.
  • Bei Lösungsansätzen zum Ausbilden hochohmiger Polysilicon-Widerstände wurden mit beschränktem Erfolg Ionen-Implantate und verringerte Polysilicon-Dicken verwendet. Bei anderen Strukturen kamen Mehrfachschichten von Polysilicon zum Einsatz. Jedoch erfordert dies häufig viele zusätzliche Verfahrenschritte und Prozesse, und zwar zusätzlich zu denen, die für die Innen-Bauteile auf dem gleichen Wafer benötigt werden, und die daraus resultierenden Widerstände weisen Beschränkungen hinsichtlich des Bauteiles und der Prozesssteuerung auf.
  • Ein solcher Ansatz ist in dem US-Patent Nr. 6,211,031 von Dah-Chih-Lin et al beschrieben. In dieser Erfindung beschreibt ein Verfahren zum Herstellen eines geteilten oder dualen Polysilicons, bei dem zwei Schichten verwendet werden. Eine erste Schicht wird aufgebracht und gemustert bzw. strukturiert, um das darunter liegende dielektrische Substrat freizulegen. Über der ersten Schicht und der dielektrischen Schicht wird eine zweite Polysiliconschicht aufgebracht. Es werden parallele Dual-Widerstände ausgebildet. Wenn der spezifische (elektrische) Widerstand des Polysilicons zu hoch ist, bilden die Widerstands-Endkontaktstrukturen gleichrichtende Kontakte aus. In der Druckschrift ist kein Hinweis und keine Offenbarung der Bearbeitung gegeben, um niedrigohmige Endstrukturen zu erhalten. Der Prozess des Ätzens eines Kontaktloches, welches in der dünnen Polyschicht endet, welches jedoch nicht durch die dünne Polyschicht hindurchgeht, ist ebenso schwierig.
  • Ein anderer Ansatz wird in dem US-Patent Nr. 6,054,359 von Yu-Ming Tsui et al gefunden. In dieser Patentschrift wird eine dünne Polysiliconschicht beschrieben, die von einer dickeren Polysiliconschicht überlagert wird. Die dünne Schicht ist dotiert, und die dickere Schicht ist undotiert. Die Kombination der beiden Schichten bildet den Widerstand aus. Bei dieser spezielle Erfindung treten insbesondere bei der undotierten Schicht Probleme auf, die einen Teil der Endstrukturen der auszubildenden Widerstände darstellen. Das Ergebnis sind relativ hochohmige Endkontakte für die Widerstände.
  • Im Stand der Technik werden nicht die technischen Probleme angesprochen, die im Zusammenhang mit dem Integrieren von Silizid- oder Metallkontakten in dünnen Polysilicon-Widerständen stehen. Bei Siliziden wird die Ausbildungsreaktion einen großen Teil einer dünnen Polyschicht, wenn nicht sogar die gesamte dünne Polyschicht verbrauchen. Beim Ätzen von Kontakten kann der erforderliche Übergriff vollständig durch das Polysilicon reichen. Jedes der oben genannten Ereignisse kann dazu führen, dass der Widerstand nicht oder nicht zuverlässig funktioniert. Aus diesem Grund müssen die aus dem Stand der Technik bekannten Techniken häufig zwangsweise Endstrukturen mit hoher Impedanz oder sogar widerstandlose Verbindungen in Kauf nehmen.
  • Von daher besteht ein Bedürfnis dahingehend, hochohmige Widerstände für integrierte Polysilicon-Schaltungen bereitzustellen, und zwar, wenn überhaupt mit wenigen zusätzlichen Prozessschritten; sowie mit genau gesteuerten Widerstands-Endstrukturen, die zu der Metallschicht relativ niedrigohmige Widerstandswerte aufweisen.
  • Ein Aufgabe der vorliegenden Erfindung liegt darin, einen hochohmigen Polysilicon-Widerstand bereitzustellen, der im Vergleich zu einem typischen CMOS, bipolar oder BiCMOS-Entwicklungsablauf einen zusätzlichen einzelnen Maskierungsschritt erfordert. Eine andere Aufgabe liegt darin, die Steuerung bzw. Kontrolle des Widerstandswertes zu verbessern, während der spezifische (elektrische) Widerstand des Polysilicons erhöht wird, und zwar im einzelnen um mehr als eine Größenordnung.
  • In der Patent-Druckschrift „High Value Polysilicon Resistor" (Ser. Nr. 10/225,636) von Steven M. Leibiger wird eine relativ dicke Polysiliconschicht auf einem Feld-Oxid, das auf einem Siliziumsubstrat ausgebildet ist, aufgebracht. Diese relativ dicke Schicht kann letztendlich dazu verwendet werden, die Enden eines hochohmigeren Widerstandes zu bilden, und sie kann mit einer zweiten Polysiliconschicht dazu verwendet werden, Gate-Anschlüsse, Emitter-Anschlüsse, niedrigohmigere Widerstände und Kondensatorplatten auszubilden.
  • Bei Leibiger besteht eine zweite Aufgabe der Erfindung darin, außerhalb von zwei separat aufgebrachten Polysiliconschichten den hochohmigen Widerstand derart aufzubauen, dass der Eigenwiderstand bzw. Intrinsic-Widerstand von lediglich einer Schicht gebildet wird, während die Widerstands-Enden von zwei sich selbstausgerichteten bzw. sich selbsteingestellten geschichteten bzw. gestapelten Schichten gebildet werden. Dieses ermöglicht es, dass der Eigenwiderstand bzw. Intrinsic-Widerstand dünner ausgeführt werden kann und leichter zu dotieren ist, um einen hohen spezifischen (elektrischen) Flächenwiderstand (größer als 2000 Ohm/Quadrat) zu erzielen, während der End-Polysiliconstapel dick genug sein kann, um leicht der normalen Bearbeitung zu widerstehen, wie etwa dem Kontaktätzen, dem Ausbilden von Siliziden oder anderen bestehenden Verfahrensschritten. Die Enden können ebenso stärker implantiert oder andersartig dotiert werden als der Widerstandskörper, so dass ohmsche Verbindungen zwischen dem Polysilicon und den Siliziden oder dem Kontaktmaterial erzielt werden können.
  • Es wurde herausgefunden, dass eine Dickenreduzierung der zweiten Polysiliconschicht, die in der Druckschrift von Leibiger in erster Linie den spezifische (elektrische) Widerstand bestimmt, auf weniger als 1.000 Angström (= 100 Nanometer) erwartungsgemäß den spezifischen (elektrischen) Widerstand erhöht, wobei allerdings die dünnere Schicht ebenso die Standardabweichung des Widerstands selber deutlich verringert. Ebenso wurde herausgefunden, dass erwartungsgemäß eine Breiten-Reduzierung der zweiten Schicht den Widerstand erhöht, wobei allerdings auch dieses die Standardabweichung des Widerstands erhöht. Selbst mit einer reduzierten Breite der zweiten Schicht verringert die dünnere Dicke nach wie vor die Standardabweichung der Widerstände.
  • Der Grund für die bei dünneren Polysilicon-Widerständen realisierte Verringerung der Variation hängt mit einer Symmetrie der Geometrie und Materialeigenschaften zusammen. Der Widerstandswert von Polysilicon-Widerständen wird durch die folgende Formel ausgedrückt: R = (ϱ*L)/A (Gleichung 1),wobei R der Widerstand der Struktur bzw. des Aufbaus ist, ϱ der spezifische (elektrische) Widerstand ist (eine Materialeigenschaft), L die Länge des Widerstandes, und wobei A die Querschnittsfläche des Widerstandes ist. Die Querschnittsfläche (A) ist das Produkt der Dicke und der Breite des Widerstandes. Wie zuvor erläutert, kann der spezifische (elektrische) Widerstand der Struktur erhöht werden, indem die Dotierungskonzentration geändert wird. Wenn jedoch die Dotierungskonzentration reduziert wird, nimmt die Änderungsrate des spezifischen (elektrischen) Widerstands mit der Dotierungskonzentration drastisch zu, was die Steuerung bzw. Kontrolle des spezifischen (elektrischen) Widerstandes (und von daher des Widerstandes) erschwert. Indem die Dicke der Struktur reduziert wird, kann unabhängig von der Dotierungskonzentration der Widerstand erhöht werden (Verkleinern von A in der oben genannten Gleichung 1). Für eine identische Implantierungsdosis weist ein dünnes Polysilicon (POLY) eine höhere Dotanden-Konzentration (Dotanden-Spezien pro Volumeneinheit) auf. Von daher ist der spezifische Widerstand der Schicht kleiner als der einer dickeren Polysiliconschicht (POLY). Strukturen, die aus diesem Material mit niedrigem spezifischen Widerstand gebildet sind, weisen – infolge der reduzierten Steigung im spezifische (elektrische) Widerstand (1) und infolge der Tatsache, dass eine konzentrationsbedingte Diffusion zwischen dem Widerstandskörper und den Enden reduziert ist – eine wesentlich geringere Variation auf.
  • Obwohl die nachfolgende, detaillierte Beschreibung unter Bezugnahme auf die als Beispiel vorgesehenen Ausführungsformen, Zeichnungen und Verwendungsweisen angegeben wird, ist es für den Fachmann ersichtlich, dass es nicht beabsichtigt ist, dass die vorliegende Erfindung auf diese Ausführungsformen und Verwendungsweisen beschränkt ist. Vielmehr weist die vorliegende Erfindung einen breiten Schutzumfang auf, und es ist beabsichtigt, dass dieser festgelegt wird, wie er nur in den beigefügten Patentansprüchen vorgegeben ist.
  • Es zeigen:
  • 1 stellt einen Kurvenverlauf des spezifischen Oberflächen-Widerstandswertes gegenüber Dotierungskonzentrationen dar;
  • 2 zeigt eine Querschnittsansicht, die einen Bereich eines Wafers darstellt, der mit einem Schichtenstapel bedeckt ist, wobei die oberste Schicht hiervon Polysilicon ist;
  • 3 zeigt die Struktur von 2, wobei das Polysilicon geätzt ist, so dass das darunter liegende Feld-Oxid freigelegt wird;
  • 4 zeigt die Struktur von 3, wobei die zweite Schicht aus Polysilicon auf dem Stapel aufgebracht ist. Diese Schicht kann aber muss nicht dotiert sein, indem Insitu- oder Ionen-Implanierungstechniken verwendet werden;
  • 5 zeigt die Struktur von 4, bei welcher beide Polysiliconschichten geätzt und gemustert bzw. strukturiert sind;
  • 6 zeigt die Struktur von 5, wobei die Endkontakte des Widerstandes selektiv implantiert oder andersartig dotiert sind;
  • 7 zeigt die Struktur von 6, wobei auf den Doppel-Polysilicon-Endstrukturen Silizid-Schichten gebildet wurden;
  • 8 zeigt die Strukturen von 7, wobei ein Dielektrikum und Metallverbindungen angewandt wurden, um den endgültigen Widerstand zu bilden; und
  • 9 zeigt eine topologische Ansicht eines Widerstandes mit Enden 22 und einem länglichen Körper, der fünf Krümmungen einbezieht.
  • Hochohmige Widerstände mit spezifischen Oberflächen-Widerstandswerten zwischen 2 kOhm/Quadrat und 23 kOhm/Quadrat wurden in Übereinstimmung mit der Anmeldung von Leibiger aufgebaut. Einige wurden, wie es nachfolgend beschrieben wird, mit einer Polysiliconschicht bzw. Poly-Schicht mit einer Dicke von 3.700 Angström (A) (= 370 nm) aufgebaut, die den spezifische (elektrische) Widerstand bestimmt, und andere wurden mit einer Schichtdicke von 1.000 A (= 100 nm) aufgebaut. Der dickere Polysiliconabschnitte war ein 300 A (= 30 nm) a-Si, und ein 3.400 A (= 340 nm) Polysilicon, welches eine Dicke von 3.700 A (= 370 nm) aufweist.
  • Eine andere Anormalität wurde bei Widerständen beobachtet, die entweder die 1.000 A-Schicht (= 100 nm-Schicht) oder die 3.700 A-Schicht (= 370 nm-Schicht) aufweisen. Wenn Widerstände aus 50 Quadraten gebildet wurden, die mit einer Breite von 2 μm und einer Länge von 100 μm gebildet sind, haben Widerstände mit 5 Krümmungen bzw. Knicken im Vergleich zu identischen Widerständen, die keine Krümmungen oder 10 Krümmungen aufweisen, durchgehend geringere Standardabweichungen hinsichtlich der Widerstandswerte.
  • Widerstände mit 12 k Ohm/Quadrat wurden mit der 1.000 A-Schicht (= 100 nm-Schicht) aufgebaut, was eine Standardabweichung des Oberflächen-Widerstandswertes von etwa 4% zeigt. Im Gegensatz hierzu wiesen Widerstände mit 6 k Ohm/Quadrat, die mit Ausnahme der 3.700 A-Schicht (= 370 nm-Schicht) identisch aufgebaut sind, Standardabweichungen auf, die von 11% bis 43% reichen. Im Vergleich zu Standardabweichungen von +/– 121 % für Widerstände in der Größenordnung von 0,3 M Ohm, die die 3.700 A-Schicht (= 370 nm-Schicht) aufweisen, wiesen Widerstände in der Größenordnung von 1 M Ohm mit der 1.000 A-Schicht (= 100 nm-Schicht) Standardabweichungen von +/– 5% auf. Diese Widerstände wiesen ohne Krümmungen die gleiche Form auf, wie sie zuvor beschrieben wurde (2 μm × 100 μm).
  • Die 12 k Ohm/Quadrat-Widerstände mit der 1.000 A-Schicht (= 100 nm-Schicht) wiesen Temperaturkoeffizienten des Widerstandswertes (TCR) von –2700 ppm auf. Jedoch ist im Vergleich zu der 3.700 A-Schicht (= 370 nm-Schicht) die Änderungsrate bei Zunahme des Widerstandes mit der 1.000 A-Schicht (= 100 nm-Schicht) niedriger.
  • 2 zeigt einen Stapel 2 von einem Arbeitsablauf, der ein Isolations-Feld-Oxid 4 und eine auf dem Feld-Oxid 8 aufgebrachte Polysiliconschicht 6 aufweist. Obwohl dies nicht in 2 der Fall ist, können mehr als eine Oxidschicht unter dem Polysilicon vorhanden sein. Diese Polysiliconschicht wird der Bodenteil der endgültigen Endkontaktstrukturen der ausgebildeten hochohmigen Widerstände sein, und diese Schicht kann ebenso sonst wie in anderen Strukturen verwendet werden, wie etwa für die Gate-Anschlüsse von CMOS-Transistoren oder für die Emitter-Anschlüsse von NPN-Transistoren. Ebenso ist es möglich diese Schicht als Teil einer Epi-Ablagerung auszubilden.
  • 3 zeigt die Struktur von 2, die geätzt oder gemustert bzw. strukturiert ist, um die darunter liegende Oxidschicht 10 freizulegen. Diese Musterung bzw. Strukturierung weist die Maskierung von Teilen der Struktur mit einem Fotoresist, das fotografische Belichten eines Teiles des Fotoresists, und dann das Wegätzen der ungeschützten Polysilicon-Bereiche auf. Solche Material- und Belichtungsprozesse (beispielsweise der Verfahrensschritt und die Widerholung, etc.) sind aus dem Stand der Technik bekannt. Es ist möglich, dass in diesem Schritt dieser Ätzprozess in dem Prozess-Arbeitsablauf anderweitig verwendet wird, oder er kann nur für das Ausbilden des hochohmigen Widerstandes bestimmt sein. Beispielsweise kann es der gleiche Prozessablauf sein, der aktive Bereiche des bipolaren Bauteils öffnen wird, um ein Epi-Wachstum auf den Einzelkristall-Basisbereichen zu gestatten. In diesem Fall ist keine zusätzliche Bearbeitung erforderlich.
  • 4 zeigt die Struktur von 3 nach der Ablagerung der oberen Polysiliconschicht 14. Es sei darauf hingewiesen, dass diese Schicht die horizontalen und vertikalen Flächen der ersten Polysiliconschicht sowie das gesamte belichtete Oxid bedeckt. Diese zweite Polysiliconschicht (Poly-Schicht) kann deutlich dünner als die erste Schicht sein, und bei einer Dicke von 1.000 A (= 100 nm) oder weniger zeigt sich die zuvor diskutierte unerwartete verbesserte Standardabweichung des Widerstandswertes des resultierenden Widerstandes. Sie kann in einem Standard-Polysiliconsystem aufgebracht werden, oder sie kann als ein Teil eines Epi-Wachstums-Verfahrensschrittes abgelagert werden. Während dieses Verarbeitungsablaufes kann, muss aber nicht, Germanium verwendet werden. Wenn während des Ablagerungsprozesses die zweite Schicht nicht insitu-dotiert wird, kann diese zweite Polysiliconschicht mit einem Ionen-Implantierungs-Verfahrensschritt dotiert werden. Das Implantat kann selektiv angewandt werden, oder kann über den gesamten Wafer angewandt (blanketing; abdecken) werden. Das Abdecken (blanketing) erfordert keine Musterung bzw. Strukturierung. Unabhängig von den Dotierungsverfahren werden die Dicke und die Störstellenkonzentrationen derart sein, dass der endgültige Flächenwiderstand der zweiten Polysiliconschicht 2.000 Ohm/Quadrat überschreitet.
  • Die Struktur von 4 ist maskiert und gemustert bzw. strukturiert, wie es in 5 gezeigt ist. Die hier verwendete Definition des Polysilicons und der Ätzschritte sind bestehende Teile des Prozessarbeitsablaufes, selbst wenn der Widerstand nicht verwendet wird, so dass keine zusätzliche Komplexität vorliegt. Die beiden Polysilicon-Widerstands-Enden und der einzelne Polysilicon-Eigenwiderstand bzw. Intrinsic-Widerstand 14 können in 5 gesehen werden. Die Endstrukturen, welche die Kontaktpunkte für den Widerstand sein weiden, sind in 6 gezeigt, nachdem die Endstrukturen 12A und 12B maskiert und mit einer höheren Dosis des gleichen n- oder p-Typ Materials, welches früher in dem Prozess verwendet wurde, implantiert wurden. Dieser Implantierungsschritt ist nicht zwingend erforderlich, und kann ebenso identisch zu bestehenden Prozessschritten sein, wie etwa zu der CMOS-Source-Anschluss- und Drain-Anschluss Implantierung.
  • 7 zeigt selektiv gemusterte bzw. strukturierte Silizid-Schichten 16 und 17, die auf den Widerstands-Endstrukturen gebildet sein können. Die Silizid-Schicht ist optional und kann die ganzen Doppel-Polysiliconschichten oder, wie es gezeigt ist, lediglich einen Teil hiervon überlappen. Wichtig ist, falls die Silizid-Schicht verwendet wird, dass diese auf einer (im Vergleich zum Stand der Technik) relativ dickeren Doppelschicht von Polysilicon (Poly) aufgebaut ist. Dieses vermeidet die Probleme, die im Zusammenhang mit einer Silizid-Schicht stehen, welche direkt auf einer dünnen Polysiliconschicht (Poly-Schicht) ausgebildet ist. Diese Silizid-Schicht kann unter Verwendung von Titan, Wolfram, Kobalt, Platin oder anderen Metallen, und unter Verwendung von Verfahren, die für den Fachmann aus dem Gebiet der Silizid-Verarbeitungstechnik wohl bekannt sind, hergestellt werden.
  • 8 zeigt die vollständige Widerstandsstruktur, wobei die dielektrische Isolierschicht 18 und die selektiv angeordneten metallischen Schächte 20 die Widerstandsenden mit der Metallschicht 22 verbinden, die an den Rest der Chip-Schaltung angeschlossen ist. Es sei darauf hingewiesen, dass die Kontakte eher über die dualen Polysilicon-Widerstandsenden geätzt sind, als über den einzelnen Polysilicon-Eigenwiderstand bzw. Intrinsic-Widerstand. Dieses gestattet es, dass ohne Modifikation und mit einer hinreichenden Prozessausbeute die bestehenden Kontakt-Ätzprozessschritte an dieser Struktur angewandt werden können. Die Schächte können mit Wolfram, Kupfer, Aluminium oder Titan oder Kombinationen hiervon oder mit anderen derartigen Metallen, die aus dem Stand der Technik bekannt sind, aufgefüllt werden.
  • 9 zeigt einen Widerstand von der oberen Oberfläche, wobei der Widerstand 5 Krümmungen 24 oder Biegungen entlang seiner Länge von Ende zu Ende 22 aufweist.
  • Es sollte so verstanden sein, dass die zuvor beschriebenen Ausführungsformen hierin als Beispiele dargelegt werden, und dass viele Variationen und Alternativen hiervon möglich sind. Demgemäss sollte die vorliegende Erfindung im breiten Sinne gelesen werden, wie es in den beiliegenden Patentansprüchen ausgeführt ist.
  • Zusammenfassung
  • Es wird der Aufbau eines Widerstandes offenbart, der aus Polysilicon-Schichten aufgebaut ist. Die eigentliche Vorrichtung wird unter Verwendung der oberen Schicht ausgebildet, die entweder eine zweckbestimmte Ablagerung ist, oder die als Teil eines bestehenden Arbeitsablaufverfahrensschrittes gebildet wird, wie etwa als Teil eines Basis-EPI-Wachstums in einem BiCMOS-Arbeitsablauf. Diese Poly-Schicht kann mit einem relativ hohen (größer als 2000 Ohm pro Quadrat) Flächenwiderstand ausgebildet werden, indem eine geeignete Skalierung der Dotierungsdosis gewählt wird, oder indem Insitu-Dotierverfahren verwendet werden. In dieser Erfindung ist die Schicht derart ausgelegt, dass sie etwa 1000 A (= 100 nm) oder dünner ist. Es wurde gezeigt, dass solch eine Widerstandsform mit dieser Dicke eine besser Standard-Abweichung des Widerstandswertes im Vergleich zu Widerständen aufweist, die mit einer dickeren Schicht ausgebildet sind. Zusätzlich zeigen Widerstände, die in einer länglichen Form ausgebildet sind, bessere Standard-Abweichungen des Widerstandswertes, wenn in der Form fünf Krümmungen enthalten sind. Die Enden des Widerstandes sind ausgebildet, indem eine Grund-Polyschicht in einer selbstausgerichteten Art und Weise mit einer Ablagerung hinzugefügt wird, die bereits Teil des Prozess-Arbeitsablaufes sein kann. Das Endergebnis ist, dass der eigentliche Widerstandskörper aus einer einzelnen Polyschicht gebildet ist, während die Enden aus zwei Schichten erzeugt werden. Diese Enden sich dick genug, so dass eine Standard-Silizid- und Kontakt-Ätz-Bearbeitung ohne besondere Vorsorge zur Struktur hinzugefügt werden kann. Zusätzlich können zugeordnete oder bereits verfügbare Implantierungen in den Widerstandsenden eingebunden werden, um ohmsche Kontakte von dem Polysilicon zu dem Silizid oder dem Kontaktmaterial sicherzustellen. Diese Verfahrensschritte können eine leicht herstellba re Widerstandsstruktur mit einheitlichen, ohmschen Endkontakten eines niedrigen Widerstandswertes und mit einem Eigen-Widerstand von größer als 2.000 Ohm pro Quadrat erzeugen.

Claims (21)

  1. Hochohmiger, auf einem Halbleiter-Wafer ausgebildeter Polysilicon-Widerstand, wobei der hochohmige Widerstand folgendes aufweist: – zumindest eine Oxid-Schicht, – eine auf der zumindest einen Oxid-Schicht ausgebildete erste Polysilicon-Schicht, wobei die erste Polysilicon-Schicht eine strukturierte bzw. gemusterte und geätzte Öffnung aufweist, die zumindest eine Oxidschicht freilegt, wobei der Umfang der geätzten Öffnung eine vertikale Kante festlegt, – eine zweite Polysilicon-Schicht mit einer Dicke von etwa 100 nm, die derart abgelagert ist, dass sie die Oberfläche der ersten Polysilicon-Schicht, die vertikalen Kante und freigelegtes Oxid in der geätzten Öffnung vollständig bedeckt, wobei die zweite Polysilicon-Schicht auf dem freigelegten Oxid und die strukturierten und geätzten vertikalen Kanten die Außenkanten und die Länge des hochohmigen Widerstandes bestimmen, und wobei die zweite Polysilicon-Schicht auf der strukturierten und geätzten ersten Polysilicon-Schicht die Enden des hochohmigen Widerstandes bestimmen, – ein Dielektrikum, welches den hochohmigen Widerstand und die Enden bedeckt, und – Metallkontakte, die durch das Dielektrikum zu jedem der Enden reichen, wodurch elektrische Verbindungen zu dem hochohmigen Widerstand hergestellt werden.
  2. Hochohmiger Widerstand nach Anspruch 1, der ferner eine Implantierung in der zweiten Polysilicon-Schicht aufweist, wobei der elektrische Flächenwiderstandswert der zweiten Polysilicon-Schicht alleine 2000 Ohm/Quadrat überschreitet.
  3. Hochohmiger Widerstand nach Anspruch 1, wobei die zweite Polysilicon-Schicht eine dotierte Schicht aufweist, wobei die Schicht während eines Epi-Wachstumsprozesses insitu dotiert wurde, und wobei der elektrische Flächenwiderstandswert der dotierten zweiten Polysiliconschicht 2000 Ohm/Quadrat überschreitet.
  4. Hochohmiger Widerstand nach Anspruch 1, der ferner eine Implantierung in den Enden des hochohmigen Widerstandes aufweist, um den Störstellen-Dotierungspegel in den Enden zu erhöhen.
  5. Hochohmiger Widerstand nach Anspruch 1, der ferner eine sich selbst ausrichtende Silizid-Schicht aufweist, die an zumindest einem der Enden ausgeführt ist.
  6. Hochohmiger Widerstand nach Anspruch 5, wobei die Silizid-Schicht aus einem Material besteht, das von der Gruppe ausgewählt ist, die Titan, Wolfsam, Kobalt, Platin oder ähnliche Metalle, die aus dem Fachgebiet der Silizid-Schichten bekannt sind, besteht.
  7. Hochohmiger Widerstand nach Anspruch 1, wobei die Metallkontakte Metallstifte sind.
  8. Hochohmiger Widerstand nach Anspruch 7, wobei die Metallstifte aus Wolfsam, Kupfer, Aluminium oder Titan oder aus Kombinationen hiervon bestehen.
  9. Hochohmiger Widerstand nach Anspruch 1, wobei der Widerstand in einer länglichen Form angeordnet ist, die zumindest eine Krümmung entlang der Länge des Widerstandes aufweist.
  10. Hochohmiger Widerstand nach Anspruch 1, wobei die Dicke der zweiten Polysilicon-Schicht geringer als 100 nm ist.
  11. Verfahren zum Herstellen eines hochohmigen Polysilicon-Widerstandes auf einem Halbleiter-Wafer, wobei das Verfahren die folgenden Verfahrensschritte aufweist: – Ausbilden von zumindest einer Oxid-Schicht, – Ausbilden von einer ersten Polysilicon-Schicht auf der zumindest einen Oxid-Schicht, – Mustern bzw. Strukturieren und Ätzen einer Öffnung in der ersten Polysilicon-Schicht, wobei die Öffnung zumindest eine Oxid-Schicht freilegt, und wobei die Öffnung eine Peripherie aufweist, die eine vertikale Kante bestimmt, – Ausbilden einer zweiten Polysilicon-Schicht mit einer Dicke von etwa 100 nm derart, dass sie die Oberfläche der ersten Polysilicon-Schicht, die vertikale Kante und freigelegtes Oxid in der geätzten Öffnung vollständig bedeckt, – Mustern bzw. Strukturieren und Ätzen der zweiten Polysilicon-Schicht auf dem freigelegten Oxid und der vertikalen Kante, um die Außenkanten und die Länge des hochohmigen Widerstandes festzulegen, – Mustern bzw. Strukturieren und Ätzen der zweiten Polysilicon-Schicht auf der ersten Poly-Siliziumschicht, um Enden des hochohmigen Widerstandes festzulegen, – Bedecken des hochohmigen Widerstandes und der Enden mit einem Dielektrikum, und – Ausbilden von Metallkontakten, die durch das Dielektrikum zu jedem der Enden reichen, um dadurch elektrische Verbindungen zu dem hochohmigen Widerstand herzustellen.
  12. Verfahren nach Anspruch 11, welches ferner die Verfahrensschritte des Ausbildens des Widerstandes in einer länglichen Form mit zumindest einer Krümmung entlang der Länge des Widerstandes aufweist.
  13. Verfahren nach Anspruch 11, welches ferner den Verfahrensschritt des Implantierens der zweiten Polysilicon-Schicht aufweist, wobei der elektrische Flächenwiderstandswert der zweiten Polysilicon-Schicht alleine 2000 Ohm/Quadrat überschreitet.
  14. Verfahren nach Anspruch 11, welches ferner den Verfahrensschritt des Insitu-Dotierens der zweiten Polysilicon-Schicht während eines Epi-Wachstumsprozesses aufweist, wodurch ein Flächenwiderstandswert der dotierten zweiten Polysilicon-Schicht 2000 Ohm/Quadrat überschreitet.
  15. Verfahren nach Anspruch 11, wobei das Ausbilden der ersten Polysilicon-Schicht ein Teil des Epi-Basis-BICMOS-Prozesses ist, wobei die erste Polysilicon-Schicht eine Schutzschicht für CMOS und für andere aktive oder passive elektrische Bauteilestrukturen ausbildet.
  16. Verfahren nach Anspruch 11, das ferner den Verfahrensschritt des Dotierens von Störstellen in die Enden des hochohmigen Widerstandes aufweist, um den Störstellen-Dotierungspegel in den Enden zu erhöhen.
  17. Verfahren nach Anspruch 11, welches ferner den Verfahrensschritt des Ausbildens einer selbstausgerichteten Silizid-Schicht auf zumindest einem der Enden aufweist.
  18. Verfahren nach Anspruch 17, wobei die Silizid-Schicht aus einem Material besteht, welches aus der Gruppe ausgewählt ist, die Titan, Wolfsam, Kobalt, Platin oder ähnliche Metalle, die aus dem Fachgebiet der Silizid-Schichten bekannt sind, besteht.
  19. Verfahren nach Anspruch 11, wobei die Metallkontakte Metallstifte sind.
  20. Verfahren nach Anspruch 19, wobei die Metallstifte aus Wolfsam, Kupfer, Aluminium, Titan oder Kombinationen hiervon bestehen.
  21. Verfahren nach Anspruch 11, wobei die Dicke der zweiten Polysilicon-Schicht geringer als 100 nm ist.
DE10394085T 2003-01-31 2003-12-17 Hochohmiger geteilter Poly-P-Widerstand mit geringer Standardabweichung Withdrawn DE10394085T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/355,317 US6885280B2 (en) 2003-01-31 2003-01-31 High value split poly p-resistor with low standard deviation
US10/355,317 2003-01-31
PCT/US2003/040454 WO2004070777A2 (en) 2003-01-31 2003-12-17 High value split poly p-resistor with low standard deviation

Publications (1)

Publication Number Publication Date
DE10394085T5 true DE10394085T5 (de) 2005-12-22

Family

ID=32770503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10394085T Withdrawn DE10394085T5 (de) 2003-01-31 2003-12-17 Hochohmiger geteilter Poly-P-Widerstand mit geringer Standardabweichung

Country Status (7)

Country Link
US (2) US6885280B2 (de)
JP (1) JP2006515466A (de)
KR (1) KR101050867B1 (de)
CN (1) CN100399506C (de)
AU (1) AU2003297987A1 (de)
DE (1) DE10394085T5 (de)
WO (1) WO2004070777A2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314786B1 (en) * 2006-06-16 2008-01-01 International Business Machines Corporation Metal resistor, resistor material and method
US7691717B2 (en) * 2006-07-19 2010-04-06 International Business Machines Corporation Polysilicon containing resistor with enhanced sheet resistance precision and method for fabrication thereof
KR20100076256A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 Ｐｉｐ 커패시터의 제조 방법
KR101616972B1 (ko) * 2009-09-15 2016-04-29 삼성전자주식회사 저항 소자를 갖는 반도체 장치 및 그 형성 방법
CN102129977B (zh) * 2010-01-20 2012-07-11 上海华虹Nec电子有限公司 电阻实现方法及电阻
US8470682B2 (en) * 2010-12-14 2013-06-25 International Business Machines Corporation Methods and structures for increased thermal dissipation of thin film resistors
US8298904B2 (en) * 2011-01-18 2012-10-30 International Business Machines Corporation Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture
US8652922B2 (en) * 2011-01-18 2014-02-18 International Business Machines Corporation Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture
US8569127B2 (en) * 2012-03-13 2013-10-29 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9117845B2 (en) 2013-01-25 2015-08-25 Fairchild Semiconductor Corporation Production of laterally diffused oxide semiconductor (LDMOS) device and a bipolar junction transistor (BJT) device using a semiconductor process
US8987107B2 (en) 2013-02-19 2015-03-24 Fairchild Semiconductor Corporation Production of high-performance passive devices using existing operations of a semiconductor process
US10229966B2 (en) * 2016-12-30 2019-03-12 Texas Instruments Incorporated Semiconductor resistor structure and method for making
JP6962866B2 (ja) * 2018-06-04 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109904117B (zh) * 2019-03-26 2019-10-08 武汉新芯集成电路制造有限公司 一种互连结构及其制造方法
CN112820715B (zh) * 2020-12-28 2022-12-06 中国电子科技集团公司第十三研究所 校准用晶圆级在片电阻标准样片及制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523582A (en) * 1982-06-07 1985-06-18 Barber S Morgan Device for suspending the human body in an inverted position
US4528582A (en) 1983-09-21 1985-07-09 General Electric Company Interconnection structure for polycrystalline silicon resistor and methods of making same
JPS62174968A (ja) * 1986-01-29 1987-07-31 Hitachi Ltd 半導体装置
JPS62285462A (ja) * 1986-06-03 1987-12-11 Sony Corp 半導体装置
JPS6350054A (ja) * 1986-08-19 1988-03-02 Nec Corp 半導体集積回路装置
JPH01199462A (ja) * 1988-02-04 1989-08-10 Seiko Epson Corp 半導体装置
JPH0812926B2 (ja) * 1988-12-06 1996-02-07 財団法人工業技術研究院 薄膜電界効果トランジスタの製造方法
JPH0555215A (ja) * 1991-08-23 1993-03-05 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH0555520A (ja) * 1991-08-26 1993-03-05 Sharp Corp 半導体装置の製造方法
US5200733A (en) * 1991-10-01 1993-04-06 Harris Semiconductor Corporation Resistor structure and method of fabrication
JP3013628B2 (ja) * 1992-08-19 2000-02-28 日本電気株式会社 半導体装置
JP3404064B2 (ja) * 1993-03-09 2003-05-06 株式会社日立製作所 半導体装置及びその製造方法
JPH0818011A (ja) * 1994-04-25 1996-01-19 Seiko Instr Inc 半導体装置及びその製造方法
US5587696A (en) * 1995-06-28 1996-12-24 Taiwan Semiconductor Manufacturing Company Ltd. High resistance polysilicon resistor for integrated circuits and method of fabrication thereof
JP3719618B2 (ja) * 1996-06-17 2005-11-24 松下電器産業株式会社 半導体装置及びその製造方法
US5959343A (en) * 1997-04-21 1999-09-28 Seiko Instruments R&D Center Inc. Semiconductor device
US6211031B1 (en) 1998-10-01 2001-04-03 Taiwan Semiconductor Manufacturing Company Method to produce dual polysilicon resistance in an integrated circuit
SE513116C2 (sv) * 1998-11-13 2000-07-10 Ericsson Telefon Ab L M Polykiselresistor och sätt att framställa sådan
JP3420104B2 (ja) * 1999-04-21 2003-06-23 山形日本電気株式会社 抵抗素子の製造方法
US6054359A (en) 1999-06-14 2000-04-25 Taiwan Semiconductor Manufacturing Company Method for making high-sheet-resistance polysilicon resistors for integrated circuits
US6700474B1 (en) * 2001-08-24 2004-03-02 Fairchild Semiconductor Corporation High value polysilicon resistor

Also Published As

Publication number Publication date
AU2003297987A1 (en) 2004-08-30
KR20060010715A (ko) 2006-02-02
CN100399506C (zh) 2008-07-02
WO2004070777A3 (en) 2006-06-01
JP2006515466A (ja) 2006-05-25
US20040150507A1 (en) 2004-08-05
KR101050867B1 (ko) 2011-07-20
WO2004070777A2 (en) 2004-08-19
AU2003297987A8 (en) 2004-08-30
US20050106805A1 (en) 2005-05-19
US7078305B2 (en) 2006-07-18
US6885280B2 (en) 2005-04-26
CN1879194A (zh) 2006-12-13

Similar Documents

Publication Publication Date Title
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112007001522B4 (de) Verfahren zum Ausbilden eines Mikroelektronikbauelements in Form eines Transistors und ein gemäß dem Verfahren ausgebildeter Transistor
DE10394085T5 (de) Hochohmiger geteilter Poly-P-Widerstand mit geringer Standardabweichung
DE19630310A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE112012003823T5 (de) Mikrostrukturmodifikation in Kupferverbindungsstrukturen
DE19501557C2 (de) CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102008035707A1 (de) Bipolartransistor-Finfet-Technologie
DE60220762T2 (de) Halbleiterbauelement und zugehöriges Herstellungsverfahren
DE112008002270T5 (de) MOS-Strukturen mit einem geringeren Kontaktwiderstand und Verfahren zu deren Herstellung
DE19603165A1 (de) Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur
DE2729171A1 (de) Verfahren zur herstellung von integrierten schaltungen
DE102017208466A1 (de) Vorrichtungen und Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung
DE3930016A1 (de) Halbleitereinrichtung mit feldabschirmtrennung
DE10135557A1 (de) Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4321590B4 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE102019203224A1 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE3100839A1 (de) Integrierte schaltungsanordnung
DE69629974T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Bipolartransistoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee