CN109904117B - 一种互连结构及其制造方法 - Google Patents
一种互连结构及其制造方法 Download PDFInfo
- Publication number
- CN109904117B CN109904117B CN201910234001.5A CN201910234001A CN109904117B CN 109904117 B CN109904117 B CN 109904117B CN 201910234001 A CN201910234001 A CN 201910234001A CN 109904117 B CN109904117 B CN 109904117B
- Authority
- CN
- China
- Prior art keywords
- layer
- line
- wire jumper
- contact plug
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 150000002500 ions Chemical class 0.000 claims abstract description 57
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 154
- 239000000758 substrate Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 17
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical group [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 206010010144 Completed suicide Diseases 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 239000007769 metal material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- -1 Pyrex Chemical compound 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种互连结构及其制造方法，在形成多晶硅的跳线层之后，对跳线层进行离子注入，而后，利用硅化工艺，在跳线层上形成金属硅化物层，进而，形成接触塞以及连线层，通过接触塞和多晶硅的跳线层，实现了原本交叉的第一连线和第二连线的跳线。在进行硅化工艺之前，对整个跳线层进行了离子注入，离子注入可以使得多晶硅受到高浓度的掺杂，在硅化反应中，改善金属硅化物生长的均匀性，多晶硅更易于与金属形成欧姆接触，从而，增加跳线的导通电阻提高器件的性能。
Description
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种互连结构及其制造方法。
背景技术
在集成电路设计与制造中，互连结构用于器件的连接，而在布图设计时，同一层的金属互连线要避免出现交叉，这会使得设计复杂，后段需要更多的金属互连层才能满足设计要求，为此，采用前段工艺中的多晶硅作为跳线，以减少互连层的层数，降低成本。然而，多晶硅作为连线，需要降低其电阻，否则会导致器件的失效。
发明内容
有鉴于此，本发明的目的在于提供一种互连结构及其制造方法，改善金属硅化物层生长的均匀性，降低跳线层的电阻。
为实现上述目的，本发明有如下技术方案：
一种互连结构的制造方法，包括：
提供衬底，所述衬底中形成有隔离结构，述隔离结构上形成有多晶硅的跳线层；
进行所述跳线层的离子注入；
利用硅化工艺，在所述跳线层上形成金属硅化物层；
形成覆盖所述金属硅化物层的介质层，并在所述介质层中、所述金属硅化物层上形成间隔排布的第一接触塞和第二接触塞；
在所述介质层上形成连线层，所述连线层包括相互间隔的第一连线、第二连线和第三连线，所述第一连线、第二连线分别位于所述第一接触塞和第二接触塞上、且沿第一轴向延伸，所述第三连线位于所述第一连线和第二连线之间且沿第二轴向延伸，所述第一轴向与所述第二轴向相交。
可选地，所述离子注入的离子为As或P。
可选地，所述离子注入的能量范围为30-40KeV，所述离子注入的剂量范围为1e15-10e15ions/cm2。
可选地，所述衬底上还形成有多晶硅的栅极，所述跳线层与所述栅极一同形成。
可选地，所述离子注入与NMOS器件的源漏浅掺杂的离子注入一并进行。
可选地，所述金属硅化物层为硅化钴、硅化镍或硅化钛。
一种互连结构，包括：
位于隔离结构上的多晶硅的跳线层，所述跳线层的表层中具有离子掺杂区；
所述跳线层上的金属硅化物层；
覆盖所述金属硅化物层的介质层；
在所述介质层中、所述金属硅化物层上间隔排布的第一接触塞和第二接触塞；
所述介质层上的连线层，所述连线层包括相互间隔的第一连线、第二连线和第三连线，所述第一连线、第二连线分别位于所述第一接触塞和第二接触塞上、且沿第一轴向延伸，所述第三连线位于所述第一连线和第二连线之间且沿第二轴向延伸，所述第一轴向与所述第二轴向相交。
可选地，所述离子掺杂区的掺杂离子为As或P。
可选地，所述金属硅化物层为硅化钴、硅化镍或硅化钛。
可选地，还包括：NMOS器件，所述离子掺杂区具有与所述NMOS器件的源漏浅掺杂区相同的掺杂离子和掺杂浓度。
本发明实施例提供的互连结构及其制造方法，在形成多晶硅的跳线层之后，对跳线层进行离子注入，而后，利用硅化工艺，在跳线层上形成金属硅化物层，进而，形成接触塞以及连线层，通过接触塞和多晶硅的跳线层，实现了原本交叉的第一连线和第二连线的跳线。在进行硅化工艺之前，对整个跳线层进行了离子注入，离子注入可以使得多晶硅受到高浓度的掺杂，在硅化反应中，改善金属硅化物生长的均匀性，同时多晶硅更易于与金属形成欧姆接触，从而，降低跳线的导通电阻提高器件的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例互连结构的制造方法的流程示意图；
图2-6A示出了根据本发明实施例的制造方法形成互连结构过程中的结构示意图，结构示意图包括俯视图及截面示意图；
图7和图7A示出了根据本发明实施例的互连结构的俯视叠加示意图以及截面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，采用前段工艺中的多晶硅作为跳线，可以减少互连层的层数，降低成本，但将多晶硅作为连线，需要降低其电阻，否则会导致器件的失效。在申请人的实践中，发现了器件测试达不到规范要求而报废的情形，在对电学及物理结构进行分析之后，发现导致器件失效的原因是多晶硅连线的电阻过高，而导致多晶硅连线电阻过高的原因是，多晶硅上生长的金属硅化物有断裂或缺失，金属硅化物的生长不均匀而导致多晶硅连线电阻过高。
为此，申请人提出了一种互连结构及其制造方法，在形成多晶硅的跳线层之后，对跳线层进行离子注入，而后，利用硅化工艺，在跳线层上形成金属硅化物层，进而，形成接触塞以及连线层，通过接触塞和多晶硅的跳线层，实现了原本交叉的第一连线和第二连线的跳线。在进行硅化工艺之前，对整个跳线层进行了离子注入，离子注入可以使得多晶硅受到高浓度的掺杂，在硅化反应中，改善金属硅化物生长的均匀性，同时多晶硅更易于与金属形成欧姆接触，从而，增加跳线的导通电阻提高器件的性能。
为了更好地理解本申请的技术方案和技术效果，以下将结合流程图图1和附图对具体的实施例进行详细的描述。
参考图1所述，在步骤S01，提供衬底100，所述衬底100中形成有隔离结构110，所述隔离结构110上形成有多晶硅的跳线层120，参考图2(俯视图)和图2A(图2的AA向截面示意图)所示。
在本申请实施例中，衬底100可以为半导体衬底，半导体衬底例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，该衬底100可以为硅衬底。
在衬底100中已经形成有隔离结构110，隔离结构110可以包括二氧化硅或其他可以分开器件的有源区的材料，在本申请实施例中，隔离结构110可以为浅沟槽隔离(STI，Shallow Trench Isolation)，隔离结构110的周围为有源区，有源区用于形成器件结构，本申请实施例中，可以用于形成MOS(金属氧化物半导体场效应晶体管)器件、存储器件或其他器件。
在隔离结构110上已经形成有多晶硅的跳线层120，该跳线层120用于上层连线层向下形成跳线，该跳线层120由多晶硅材料形成。
在一些实施例中，在衬底100的有源区上还用于形成其他的器件结构，这些器件结构包括多晶硅的栅极，例如可以为MOS器件，MOS器件具有多晶硅的栅极，在这些实施例中，该跳线层120可以与多晶硅的栅极一并形成。具体的，可以先沉积多晶硅材料层，而后，进行光刻及刻蚀工艺，从而，同时在衬底上形成多晶硅的栅极以及在隔离结构110上形成多晶硅的跳线层120。
在步骤S02，进行所述跳线层120的离子注入，参考图3(图2的AA向截面示意图)所示。
对整个跳线层120进行离子注入，通过离子注入，可以使得跳线层120的得到高浓度掺杂，有助于改善金属硅化物生长的均匀性，以及后续金属硅化物与多晶硅形成欧姆接触，降低跳线层的电阻，提高器件的性能。
在本申请实施例中，可以采用N型掺杂离子进行离子注入，N型掺杂离子更有助于降低跳线层120的电阻及得到更低的势垒，与金属硅化物更易形成欧姆接触，N型掺杂离子例如可以为As或P等。此外，在离子注入过程中，可以选用轻量级的注入能量，仅改善跳线层120表层的结构，在一些实施例中，离子注入的能量范围可以为30-40KeV，离子注入的剂量范围可以为1e15-10e15ions/cm2。
在一些实施例中，在衬底100的有源区上还用于其他的器件，例如MOS器件，该跳线层120的离子注入可以与MOS器件的源漏浅掺杂的离子注入一并进行。更优地，可以与NMOS器件的源漏浅掺杂(Shallow N+)的离子注入一并进行，具体的，在进行源漏浅掺杂(Shallow N+)的离子注入时，NMOS器件的源漏区、栅极以及跳线层120一并进行离子注入。这样，在源漏浅掺杂离子注入之后，在跳线层120的表层将形成一离子掺杂区，该离子掺杂区与NMOS器件的源漏浅掺杂区具有相同的掺杂离子和掺杂浓度。
在步骤S03，利用硅化工艺，在所述跳线层120上形成金属硅化物层122，参考图4(俯视图)和图4A(图4的AA向截面示意图)。
硅化工艺是在生长一些材料的金属层之后，通过热退火温度的控制，使得金属层和与其接触的半导体材料之间发生反应，生成金属硅化物，而其他的绝缘层如氧化硅和氮化硅则不会与该金属层发生反应。其中，金属层的材料例如可以为Ni、Ti或Co等，Ni、Ti、Co经过金属硅化工艺之后形成金属硅化物层分别为NiSi、TiSi2、CoSi2。此处的金属层以及金属硅化物层仅为示例，还可以为其他任意可以由可以发生金属硅化反应的金属材料形成的金属硅化物层，本申请对此不作特别的限定。
在本申请实施例中，利用硅化工艺，在跳线层120上形成金属硅化物层122，具体的，先进行金属层的生长，例如可以采用溅射等方法生长金属层，金属层的材料例如可以为Ni、Ti或Co或其他任意可以发生硅化反应的金属材料，其厚度可以根据具体的需要来设置。而后，进行热退火，使得金属层与跳线层120发生硅化反应，从而在跳线层120的表层形成金属硅化物层122，并去除未反应的金属层。在具体的应用中，根据需要可以通过一次或多次热退火，使得金属层与跳线层120发生硅化反应。
本申请实施例中，由于跳线层120进行了离子注入，使得跳线层120的多晶硅受到高浓度的掺杂，在硅化反应中，改善金属硅化物生长的均匀性，且更易于与金属硅化物形成欧姆接触，从而，增加跳线的导通电阻提高器件的性能。
在步骤S04，形成覆盖所述金属硅化物层122的介质层130，并在所述介质层130中、所述金属硅化物层122上形成间隔排布的第一接触塞132-1和第二接触塞132-2，参考图5(俯视图)和图5A(图5的AA向截面示意图)。
介质层130可以为层间介质材料，例如可以为未掺杂的氧化硅(SiO2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si3N4)或其他低k介质材料。可以通过合适的沉积方法沉积介质材料而后通过平坦化工艺来形成该介质层130。
第一接触塞132-1和第二接触塞132-2为跳线层120与连线层之间的互连层，接触塞的材料可以为金属材料，例如可以为W、Cu、TiAl、Al或其他合适的金属材料。具体的应用中，可以先在介质层130中形成接触孔，该接触孔形成于金属硅化物层122的两端，且暴露出金属硅化物层122；而后，进行金属材料的填充，并进行平坦化，仅保留接触孔中的金属材料，从而，在金属硅化物层122上形成间隔排布的第一接触塞132-1和第二接触塞132-2，该第一接触塞132-1和第二接触塞132-2可以分别位于金属硅化物层122的两端。
在一些实施例中，在衬底100的有源区上还可以用于其他的器件，例如MOS器件，MOS器件结构主要包括栅极、栅极侧墙以及源漏区，可以在形成MOS器件结构之后形成介质层130及其中的第一接触塞132-1和第二接触塞132-2，该接触塞132-1、132-2可以与有源区的器件结构的接触塞在同一工艺中一并形成。
在步骤S05，在所述介质层130上形成连线层140，所述连线层140包括相互间隔的第一连线140-1、第二连线140-2和第三连线140-3，所述第一连线140-1、第二连线140-2分别位于所述第一接触塞132-1上和第二接触塞132-2上且沿第一轴向X延伸，所述第三连线140-3位于所述第一连线140-1和第二连线140-2之间且沿第二轴向Y延伸，所述第一轴向X与所述第二轴向Y相交，参考图6(俯视图)和图6A(图6的AA向截面示意图)。
该连线层140形成于介质层130之上，用于层间的互连，该连线层140可以由金属材料形成，金属材料例如可以为Cu、Al或其他合适的金属材料。根据不同的材料可以采用不同的方法来形成该连线层，该连线层140为Cu材料时，可以采用大马士革工艺来形成，该连线层140为Al材料时，可以采用沉积工艺及刻蚀工艺来形成。
本申请实施例中，该连线层140至少包括了第一连线140-1、第二连线140-2和第三连线140-3，这些连线相互间隔，也就是并不接触连接，第一连线140-1和第二连线140-2分别与第一接触塞132-1和第二接触塞132-2接触连接，且沿着同一个轴向X延伸，而第三连线140-3沿另一个轴向Y延伸且位于第一连线140-1和第二连线140-2之间，这样，就将原本交叉连接的两条连线，通过其下的多晶硅进行了跳线，从而，减少互连层的层数，降低成本。
需要说明的是，在具体的应用中，连线层140可以是一层连线结构，也可以是相互互连的多层连线结构，这样，第一连线140-1和第二连线140-2可以为单层连线，例如可以为第一金属层，还可以为相互互连的多层连线，例如可以为通过过孔连接的多层金属层。
在本申请实施例中，第一轴向X为连线的一个延伸方向，第二轴向Y为连线的另一个延伸方向，这两个方向相交，在一个具体的应用中，这两个方向相互垂直。
参考图7和图7A所示，其中，图7为该互连结构俯视叠加示意图，图7A为图7中沿第一连线140-1和第二连线140-2连线方向的截面示意图，可以看到，第一连线140-1和第二连线140-2沿第一轴向X延伸，第三连线140-3沿着第二轴向Y延伸，若不通过多晶硅的跳线层120，这两个方向的连线将会交叉，也就是连接在一起，这会违反设计规则，为此，将第一连线140-1和第二连线140-2向下通过第一接触塞132-1和第二接触塞132-2分别连接到多晶硅的跳线层120，这样，物理上使得第一连线140-1和第二连线140-2分隔开，电性上，使得第一连线140-1和第二连线140-2通过跳线层120连接为一条连线，从而，简化设计，减少互连层的层数，降低成本。
以上对本申请实施例的互连结构的制造方法进行了详细的描述，此外，本申请还提供了，一种互连结构，参考图6-图7A所示，包括：
位于隔离结构110上的多晶硅的跳线层120，所述跳线层120的表层中具有离子掺杂区；
所述跳线层120上的金属硅化物层122；
覆盖所述金属硅化物层122的介质层130；
在所述介质层130中、所述金属硅化物层122上间隔排布的第一接触塞132-1和第二接触塞132-2；
所述介质层130上的连线层140，所述连线层140包括相互间隔第一连线140-1、第二连线140-2和第三连线140-3，所述第一连线140-1、第二连线140-2分别位于所述第一接触塞132-1上和第二接触塞132-2上且沿第一轴向X延伸，所述第三连线140-3位于所述第一连线140-1和第二连线140-2之间且沿第二轴向Y延伸，所述第一轴向X与所述第二轴向Y相交。
进一步地，所述离子掺杂区的掺杂离子为As或P。
进一步地，所述金属硅化物层122为硅化钴、硅化镍或硅化钛。
进一步地，还包括：NMOS器件，所述离子掺杂区具有与所述NMOS器件的源漏浅掺杂区相同的掺杂离子和掺杂浓度。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于互连结构实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种互连结构的制造方法，其特征在于，包括：
提供衬底，所述衬底中形成有隔离结构，所述隔离结构上形成有多晶硅的跳线层；
进行所述跳线层的离子注入；
利用硅化工艺，在所述跳线层上形成金属硅化物层；
形成覆盖所述金属硅化物层的介质层，并在所述介质层中、所述金属硅化物层上形成间隔排布的第一接触塞和第二接触塞；
在所述介质层上形成连线层，所述连线层包括相互间隔的第一连线、第二连线和第三连线，所述第一连线、第二连线分别位于所述第一接触塞上和所述第二接触塞上、且沿第一轴向延伸，所述第三连线位于所述第一连线和第二连线之间且沿第二轴向延伸，所述第一轴向与所述第二轴向相交。
2.根据权利要求1所述的制造方法，其特征在于，所述离子注入的离子为As或P。
3.根据权利要求2所述的制造方法，其特征在于，所述离子注入的能量范围为30-40KeV，所述离子注入的剂量范围为1e15-10e15ions/cm2。
4.根据权利要求1所述的制造方法，其特征在于，所述衬底上还形成有多晶硅的栅极，所述跳线层与所述栅极一同形成。
5.根据权利要求1或4所述的制造方法，其特征在于，所述离子注入与NMOS器件的源漏浅掺杂的离子注入一并进行。
6.根据权利要求1所述的制造方法，其特征在于，所述金属硅化物层为硅化钴、硅化镍或硅化钛。
7.一种互连结构，其特征在于，包括：
位于隔离结构上的多晶硅的跳线层，所述跳线层的表层中具有离子掺杂区；
所述跳线层上的金属硅化物层；
覆盖所述金属硅化物层的介质层；
在所述介质层中、所述金属硅化物层上间隔排布的第一接触塞和第二接触塞；
所述介质层上的连线层，所述连线层包括相互间隔的第一连线、第二连线和第三连线，所述第一连线、第二连线分别位于所述第一接触塞和所述第二接触塞上且沿第一轴向延伸，所述第三连线位于所述第一连线和第二连线之间且沿第二轴向延伸，所述第一轴向与所述第二轴向相交。
8.根据权利要求7所述的互连结构，其特征在于，所述离子掺杂区的掺杂离子为As或P。
9.根据权利要求7所述的互连结构，其特征在于，所述金属硅化物层为硅化钴、硅化镍或硅化钛。
10.根据权利要求7所述的互连结构，其特征在于，还包括：NMOS器件，所述离子掺杂区具有与所述NMOS器件的源漏浅掺杂区相同的掺杂离子和掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910234001.5A CN109904117B (zh) | 2019-03-26 | 2019-03-26 | 一种互连结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910234001.5A CN109904117B (zh) | 2019-03-26 | 2019-03-26 | 一种互连结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109904117A CN109904117A (zh) | 2019-06-18 |
| CN109904117B true CN109904117B (zh) | 2019-10-08 |
Family
ID=66952582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910234001.5A Active CN109904117B (zh) | 2019-03-26 | 2019-03-26 | 一种互连结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109904117B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964019A (zh) * | 2005-11-10 | 2007-05-16 | 上海华虹Nec电子有限公司 | 高压集成电路中制作高阻值多晶硅电阻的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
| JP2004235292A (ja) * | 2003-01-29 | 2004-08-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6885280B2 (en) * | 2003-01-31 | 2005-04-26 | Fairchild Semiconductor Corporation | High value split poly p-resistor with low standard deviation |
| CN102136474A (zh) * | 2010-01-25 | 2011-07-27 | 上海华虹Nec电子有限公司 | 半导体器件上的电阻及其制作方法 |
| CN102664180B (zh) * | 2012-05-09 | 2017-05-10 | 上海华虹宏力半导体制造有限公司 | 多晶硅电阻器结构及其制造方法 |
| US9041151B2 (en) * | 2013-05-31 | 2015-05-26 | International Business Machines Corporation | Fin eFuse formed by trench silicide process |
-
2019
- 2019-03-26 CN CN201910234001.5A patent/CN109904117B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964019A (zh) * | 2005-11-10 | 2007-05-16 | 上海华虹Nec电子有限公司 | 高压集成电路中制作高阻值多晶硅电阻的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109904117A (zh) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102456662B (zh) | 高电压电阻器 | |
| CN101233605B (zh) | 用于制造受应力的mos器件的方法 | |
| JP4630728B2 (ja) | 半導体装置及びその製造方法 | |
| CN101467244B (zh) | 低接触电阻cmos电路及其制造方法 | |
| CN103456736B (zh) | 半导体器件及其形成方法 | |
| CN106206676B (zh) | FinFET器件的结构和形成方法 | |
| CN111223935A (zh) | 具有波状接触窗轮廓的半导体装置 | |
| US8816327B2 (en) | Nanowire efuses | |
| CN105322015A (zh) | 栅极结构及其制造方法 | |
| CN104425612B (zh) | 具有硅化物的半导体器件 | |
| TWI514536B (zh) | 具有連接通孔結構之三維積體電路系統及其形成方法 | |
| CN106252409A (zh) | 垂直式半导体结构及其制造方法 | |
| US10439031B2 (en) | Integration of vertical-transport transistors and electrical fuses | |
| TW201830636A (zh) | 半導體元件與其製造方法 | |
| CN105280705A (zh) | 包括将源极区域与漏极区域互连的半导体板的半导体器件 | |
| CN106531686A (zh) | 互连结构和其制造方法及半导体器件 | |
| CN108155188A (zh) | 半导体存储器件 | |
| CN105810720B (zh) | 在垂直纳米导线晶体管中诱发局部应变 | |
| CN109904117B (zh) | 一种互连结构及其制造方法 | |
| US8329519B2 (en) | Methods for fabricating a semiconductor device having decreased contact resistance | |
| CN110718548A (zh) | 半导体器件 | |
| CN108574006A (zh) | 具有t形栅极电极的场效应晶体管 | |
| CN108630533A (zh) | 一种半导体器件的制造方法 | |
| CN107134452B (zh) | 具有放大通道区的finfet装置 | |
| CN108091639B (zh) | 半导体电阻及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |