DE10135557A1 - Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor - Google Patents

Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor

Info

Publication number
DE10135557A1
DE10135557A1 DE10135557A DE10135557A DE10135557A1 DE 10135557 A1 DE10135557 A1 DE 10135557A1 DE 10135557 A DE10135557 A DE 10135557A DE 10135557 A DE10135557 A DE 10135557A DE 10135557 A1 DE10135557 A1 DE 10135557A1
Authority
DE
Germany
Prior art keywords
film
metal
atoms
silicide
conductive silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10135557A
Other languages
English (en)
Inventor
Kiyoshi Hayashi
Yasuo Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10135557A1 publication Critical patent/DE10135557A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Bereitgestellt werden eine Halbleiter-Vorrichtung, die eine Polymetall-Gate-Elektrode aufweist, welche die Ausbildung einer Silizidschicht an der Grenzfläche zwischen Metall und leitendem Silizium verhindern kann und gleichzeitig einen niedrigen Widerstand und ohmsche Eigenschaften aufweist, sowie ein Verfahren zur Herstellung derselben. Genauer gesagt wird eine Polymetall-Gate-Elektrode mittels eines das Gate isolierenden Films (2), z. B. ein Oxidfilm, auf einem Halbleitersubstrat (1), z. B. ein Siliziumsubstrat, ausgebildet. Der Aufbau der Polymetall-Gate-Elektrode ist derart, daß ein leitender Siliziumfilm (3), z. B. ein Poly-Si-Film, ein Silizidfilm (4), z. B. ein WSi-Film, ein Barrierefilm (5), z. B. ein WSiN-Film, und ein Metallfilm, z. B. ein W-Film, in der angegebenen Reihenfolge über einem Halbleitersubstrat übereinandergeschichtet sind.

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleiter-Vorrichtung und ein Verfahren zur Herstellung derselben, speziell auf einen Gate-Elektroden-Aufbau und einen Verdrahtungsaufbau, die die gleiche Form wie die Gate- Elektroden von MISFETs (Feldeffekttransistoren mit Metall- Isolator-Halbleiterschichten) besitzen.
Für eine Gate-Elektrode und die Verdrahtung kommen hauptsächlich ein leitender Silizium-Einzelschichtaufbau (z. B. Poly-Si) oder ein geschichteter Aufbau bestehend aus Silizid und leitendem Silizium (z. B. WSi2/Poly-Si und CoSi2/Poly-Si) zum Einsatz.
Wenn jedoch MISFETs und Verdrahtungsaufbau im Zuge der fortschreitenden Hochintegration von integrierten Halbleiter- Schaltkreisen miniaturisiert werden, so steigt der Widerstandswert einer Gate-Elektrode und eines Verdrahtungsaufbaus, wenn die oben erwähnten Aufbauten nicht verändert werden. Das Resultat ist eine Erhöhung der Signalverzögerung in der Gate-Elektrode und des Verdrahtungsaufbaus, was den Vorteil der Betreibbarkeit bei hohen Geschwindigkeiten verringert, den man durch die Miniaturisierung gewinnt.
Im Falle eines geschichteten CoSi2/Poly-Si-Aufbaus ist der Schichtwiderstand von CoSi2 relativ klein, nämlich ungefähr 7 Ω, was in einigen Fällen zu nicht so großen Nachteilen für die Signalverzögerung führen mag. Da jedoch der geschichtete CoSi2/Poly-Si-Aufbau mit Hilfe des Salizid(selbstjustierendes Silizid)-Verfahrens hergestellt wird, ist es schwierig, einen SAC(selbstjustierender Kontakt)-Aufbau unter Verwendung des geschichteten CoSi2/Poly-Si-Aufbaus herzustellen.
Der Begriff "SAC-Aufbau", wie er hier benutzt wird, bezeichnet einen Aufbau, in welchem ein isolierender Film, wie z. B. ein Siliziumnitridfilm, auf der oberen und auf den seitlichen Oberflächen der Gate-Elektrode und des Verdrahtungsaufbaus ausgebildet wird: Dieser isolierende Film verhindert, daß die Gate-Elektrode und die Kontaktlöcher kurzgeschlossen werden, sogar dann, wenn bei der Ausbildung der Kontaktlöcher zu den Source/Drain-Regionen in einer isolierenden Zwischenschicht eine Fehljustierung auftritt. Da die Hochintegration fortschreitet, wird der Spielraum bei der Entfernung zwischen der Gate-Elektrode und den Kontaktlöchern zu den Source/Drain-Regionen reduziert, was leicht zu Kurzschlüssen führen kann. Der SAC-Aufbau wird damit in zunehmendem Maße wesentlich für hochintegrierte Halbleiter- Schaltkreise.
Da beim Salizierungsverfahren eine Gate-Elektrode und Source/Drain-Regionen gleichzeitig Gegenstand der Silizierung sind, kann der isolierende Film des SAC-Aufbaus nicht vor der Salizierung ausgebildet werden. Daher sollte der isolierende Film des SAC-Aufbaus im Prozeßdurchlauf nach der Salizierung ausgebildet werden.
Zu diesem Zeitpunkt ist es jedoch schwierig, einen isolierenden Film auf den oberen und seitlichen Oberflächen der Gate-Elektrode auszubilden. Wenn ein isolierender Film unter Verwendung von Photolithographie und Ätztechniken ausgebildet wird, kann in einigen Fällen der isolierende Film selbst fehljustiert sein, sodaß er nicht mehr in der Lage ist, Kurzschlüsse zwischen der Gate-Elektrode und den Kontaktlöchern zu verhindern. Aus diesem Grund ist es schwierig, einen SAC-Aufbau unter Verwendung des geschichteten CoSi2/Poly-Si-Aufbaus auszubilden.
Man kann auch erwägen, der geschichtete CoSi2/Poly-Si-Aufbau mittels des Polyzidverfahrens, anstelle des Salizierungsverfahrens, auszubilden. Der geschichtete CoSi2/Poly-Si-Aufbau kann jedoch nicht mittels des Polyzidverfahrens ausgebildet werden, da bis jetzt noch kein geeignetes Verfahren zum Strukturieren des geschichteten CoSi2/Poly-Si-Aufbaus entdeckt wurde.
Als ein Gate-Elektroden-Aufbau und als ein Verdrahtungsaufbau wurde eine Polymetall-Gate-Elektrode vorgeschlagen, die einen geschichteten Aufbau der Gestalt Metall/Barrierenfilm/leitendes Silizium besitzt, welche den Schichtwiderstand stärker reduzieren kann als ein leitender Silizium-Einzelschichtaufbau oder ein geschichteter Aufbau Silizid/leitendes Silizium und welche auch einen SAC-Aufbau bilden kann. Derartige Gate-Elektroden-Aufbauten und Verdrahtungsaufbauten werden z. B. in "A Novel 0,15 µm CMOS Technology using W/WNx/Polysilicon Gate Electrode and Ti Silicided Source/Drain Diffusions" IEDM '96, S. 455-458 und "Formation mechnism of ultrathin WSiN barrier layer in a W/WNx/SL system" Applied Surface Science 117/118 (1997), S. 312-316 eingeführt.
Fig. 12 veranschaulicht einen Polymetall-Gate-Elektroden- Aufbau. In Fig. 12 wird eine Polymetall-Gate-Elektrode unter Zuhilfenahme eines das Gate isolierenden Films 2 (z. B. ein Oxidfilm) auf einem Halbleitersubstrat 1 (z. B. ein Siliziumsubstrat) ausgebildet. Der Aufbau der Polymetall- Gate-Elektrode ist dergestalt, daß ein leitender Siliziumfilm 3 (z. B. ein Poly-Si-Film), ein Barrierenfilm 5 (z. B. ein WNx- Film oder ein WSiN-Film) und ein Metallfilm 6 (z. B. ein W- Film) in der angegebenen Reihenfolge über dem Halbleitersubstrat 1 übereinandergeschichtet sind.
In der Polymetall-Gate-Elektrode ist der Schichtwiderstand sehr klein, nämlich 5 Ω oder kleiner, damit das Ausmaß der Signalverzögerung in der Gate-Elektrode und dem Verdrahtungsaufbau minimiert werden. Dies ermöglicht es, den durch die Miniaturisierung hervorgerufenen Vorteil der Betreibbarkeit bei hohen Geschwindigkeiten hinreichend zu nutzen.
Zusätzlich kann leicht ein SAC-Aufbau ausgebildet werden, da kein Herstellungsprozess wie z. B. das Salizidverfahren verwendet wird. Bezugnehmend auf Fig. 12 wird vor der Ausbildung der Gate-Elektrode und des Verdrahtungsaufbaus durch den leitenden Siliziumfilm 3, den Barrierenfilm 5 und den Metallfilm 6 ein weiterer isolierender Film (nicht dargestellt) auf dem Metallfilm 6 ausgebildet und danach durch Photolithographie und Ätztechniken zu einer Gate- Elektrode und einem Verdrahtungsaufbau geformt. Dies führt dazu, daß die Gate-Elektrode und der Verdrahtungsaufbau den isolierenden-Film auf ihrer oberen Oberfläche tragen. Anschließend wird das übliche Verfahren zur Ausbildung der Seitenwände durchgeführt, um den SAC-Aufbau zu erhalten.
Im Folgenden wird dargelegt, warum der Barrierenfilm 5 in dem Polymetall-Gate-Elektroden-Aufbau verwendet wird.
Wenn im Falle eines einfachen zweilagigen Schichtaufbaus, wie z. B. Metall/leitendes Silizium, der Aufbau einen Hochtemperaturprozeß durchläuft, wie er dem Herstellungsverfahren einer Halbleiter-Vorrichtung inhärent ist, dann reagieren die entsprechenden Kontaktabschnitte von Metall und Silizium miteinander, um eine Silizidschicht an der Grenzfläche zwischen ihnen auszubilden. Der Widerstandswert der Silizidschicht ist gewöhnlich höher als der von Metall, was zu einem erhöhten Widerstandswert der Gate-Elektrode und des Verdrahtungsaufbaus führt.
Um eine derartige Ausbildung einer Silizidschicht zu vermeiden, wird die Barrierenschicht eingeführt. Wenn für den Metallfilm 6 in Fig. 12 W verwendet wird, dann unterdrückt der oben erwähnte WNx-Film oder WSiN-Film die Ineinander- Diffusion von Metall und Silizium und wirkt als Barrierenfilm 5. Da der Barrierenfilm 5 die Ausbildung einer Silizidschicht verhindert, kann der Widerstandswert der Gate-Elektrode und des Verdrahtungsaufbaus sogar nach Durchgang durch den Hochtemperaturprozeß niedrig gehalten werden.
Ein Polymetall-Gate-Elektroden-Aufbau, in welchem ein WNx- Film oder WSiN-Film als Barrierenfilm verwendet wird, hat jedoch den Nachteil, daß der Widerstandswert zwischen Metall und leitendem Silizium nicht minimiert werden kann und der Widerstandswert zwischen Metall und leitendem Silizium nicht stabil gegenüber einer Stromdichteschwankung ist. Dies wird mit Bezugnahme auf Fig. 13 beschrieben. Der Begriff "der Widerstandswert zwischen Metall und leitendem Silizium", wie er hier benutzt wird, ist der Wert, den man erhält, wenn man die Potentialdifferenz zwischen dem leitenden Siliziumfilm 3 und dem Metallfilm 6 durch die Dichte des Stromes durch beide Filme teilt.
Fig. 13 ist eine graphische Darstellung des Ergebnisses der Messung der Widerstand-Stromdichte-Kennlinie zwischen Metall und leitendem Silizium der Polymetall-Gate-Elektrode der Fig. 12. In Fig. 13 stellt die Ordinate den Widerstand Rc dar und die Abszisse die Stromdichte J.
Wie in Fig. 13 dargestellt, ist der Widerstandswert zwischen Metall und leitendem Silizium ungefähr 1 × 10-5 Ωcm2 oder mehr, was nicht als hinreichend niedriger Wert bezeichnet werden kann. Dies hat es bis jetzt schwierig gemacht, die Signalverzögerung aufgrund des Widerstandes zwischen Metall und leitendem Silizium zu unterdrücken.
Weiterhin ist, wie in Fig. 13 dargestellt, der Widerstandwert zwischen Metall und leitendem Silizium in bezug auf die Stromdichteschwankung instabil und zeigt nicht-ohmsches Verhalten. Daher schwankt die Gatespannung, wenn die Stromdichte schwankt. Dies hat es bislang schwierig gemacht, eine Polymetall-Gate-Elektrode, welche einen WNx-Film oder WSiN-Film als Barrierenfilm verwendet, als geeignet für eine Gate-Elektrode anzusehen.
Die vorangegangenen Nachteile scheinen durch den hohen Widerstand des WNx-Films oder WSiN-Films als Barrierenfilm verursacht zu werden.
Aufgabe der vorliegenden Erfindung ist es, eine Halbleiter- Vorrichtung bereitzustellen, welche eine Polymetall-Gate- Elektrode aufweist, die die Ausbildung einer Silizidschicht an der Grenzfläche zwischen Metall und leitendem Silizium verhindern kann und gleichzeitig einen niedrigen Widerstand sowie ohmsche Eigenschaften besitzt, ein Verfahren zur Herstellung derselben, sowie einen entsprechenden CMOS- Transistor.
Die Aufgabe wird gelöst durch eine Halbleiter-Vorrichtung nach Anspruch 1, ein Verfahren nach Anspruch 5 und einen CMOS-Transistor nach Anspruch 12.
Entsprechend eines ersten Aspekts der Erfindung weist eine Halbleiter-Vorrichtung: ein Substrat; einen das Substrat überlagernden leitenden Siliziumfilm; einen den leitenden Siliziumfilm überlagernden Silizidfilm, der Metallatome und Siliziumatome enthält; einen den Silizidfilm überlagernden Barrierenfilm, der eine erste Zusammensetzung aufweist, die Metallatome, Stickstoffatome und Siliziumatome enthält, oder eine zweite Zusammensetzung aufweist, die Siliziumatome und mindestens Sauerstoffatome oder Stickstoffatome enthält, oder eine dritte Zusammensetzung aufweist, die Metallatome und Stickstoffatome enthält, sowie einen den Barrierenfilm überlagernden Metallfilm auf.
Entsprechend eines zweiten Aspekts der Erfindung ist die Halbleitervorrichtung des ersten Aspekts dadurch gekennzeichnet, daß die im Silizidfilm enthaltenen Metallatome durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden.
Entsprechend eines dritten Aspekts der Erfindung ist die Halbleitervorrichtung des ersten Aspekts dadurch gekennzeichnet, daß der Barrierenfilm die erste oder dritte Zusammensetzung aufweist und die in dem Barrierenfilm enthaltenen Metallatome durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden.
Entsprechend eines vierten Aspekts der Erfindung ist die Halbleitervorrichtung des ersten Aspekts dadurch gekennzeichnet, daß der leitende Siliziumfilm Dotanden enthält und daß der Silizidfilm in der Form von diskontinuierlichen Inseln ausgebildet ist.
Entsprechend eines fünften Aspekts der Erfindung weist ein Verfahren zur Herstellung einer Halbleitervorrichtung die Schritte: (a) Bilden eines leitenden Siliziumfilms auf einem Substrat; (b) Bilden eines Metallatome und Siliziumatome enthaltenden Silizidfilms auf dem leitenden Siliziumfilm; (c) Bilden eines Barrierenfilms, der eine erste Zusammensetzung, die Metallatome, Stickstoffatome und Siliziumatome enthält, oder eine zweite Zusammensetzung, die Siliziumatome und mindestens Sauerstoff- oder Stickstoffatome enthält, oder eine dritte Zusammensetzung, die Metallatome und Stickstoffatome enthält, aufweist, auf dem Silizidfilm; (d) Bilden eines Metallfilms auf dem Barrierenfilm; und (e) Strukturieren des leitenden Siliziumfilms, des Silizidfilms, des Barrierenfilms und des Metallfilms mittels Photolithographie und Ätztechniken auf.
Entsprechend eines sechsten Aspekts der Erfindung ist das Verfahren des fünften Aspekts dadurch gekennzeichnet, daß der Barrierenfilm die erste Zusammensetzung aufweist und daß der Schritt (c) die folgenden Schritte enthält:
  • 1. Bilden eines Metallnitridfilms, der Metallatome und Stickstoffatome enthält; und
  • 2. Durchführen einer Wärmebehandlung zur Ermöglichung einer Reaktion der im Silizidfilm enthaltenen Siliziumatome mit dem Metallnitridfilm, wodurch ein Barrierenfilm ausgebildet wird, der Metallatome, Stickstoffatome und Siliziumatome enthält:
Entsprechend eines siebenten Aspekts der Erfindung ist das Verfahren des fünften Aspekts dadurch gekennzeichnet, daß der Barrierenfilm die erste Zusammensetzung aufweist und der Schritt (c) die folgenden Schritte enthält:
  • 1. Bilden eines Metallnitridfilms, der Metallatome und Stickstoffatome enthält; und
  • 2. Durchführen einer Wärmebehandlung zur Ermöglichung einer Reaktion der im Silizidfilm enthaltenen Siliziumatome mit dem Metallnitridfilm, wodurch ein Barrierenfilm ausgebildet wird, der Metallatome, Stickstoffatome und Siliziumatome enthält, nach dem Schritt (e).
Entsprechend eines achten Aspekts weist das Verfahren des fünften Aspekts weiterhin die Schritte:
  • a) Einbringen von Dotanden in den leitenden Siliziumfilm; und
  • b) Durchführen einer Wärmebehandlung des Silizidfilms, so daß dieser in der Form von diskontinuierlichen Inseln ausgebildet wird auf.
Entsprechend eines neunten Aspekts der Erfindung ist das Verfahren des achten Aspekts dadurch gekennzeichnet, daß die Dicke des Silizidfilms auf ungefähr nicht mehr als 10 nm eingestellt wird.
Entsprechend eines zehnten Aspekts der Erfindung ist das Verfahren des fünften Aspekts dadurch gekennzeichnet, daß die im Silizidfilm enthaltenen Metallatome durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden.
Entsprechend eines elften Aspekts der Erfindung ist das Verfahren des fünften Aspekts dadurch gekennzeichnet, daß der Barrierenfilm die erste oder dritte Zusammensetzung aufweist und die in dem Barrierenfilm enthaltenen Metallatome durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden.
Entsprechend eines zwölften Aspekts der Erfindung weist ein CMOS-Transistor mindestens zwei Halbleitervorrichtungen des vierten Aspekts als erste und zweite Halbleitervorrichtungen auf, worin Aufbauten, die den leitenden Siliziumfilm, den Silizidfilm, den Barrierenfilm und den Metallfilm der ersten und zweiten Halbleitervorrichtungen enthalten, als Gate- Elektroden verwendet werden, Gate-Isolationsfilme zwischen dem Substrat und dem leitenden Siliziumfilm der ersten bzw. zweiten Halbleitervorrichtungen angeordnet sind, Wannen und Source/Drain-Regionen im Substrat der ersten bzw. zweiten Halbleitervorrichtungen angeordnet sind und die leitenden Siliziumfilme elektrisch zwischen die ersten und zweiten Halbleitervorrichtungen geschaltet sind.
Der erste, zweite oder dritte Aspekt ermöglichen die Realisierung einer Halbleiter-Vorrichtung, die die Polymetall-Gate-Elektrode enthält, welche einen geringen Widerstand und ohmsche Charakteristik aufweist, da der Silizidfilm zwischen den leitenden Siliziumfilm und den Barrierenfilm eingefügt ist.
Da im vierten Aspekt der Silizidfilm in der Form von diskontinuierlichen Inseln ausgebildet ist, ist es durch die Anwesenheit des zwischen sie eingefügten leitenden Siliziumfilms für die Dotanden schwierig, sich über die Inseln zu bewegen, sogar dann, wenn der Silizidfilm die Dotanden in dem leitenden Siliziumfilm aufsaugt.
Der fünfte, zehnte oder elfte Aspekt ermöglichen die Herstellung der Halbleitervorrichtung des ersten Aspekts.
Der sechste Aspekt ermöglicht die Herstellung der Halbleitervorrichtung des ersten Aspekts. Da ein Barrierenfilm mittels der thermischen Reaktion zwischen dem Silizidfilm und dem Metallnitridfilm ausgebildet wird, ist zusätzlich der resultierende Barrierenfilm extrem dünn, wodurch ein Anstieg im Widerstandswert zwischen Metall und leitendem Silizium in effektiver Weise unterdrückt wird.
Der siebte Aspekt hat die gleichen Wirkungen wie das Verfahren des sechsten Aspekts.
Der achte Aspekt ermöglicht die Herstellung der Halbleitervorrichtung des vierten Aspekts.
Durch den neunten Aspekt neigt der Silizidfilm dazu, in einer Inselform zu kondensieren.
Da bei dem zwölften Aspekt der den leitenden Siliziumfilm, den Silizidfilm, den Barrierenfilm und den Metallfilm enthaltende Aufbau in der Halbleitervorrichtung des vierten Aspekts als eine Gate-Elektrode verwendet wird, ist es für die Dotanden schwierig, sich über die Gate-Elektroden der ersten und zweiten Halbleitervorrichtung zu bewegen. Deshalb verändert sich der Schwellspannungswert nicht.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
Fig. 1 eine graphische Darstellung der Halbleiter- Vorrichtung gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2 die Widerstand-Stromdichte-Kennlinie zwischen Metall und leitendem Silizium in der Halbleiter- Vorrichtung gemäß der ersten Ausführungsform;
Fig. 3 bis Fig. 9 die Abfolge der Schritte in einem Verfahren zur Herstellung der Halbleiter-Vorrichtung gemäß einer zweiten Ausführungsform;
Fig. 10 und die Fig. 11 die Abfolge der Schritte in einem Verfahren zur Herstellung der Halbleiter-Vorrichtung gemäß einer dritten Ausführungsform;
Fig. 12 eine der Anmelderin bekannte Halbleiter- Vorrichtung;
Fig. 13 die Widerstand-Stromdichte-Kennlinie zwischen Metall und leitendem Silizium in einer der Anmelderin bekannten Halbleiter-Vorrichtung.
Fig. 14 und Fig. 15 die Schritte in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer fünften Ausführungsform;
Fig. 16 eine Halbleitervorrichtung gemäß einer achten Ausführungsform;
Fig. 17 den Fall des Verwendens einer Halbleitervorrichtung der achten Ausführungsform für eine CMOS-Anordnung;
Fig. 18 bis Fig. 22 die Schritte in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer neunten Ausführungsform;
Fig. 23 und Fig. 24 die Schritte in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform;
Fig. 25 und Fig. 26 die Schritte in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform.
Erste Ausführungsform
Eine erste Ausführungsform der Erfindung besteht aus einer Halbleiter-Vorrichtung, die eine Polymetall-Gate-Elektrode aufweist, welche die Ausbildung einer Silizidschicht an der Grenzfläche zwischen Metall und leitendem Silizium verhindern kann und gleichzeitig einen niedrigen Widerstand und ohmsches Verhalten aufweist. Diese Halbleiter-Vorrichtung kann die vorgenannten Nachteile durch Einfügen eines Silizidfilms zwischen einen leitenden Siliziumfilm und einen Barrierenfilm überwinden.
Fig. 1 ist eine Schnittansicht einer Halbleiter-Vorrichtung gemäß der ersten Ausführungsform. Wie in Fig. 1 gezeigt, wird in dieser Halbleiter-Vorrichtung eine Polymetall-Gate- Elektrode mittels eines das Gate isolierenden Films 2 (z. B. ein Oxidfilm) auf einem Halbleitersubstrat 1 (z. B. ein Siliziumsubstrat) in ähnlicher Weise wie in Fig. 12 ausgebildet.
Diese Polymetall-Gate-Elektrode unterscheidet sich jedoch von der in Fig. 12 dadurch, daß ein leitender Siliziumfilm 3, ein Silizidfilm 4, ein Barrierenfilm 5 und ein Metallfilm 6 in der genannten Reihenfolge über dem Halbleitersubstrat übereinandergeschichtet sind. Das heißt, im Unterschied zu Fig. 12 ist der Silizidfilm 4 zwischen den leitenden Film 3 und den Barrierenfilm 5 eingefügt.
Zum Beispiel kann als leitender Siliziumfilm 3 ein Poly-Si- Film gewählt werden und als Metallfilm 6 ein W-Film. Der Silizidfilm 4 ist ein Film, der Metallatomen und Siliziumatome enthält, ein WSi-Film kann hierfür gewählt werden. Der Barrierenfilm 5 ist ein Film, der Metallatome, Stickstoffatome und Siliziumatome enthält, ein WSiN-Film kann hierfür gewählt werden.
Durch Bereitstellung des Silizidfilms 4 kann der hohe Widerstand des Barrierenfilms herabgesetzt werden und der Widerstandswert zwischen Metall und leitendem Silizium kann deutlicher herabgesetzt werden als bei einer der Anwenderin bekannten Technik.
Bei diesem Aufbau wurde die gleiche Messung der Widerstand- Stromdichte-Kennlinie zwischen Metall und leitendem Silizium wie in Fig. 13 durchgeführt, das Ergebnis ist in Fig. 2 dargestellt. Wie in Fig. 2 gezeigt, ist in einer Halbleiter- Vorrichtung dieser Ausführungsform der Widerstandswert zwischen Metall und leitendem Silizium ungefähr 2 × 10-6 Ωcm2 oder weniger, was hinreichend niedriger ist als der Wert für eine der Anmelderin bekannte Halbleiter-Vorrichtung. Entsprechend kann die Signalverzögerung aufgrund des Widerstandes zwischen Metall und leitendem Silizium unterdrückt werden, wenn man die Halbleiter-Vorrichtung gemäß dieser Ausführungsform verwendet.
Weiterhin bleibt, wie in Fig. 2 gezeigt, der Widerstandswert zwischen Metall und leitendem Silizium unabhängig vom Wert der Stromdichte konstant und die Halbleiter-Vorrichtung gemäß dieser Ausführungsform zeigt Ohmsches Verhalten. Daher wird sich die Gate-Spannung kaum in Bezug auf die Stromdichteschwankungen ändern.
Daher kann in der Halbleiter-Vorrichtung dieser Ausführungsform die Halbleiter-Vorrichtung, welche eine Polymetall-Gate-Elektrode aufweist, die einen niedrigen Widerstand und ohmsches Verhalten zeigt, dadurch realisiert werden, daß der Silizidfilm 4 zwischen den leitenden Siliziumfilm 3 und den Barrierenfilm 5 eingefügt wird.
Die Metallatome, die im Silizidfilm 4 und im Barrierenfilm 5 enthalten sind, können durch eines oder eine Mehrzahl von Elementen der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden. In jedem Fall wird dieselbe Wirkung wie oben beschrieben erzielt.
Zweite Ausführungsform
Eine zweite Ausführungsform bezieht sich auf ein Verfahren zur Herstellung einer Halbleiter-Vorrichtung gemäß der ersten Ausführungsform, welches unter Bezugnahme auf die Fig. 3 bis 9 beschrieben wird.
Zunächst wird, wie in Fig. 3 gezeigt, auf einem Halbleitersubstrat 1, beispielsweise einem Siliziumsubstrat, ein das Gate isolierender Film 2, beispielsweise ein Oxidfilm, beispielsweise in einer Dicke von ungefähr 3 nm beispielsweise mittels thermischer Oxidation ausgebildet. Nachfolgend wird, wie in Fig. 4 gezeigt, auf dem das Gate isolierenden Film 2 ein leitender Siliziumfilm 3, beispielsweise ein Poly-Si-Film, beispielsweise in einer Dicke von ungefähr 100 nm beispielsweise mittels CVD (chemisches Abscheiden aus der Gasphase) ausgebildet.
Danach wird, wie in Fig. 5 gezeigt, auf dem leitenden Siliziumfilm 3 ein Silizidfilm 4, beispielsweise ein WSi- Film, beispielsweise in einer Dicke von ungefähr 6 nm beispielsweise durch ein Sputterverfahren ausgebildet. Wie in Fig. 6 gezeigt, wird auf dem Silizidfilm 4 ein Metallnitridfilm 11, beispielsweise ein WN-Film, beispielsweise in einer Dicke von ungefähr 5 nm beispielsweise durch ein Sputterverfahren ausgebildet. Wie in Fig. 7 gezeigt, wird auf dem Metallnitridfilm 11 ein Metallfilm 6, beispielsweise ein W-Film, beispielsweise in einer Dicke von ungefähr 40 nm beispielsweise durch ein Sputterverfahren ausgebildet.
Wie in Fig. 8 gezeigt, werden der leitende Siliziumfilm 3, der Silizidfilm 4 der Metallnitridfilm 11 und der Metallfilm 6 mittels Strukturierung durch Photolithographie und Ätztechniken in die Form einer Polymetall-Gate-Elektrode gebracht.
Nachfolgend wird beispielsweise eine Wärmebehandlung bei ungefähr 950°C dergestalt durchgeführt, daß sie eine Reaktion des Metallnitridfilms 11 mit den Siliziumatomen im unmittelbar darunter liegenden Silizidfilm 4 gestattet. Das Resultat ist, daß, wie in Fig. 9 gezeigt, ein Barrierenfilm 5, der Metallatome, Stickstoffatome und Siliziumatome enthält, in einer Dicke von ungefähr 1.5 nm in der Umgebung der Grenzfläche zwischen dem Metallnitridfilm 11 und dem Silizidfilm 4 ausgebildet wird. Der Barrierenfilm 5 ist beispielsweise ein WSiN-Film.
Es ist zu beachten, daß ein WN-Film eine geringe Stabilität gegenüber Wärme besitzt und bei einer Wärmebehandlung die N- Komponente abgetrennt wird und der WN-Film leicht in einen W- Film umgewandelt wird. Wenn daher der WN-Film als Metallnitridfilm 11 verwendet wird, wird der Bereich des Metallnitridfilms 11, mit Ausnahme des Abschnitts, der aufgrund der Wärmebehandlung in den Barrierenfilm 5 umgewandelt wird, zu einem W-Film, welcher dann in den darüber angeordneten Metallfilm 6 integriert wird.
Die obige Wärmebehandlung kann beispielsweise identisch mit einer Wärmebehandlung sein, welche während des Schrittes der Ausbildung der Source/Drain-Regionen in einem MISFET durchgeführt wird.
Durch das Verfahren gemäß der zweiten Ausführungsform ist es möglich, die Halbleiter-Vorrichtung gemäß der ersten Ausführungsform herzustellen. Da der Barrierenfilm 5 unter Verwendung einer thermischen Reaktion zwischen dem Silizidfilm 4 und dem Metallnitridfilm 11 ausgebildet wird, ist zusätzlich der resultierende Barrierenfilm 5 extrem dünn, wodurch auf effektive Weise ein Anstieg im Widerstandswert zwischen Metall und leitendem Silizium unterdrückt wird.
Dritte Ausführungsform
Eine dritte Ausführungsform ist eine Modifikation des Verfahrens der zweiten Ausführungsform. In einem Verfahren der dritten Ausführungsform wird vor der Strukturierung der Polymetall-Gate-Elektrode ein Barrierenfilm 5 in der Umgebung der Grenzfläche zwischen dem Metallnitridfilm 11 und dem Silizidfilm 4 ausgebildet.
Auf dieselbe Art und Weise wie in der zweiten Ausführungsform erhält man den in Fig. 7 gezeigten Aufbau.
Nachfolgend wird beispielsweise eine Wärmebehandlung bei ungefähr 950°C dergestalt durchgeführt, daß die Reaktion des Metallnitridfilms 11 mit den Siliziumatomen im unmittelbar darunterliegenden Silizidfilm 4 gestattet wird. Das Resultat ist, daß, wie in Fig. 10 gezeigt, ein Barrierenfilm 5, der Metallatome, Stickstoffatome und Siliziumatome enthält, in einer Dicke von ungefähr 1.5 nm in der Umgebung der Grenzfläche zwischen dem Metallnitridfilm 11 und dem Silizidfilm 4 ausgebildet wird. Der Barrierenfilm 5 ist beispielsweise ein WSiN-Film. Wenn ein WN-Film als Metallnitridfilm 11 verwendet wird, wird der Bereich des Metallnitridfilms 11, mit Ausnahme des Abschnitts, der aufgrund der Wärmebehandlung in den Barrierenfilm 5 umgewandelt wird, zu einem W-Film, welcher dann in den darüberliegenden Metallfilm 6 integriert wird.
Danach werden, wie in Fig. 11 gezeigt, der leitende Siliziumfilm 3, der Silizidfilm 4, der Barrierenfilm 5 und der Metallfilm 6 mittels Strukturierung durch Photolithographie und Ätztechniken in die Form einer Polymetall-Gate-Elektrode gebracht.
Das Verfahren der dritten Ausführungsform führt zum selben Ergebnis wie das Verfahren der zweiten Ausführungsform.
Vierte Ausführungsform
Eine vierte Ausführungsform ist eine Modifikation der Halbleitervorrichtung der ersten Ausführungsform, bei der ein Film, der Siliziumatome und mindestens Stickstoffatome oder Sauerstoffatome enthält, als ein Barrierenfilm 5 verwendet, wird.
Speziell in dieser Ausführungsform wird beispielsweise einer oder eine Mehrzahl von Filmen, wobei ein Film ein SiN-Film, ein SiO2-Film oder ein SiON-Film sein kann, als ein Barrierenfilm 5 verwendet. Ansonsten gleicht der Aufbau der Halbleitervorrichtung der ersten Ausführungsform. Beispielsweise können statt des leitenden Siliziumfilms 3, des Metallfilms 6 und des Silizidfilms 4 entsprechend ein Poly-Si-Film, ein W-Film und ein WSi-Film verwendet werden.
Bei diesem Aufbau war das Ergebnis der Messung der Widerstand-Stromdichte-Kennlinie zwischen Metall und leitendem Silizium ähnlich dem in Fig. 2. Aus diesem Grunde ist es sogar bei Verwendung der Halbleitervorrichtung dieser Ausführungsform möglich, eine Halbleitervorrichtung zu realisieren, die eine Polymetall-Gate-Elektrode aufweist, welche einen niedrigen Widerstand und Ohmsche Charakteristik zeigt.
Die im Silizidfilm 4 enthaltenen Metallatome können durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden. In jedem Fall ist die gleiche Wirkung wie die dargelegte erreichbar.
Fünfte Ausführungsform
Eine fünfte Ausführungsform bezieht sich auf ein Verfahren zum Herstellen der Halbleitervorrichtung der vierten Ausführungsform. Die Beschreibung wird unter Bezugnahme auf die Fig. 3 bis 5 und Fig. 11, 14 und 15 durchgeführt.
Wie beim Verfahren zum Herstellen einer Halbleitervorrichtung der zweiten Ausführungsform wird zunächst auf einem Halbleitersubstrat 1, beispielsweise einem Siliziumsubstrat, ein Gate-Isolationsfilm 2, beispielsweise ein Oxidfilm, beispielsweise in einer Dicke von ungefähr 3 nm beispielsweise mittels eines thermischen Oxidationsverfahrens ausgebildet (Fig. 3). Nachfolgend wird ein leitender Siliziumfilm 3, beispielsweise ein Poly-Si-Film, beispielsweise in einer Dicke von ungefähr 100 nm auf dem Gate-Isolationsfilm 2 beispielsweise mittels eines CVD-Verfahrens ausgebildet (Fig. 4).
Danach wird ein Silizidfilm 4, beispielsweise ein WSi-Film, beispielsweise in einer Dicke von ungefähr 15 nm beispielsweise durch ein Sputterverfahren auf dem leitenden Siliziumfilm 3 ausgebildet (Fig. 5). Wie in Fig. 14 gezeigt, wird ein Barrierenfilm 5, beispielsweise ein SiN-Film, beispielsweise in einer Dicke von ungefähr 3 nm beispielsweise durch ein CVD-Verfahren auf dem leitenden Silizidfilm 4 ausgebildet. Weiterhin wird, wie in Fig. 15 gezeigt, ein Metallfilm 6, beispielsweise ein W-Film, beispielsweise in einer Dicke von ungefähr 40 nm beispielsweise durch ein Sputterverfahren auf dem Barrierenfilm 5 ausgebildet.
Wie im Falle von Fig. 11 werden der leitende Siliziumfilm 3, der Silizidfilm 4, der Barrierenfilm 5 und der Metallfilm 6 mittels Strukturierung durch Photolithographie und Ätztechniken in die Form einer Polymetall-Gate-Elektrode gebracht.
Durch das Verfahren der fünften Ausführungsform ist es möglich, die Halbleitervorrichtung der vierten Ausführungsform herzustellen.
Sechste Ausführungsform
Eine sechste Ausführungsform ist ebenfalls eine Modifikation der Halbleitervorrichtung der ersten Ausführungsform, bei der ein Film, der Stickstoffatome und Metallatome enthält, als ein Barrierenfilm 5 verwendet wird.
Speziell in dieser Ausführungsform wird beispielsweise ein TiN-Film als ein Barrierenfilm 5 verwendet. Ansonsten gleicht der Aufbau der Halbleitervorrichtung der ersten Ausführungsform. Beispielsweise können statt des leitenden Siliziumfilms 3, des Metallfilms 6 und des Silizidfilms 4 entsprechend ein Poly-Si-Film, ein W-Film und ein WSi-Film verwendet werden.
Bei diesem Aufbau war das Ergebnis der Messung der Widerstand-Stromdichte-Kennlinie zwischen Metall und leitendem Silizium ähnlich dem in Fig. 2. Aus diesem Grunde ist es sogar bei Verwendung der Halbleitervorrichtung dieser Ausführungsform möglich, eine Halbleitervorrichtung zu realisieren, die eine Polymetall-Gate-Elektrode aufweist, welche einen niedrigen Widerstand und Ohmsche Charakteristik zeigt.
Die im Silizidfilm 4 und im Barrierenfilm 5 enthaltenen Metallatome können durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden. In jedem Fall ist die gleiche Wirkung wie die dargelegte erreichbar.
Siebte Ausführungsform
Eine siebte Ausführungsform bezieht sich auf ein Verfahren zum Herstellen der Halbleitervorrichtung der sechsten Ausführungsform. Die Beschreibung wird unter Bezugnahme auf die Fig. 3 bis 5 und Fig. 11, 14 und 15 durchgeführt.
Wie beim Verfahren zum Herstellen einer Halbleitervorrichtung der zweiten Ausführungsform wird zunächst auf einem Halbleitersubstrat 1, beispielsweise einem Siliziumsubstrat, ein Gate-Isolationsfilm 2, beispielsweise ein Oxidfilm, beispielsweise in einer Dicke von ungefähr 3 nm beispielsweise mittels eines thermischen Oxidationsverfahrens ausgebildet (Fig. 3). Nachfolgend wird ein leitender Siliziumfilm 3, beispielsweise ein Poly-Si-Film, beispielsweise in einer Dicke von ungefähr 100 nm auf dem Gate-Isolationsfilm 2 beispielsweise mittels eines CVD-Verfahrens ausgebildet (Fig. 4).
Danach wird ein Silizidfilm 4, beispielsweise ein WSi-Film, beispielsweise in einer Dicke von ungefähr 15 nm beispielsweise durch ein Sputterverfahren auf dem leitenden Siliziumfilm 3 ausgebildet (Fig. 5). Wie im Falle von Fig. 14 gezeigt, wird ein Barrierenfilm 5, beispielsweise ein TiN- Film, beispielsweise in einer Dicke von ungefähr 10 nm beispielsweise durch ein Sputter-Verfahren auf dem leitenden Silizidfilm 4 ausgebildet. Weiterhin wird, wie im Falle von Fig. 15 ein Metallfilm 6, beispielsweise ein W-Film, beispielsweise in einer Dicke von ungefähr 40 nm beispielsweise durch ein Sputterverfahren auf dem Barrierenfilm 5 ausgebildet.
Wie im Falle von Fig. 11 werden der leitende Siliziumfilm 3, der Silizidfilm 4, der Barrierenfilm 5 und der Metallfilm 6 mittels Strukturierung durch Photolithographie und Ätztechniken in die Form einer Polymetall-Gate-Elektrode gebracht.
Durch das Verfahren der siebten Ausführungsform ist es möglich, die Halbleitervorrichtung der sechsten Ausführungsform herzustellen.
Achte Ausführungsform
Eine achte Ausführungsform ist ebenfalls eine Modifikation der Halbleitervorrichtung der ersten Ausführungsform, bei der ein Silizidfilm 4 in der Form von diskontinuierlichen Inseln ausgebildet wird.
Fig. 16 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß der achten Ausführungsform. Wie in Fig. 16 gezeigt, ist in dieser Halbleitervorrichtung an Stelle des Silizidfilms 4 der ersten Ausführungsform ein Insel-Silizidfilm 41 angeordnet, der in der Form von diskontinuierlichen Inseln ausgebildet ist.
Wie in der ersten Ausführungsform kann deshalb das Material des Silizidfilms 41 WSi sein. Ansonsten gleicht der Aufbau der Halbleitervorrichtung der ersten Ausführungsform.
Beispielsweise können statt des leitenden Siliziumfilms 3, des Metallfilms 6 und des Barrierenfilms 5 entsprechend ein Poly-Si-Film, ein W-Film und ein WSi-Film verwendet werden.
Die Vorteile des Bildens des Silizidfilms 4 in der Form von diskontinuierlichen Inseln sind folgende:
Es gibt das Problem, daß ein Silizidfilm die Eigenschaft hat, die Dotanden in dem leitenden Silizium aufzusaugen und daß deshalb die Dotierungskonzentration des leitenden Siliziums dazu neigt, sich in der Umgebung des Silizidfilms zu ändern. Der Einfluß dieses Problems wird an dem Beispiel einer Gate- Elektrode eines der Anmelderin bekannten Polyzid-Aufbaus beschrieben, bei der ein Silizidfilm auf einem leitenden Siliziumfilm angeordnet ist.
Die Gate-Elektrode eines Polyzid-Aufbaus neigt dazu, das Phänomen hervorzurufen, daß die Dotanden (z. B. B, P, As) in einem leitenden Siliziumfilm in den direkt darüberliegenden Silizidfilm diffundieren, wodurch der Unterschied in der Dotierungskonzentration zwischen den zwei Filmen verringert wird. Alternativ neigt die Gate-Elektrode eines Polyzid- Aufbaus dazu, das Phänomen hervorzurufen, daß die Dotanden in dem leitenden Silizium mit dem Silizidfilm reagieren, um eine Verbindung zu erzeugen.
Ein derartiges Diffusionsphänomen und ein derartiges Reaktionsphänomen können einzeln oder zur gleichen Zeit auftreten. Wenn eines von diesen Phänomenen auftritt, werden die Dotanden im leitenden Siliziumfilm in den Silizidfilm gezogen, wodurch die Dotierungskonzentration des leitenden Siliziumfilms verringert wird.
Wenn weiterhin eine Gate-Elektrode Teil eines CMOS­ (komplementärer Metall-Oxid-Halbleiter)-Transistors ist, ist es leicht möglich, daß die Dotanden in der Gate-Elektrode des einen Transistors aufgesaugt werden und die aufgesaugten Dotanden sich über die Verdrahtung zur Gate-Elektrode des anderen Transistors bewegen.
Dies führt zu dem Problem, daß die Dotierungskonzentration in jeder Gateelektrode eines P-Kanal-MOS-Transistors und eines N-Kanal-MOS-Transistors, die den CMOS-Transistor bilden, von einem Einstellwert abweicht und der Schwellspannungswert von jedem Transistor veränderbar gemacht wird.
Da der Silizidfilm 4 zwischen den Barrierenfilm 5 und den leitenden Suliziumfilm 3 eingefügt ist, gibt es sogar in dem in Fig. 1 gezeigten Polymetall-Gateelektroden-Aufbau der ersten Ausführungsform die Möglichkeit, daß der Silizidfilm 4 die Dotanden in dem leitenden Siliziumfilm 3 aufsaugt, wodurch sich der Schwellspannungswert des CMOS-Transistors wie im Falle der vorhergehenden Gateelektrode des der Anmelderin bekannten Polyzid-Aufbaus ändert.
Sogar wenn der Silizidfilm 4 die Dotanden im leitenden Siliziumfilm 3 aufsaugt, ist es deshalb notwendig, das Phänomen zu verhindern, daß sich die Dotanden über die Verdrahtung von der Gate-Elektrode des einen Transistors zur Gate-Elektrode des anderen Transistors bewegen.
Aus diesem Grunde ist der Silizidfilm 4 in der Form von diskontinuierlichen Inseln ausgebildet. Sogar wenn der Silizidfilm 4 die Dotanden im leitenden Siliziumfilm 3 aufsaugt, ist es durch diese Vorgehensweise für die Dotanden aufgrund des Vorhandenseins des zwischen die Inseln eingefügten leitenden Siliziumfilms 3 schwierig, sich über die Inseln zu bewegen. Sogar wenn die Polymetall- Gateelektrode der ersten Ausführungsform auf eine Gateelektrode mit der CMOS-Transistorkonfiguration angewendet wird, ist es dadurch für die Dotanden schwierig, sich über die Gateelektroden der beiden Transistoren zu bewegen und der Schwellspannungswert ist weniger veränderbar.
Fig. 17 ist ein Diagramm, das eine Konfiguration veranschaulicht, bei der die Halbleitervorrichtung der achten Ausführungsform auf einen CMOS-Transistor angewendet wird. In Fig. 17 sind in einem Halbleitersubstrat 1 eine P-Wanne 1a und eine N-Wanne 1b benachbart angeordnet und der Polymetall- Gateelektroden-Aufbau von Fig. 16 ist auf jeder Wanne angeordnet.
Speziell ist auf der P-Wanne 1a ein Polymetall- Gateelektroden-Aufbau angeordnet, der einen Gate- Isolationsfilm 2, einen leitenden Siliziumfilm 3a, einen Insel-Silizidfilm 41, einen Barrierenfilm 5 und einen Metallfilm 6 aufweist. Auf der N-Wanne 1b ist ein Polymetall- Gateelektroden-Aufbau angeordnet, der den Gate-Isolationsfilm 2, einen leitenden Siliziumfilm 3b, den Insel-Silizidfilm 41, den Barrierenfilm 5 und den Metallfilm 6 aufweist. Dotanden verschiedenen Leitungstyps sind in die leitenden Siliziumfilme 3a bzw. 3b eingebracht worden.
In den Wannen 1a und 1b sind Source/Drain-Regionen 10a und 10b angeordnet, um einen N-Kanal-MOS-Transistor und einen P- Kanal-MOS-Transistor zusammen mit den entsprechenden Polymetall-Gateelektroden auszubilden. Diese Polymetall- Gateelektroden sind über die Verdrahtung (welche im Querschnitt von Fig. 17 nicht gezeigt ist) elektrisch verbunden.
Bezugnehmend auf Fig. 17, werden ein die Deckfläche der Polymetall-Gateelektroden bedeckender Isolationsfilm 7 und ein die Seitenflächen der Polymetall-Gateelektroden bedeckender Seitenwand-Isolationsfilm 8 ausgebildet, um einen SAC-Aufbau zu schaffen. Der P-Kanal-MOS-Transistor und der N- Kanal-MOS-Transistor sind durch einen Feldisolationsfilm 9 isoliert.
In der folgenden neunten Ausführungsform wird ein Verfahren zum Bilden des Silizidfilms 4 in der Form von diskontinuierlichen Inseln vollständig beschrieben.
Bei dem Aufbau, der einen derartigen Insel-Silizidfilm enthält, war das Ergebnis der Messung der Widerstand- Stromdichte-Kennlinie zwischen Metall und leitendem Silizium ähnlich dem in Fig. 2. Aus diesem Grunde ist es sogar bei Verwendung der Halbleitervorrichtung dieser Ausführungsform möglich, eine Halbleitervorrichtung zu realisieren, die eine Polymetall-Gate-Elektrode aufweist, welche einen niedrigen Widerstand und Ohmsche Charakteristik zeigt.
Die im Insel-Silizidfilm 41 und im Barrierenfilm 5 enthaltenen Metallatome können durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden. In jedem Fall ist die gleiche Wirkung wie die dargelegte erreichbar.
Neunte Ausführungsform
Eine neunte Ausführungsform bezieht sich auf ein Verfahren zum Herstellen der Halbleitervorrichtung der achten Ausführungsform. Die Beschreibung wird bezugnehmend auf die Fig. 3 bis 5 und die Fig. 18 bis 22 durchgeführt.
Wie beim Verfahren zum Herstellen einer Halbleitervorrichtung der zweiten Ausführungsform wird zunächst auf einem Halbleitersubstrat 1, beispielsweise einem Siliziumsubstrat, ein Gate-Isolationsfilm 2, beispielsweise ein Oxidfilm, beispielsweise in einer Dicke von ungefähr 3 nm beispielsweise mittels eines thermischen Oxidationsverfahrens ausgebildet (Fig. 3). Nachfolgend wird ein leitender Siliziumfilm 3, beispielsweise ein Poly-Si-Film, beispielsweise in einer Dicke von ungefähr 100 nm auf dem Gate-Isolationsfilm 2 beispielsweise mittels eines CVD-Verfahrens ausgebildet (Fig. 4). Wenn eine Polymetall-Gateelektrode in einem Transistor verwendet wird, werden zu diesem Zeitpunkt Dotanden in den leitenden Siliziumfilm 3 eingebracht, um den Schwellspannungswert des Transistors zu beeinflussen.
Danach wird ein Silizidfilm 4, beispielsweise ein WSi-Film, beispielsweise in einer Dicke von ungefähr 5 nm beispielsweise durch ein Sputterverfahren auf dem leitenden Siliziumfilm 3 ausgebildet (Fig. 5).
Dem Silizidfilm 4 wird gestattet, in einer Inselform zu kondensieren, wodurch, wie in Fig. 18 gezeigt, ein Insel- Silizidfilm 41 ausgebildet wird. Die Kondensation des Silizidfilms kann beispielsweise mittels Durchführens einer Wärmebehandlung bei ungefähr 900°C verwirklicht werden. Diese Kondensation kann als das Phänomen angesehen werden, das aus der Tatsache resultiert, daß aufgrund der geringen Dicke des Silizidfilms 4 die lokale Verschiebung von Atomen durch die Wärmebehandlung erleichtert wird. Basierend auf dem Experiment, das von dem Erfinder durchgeführt wurde, hat sich herausgestellt, das die Kondensation dazu neigt, dann aufzutreten, wenn eine Wärmebehandlung durchgeführt wird, nachdem die Dicke des Silizidfilms 4 auf ungefähr nicht mehr als 10 nm eingestellt wurde.
Bezugnehmend auf Fig. 19 wird ein Metallnitridfilm 11, beispielsweise ein WN-Film, beispielsweise in einer Dicke von ungefähr 5 nm beispielsweise durch ein Sputterverfahren auf dem Insel-Silizidfilm 41 ausgebildet. Bezugnehmend auf Fig. 20 wird ein Metallfilm 6, beispielsweise ein W-Film, beispielsweise in einer Dicke von ungefähr 40 nm beispielsweise durch ein Sputterverfahren auf dem Metallnitridfilm 11 ausgebildet.
Bezugnehmend auf Fig. 21 werden der leitende Siliziumfilm 3, der Insel-Silizidfilm 41, der Metallnitridfilm 11 und der Metallfilm 6 mittels Strukturierung durch Photolithographie und Ätztechniken in die Form einer Polymetall-Gate-Elektrode gebracht.
Nachfolgend wird beispielsweise eine Wärmebehandlung bei ungefähr 950°C dergestalt durchgeführt, daß sie eine Reaktion des Metallnitridfilms 11 mit den Siliziumatomen im unmittelbar darunter liegenden Insel-Silizidfilm 41 und im unmittelbar darunter liegenden leitenden Siliziumfilm gestattet. Das Resultat ist, daß, wie in Fig. 22 gezeigt, ein Barrierenfilm 5, der Metallatome, Stickstoffatome und Siliziumatome enthält, in einer Dicke von ungefähr 1.5 nm in der Umgebung der Grenzfläche des Metallnitridfilms 11 und des Insel-Silizidfilms 41 und in der Umgebung der Grenzfläche des Metallnitridfilms 11 und des leitenden Siliziumfilms 3 ausgebildet wird. Der Barrierenfilm 5 ist beispielsweise ein WSiN-Film.
Wie bei der zweiten Ausführungsform dargelegt, weist ein WN- Film eine geringe Stabilität gegenüber Wärme auf und bei einer-Wärmebehandlung wird die N-Komponente abgetrennt und der WN-Film wird leicht in einen W-Film übergeführt. Wenn ein WN-Film als Metallnitridfilm 11 verwendet wird, wird deshalb der Bereich des Metallnitridfilms 11, mit Ausnahme des Abschnitts, der aufgrund der Wärmebehandlung in den Barrierenfilm 5 umgewandelt wird, zu einem W-Film, welcher dann in den darüberliegenden Metallfilm 6 integriert wird.
Die obige Wärmebehandlung kann beispielsweise eine Wärmebehandlung sein, die im Schritt des Bildens der Source/Drain-Regionen eines MISFETs angewendet wird.
Als Wärmebehandlung zum Umwandeln des Silizidfilms 4 in den Insel-Silizidfilm 41 kann beispielsweise die Wärmebehandlung beim Durchführen des CVD-Verfahrens, wenn ein Isolationsfilm, beipielsweise ein SiN-Film (der z. B. dem Isolationsfilm 7 in Fig. 17 entspricht), auf dem Metallfilm 6 ausgebildet wird, um einen SAC-Aufbau auszubilden, verwendet werden.
Durch das Verfahren der neunten Ausführungsform ist es möglich, die Halbleitervorrichtung der achten Ausführungsform herzustellen. Da der Barrierenfilm 5 unter Verwendung der thermischen Reaktion des Metallnitridfilms 11 mit dem Insel- Silizidfilm 41 und dem leitenden Siliziumfilm 3 ausgebildet wird, ist zusätzlich der resultierende Barrierenfilm 5 extrem dünn, wodurch ein Anstieg des Widerstandswerts zwischen Metall und leitendem Silizium in effektiver Weise unterdrückt wird.
Zehnte Ausführungsform
Eine zehnte Ausführungsform ist eine Abwandlung des Verfahrens zum Herstellen einer Halbleitervorrichtung der neunten Ausführungsform. Bei diesem Verfahren wird vor dem Strukturieren der Polymetall-Gateelektrode ein Barrierenfilm 5 in der Umgebung der Grenzfläche eines Metallnitridfilms 11 mit einem Insel-Silizidfilm 41 und einem leitenden Siliziumfilm 3 ausgebildet.
Der in Fig. 20 gezeigte Aufbau wird mit dem gleichen Verfahren wie die neunte Ausführungsform ausgebildet.
Nachfolgend wird beispielsweise eine Wärmebehandlung bei ungefähr 950°C dergestalt durchgeführt, daß sie eine Reaktion des Metallnitridfilms 11 mit den Siliziumatomen im unmittelbar darunter liegenden Insel-Silizidfilm 41 und im unmittelbar darunter liegenden leitenden Siliziumfilm gestattet. Das Resultat ist, daß, wie in Fig. 23 gezeigt, ein Barrierenfilm 5, der Metallatome, Stickstoffatome und Siliziumatome enthält, in einer Dicke von ungefähr 1.5 nm in der Umgebung der Grenzfläche des Metallnitridfilms 11 und des Insel-Silizidfilms 41 und in der Umgebung der Grenzfläche des Metallnitridfilms 11 und des leitenden Siliziumfilms 3 ausgebildet wird. Der Barrierenfilm 5 ist beispielsweise ein WSiN-Film. Wenn ein WN-Film als Metallnitridfilm 11 verwendet wird, wird der Bereich des Metallnitridfilms 11, mit Ausnahme des Abschnitts, der aufgrund der Wärmebehandlung in den Barrierenfilm 5 umgewandelt wird, zu einem W-Film, welcher dann in den darüberliegenden Metallfilm 6 integriert wird.
Bezugnehmend auf Fig. 24 werden der leitende Siliziumfilm 3, der Insel-Silizidfilm 41, der Barrierenfilm 5 und der Metallfilm 6 mittels Strukturierung durch Photolithographie und Ätztechniken in die Form einer Polymetall-Gate-Elektrode gebracht.
Bei dem Verfahren der zehnten Ausführungsform gibt es die gleichen Wirkungen wie bei dem Verfahren der neunten Ausführungsform.
Elfte Ausführungsform
Eine elfte Ausführungsform ist eine Abwandlung der Halbleitervorrichtung der achten Ausführungsform, bei der ein Film, der Siliziumatome und mindestens Stickstoffatome oder Sauerstoffatome enthält, als ein Barrierenfilm 5 verwendet wird.
Speziell in dieser Ausführungsform wird beispielsweise einer oder eine Mehrzahl von Filmen, wobei ein Film ein SiN-Film, ein SiO2-Film oder ein SiON-Film sein kann, als ein Barrierenfilm 5 verwendet. Ansonsten gleicht der Aufbau der Halbleitervorrichtung der achten Ausführungsform. Beispielsweise können statt des leitenden Siliziumfilms 3, des Metallfilms 6 und des Insel-Silizidfilms 41 entsprechend ein Poly-Si-Film, ein W-Film und ein WSi-Film verwendet werden.
Bei diesem Aufbau war das Ergebnis der Messung der Widerstand-Stromdichte-Kennlinie zwischen Metall und leitendem Silizium ähnlich dem in Fig. 2. Aus diesem Grunde ist es sogar bei Verwendung der Halbleitervorrichtung dieser Ausführungsform möglich, eine Halbleitervorrichtung zu realisieren, die eine Polymetall-Gate-Elektrode aufweist, welche einen niedrigen Widerstand und Ohmsche Charakteristik zeigt.
Die im Insel-Silizidfilm 41 enthaltenen Metallatome können durch eines oder mehrere Elemente aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden. In jedem Fall ist die gleiche Wirkung wie die dargelegte erreichbar.
Zwölfte Ausführungsform
Eine zwölfte Ausführungsform bezieht sich auf ein Verfahren zum Herstellen der Halbleitervorrichtung der elften Ausführungsform. Die Beschreibung wird unter Bezugnahme auf die Fig. 3 bis 5, Fig. 18 und die Fig. 24 bis 26 durchgeführt.
Wie beim Verfahren zum Herstellen einer Halbleitervorrichtung der zweiten Ausführungsform wird zunächst auf einem Halbleitersubstrat 1, beispielsweise einem Siliziumsubstrat, ein Gate-Isolationsfilm 2, beispielsweise ein Oxidfilm, beispielsweise in einer Dicke von ungefähr 3 nm beispielsweise mittels eines thermischen Oxidationsverfahrens ausgebildet (Fig. 3). Nachfolgend wird ein leitender Siliziumfilm 3, beispielsweise ein Poly-Si-Film, beispielsweise in einer Dicke von ungefähr 100 nm auf dem Gate-Isolationsfilm 2 beispielsweise mittels eines CVD-Verfahrens ausgebildet (Fig. 4).
Danach wird ein Silizidfilm 4, beispielsweise ein WSi-Film, beispielsweise in einer Dicke von ungefähr 5 nm beispielsweise durch ein Sputterverfahren auf dem leitenden Siliziumfilm 3 ausgebildet (Fig. 5).
Dem Silizidfilm 4 wird gestattet, in einer Inselform zu kondensieren, wodurch ein Insel-Silizidfilm 41 ausgebildet wird (Fig. 18). Die Kondensation des Silizidfilms 41 kann beispielsweise mittels Durchführens einer Wärmebehandlung bei ungefähr 900°C verwirklicht werden.
Bezugnehmend auf Fig. 25 wird ein Barrierenfilm 5, beispielsweise ein SiN-Film, beispielsweise in einer Dicke von ungefähr 3 nm beispielsweise durch ein CVD-Verfahren auf dem Insel-Silizidfilm 41 ausgebildet. Bezugnehmend auf Fig. 26 wird ein Metallfilm 6, beispielsweise ein W-Film, beispielsweise in einer Dicke von ungefähr 40 nm beispielsweise durch ein Sputterverfahren auf dem Barrierenfilm 5 ausgebildet.
Wie im Falle von Fig. 24 werden der leitende Siliziumfilm 3, der Insel-Silizidfilm 41, der Barrierenfilm 5 und der Metallfilm 6 mittels Strukturierung durch Photolithographie und Ätztechniken in die Form einer Polymetall-Gate-Elektrode gebracht.
Als Wärmebehandlung zum Umwandeln des Silizidfilms 4 in den Insel-Silizidfilm 41 kann beispielsweise die Wärmebehandlung beim Durchführen des CVD-Verfahrens, wenn ein Isolationsfilm, beipielsweise ein SiN-Film, auf dem Metallfilm 6 ausgebildet wird, um einen SAC-Aufbau auszubilden, verwendet werden.
Durch das Verfahren der zwölften Ausführungsform ist es möglich, die Halbleitervorrichtung der elften Ausführungsform herzustellen.
Dreizehnte Ausführungsform
Eine dreizehnte Ausführungsform ist ebenfalls eine Abwandlung der Halbleitervorrichtung der achten Ausführungsform, bei der ein Film, der Stickstoffatome und Metallatome enthält, als ein Barrierenfilm 5 verwendet wird.
Speziell in dieser Ausführungsform wird beispielsweise ein TiN-Film als ein Barrierenfilm 5 verwendet. Ansonsten gleicht der Aufbau der Halbleitervorrichtung der achten Ausführungsform. Beispielsweise können statt des leitenden Siliziumfilms 3, des Metallfilms 6 und des Insel-Silizidfilms 41 entsprechend ein Poly-Si-Film, ein W-Film und ein WSi-Film verwendet werden.
Bei diesem Aufbau war das Ergebnis der Messung der Widerstand-Stromdichte-Kennlinie zwischen Metall und leitendem Silizium ähnlich dem in Fig. 2. Aus diesem Grunde ist es sogar bei Verwendung der Halbleitervorrichtung dieser Ausführungsform möglich, eine Halbleitervorrichtung zu realisieren, die eine Polymetall-Gate-Elektrode aufweist, welche einen niedrigen Widerstand und Ohmsche Charakteristik zeigt.
Die im Insel-Silizidfilm 41 und im Barrierenfilm 5 enthaltenen Metallatome können durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden. In jedem Fall ist die gleiche Wirkung wie die dargelegte erreichbar.
Vierzehnte Ausführungsform
Eine vierzehnte Ausführungsform bezieht sich auf ein Verfahren zum Herstellen der Halbleitervorrichtung der dreizehnten Ausführungsform. Die Beschreibung wird unter Bezugnahme auf die Fig. 3 bis 5, Fig. 18 und die Fig. 24 bis 26 durchgeführt.
Wie beim Verfahren zum Herstellen einer Halbleitervorrichtung der zweiten Ausführungsform wird zunächst auf einem Halbleitersubstrat 1, beispielsweise einem Siliziumsubstrat, ein Gate-Isolationsfilm 2, beispielsweise ein Oxidfilm, beispielsweise in einer Dicke von ungefähr 3 nm beispielsweise mittels eines thermischen Oxidationsverfahrens ausgebildet (Fig. 3). Nachfolgend wird ein leitender Siliziumfilm 3, beispielsweise ein Poly-Si-Film, beispielsweise in einer Dicke von ungefähr 100 nm auf dem Gate-Isolationsfilm 2 beispielsweise mittels eines CVD-Verfahrens ausgebildet (Fig. 4).
Danach wird ein Silizidfilm 4, beispielsweise ein WSi-Film, beispielsweise in einer Dicke von ungefähr 5 nm beispielsweise durch ein Sputterverfahren auf dem leitenden Siliziumfilm 3 ausgebildet (Fig. 5).
Dem Silizidfilm 4 wird gestattet, in einer Inselform zu kondensieren, wodurch ein Insel-Silizidfilm 41 ausgebildet wird (Fig. 18). Die Kondensation des Silizidfilms kann beispielsweise mittels Durchführens einer Wärmebehandlung bei ungefähr 900°C verwirklicht werden.
Wie im Falle von Fig. 25 wird ein Barrierenfilm 5, beispielsweise ein TiN-Film, beispielsweise in einer Dicke von ungefähr 10 nm beispielsweise durch ein Sputterverfahren auf dem Insel-Silizidfilm 41 ausgebildet. Wie im Falle von Fig. 26 wird ein Metallfilm 6, beispielsweise ein W-Film, beispielsweise in einer Dicke von ungefähr 40 nm beispielsweise durch ein Sputterverfahren auf dem Barrierenfilm 5 ausgebildet.
Wie im Falle von Fig. 24 werden der leitende Siliziumfilm 3, der Insel-Silizidfilm 41, der Barrierenfilm 5 und der Metallfilm 6 mittels Strukturierung durch Photolithographie und Ätztechniken in die Form einer Polymetall-Gate-Elektrode gebracht.
Als Wärmebehandlung zum Umwandeln des Silizidfilms 4 in den Insel-Silizidfilm 41 kann beispielsweise die Wärmebehandlung beim Durchführen des CVD-Verfahrens, wenn ein Isolationsfilm, beipielsweise ein SiN-Film, auf dem Metallfilm 6 ausgebildet wird, um einen SAC-Aufbau auszubilden, verwendet werden.
Durch das Verfahren der vierzehnten Ausführungsform ist es möglich, die Halbleitervorrichtung der dreizehnten Ausführungsform herzustellen.

Claims (12)

1. Halbleiter-Vorrichtung mit:
einem Substrat (1);
einem das Substrat überlagernden leitenden Siliziumfilm (3);
einem den leitenden Siliziumfilm (3) überlagernden Silizidfilm (4, 41), der Metallatome und Siliziumatome enthält;
einem den Silizidfilm überlagernden Barrierenfilm (5), der
eine erste Zusammensetzung aufweist, die Metallatome, Stickstoffatome und Siliziumatome enthält, oder
eine zweite Zusammensetzung aufweist, die Siliziumatome und mindestens Sauerstoffatome oder Stickstoffatome enthält, oder
eine dritte Zusammensetzung aufweist, die Metallatome und Stickstoffatome enthält; und
einem den Barrierenfilm (5) überlagernden Metallfilm (6).
2. Halbleiter-Vorrichtung gemäß Anspruch 1, worin die in dem Silizidfilm (4, 41) enthaltenen Metallatome durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden.
3. Halbleiter-Vorrichtung gemäß Anspruch 1 oder 2, worin der Barrierenfilm (5) die erste oder dritte Zusammensetzung aufweist und die in dem Barrierenfilm (5) enthaltenen Metallatome durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden.
4. Halbleitervorrichtung gemäß Anspruch 1, worin der leitende Siliziumfilm (3) Dotanden enthält und der Silizidfilm (4, 41) in der Form von diskontinuierlichen Inseln ausgebildet ist.
5. Verfahren zum Herstellen einer Halbleiter-Vorrichtung mit den Schritten:
  • a) Bilden eines leitenden Siliziumfilms (3) auf einem Substrat (1);
  • b) Bilden eines Silizidfilms (4, 41), der Metallatome und Siliziumatome enthält, auf dem leitenden Siliziumfilm (3);
  • c) Bilden eines Barrierenfilms (5), der eine erste Zusammensetzung, die Metallatome, Stickstoffatome und Siliziumatome enthält, oder eine zweite Zusammensetzung, die Siliziumatome und mindestens Sauerstoffatome oder Stickstoffatome enthält, oder eine dritte Zusammensetzung, die Metallatome und Stickstoffatome enthält, aufweist, auf dem Silizidfilm (4, 41);
  • d) Bilden eines Metallfilms (6) auf dem Barrierenfilm (5); und
  • e) Strukturieren des leitenden Siliziumfilms (3), des Silizidfilms (4, 41), des Barrierenfilms (5) und des Metallfilms (6) mittels Photolithographie und Ätztechniken.
6. Verfahren gemäß Anspruch 5, worin der Barrierenfilm (5) die erste Zusammensetzung aufweist und der Schritt (c) die Schritte:
  • 1. Bilden eines Metallnitridfilms (11), der Metallatome und Stickstoffatome enthält; und
  • 2. Durchführen einer Wärmebehandlung zur Ermöglichung einer Reaktion der im Silizidfilm (4, 41) enthaltenen Siliziumatome mit dem Metallnitridfilm (11), wodurch ein Barrierenfilm (5) ausgebildet wird, der Metallatome, Stickstoffatome und Siliziumatome enthält;
beinhaltet.
7. Verfahren gemäß Anspruch 5, worin der Barrierenfilm (5) die erste Zusammensetzung aufweist und der Schritt (c) die Schritte:
  • 1. Bilden eines Metallnitridfilms, der Metallatome und Stickstoffatome enthält; und
  • 2. Durchführen einer Wärmebehandlung zur Ermöglichung einer Reaktion der im Silizidfilm (4, 41) enthaltenen Siliziumatome mit dem Metallnitridfilm (11), wodurch ein Barrierenfilm (5) ausgebildet wird, der Metallatome, Stickstoffatome und Siliziumatome enthält, nach dem Schritt (e)
beinhaltet.
8. Verfahren gemäß Anspruch 5 mit den Schritten:
  • a) Einbringen von Dotanden in den leitenden Siliziumfilm (3); und
  • b) Durchführen einer Wärmebehandlung des Silizidfilms (4), so daß dieser in der Form von diskontinuierlichen Inseln ausgebildet wird.
9. Verfahren gemäß Anspruch 8, worin die Dicke des Silizidfilms (4, 41) ungefähr auf nicht mehr als 10 nm eingestellt wird.
10. Verfahren gemäß Anspruch 5, worin die im Silizidfilm (4, 41) enthaltenen Metallatome durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden.
11. Verfahren gemäß Anspruch 5, worin der Barrierenfilm (5) die erste oder dritte Zusammensetzung aufweist und die in dem Barrierenfilm (5) enthaltenen Metallatome durch eines oder eine Mehrzahl von Elementen aus der Gruppe W, Mo, Ti, Ta, Nb, V, Zr, Hf, Cr und Co repräsentiert werden.
12. CMOS-Transistor mit mindestens zwei Halbleitervorrichtungen gemäß Anspruch 1 bis 4 als ersten und zweiten Halbleitervorrichtungen, worin Aufbauten, die den leitenden Siliziumfilm (3), den Silizidfilm (4, 41), den Barrierenfilm (5) und den Metallfilm (6) der ersten und zweiten Halbleitervorrichtungen enthalten, als Gate-Elektroden verwendet werden,
Gate-Isolationsfilme (2) zwischen dem Substrat und dem leitenden Siliziumfilm (3) der ersten bzw. zweiten Halbleitervorrichtungen angeordnet sind,
Wannen (1a, 1b) und Source/Drain-Regionen (10a, 10b) im Substrat der ersten bzw. zweiten Halbleitervorrichtungen angeordnet sind und
die leitenden Siliziumfilme (3) elektrisch zwischen die ersten und zweiten Halbleitervorrichtungen geschaltet sind.
DE10135557A 2000-07-21 2001-07-20 Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor Ceased DE10135557A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000220770 2000-07-21
JP2001122998A JP4651848B2 (ja) 2000-07-21 2001-04-20 半導体装置およびその製造方法並びにｃｍｏｓトランジスタ

Publications (1)

Publication Number Publication Date
DE10135557A1 true DE10135557A1 (de) 2002-02-07

Family

ID=26596432

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10135557A Ceased DE10135557A1 (de) 2000-07-21 2001-07-20 Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor

Country Status (4)

Country Link
JP (1) JP4651848B2 (de)
KR (1) KR100433437B1 (de)
DE (1) DE10135557A1 (de)
TW (1) TWI237851B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004004864B4 (de) * 2004-01-30 2008-09-11 Qimonda Ag Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3781666B2 (ja) 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
KR100806138B1 (ko) * 2002-06-29 2008-02-22 주식회사 하이닉스반도체 금속 게이트전극을 구비한 반도체소자의 제조 방법
US7112485B2 (en) * 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
KR100693878B1 (ko) * 2004-12-08 2007-03-12 삼성전자주식회사 낮은 저항을 갖는 반도체 장치 및 그 제조 방법
US7534709B2 (en) 2003-05-29 2009-05-19 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR100618895B1 (ko) * 2005-04-27 2006-09-01 삼성전자주식회사 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법
JP4690120B2 (ja) * 2005-06-21 2011-06-01 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR100673902B1 (ko) * 2005-06-30 2007-01-25 주식회사 하이닉스반도체 텅스텐폴리메탈게이트 및 그의 제조 방법
KR100683488B1 (ko) 2005-06-30 2007-02-15 주식회사 하이닉스반도체 폴리메탈 게이트전극 및 그의 제조 방법
KR100654358B1 (ko) 2005-08-10 2006-12-08 삼성전자주식회사 반도체 집적 회로 장치와 그 제조 방법
US7781333B2 (en) * 2006-12-27 2010-08-24 Hynix Semiconductor Inc. Semiconductor device with gate structure and method for fabricating the semiconductor device
KR100844940B1 (ko) * 2006-12-27 2008-07-09 주식회사 하이닉스반도체 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법
DE102007045074B4 (de) 2006-12-27 2009-06-18 Hynix Semiconductor Inc., Ichon Halbleiterbauelement mit Gatestapelstruktur
KR100914283B1 (ko) 2006-12-28 2009-08-27 주식회사 하이닉스반도체 반도체소자의 폴리메탈게이트 형성방법
KR100843230B1 (ko) 2007-01-17 2008-07-02 삼성전자주식회사 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법
KR100824132B1 (ko) 2007-04-24 2008-04-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100972220B1 (ko) * 2008-01-23 2010-07-23 이동훈 전기자극치료기용 도자컵 패드
JP2015177187A (ja) 2014-03-12 2015-10-05 株式会社東芝 不揮発性半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687501B2 (ja) * 1988-09-29 1994-11-02 シャープ株式会社 半導体装置のゲート電極の製造方法
JP3183793B2 (ja) * 1994-01-18 2001-07-09 松下電器産業株式会社 半導体装置及びその製造方法
JPH0964200A (ja) * 1995-08-26 1997-03-07 Ricoh Co Ltd 半導体装置およびその製造方法
KR100240880B1 (ko) * 1997-08-16 2000-01-15 윤종용 반도체 장치의 게이트 전극 형성 방법
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
JP2000036593A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体装置
AU5682399A (en) * 1998-08-21 2000-03-14 Micron Technology, Inc. Field effect transistors, integrated circuitry, methods of forming field effect transistor gates, and methods of forming integrated circuitry
JP3264324B2 (ja) * 1998-08-26 2002-03-11 日本電気株式会社 半導体装置の製造方法および半導体装置
JP2001298186A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置およびその製造方法
KR100351907B1 (ko) * 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004004864B4 (de) * 2004-01-30 2008-09-11 Qimonda Ag Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor

Also Published As

Publication number Publication date
KR100433437B1 (ko) 2004-05-31
JP4651848B2 (ja) 2011-03-16
KR20020008771A (ko) 2002-01-31
JP2002100760A (ja) 2002-04-05
TWI237851B (en) 2005-08-11

Similar Documents

Publication Publication Date Title
DE10135557A1 (de) Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE4443968B4 (de) Halbleiterspeicherzelle und Verfahren zum Herstellen derselben
DE102007046849B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE60001601T2 (de) Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE10206148B4 (de) Verfahren zur Ausbildung einer Diffusionssperrschicht in einem pMOS-Bauteil
DE4136406B4 (de) Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10331541A1 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür
DE69429018T2 (de) Ausgangsschaltung für Ladungsübertragungselement
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE60318671T2 (de) Herstellungsverfahren für Gatterelektroden mit doppelter Austrittsarbeit unter Verwendung von dotiertem Polysilizium und einer Metall-Silizium-Germanium Verbindung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE19611959C2 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE102017120267B4 (de) Verfahren zur herstellung von source/drain-kontakten in halbleitervorrichtungen
DE68919172T2 (de) MOSFET und dessen Herstellungsverfahren.
DE2916426A1 (de) Halbleiteranordnung
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE10240423A1 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche
DE3879323T2 (de) Dünnschicht-MOS-Transistor mit zwei Gate-Elektroden, die gegenüber der halbleitenden Schicht liegen.
DE19947887A1 (de) Statische Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection