TWI237851B - Semiconductor device, manufacturing method thereof, and CMOS transistor - Google Patents

Semiconductor device, manufacturing method thereof, and CMOS transistor Download PDF

Info

Publication number
TWI237851B
TWI237851B TW090117416A TW90117416A TWI237851B TW I237851 B TWI237851 B TW I237851B TW 090117416 A TW090117416 A TW 090117416A TW 90117416 A TW90117416 A TW 90117416A TW I237851 B TWI237851 B TW I237851B
Authority
TW
Taiwan
Prior art keywords
film
metal
mentioned
semiconductor device
atom
Prior art date
Application number
TW090117416A
Other languages
English (en)
Inventor
Kiyoshi Hayashi
Yasuo Inoue
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TWI237851B publication Critical patent/TWI237851B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1237851 五、發明說明α) [發明所屬之技術領域] 本發明有關於半導體裝置及其製造方法，特別有關於 MISFETCMetal Insulator Semiconductor Field Effect Transistor)之閘極電極之構造，和與閘極電極同樣形狀 之配線之構造。 [習知之技術] 習知之閘極電極和配線主要的是採用p〇 1 y — S i等之導電 性石夕單層構造和WSig/poly-Si和CoSi2/poly-Si等之石夕化物 /導電性矽積層構造之任何一種。 但是’今後隨著半導體積體電路之高積體化，當使 Μ I SFET或配線微細化時，假如上述之構造不變會使閘極電 極或配f中之電阻值變大。其結果是問極電極或配線之信 號延遲塁會增加，由於微細化會減小動作高速性之優點。 另外，例如在C 〇 S “ / ρ ο 1 y - S i積層構造之情況，當與 CoS I?，薄片電阻值為大約7 q比較時，因為成為低電阻， 對於信號延遲不會成為大的缺點。但是，因為c〇s ^積層構造是利用自調矽化物（SAlicide:seif Aii_d hhdde)法形成，所以採用c〇s 成SAC(Self Aligned c〇ntactw造會有困難積。曰構… 其中’ SAC構造所指之構造是在閘極電極配 和側面形成有矽氮化膜等之絕緣 ' 上面 有之任務是當在層間絕緣膜形成對亥絕緣膜所具 孔打’即使在調正有偏差之情況 < 接觸 接觸孔成為短路狀態。隨著高積體化止閑極電極和 1237851
五、發明說明（2) 對源極/汲極區域之接觸孔之間之距、 成為短路狀態'。因此，SAC構造成 二’容易 之必要之構造。 勺门積+導體裝置中 在自調矽化物法之情況，因為閘 域同時被石夕化物化，所以在進行自調=::極"及極區 形成SAC構造之絕緣膜。因此，進行sa 4^之前’不能 成必需在利用自調石夕化物法進行處理之後=之絕緣膜之形 膜但難在閘極電極之上面和娜面成膜絕緣 J :使用先刻技術和蝕刻技術形成絕緣膜時，會造成絕 :r ί之:周正之偏▲，會有不能達成防止閘極電極和接觸 孔短路之任務之情況。此為採用c〇s 很難形成SAC構造之理由。 ^積層構造 另外’考慮不使用自調矽化物法而是使用多晶石夕化物 (poly cide)法用來形成CoS “/poly-Si積層構造。但是， 在現在尚未發現有對CoS “/poly-Si積層構造進行圖型製 作之適當方法，所以不能利用多晶矽化物法形成c〇s i / poly-Si積層構造。 另外，提案有具備金屬/隔離膜/導電性矽積層構造之多 金屬閘極電極，當與導電性石夕單層構造和石夕化物/導電性 矽積層構造比較時，可以使薄片電阻值更小，而且成為可 形成S A C構造之間極電極構造和配線構造。此種之閘極電 極構造和配線構造之介紹見於例如n A Nove 1 〇 · 1 5 // m CMOS Technology using W/WNX/ Polysilicon Gate Electrode and Ti Silicided Source/Drain Diffusion
C:\2D-C0DE\90-10\90117416.ptd 第6頁 1237851 五、發明說明（3) S” IEDM’ 96,ρρ· 455-458 和、"Formation mechanism of ultrathin WSiN barrier layer in a W/ WNX/Si system" Applied Surface Science 117/118 ( 1 9 9 7 )，pp· 312-316 等之文獻。 圖1 2表示多金屬閘極電極之構造。在圖丨2中，在矽基板 等之半導體基板1上，經由氧化膜等之閘極絕緣膜2形成多 金屬閘極電極。該多金屬閘極電極所形成之構造是從半導 體基板1側順序的疊上p〇ly-Si膜等之導電性矽膜3，WN膜 或WSiN膜等之隔離膜5，和w膜等之金屬膜6。 X 、 在多金屬閘極電極，因為薄片電阻值是大約5 Ω以下之 ”、之值，所以可以將閘極電極和配線之信號延遲 =低。因此，可以充分獲得由於微細化之動作高 另外，因為未採用如同自調矽化 SAC構造之形成亦可以很容易 套之形成處理，所以 閘極電極或配線形成導電性石夕膜3 ，圖12說明時’在 之前，在金屬膜6上圖型製作絕緣㈤離膜5 ’和金屬膜6 外，假如使用光刻技術和蝕刻技術 =不)。另
形狀時，可以形成在上面具備右^ 成問極電極或配線之 線。然後假如採用一般之&壁^ =膜之閘極電極和配 構造。 處理時，可以獲得SAC 另外，在多金屬閘極電極構造 一 下所述。 導入隔離膜5之理由如 在如同金屬/導電”之單純之二層之積層構造之情況
1237851 五、發明說明（4) ' "' —------ Ϊ金製=’當經由高溫處理時，接觸 金屬之電層化物層。” 以閘極雷；K 4 化物層之電阻值較咼，所 ]1 ^極和配線之電阻值變成增大。 如^二之t :成5亥矽化物層之現象，所以設置隔離膜。假 具有作為隔離膜5之功能，可 Φ 擴散。利用隔離膜5阻止，夕化物声：：：金之互； 理後，可以使間極電極和配Λ層持之低形電成阻值在經過高溫處 [發明所欲解決之問題] 子低電阻值。 但是’在採用WNX膜或WSiN膜作盔阻私 電極中，不能將金屬/導電性石夕離膜之多金屬閘極 和對於電流密度之值之變& H電阻低抑制成报低， 流密度除圖1 2中之導電性矽^^ 電P疋指以通過之電 獲得之值。 ¥電心夕膜3和金屬則之間之電位差所 圖13表示圖12所示之多金屬 間之電阻-電流密度之特性之金屬/導電性矽 中’縱轴是電阻R。，橫輪是電？二。另外，在叫 如圖1 3所示，金屬/導電性
10-5 Ω .cm2以上之值， 夕間之電阻之值大約為IX 由於金屬/導電性矽間之t |很低之值。因此，要抑制 難。 電阻所引起之信號延遲變為困
1237851 五、發明說明（5) 導^:矽::圖13所示’對於電流密度之值之變化’金屬/ B之電阻之值不成為一定，呈現#歐姆（非電阻） ㈣叙^ ，對於電流密度之值之變動，會產生閘極電壓之 :動；::用WNX膜或WSiN膜作為 極i很難適於作為閘極電極。 朕^
膜ΪΪΐίί問題’其原因是作為隔離膜之紈膜或WSiN 本發明之目的是提供半導體裝置及造方法，中可 以防止在金屬/導電㈣界 /及其=万法，其中了 $1 ^ φ m Μ 4 ru ^ 形成矽化物層，和具備有呈 見低冤阻!·生和歐姆性之多金屬閘極。 [解決問題之手段] 本發明是一種半導體裝置，呈 膜，形成在上述之基板上；石夕；=:，基板，广電性石夕 性矽膜上，包含有金屬原子和矽原子.隔上述之導電 述之石夕化物膜上具有包含金屬原；，=膜’形成在上 1組合，包含氧原子和氮原子之至少_ /子和矽原子之第 合，或包含金屬原子和氮原子之第3 和矽原子之第2組 金屬膜，形成在上述之隔離膜上。、D之任何一方；和 另外’本發明之半導體裝置是在 半導體裝置中使上述之導電性矽膜；：：：範圍第!項之 之矽化物膜形成不連續之島狀。 有払雜劑；和上述 另外，本發明是一種半導體裝置之 王，在上述之導電性矽膜上，形成包含有祺；（b)工 a屬原子和矽原 C:\2D-O0DE\90-10\90117416.ptd 第9頁
Ϊ237851 五 、發明說明（6) 子之石夕化物膜；（c )工 ， 膜，具有包含金屬原子、氮m化物膜上形成隔離 包含氧原子和氮原子之至和石夕原子之第1組合， ,含金屬原子和氮原子之第3組合之石任原子一之第2組合，或 述之隔離膜上形成金屬膜；和^方你（d)工程， 述之隔離膜和上述之金屬膜進=型=之石夕化物膜，上 另外，本發明之半導體裝置之 體裝置之製造方法中使上述之隔；；：有 =上述之半導 合；上述⑷工程包含有：（cl)、用 組 子和氮原子之金屬氮化膜；# …成包含金屬原 原(子c2和熱處理使上述之妙化物膜所含之上述妙 金屬氮化膜產生反應，用來形成包含金屬原 氮原子和矽原子之隔離膜。
辟=外，本發明之半導體裝置之製造方法是在上述之半 ^衣置之製造方法中使上述之隔離膜具有上述之第丨組 口 ，上，之（c)工程包含有：（cl)工程，用來形成包含金屬 原子和氮原子之金屬氮化膜；和（c2)工程，在上述之（e) 工私之後’進行熱處理使上述之矽化物膜所含之上述矽原 ，和上述金屬氮化膜產生反應，用來形成包含金屬原子， 氮原子和矽原子之隔離膜。 另外’本發明之半導體裝置之製造方法是在上述之半導 體裝置之製造方法中更具備有：（f)工程，將摻雜劑植入到 上述之導電性矽膜中；和（g)工程，對上述之矽化物膜進
C:\2D-CODE\90-10\90117416.ptd 第10頁 1237851
成不連續之島狀。 方法是在上述之半導 膜之膜厚被設定在大 行熱處理，用來使上述之矽化物膜形 另外，本發明之半導體裝置之製造 體裝置之製造方法中使上述之矽化物 約1 Onm以下。 丰ii r 電晶體’具備有至少為2個之 上述之+ ¥體1置作為第丨和第2半導體裝置， 第"口第2半導體裝置之上述導電性石夕膜，石夕化㈣，隔二 膜，和金屬膜之構造作為閘極電極；在上述第丨第2 體裝置之上述基板和上述導電性矽膜之間，更分別形
閘極絕緣膜4上㈣i和第2半導體裝置之上述基板内有 井Γ!、極/汲極電極；和在上述第1和第2半 導體虞置之間，使上述導電性矽膜互相電連接。 [發明之實施形態] 〈實施形態1 > 本貫施形態用來實現半導體裝置，其中可以防止在金屬 /導電性矽界面形成矽化物層，和具備有呈現低電阻性和 歐姆性之多金屬閘極電極。在本實施形態之半導體裝置 中，、於導電性矽膜和隔離膜之間插入砍化物膜，用來解決 上述之問題。 圖1是剖面圖，用來表示本 圖1所示，在該半導體裝置中 專之半導體基板1上，經由氧 多金屬閘極電極。 實施形態之半導體裝置。如 ’與圖1 2同樣的，於石夕基板 化膜等之閘極絕緣膜2，形成
但是，該多金屬閘極電極與圖丨2不同的，所形成之構造
第11頁 1237851 五、發明說明（8) 是從半導體基板1側，順序的疊上導雷 4，隔離膜5，和金屬膜6。亦即，去 化物膑 _ 田與圖1 2比較時，A道 電性矽膜3和隔離膜5之間插入有矽化物膜4。 在¥ 導電性石夕膜3可以採用例如P〇ly、Si膜，、金屬 用例如請。另外’石夕化物膜4可以採用包含 =子之膜，例如可以採職膜。另外，隔離膜41; 用包含有金屬原子，氮原子和矽原子 木 用WSlN膜。 原子之膑，例如亦可以採 經由設置矽化物膜4，彳以緩和隔離膜5之高電阻性，· 人習知技術比較時，可以抑制金屬/導雷 田 j士 甸/守^性矽間之電阻之 值’使其變低。 在該構造—中’與圖U同樣的，測定金屬/導電性石夕間之 :阻-電流密度之特性’其結果如圖2所示。如圖示， 在本實施形態之半導體裝置中，金屬/導電性石夕間之電阻 :值大約為2x㈣，當與習知之半導體裝置之情 况比較時，被充分的降低。因此，假如使用本實施形能之 半導體裝置時，可以抑制由於金屬/導電性矽間之電阻所 引起之信號延遲。 另外，如圖2所示，對於電流密度之值之變化’金屬/導 電性矽間之電阻之值成為一定，本實施形態之半導體裝置 呈現電阻性。因此，對於電流密度之值之變動，不容易發 生問極電經之變動。 假如使用本貫施形悲之半導體裝置時，經由在導電性石夕 膜3和隔離膜5之間插入石夕化物膜4，可以實現具備有呈現
1237851 五、發明說明（9) 低：：性：歐姆性之多金屬間極 另外，矽化物膜4和隔離膜5中 Γ ^ 置。 ，、肋小計^所含之金屬原子可以使用 。在此種情況亦可以獲得與上二U1種或多種 <實施形態2> 同樣之效果。 本實施形態用來說明實施形態 法：下面將使用圖3〜圖9進行說明^ ¥體义置之^造方 首先’如圖3所示，利用熱惫各 體基板1上形成氧化膜等之閘極絕緣膜2二基盆板等之半導 約3nm之膜厚。其次，如圖 用=成為例如大
Vapor DeSposition)法等 nCVD(Chemical 膜等之導電性石夕膜3，使皇成^極/^膜2上形成— -Sl 然後，如圖5所示，利用、==1〇°-之膜厚。 WSi膜等之矽化物膜4 ^法^在導電性矽膜3上形成 次，如图辦— 吏八成為例如大約6nra之膜厚。其 回 不’利用錢散法等在石夕化物 金屬氮化膜11，使其成為例如*』物膜4上形成WN等之 圖7所示，剎用璐埤、i從 、nm之膜厚。然後，如 m ^ ’、 歲政法專在金屬氮化膜11上形成W膜等之金 屬膜6，使其成為例如大約4〇nm之膜厚。 、 ^後士圖8所示’使用光刻技術和韻刻技術，將導電 化物膜4,金屬氮化膜11和金屬膜6圖ΞΣΪ 成為夕金屬閘極電極之形狀。 然後，例如進行例如大約950 1之熱處理，使金化 mi與其正下方之石夕化物膜4中之石夕原子進行反應。ς此 以如圖9所不，在金屬氧化膜1 1和矽化物膜4之界面附 第13頁 C:\2D-CODE\90-10\90117416.ptd 1237851
近形成包含金屬原子，筒；^ 4 , 原子和石夕原子之隔離膜51，使其 成為例如大約1 · 5 n m之膜屢。兮卩5 ^ , 眠坪 β隔離膜5例如A s 1· N膜。 另外，Μ膜對熱的穩定性較< ^ — 屆八鲐 ㈣儿Λ、4 W 2 當被熱處理時N成分容 易刀離，k化成為W膜。因此，卷八 々卜主、口口士 人®〆 田金屬氮化膜1 1使用WN膜 眩R以外夕立iw八a、〜 之由於上述熱處理變質成隔離 膜5以外之部伤’成為w膜，同化；、 ..#舢老@ Π化成為上層之金屬膜6。 / %代π a >…』 〜用例如適於使用在MISFET之源極 /汲極&域之形成工程之熱處理等。 使用本實施形態之丰導艚奘罟+如 ^ , y At , 干导篮居置之製造方法時，可以製造 貫施形悲1之半導體裝置。另外 Μ ^ , 置另外因為使用矽化物膜4和金 屬氮化膜1 1之間之敎反庫用央拟A、 ,^ ^ - …汉應用木形成隔離膜5，所以可以形 成非书薄之隔離膜5，可以有效的a庄丨人闲 β双妁抑制金屬/導電性石夕間之 電阻之值。 〈實施形態3 > 本實施形態是實施形態2之半導體裝置之製造方法之變 化例。在本實施形態之半導體裝置之製造方法中，於多金 屬閘極電極之圖型製作前，在金屬氮化膜丨丨和矽化膜4之 界面附近形成隔離膜5。 首先，以與實施形態2同樣之方法形成圖7所示之構造。 然後，進行例如大約9 5 0 °C之熱處理，使金屬氮化膜j j 與其正下方之石夕氧化物膜4中之矽原子反應。如此一來， 如圖1 0所示，在金屬氮化膜11和矽化物膜4之界面附近， 形成包含金屬原子、氮原子和矽原子之隔離膜5，使其成 為大約1.5nm之膜厚
該隔離膜5例如為WSiN膜。另外，在
C:\2D-CODE\90-10\90117416.ptd 第14頁 1237851 五、發明說明（11) 金屬氮化膜1 1使用WN膜之情況時，金屬氮化膜丨丨中之由於 上述熱處理變質成隔離膜5以外之部份，成為w膜，同化成 為上層之金屬膜6。 然後，如圖1 1所示，使用光刻技術和I虫刻技術，將導電 性矽膜3，矽氧化物膜4，隔離膜5和金屬膜6圖型製作成為 多金屬閘極電極之形狀。 使用本實施形態之半導體裝置之製造方法時，可以獲得 與實施形態2之半導體裝置之製造方法同樣之效果。又 〈實施形態4 > 本實施形態是實施形態1之半導體裝置之變化例，隔離 _ 膜5採用包含氮原子和氧原子之至少一方和矽原子之膜。 亦即，在本實施形態中，使用例如s i N膜或s丨〇2膜，
Si ON膜等之任何一種或多種作為隔離膜5。另外，直他之 構造與實施形態丨之半導體裝置相同，導電性矽膜3可以採 用例如。poly-Si膜，金屬膜可以採用例如化膜矽化物膜4 可以採用例如WSi膜。 在此種構造中，金屬/導電性矽間之電阻-電流密度之特 性成為與圖2同樣之測定結果。因此，使用本實施形態之 半導體裝置可以貫現具備有呈現低電阻性和歐姆性之多金 屬閘極電極之半導體裝置。 丨, τ·另T外：Γ、？、膜;4中所含之金屬原子可以使用w、Mo、 ^ a ^ r、Hf、Cr、Co中之1 一種或多種。在此 種情況亦可以獲得與上述者同 〈實施形態5>
C:\2D-CODE\90-10\90117416 ptd ----—- 第15頁 1237851 五、發明說明（12) 本實施形態用來說明實施形態4之半導體裝置之製造 法。下面將使用圖3〜圖5和圖11 ，圖1 4，圖丨5進行^兒&方 首先’與實施形態2之半導體裝置之製造方法同樣的，。 j用熱氧化法等在矽基板等之半導體基板丨上形成氧化 專之閘極絕緣膜2，使其成為例如大約3 n m之膜厚（圖3 、 然後，利用CVD法等在閘極絕緣膜2上形成p〇ly〜Sim ^ 導電性矽膜3，使其成為例如大約〗〇〇nm之膜厚（圖〇 然後，利用濺散法等在導電性矽膜3上形成WSi膜4， …成為例如大約1 5nm之膜厚（圖5)。其次，如 利用CVD法等在隔離膜5上形成w膜等之金屬膜6，使:’ 例如大約40nm之膜厚。 /、成為 然後：肖圖11之情況同樣的，使用光刻技術和蝕
i將導電性石夕膜3，石夕化物膜4，隔離膜5和金屬膜6圖φ 衣作成為多金屬閘極電極之形狀。 、β I ”本發明實施形態之半導體裝置之製造方 製造貫施形態4之半導體裝置。 」u 〈實施形態6 > A本實施形態亦是實施形態1之半導體裝置之變化例，A 中之隔離膜5採用包含氮原子和金屬原子之膜。 '、 另：即直ί ΪΙ施形態中，使用例如TiN膜作為隔離膜5。 ::::、他之構造與實施形態1之半導體裝置相同，導電 ΐ ""J^poly-Si 膜矽化物M4可以採用例如WSi膜。 在此種構造中，金屬/導電性石夕間之電阻—電流密度之
1237851 五、發明說明（13) 特性亦成為與圖2同樣之測定結果。因此，使與^ 態之=導體裝置亦可以實現具備有呈現低阻性和歐貝1形 多金屬閘極電極之半導體裝置。 ：丨生之 另外，矽化物膜4和隔離膜5中所含之金屬 、Ta、Nb、v、Zr、Hi 用 在此種情況亦可以獲得與上述者同樣之 s夕種 〈實施形態7> 本：施形態用來說明實施形態6之半導體 法。下面將使用圖3〜圖5釦旧彳 mi/t π 1 <衣绝 利用熱氧化法等在矽基板等之 5樣的， 等之閘極絕緣膜2，使A成 _ 土板上形成氧化膜 秋後，利用CVD法算ί二 約3nm之膜厚（圖3)。 '導電性石夕膜3，使膜2上形成膜等之 然後，利用4、法等Λ/ 00nm之膜厚（圖4)。
化物膜4，使其成為=在大導二生石夕之膜二形祕1膜等之石夕 圖14之情況同樣的，圖5.)。其次，與 膜等之隔離膜5，使其成A 矽氧化膜4上形成TiN 等之金屬膜6，使其成^用/;^寺在隔離膜5上形成W膜 然後，與圖u之情況同H大約蚀4〇11111之膜厚。 術，將導電性石夕膜3，石夕化樣物的㈣使用光刻技術和韻刻技 製作成為多金屬閘極電極之形狀：隔離膜5和金屬膜6圖型 使用本實施形態之半導體裝置之製造方法時，可以製造
C:\2D-CODE\90-10\90117416.ptd 第17頁 1237851 五、發明說明（14) 實施形態6之半導體裝置。 〈實施形態8 > 中態1之半導體裝置之變化例，- == 物膜4成為不連續之島狀。/、 圖1 6疋剖面圖，用來表示本實施开彡能狀 圖16所示，在該半導體裝置中，形成^ ^體裝置。如 石夕化物膜41用來代替實施形態！之石夕化不物連膜=島狀之島狀 另外，矽化物膜41之材質，盥實 、。 的，可以採用例如WSl膜。另夕卜，、二同樣 之半導體裝置相同，導電性矽之構k與貫施形態1 膜，金屬膜…採二：= WS i N膜。 FJ J M抹用例如 ，石夕化物膜4形成不連續之島狀之優點如下所述。 在石夕化物膜巾會有將導電切巾之雜f :夕化物膜之周邊之導電性石夕中之雜質濃度容易變:丄； 題。下面使用具有在導電性矽膜上設置矽化構: J知之多晶石夕構造之閑極電極為例，咖明該問匕 上多B曰:石夕化物構造之閘極電極，導電性石夕膜中之摻雜劑 (B或P，As專）擴散到正上方之矽化物膜内，容易發生 膜中之摻雜劑濃度差減小之現象。或容易發生導電性矽膜 中之摻雜劑與矽化物膜反應產生化合物之現象。 、 此種摻雜劑之擴散現象和反應現象是單獨發生或雙方 日寸發生，但是當發生該等之任何一個之現象時，導電性矽 1237851 五、發明說明（15) 膜中之摻雜劑在石夕化物膜内被吸上。因此，導電性石夕膜之 掺雜劑濃度降低。 另外在閉極電極構成CMOS(Complementar*y Metal Oxide Semiconductor)電晶體之情況時，一方之電晶體之 閉極電極中之摻雜劑被吸上，該摻雜劑很容易經由配線移 動到另外一方之電晶體之閘極電極。 其、、Ό果疋構成CMOS電晶體之p通道M〇s電晶體通道M〇s 電晶體之各個閘極電極之摻劑濃度會偏離設計值，會產生 各個電晶體之臨限值電壓之值容易變化之問題。 之λ使m斤示之實施形態1之多金屬問極電極之構造 η兄，因為在隔離膜5和導電性石夕膜3之間設有石夕化物膜 、兄nW、上述之習知之多晶石夕化物構造之閘極電極之情 ，同樣的，矽化物膜4將導電性矽膜3中之摻雜 旎使CMOS電晶體之臨限值電壓之值變化。’、片 其中，矽化物膜4將例如導電性石々瞪q 時’必需防止摻雜劑經由配線從一 ς膜之3二== 移動到另外-方之電晶體之閉極電極之現;閉極電極 因此，使矽化物膜4形成不連續島 ^ 劑吸上，0為在各個島之間存 ：：：膜3中之摻雜 :劑不容易在各個島之間㈣。因此，將=3 ?斤以， 金屬閘極電極應用在CM0S電晶體構造之門二怨1之夕 劑不容易在兩個電晶體之閘極電極 I f電極時，摻雜 容易發生臨限值電壓之值之變化。 夕動’其結果是不 C:\2D-CODE\90.10\90117416.ptd 1237851 五、發明說明（16) =1 7表示將本實施形態之半導體裝置應用在cm〇s電晶體 之構造例。在圖17中’在半導體基板1内設置鄰 ,la*N型井1b，在各個井上設置圖16之多金屬閘 極電極構造。 亦即在P型井i a上形成具備有閘極絕緣膜2，導電性矽 雷二”物膜41 ’隔離膜5和金屬膜6之多金屬間極 石夕膜π & I /型井1b上形成具備有閘極絕緣膜2，導電性 極大石夕化物膜41 ’隔離膜5和金屬膜6之多金屬閘 ==诀另外，可以在導電性石夕膜3a、3b分別植入不 冋導電型之摻雜劑。 各=卜，/Λ個/la、^設置源極/沒極區域i〇a、i〇b，與 =二金”極電極一起構成N通道M0S電晶體和p通道mos 电曰日月豆0另外，該兩個雷曰骑々々 碎 冤日日體之夕金屬閘極電極之間，經 由圖中未顯不之配線產生電連接。 絕ί在中形成有覆蓋在多金屬閘極電極之上面之 、、’邑、”水膜7和覆盍在多金屬閘極雷朽也 ^ A〇Ar Η ^蜀閑柽電極之側面之側壁絕緣膜8， 成為SAC構k。另外’ Ρ通道_電晶體和 之間，經由場分離膜9互相絕緣。 、即b電曰曰骽 ::卜’下面之實施形態9將說明使石夕化物 之島狀之具體方法。 乂风小迷貝 在包含有此種島狀矽化物膜之構造中，金屬/ 間之電阻-電流密度之特性成為與圖2同樣之測定結因 此，使用本實施形態之半導體裝置時，可以實: 現低電阻性和歐姆性之多金屬閘極電極之半導體襄I。
1237851 五、發明說明（p) ^ ^ W ^TaM4Ib〇/i Vi ^ ^ ^ ^ ^ ^ 本實施形態用來說明 利用熱氧：法等在：基之板半等導 等之閘極絕緣膜2，使直成主〃丰導肢基板1上形成氧化膜 然後，利用CVD法等在例如大約3nm之膜厚（圖3)。 導電性矽膜3，使盆成:例二緣膜2上形成poly-Si膜等之 將多金屬閘極電極使之膜厚（圖4)。當 限值電壓之值，這時 電日日肢之情況時，為著控制其臨 然後，利用賤散；Ϊ1=入到導電性石夕膜3。 膜4，使其成為例如Α 電f矽膑3上形成WSi等矽化物 其次，使石夕化二 膜厚(圖5)。 島狀石夕化物膜41。’用來形成圖18所示之 例如大約900 °C之熱^裡之’旋集之實現可以經由進行 物膜4之膜厚變薄進ΐ熱處;為著使石夕化 生之現象。另外，依照本發明人之乃：之…移動所產 生凝集。 成為大約―以下時，判斷為很容易產 形ί二21 金9:;化=濺=等在島狀梦化物膜41上 虱化Mil，使其成為大約5nm之膜厚。 C:\2D-C0DE\90-10\90117416.ptd 第21頁 1237851 五、發明說明（18) W、VV如圖20所示，利用濺散法等在金屬氮化膜1 1上形成 ^等之金屬膜6，使其成為大約40㈣之膜厚。 成 …、後，如圖2 1所示，使用光刻技術和蝕刻技術，將導電
制^膜3，島狀矽化物膜41，金屬氮化膜11和金屬膜6圖型 製作成為多金屬閘極電極之形狀。 I 膜5 ijL 如大約950它之熱處理，來使金屬氮化 、〔、二止下方之島狀矽化物膜41和導電性矽膜3中之矽 良：1仃f應。如此一來，⑹圖2 2所示在金屬氮化膜11盥 物膜41和導電性石夕膜3之界面附近形船 .^ =原子和矽原子之隔離膜5，使其成為大約1. 5nm 之Μ厗。讜隔離膜5為例如ws丨n膜。 另^如實施形態2之先前所述’WN膜對熱之穩定 =熱處理時容易❹成份分離，變成為請。因此 3氮使用WN膜之情況時，金屬氮化膜 上 ΐΐ?ί理；Ϊ之隔離膜以外之部份，變成為W膜，同化 成為上層之金屬膜6。 另外’在此種熱處料可以利用適於例如Mism之源極 /汲極區域之形成工程之熱處理等。 另外，在使秒化物膜4變化成為島㈣化物膜4 理時，亦可以利用例如在金屬膜β .、、、地 (例如相當於圖17之絕緣膜7)藉： 之熱處理等。 ）精以形成SAC構造時之CVD法 —使用本實施形態之半導體裝置之製造方法時，可以梦造 只施形態8之半導體裝置。另外’因為使用島狀矽化物膜 C: \2D-C0DE\90-10\90117416.ptd 第22頁 1237851 五、發明說明（19) ，導電性石夕膜3與金屬氮化膜1 1之間之熱反應用來形成 隔離膜5，所以可以形成非常薄之隔離膜5，可以有效的抑 制金屬/導電性矽間之電阻之值。 〈實施形態1 〇 > 本實施形態是實施形態9之半導體裝置之製造方法之變 ^例。在本實施形態之半導體裝置之製造方法中，於多金 膜4^ f Ϊ極之圖型製作前，在金屬氮化膜1 1與島狀矽化物 、、，σ導電性矽膜3之界面附近形成隔離膜5。 # U，利用與實施形態9同樣之方法用來形成圖2〇所示 構造。 盥丁 =行例如大約9 5 0 °c之熱處理，使金屬氮化膜1 1 〔、二 之島狀石夕化物膜4 1和導電性石夕膜3中之；e夕原子 ϊϊ ΐ應°如此—來’ > 圖23所示’在金屬氮化膜11與石夕 化物膜41和導電性梦膜3之界面附近，形成包含金屬原、夕 乳原子和石夕原子隔離膜5 ’ I其成為大約l.5nm之膜 另外，在金屬氮化膜11使 2 金屬氮化膜11中之由於上述之熱處理變 二離膜5之以外部份，變成為W膜，同化成為上層之 孟屬膜6。 性如Λ24所示’ *用光刻技術和蝕刻技術，將導電 ^夕膑3 ’島狀秒化物膜41，隔離 成為多金屬開極電極之形片大。 夺至屬膜6圖型製作 使用本實施形態之半導體裝置 θ 士〜— 施形態9之半導體裳置之製造方法二 具有與貫
1237851 '*---—......——. 五、發明說明（20) 〈實施形態1 1 > 膜5本採是實施形態8之半導體裝置之變化例，隔離 =木用包含有鼠原子和氧原子之至少一方與石夕原子之 膜亦= i二，形悲中，隔離膜5使用例如SiN膜或Si02 臊Sl0N膜寻之任何一種或多種。另外，1仙夕错、土 丄 施形態8之半導體裝置相 ;他之構达與只 p〇ly-Si膜，金屬胺^ 蛉電性矽膜3可以採用例如 採用例如WSi膜。 採用例如W膜’島狀矽化物膜41 在此種構造中，金屬/導 性，成為與圖2同樣之屬』：^=電電流密度之特 之半導體裝置時可以實現且°因，使用本實施形態 多金屬閘極電極之半導體^ =有呈現低電阻性和歐姆性之 Μο'τΐ ^ 此種情況亦可以_彳旱i f f C r C 〇中之1種或多種。在 〈實施形態12〉传與上述同樣之效果。 本實施形態用來鉼明每 法。下面將使用圖3 ’：形態11之半導體裝置之製造方 首先，與實施形態2ΓΛ®18，圖24,〜圖26進行說明。 利用熱氧化法等在矽Α 體裝置之製造方法同樣的， 等之閘極絕緣膜2，#\ +寺、之半導體基板1上形成氧化膜 後，利用CVD法等在鬥二、為大約3nm之膜厚（圖3)。然 電性矽膜3，使其成A\、、、邑緣膜2上形成P〇ly-Si膜等之導 战為例如大約l〇〇nm之膜厚（圖4)。 C:\2D-mDE\90-10\90117416.ptd 第24頁 1237851 五、發明說明（21) 然，，利用機散法等在導電性 石夕化物膜4，使其成為例如大 膜等之 豆次，#石々π心 狀今Q圖5 )。 膜41 (圖18)。該矽化物膜之 采曰形成島狀矽化物 約9 ο 〇 r之熱處理。、 〃、貝見疋經由進行例如大 其次，如圖2 5所示，利用CVD法在島 成SiN膜等之隔離膜5，使其成為例如上形 後，如圖26戶“，利用濺散法在 5 ::膜厚。然 屬膜上升^成…膜寺之金 、 便，、成為例如大約40nm之膜厚。 術然;之情況同樣的，使用光刻技術和㈣技 ο«ΛVA , ί f rb ^41 ^ ^ ^ ^ 口1衣作攻為多金屬閘極電極之形狀。 =外」使石夕化物膜4變化成為島狀石夕化物臈41 亦;可以利用例如在金屬膜6上形成SiN等之絕緣㈣二 SAC構造日寸之CVD法之熱處理等。 成 使用本實施形態之半導體裝置之製造方法可以 實施形態11之半導體裝置。 〈實施形態13> 本實施形態亦為實施形態8之半導體裝置之變化例，隔 離膜5採用包含氮原子和金屬原子之膜。 亦即’在本實施形態中，隔離膜5使用例如τ丨n膜。另 外，其他之構造與實施形態8之半導體裝置相同，導電性 石夕膜3採用例如ρ 〇 1 y 一 s i膜，金屬膜6採用例如W膜，島狀矽 化物膜41採用例如wSi膜。
1237851 五、發明說明（22) 在此種構造中，金屬/導電性石夕間之電阻一電流密度 =ί : J J2叮同樣之測定結果。因此，使用本實施形態之 =¥脰装置可U實現具備有呈現低電阻性和歐姆性之 屬閘極電極之半導體裝置。 金 以：m化物膜41和隔離膜5中所含之金屬原子可 ?。、Ti、Ta、Nb、v、nCr、c。中之】： <實施形態u> 乂獲付與上述同樣之效果。 本實施形態用來說明實施形能丨3 法。下面將使用圖3〜圖5 二 哀置之製造方 首先，與實施形態2之半導圖、圖24制〜圖26進行說明。 利用熱氧化法等在矽基板 置之衣k方法同樣的， 等之閘極絕緣膜2，使^其成A半‘體基板1上形成氧化膜 然後，利用C VD法等在^ & 7例如大約311111之膜厚（圖3)。 導電性石夕膜3,使膜2上形成p〇Iy —Si膜等> 之 然後，利用濺散法等在性U〇°nm之膜厚(圖4)。 化物膜4，使其成為例^梦則上形成WSi膜等之石夕 其次，使石夕化物膜44=之膜厚(圖5)。 ^κ «1 s) 〇 ,^ ^^^ 大約900 °C之熱處理。 只現可以經由進行例如 其次，與圖2 5之情汉π ^ «41 i ^ ^TiN ^ f "，J l J ^ ^ f ^ ^ ^ ,b 之膜厚。然後，與圖26之情況同揭/、成為例如大約1 Onm 離膜5上形成W膜等之今 / " 〇，利用濺散法# A 1¾ 寻之金屬則，使其成為^專在^ __ 妁如大約4〇nffl之 C:\2D-C0DE\90-10\90117416.ptd 第26頁 1237851 五、發明說明（23) 膜厚。 然後道與圖24之情況同樣的，使用光刻 術，將導電性石夕膜3，島狀石夕化物膜41，隔離膜 = 6圖型製作成為多金屬閘極電極之形狀。 、'屬Η 另外，在使矽化物膜4變化忐太* 以形成SAC構造時之CVD法之熱處理等^ 1之絕緣膜藉 使用本實施形態之半導體裝置 f 實施形態13之半導體裝置。 之衣&方法訏，可以製造 [發明之效果] 依照本發明時，因為在導雷枓 一 化物膜，所以可以實現具備有呈.^隔離膜之間插入矽 金屬閘極電極之半導體裝】。見低電阻性和歐姆性之多 依照本發明日夺，因為石夕化物膜形成 即使矽化物膜將例如導電性矽膜 '、島狀所以 各個島之間存在有導電性㈣：=劑吸上，因為在 之間移動。 夕膜戶斤以摻雜劑不容易在各島 另外，依照本發明時，可以製造上述。 另外’依照本發明時，可以製造上述；。 外，因為使用矽化物膜和金屬氮化 ：：^置。另 成隔離膜，所以可以形成非f[ B…反應用來形 制金屬/導電性矽間之電阻之值。 、了以有效的抑 另外’依照本發明時，具有盘、 方法同樣之效果。 a ^ L 〃導體裝置之製造 第27頁 C:\2D-CODE\90-10\90117416.ptd 1237851 五、發明說明（24) 另 外 ，依 眧 η、、 本 發 明 時 可 以 製 造 上 述 之 半 導 體 裝 置 〇 另 外 ，依 昭 本 發 明 時 矽 化 物 膜 可 以 很 容 易 凝 集 成 島 狀 〇 另 外 ，依 昭 / η、 本 發 明 時 ， 因 為 上 述 之 半 導 體 裝 置 以 包 含 有 導 電 性 矽膜 矽 化 物 膜 1 隔 離 膜 和 金 屬 膜 之 構 造 作 為 閘 極 電 極 所以 摻 雜 劑 不 容 易 在 第 1和第2 半 導 體 裝 置 之 閘 極 電 極 間 移 動， 其 結 果 是 臨 限 值 電 壓 之 值 不 容 易 發 生 變 化 〇 [元件編號之說明] 1 半 導 體 基 板 2 閘 極 絕 緣 膜 3 導 電 性 矽 膜 4 矽 化 物 膜 5 隔 離 膜 6 金 屬 膜 11 金 屬 氮 化 膜 41 島 狀 矽 化 物 膜
C:\2D-CODE\90-10\90117416.ptd 第28頁 1237851 圖式簡單說明 圖1表不實施形態1之半導體裝置。 圖2表示實施形態1之半導體裝置之金屬/導電性矽間之 電阻-電流密度特性。 圖3表示實施形態2之半導體裝置之製造方法。 圖4表示實施形態2之半導體裝置之製造方法。 圖5表示實施形態2之半導體裝置之製造方法。 圖6表示實施形態2之半導體裝置之製造方法。 圖7表示實施形態2之半導體裝置之製造方法。 圖8表示實施形態2之半導體裝置之製造方法。 圖9表示實施形態2之半導體裝置之製造方法。 圖1 0表示實施形態3之半導體裝置之製造方法。 圖11表示實施形態3之半導體裝置之製造方法。 圖1 2表示習知之半導體裝置。 圖1 3表示習知之半導體裝置之金屬/導電性矽間之電阻 -電流密度特性。 圖1 4表示實施形態5之半導體裝置之製造方法。 圖1 5表示實施形態5之半導體裝置之製造方法。 圖1 6表示實施形態8之半導體裝置。 圖17表示實施形態8之半導體裝置應用在CMOS構造之情 況。 圖1 8表示實施形態9之半導體裝置之製造方法。 圖1 9表示實施形態9之半導體裝置之製造方法。 圖2 0表示實施形態9之半導體裝置之製造方法。 圖2 1表示實施形態9之半導體裝置之製造方法。
C:\2D-CODE\90-10\90117416.ptd 第29頁 1237851 圖式簡單說明 圖2 2表示實施形態9之半導體裝置之製造方法。 圖2 3表示實施形態1 0之半導體裝置之製造方法。 圖24表示實施形態1 0之半導體裝置之製造方法。 圖2 5表示實施形態1 2之半導體裝置之製造方法。 圖2 6表示實施形態1 2之半導體裝置之製造方法。
I C:\2D-CODE\90-10\90117416.ptd 第30頁

Claims (1)

1237851
1237851 六、申請專利範圍 _ a (2 )语工工私’在上述之石夕化物膜上形成隔離骐，且右勺入 金屬ΐ子、氮原子、*石夕原子之第！組合，或包人有Λ 和1原子，至少一方#石夕原子之第2組合之任何—3乳原子 工=，在上述之隔離膜上形成金屬膜；和 ， 时e % Μ _和㈣技術對上述之導常Ki 膜，上述之矽化物膜， k之導電性矽 圖型製作。 上权卩“料以之金屬膜進行 中6.如申請專利範圍第5項之半導體裝置之製造方法，其 上述之隔離膜具有上述之第1組合； 上述（C )工程包含有： (C1)工程，用來形成 膜；和 3金屬原子和氮原子之金屬氮化 (C2)工程，進行熱處理使上述之矽化 原子和上述金屬氮化膜產 、所3之上述矽 子，氮原子和石夕原子之應’用來形成包含金屬原 中7.如申請專利範圍第5項之半導體裝置之製造方法，其 上述之隔離膜具有上述之第1組合； 上述之（C)工程包含有： (cl)工程，用來形成包 膜；和 金屬原子和氮原子之金屬氮化 (c2)工程，在上述之（e)工 、— 之矽化物膜所含之上述石々 曼’進行熱處理使上述 原子和上述金屬氮化膜產生反 第32頁 C:\專利案件總檔案\90\90] 17416\90] 174]6(替換μι pt ——麵 iHl74!6 六、申請專利範圍 一^日 應，用來形成包含 。各金Μ馬2 ^ 如申請專利箱、 氮原子和石夕；g , ^ ^ m ^ 72一隔離膜 1237851 At 8 .如申請專利範 ，、子，氮原子和 中更具備有： 圍第5項之半導體裝气子之隔邊版。 / f X 〈製造方法，其 工程，將揚雜劑植入· g工耘，對上述之 ^之導電性矽膜中·和 /口申請專利範圍第8 中上述之矽化物 、之+導體裝置之 10. 如申喑真釗从暝；破設定在大約〗n仏方 ” 明專利乾圍第5項 、力1 〇nm以下。 中上述之矽化物膜所含之上 導體裝置之製造方法，其 Ta、Nb、V、Zr、Hf、& 述金屬原子是w、M。、Ti、 11. 如申請專利範圍第5項 '1 •或多種。 中 v體裝置之製造方法，其 上述之隔離膜具有上述之第 上述之隔離膜所含之 、、且合；和 Nb、V、Zr、Hf、Cr、C。中^ 屬原子是讲、M。、Ti、Ta、 12· —種CMOS電晶體，其 種或多種。 具備有至少為2個之如申 作為第1和第2半導體裝置， 乾圍第4項之半導體裝置 以包含上述第1和第2半導體 化物膜，隔離膜，和全S腊 衣置之上述導電性矽膜，矽 在上述第〗和第2半導以電極； 膜之間’更分別形成有閘極基板和上述導電性石夕 在上述第】和第2半導體袈置：上述 又刀別形成 ------------._ 頁 C: \ 專利案件總檔案\90\90] 17416\90117416(替換) 弟33 1237851
c:\專利案件總檔案\90\901]7416\90117416(替換M.ptc 第34頁
TW090117416A 2000-07-21 2001-07-17 Semiconductor device, manufacturing method thereof, and CMOS transistor TWI237851B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000220770 2000-07-21
JP2001122998A JP4651848B2 (ja) 2000-07-21 2001-04-20 半導体装置およびその製造方法並びにｃｍｏｓトランジスタ

Publications (1)

Publication Number Publication Date
TWI237851B true TWI237851B (en) 2005-08-11

Family

ID=26596432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090117416A TWI237851B (en) 2000-07-21 2001-07-17 Semiconductor device, manufacturing method thereof, and CMOS transistor

Country Status (4)

Country Link
JP (1) JP4651848B2 (zh)
KR (1) KR100433437B1 (zh)
DE (1) DE10135557A1 (zh)
TW (1) TWI237851B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3781666B2 (ja) 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
KR100806138B1 (ko) * 2002-06-29 2008-02-22 주식회사 하이닉스반도체 금속 게이트전극을 구비한 반도체소자의 제조 방법
US7112485B2 (en) * 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
KR100693878B1 (ko) * 2004-12-08 2007-03-12 삼성전자주식회사 낮은 저항을 갖는 반도체 장치 및 그 제조 방법
US7534709B2 (en) 2003-05-29 2009-05-19 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
DE102004004864B4 (de) * 2004-01-30 2008-09-11 Qimonda Ag Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor
KR100618895B1 (ko) * 2005-04-27 2006-09-01 삼성전자주식회사 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법
JP4690120B2 (ja) 2005-06-21 2011-06-01 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR100683488B1 (ko) 2005-06-30 2007-02-15 주식회사 하이닉스반도체 폴리메탈 게이트전극 및 그의 제조 방법
KR100673902B1 (ko) * 2005-06-30 2007-01-25 주식회사 하이닉스반도체 텅스텐폴리메탈게이트 및 그의 제조 방법
KR100654358B1 (ko) 2005-08-10 2006-12-08 삼성전자주식회사 반도체 집적 회로 장치와 그 제조 방법
US7781333B2 (en) * 2006-12-27 2010-08-24 Hynix Semiconductor Inc. Semiconductor device with gate structure and method for fabricating the semiconductor device
DE102007045074B4 (de) 2006-12-27 2009-06-18 Hynix Semiconductor Inc., Ichon Halbleiterbauelement mit Gatestapelstruktur
KR100844940B1 (ko) * 2006-12-27 2008-07-09 주식회사 하이닉스반도체 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법
KR100914283B1 (ko) 2006-12-28 2009-08-27 주식회사 하이닉스반도체 반도체소자의 폴리메탈게이트 형성방법
KR100843230B1 (ko) 2007-01-17 2008-07-02 삼성전자주식회사 금속층을 가지는 게이트 전극을 구비한 반도체 소자 및 그제조 방법
KR100824132B1 (ko) 2007-04-24 2008-04-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100972220B1 (ko) * 2008-01-23 2010-07-23 이동훈 전기자극치료기용 도자컵 패드
JP2015177187A (ja) 2014-03-12 2015-10-05 株式会社東芝 不揮発性半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687501B2 (ja) * 1988-09-29 1994-11-02 シャープ株式会社 半導体装置のゲート電極の製造方法
JP3183793B2 (ja) * 1994-01-18 2001-07-09 松下電器産業株式会社 半導体装置及びその製造方法
JPH0964200A (ja) * 1995-08-26 1997-03-07 Ricoh Co Ltd 半導体装置およびその製造方法
KR100240880B1 (ko) * 1997-08-16 2000-01-15 윤종용 반도체 장치의 게이트 전극 형성 방법
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
JP2000036593A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体装置
WO2000011722A1 (en) * 1998-08-21 2000-03-02 Micron Technology, Inc. Field effect transistors, integrated circuitry, methods of forming field effect transistor gates, and methods of forming integrated circuitry
JP3264324B2 (ja) * 1998-08-26 2002-03-11 日本電気株式会社 半導体装置の製造方法および半導体装置
JP2001298186A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置およびその製造方法
KR100351907B1 (ko) * 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법

Also Published As

Publication number Publication date
DE10135557A1 (de) 2002-02-07
JP2002100760A (ja) 2002-04-05
JP4651848B2 (ja) 2011-03-16
KR20020008771A (ko) 2002-01-31
KR100433437B1 (ko) 2004-05-31

Similar Documents

Publication Publication Date Title
TWI237851B (en) Semiconductor device, manufacturing method thereof, and CMOS transistor
JP3613113B2 (ja) 半導体装置およびその製造方法
TWI378492B (en) Dual-metal cmos transistors with tunable gate electrode work function and method of making the same
US6329276B1 (en) Method of forming self-aligned silicide in semiconductor device
JP4144884B2 (ja) Ｃｍｏｓトランジスタの製造方法
JP4151976B2 (ja) 半導体装置
TW200832618A (en) Semiconductor structure
JP2577342B2 (ja) 半導体装置およびその製造方法
JP2001298186A (ja) 半導体装置およびその製造方法
US5770494A (en) Process of fabricating semiconductor device having gate structure doped through diffusion from refractory metal silicide into polysilicon
TW200419633A (en) Manufacturing method of semiconductor device
TW200913230A (en) Semiconductor device and method for producing the same
JP2002026318A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP3762378B2 (ja) 半導体装置及びその製造方法
JP4491858B2 (ja) 半導体装置の製造方法
JP2006060046A (ja) 半導体装置
US8076203B2 (en) Semiconductor device and method of manufacturing the same
JP3496723B2 (ja) 半導体装置の製造方法
TWI241708B (en) Semiconductor device and manufacturing method thereof
JPS6226573B2 (zh)
JPH1140679A (ja) 半導体装置およびその製造方法
JP2842842B2 (ja) Ｍｏｓ型半導体装置およびその製造方法
JP2001223177A (ja) シリサイド構造及びその形成方法
JP3127866B2 (ja) 半導体素子の製造方法
JPH10242462A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees